JP4422473B2 - Method for manufacturing group III nitride substrate - Google Patents

Method for manufacturing group III nitride substrate Download PDF

Info

Publication number
JP4422473B2
JP4422473B2 JP2003425632A JP2003425632A JP4422473B2 JP 4422473 B2 JP4422473 B2 JP 4422473B2 JP 2003425632 A JP2003425632 A JP 2003425632A JP 2003425632 A JP2003425632 A JP 2003425632A JP 4422473 B2 JP4422473 B2 JP 4422473B2
Authority
JP
Japan
Prior art keywords
group iii
substrate
iii nitride
crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003425632A
Other languages
Japanese (ja)
Other versions
JP2004247711A (en
Inventor
康夫 北岡
尚 峯本
勲 木戸口
明彦 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003425632A priority Critical patent/JP4422473B2/en
Publication of JP2004247711A publication Critical patent/JP2004247711A/en
Application granted granted Critical
Publication of JP4422473B2 publication Critical patent/JP4422473B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、III族窒化物基板(III族窒化物結晶を含む基板)の製造方法に関する。   The present invention relates to a method for manufacturing a group III nitride substrate (a substrate including a group III nitride crystal).

窒化ガリウム(GaN)などのIII族窒化物化合物半導体(以下、III族窒化物半導体またはGaN系半導体という場合がある)は、青色や紫外光を発光する半導体素子の材料として注目されている。青色レーザダイオード(LD)は、高密度光ディスクやディスプレイに応用され、また青色発光ダイオード(LED)はディスプレイや照明などに応用される。また、紫外線LDはバイオテクノロジなどへの応用が期待され、紫外線LEDは蛍光灯の紫外線源として期待されている。   Group III nitride compound semiconductors such as gallium nitride (GaN) (hereinafter sometimes referred to as group III nitride semiconductors or GaN-based semiconductors) are attracting attention as materials for semiconductor elements that emit blue or ultraviolet light. Blue laser diodes (LD) are applied to high-density optical discs and displays, and blue light-emitting diodes (LEDs) are applied to displays and lighting. Further, ultraviolet LD is expected to be applied to biotechnology and the like, and ultraviolet LED is expected to be an ultraviolet source of fluorescent lamps.

LDやLED用のIII族窒化物半導体(例えば、GaN)の基板は、通常、気相エピタキシャル成長によって形成されている。例えば、サファイア基板上にIII族窒化物結晶をヘテロエピタキシャル成長させた基板などが用いられている。しかしながら、サファイア基板とGaN結晶とは、格子定数に13.8%の差があり、線膨張係数にも25.8%の差がある。このため、気相エピタキシャル成長によって得られるGaN薄膜では結晶性が十分ではない。この方法で得られる結晶の転位密度は、通常、108cm-2〜109cm-2であり、転位密度の減少が重要な課題となっている。この課題を解決するために、転位密度を低減する取り組みが行われており、例えば、ELOG(Epitaxial lateral overgrowth)法が開発されている。この方法によれば、転位密度を105cm-2〜106cm-2程度まで下げることができるが、作製工程が複雑である。 A substrate of a group III nitride semiconductor (for example, GaN) for an LD or LED is usually formed by vapor phase epitaxial growth. For example, a substrate obtained by heteroepitaxially growing a group III nitride crystal on a sapphire substrate is used. However, the sapphire substrate and the GaN crystal have a difference of 13.8% in the lattice constant and a difference of 25.8% in the linear expansion coefficient. For this reason, the GaN thin film obtained by vapor phase epitaxial growth has insufficient crystallinity. The dislocation density of the crystal obtained by this method is usually 10 8 cm −2 to 10 9 cm −2 , and reduction of the dislocation density is an important issue. In order to solve this problem, efforts have been made to reduce the dislocation density, and for example, an ELOG (Epitaxial Lateral Overgrowth) method has been developed. According to this method, the dislocation density can be lowered to about 10 5 cm −2 to 10 6 cm −2, but the manufacturing process is complicated.

一方、気相エピタキシャル成長ではなく、液相で結晶成長を行う方法も検討されてきた。しかしながら、GaNやAlNなどのIII族窒化物単結晶の融点における窒素の平衡蒸気圧は1万気圧以上であるため、従来、GaNを液相で成長させるためには1200℃で8000気圧の条件が必要とされてきた。これに対し、近年、Naフラックスを用いることで、750℃、50気圧という比較的低温低圧でGaNを合成できることが明らかにされた。   On the other hand, a method of performing crystal growth in a liquid phase instead of vapor phase epitaxial growth has been studied. However, since the equilibrium vapor pressure of nitrogen at the melting point of a group III nitride single crystal such as GaN or AlN is 10,000 atmospheres or more, conventionally, a condition of 8000 atmospheres at 1200 ° C. is required for growing GaN in a liquid phase. It has been needed. On the other hand, it has recently been clarified that GaN can be synthesized at a relatively low temperature and low pressure of 750 ° C. and 50 atm by using Na flux.

最近では、アンモニアを含む窒素ガス雰囲気下においてGaとNaとの混合物を800℃、50気圧で溶融させ、この融液を用いて96時間の育成時間で、最大結晶サイズが1.2mm程度の単結晶が得られている(例えば、特許文献1)。   Recently, a mixture of Ga and Na was melted at 800 ° C. and 50 atm in a nitrogen gas atmosphere containing ammonia, and a single crystal having a maximum crystal size of about 1.2 mm was grown using this melt for 96 hours. Crystals are obtained (for example, Patent Document 1).

また、サファイア基板上に有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法によりGaN結晶層を成膜したのち、液相成長(LPE:Liquid phase epitaxy)法によって単結晶を成長させる方法も報告されている。
特開2002−293696号公報
In addition, after a GaN crystal layer is formed on a sapphire substrate by metal organic chemical vapor deposition (MOCVD), a single crystal is grown by liquid phase epitaxy (LPE). It has been reported.
JP 2002-293696 A

III族窒化物基板の製造には、通常、サファイア基板などが用いられている。しかしながら、これらの基板とIII族窒化物結晶とは、格子定数や熱膨張係数が異なるため、これらの基板を用いてIII族窒化物結晶を成長させると、基板に歪みや反りが生じる場合があった。そのため、結晶育成中に基板が破損したり、形成された半導体基板を用いてデバイスを製造する場合に製造が難しくなったりする場合があった。例えば、デバイス製造工程で用いられるステッパーなどでは、マスクの位置あわせが困難となる場合がある。   A sapphire substrate or the like is usually used for manufacturing a group III nitride substrate. However, since these substrates and group III nitride crystals have different lattice constants and thermal expansion coefficients, when the group III nitride crystals are grown using these substrates, the substrates may be distorted or warped. It was. For this reason, the substrate may be damaged during crystal growth, or manufacturing may be difficult when a device is manufactured using the formed semiconductor substrate. For example, in a stepper used in a device manufacturing process, mask alignment may be difficult.

このような状況に鑑み、本発明は、良質なIII族窒化物結晶のみからなり反りが小さい基板を製造することが可能な製造方法を提供することを目的とする。   In view of such a situation, an object of the present invention is to provide a manufacturing method capable of manufacturing a substrate made of only a high-quality group III nitride crystal and having a small warpage.

上記目的を達成するため、本発明の第1の製造方法は、(i)基板上に、空隙を備えるIII族窒化物層を形成する工程と、(ii)窒素を含む雰囲気下において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記III族窒化物層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させて前記III族窒化物層上にIII族窒化物結晶を成長させる工程と、(iii)前記基板を含む部分と前記III族窒化物結晶を含む部分とを、前記空隙の近傍において分離する工程とを含む。   In order to achieve the above object, the first production method of the present invention includes (i) a step of forming a group III nitride layer having voids on a substrate, and (ii) gallium, under an atmosphere containing nitrogen, By bringing the surface of the group III nitride layer into contact with a melt containing at least one group III element selected from aluminum and indium and an alkali metal, the at least one group III element and nitrogen are reacted with each other. Growing a group III nitride crystal on the group III nitride layer; and (iii) separating the portion containing the substrate and the portion containing the group III nitride crystal in the vicinity of the gap. .

また、本発明の第2の製造方法は、(I)基板の表面を加工して凸部を形成する工程と、
(II)前記凸部の上面からIII族窒化物層を成長させることによって、前記基板と前記III族窒化物層との間に空隙が形成された種結晶基板を形成する工程と、
(III)窒素を含む加圧雰囲気下において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記III族窒化物層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させて前記III族窒化物層上にIII族窒化物結晶を成長させる工程と、
(IV)前記基板を含む部分と前記III族窒化物結晶を含む部分とを前記空隙の近傍において分離する工程とを含むIII族窒化物基板の製造方法である。
Moreover, the second manufacturing method of the present invention includes (I) a step of processing the surface of the substrate to form a convex portion;
(II) forming a seed crystal substrate in which a gap is formed between the substrate and the group III nitride layer by growing a group III nitride layer from the upper surface of the convex portion;
(III) contacting the surface of the group III nitride layer with a melt containing at least one group III element selected from gallium, aluminum and indium and an alkali metal under a pressurized atmosphere containing nitrogen, Reacting at least one group III element with nitrogen to grow a group III nitride crystal on the group III nitride layer;
(IV) A method for producing a group III nitride substrate including a step of separating a portion including the substrate and a portion including the group III nitride crystal in the vicinity of the gap.

なお、この明細書において、III族窒化物とは、特に限定がない限り、組成式AlxGayIn1-x-yN(ただし0≦x≦1、0≦y≦1)で表される半導体を意味する。なお、組成比が負の値になることはないため、0≦1−x−y≦1を満たすことはいうまでもない(他の組成式においても同様である)。 In this specification, the group III nitride is a semiconductor represented by the composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1) unless otherwise specified. Means. Note that since the composition ratio never becomes a negative value, it goes without saying that 0 ≦ 1-xy ≦ 1 is satisfied (the same applies to other composition formulas).

本発明の製造方法によれば、良質なIII族窒化物結晶のみからなり反りが小さい基板を容易に製造できる。   According to the manufacturing method of the present invention, it is possible to easily manufacture a substrate made of only a high-quality group III nitride crystal and having a small warp.

以下、本発明について詳しく説明する。   The present invention will be described in detail below.

本発明の製造方法において、前記少なくとも1つの元素がガリウムであり、前記III族窒化物結晶がGaN結晶であることが好ましい。   In the production method of the present invention, it is preferable that the at least one element is gallium and the group III nitride crystal is a GaN crystal.

本発明の製造方法において、前記窒素を含む雰囲気が加圧雰囲気であることが好ましい。前記加圧の範囲は、例えば、0.1MPa〜10MPaの範囲であり、好ましくは0.5MPa〜5MPaの範囲である。   In the production method of the present invention, the nitrogen-containing atmosphere is preferably a pressurized atmosphere. The range of the said pressurization is the range of 0.1 MPa-10 MPa, for example, Preferably it is the range of 0.5 MPa-5 MPa.

本発明の第1の製造方法の前記(iii)の工程において、前記基板の線膨張係数と前記III族窒化物結晶の線膨張係数との差によって発生する応力を利用して分離を行うことが好ましい。   In the step (iii) of the first production method of the present invention, the separation may be performed using stress generated by the difference between the linear expansion coefficient of the substrate and the linear expansion coefficient of the group III nitride crystal. preferable.

前記本発明の第1の製造方法において、前記(i)の工程が、
(i−1)前記基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される第1の半導体層を形成する工程と、
(i−2)前記第1の半導体層の一部を除去して凸部を形成する工程と、
(i−3)組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1である)で表される第2の半導体層を前記第1の半導体層の凸部の上面から成長させることによって、前記凸部以外の部分が空隙となった前記III族窒化物層を形成する工程を含み、
前記(iii)の工程において前記凸部の上面において前記第1の半導体層と前記第2の半導体層とを分離することが好ましい。
In the first production method of the present invention, the step (i) comprises:
(I-1) A first semiconductor layer represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) is formed on the substrate. Process,
(I-2) a step of removing a part of the first semiconductor layer to form a convex portion;
(I-3) A second semiconductor layer represented by a composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is defined as the first semiconductor layer. Including the step of forming the group III nitride layer in which a portion other than the convex portion becomes a void by growing from the upper surface of the convex portion,
In the step (iii), it is preferable to separate the first semiconductor layer and the second semiconductor layer on the upper surface of the convex portion.

前記上面は、C面であることが好ましい。   The upper surface is preferably a C surface.

前記(i−2)の工程において、前記凸部がストライプ状に形成されることが好ましい。   In the step (i-2), the convex portion is preferably formed in a stripe shape.

前記(i−2)の工程において、前記凸部の上面以外の凹部の部分をマスク膜によって覆うことが好ましい。前記マスク膜は、窒化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化酸化アルミニウム、酸化チタン、酸化ジルコニウムおよび酸化ニオブ、タングステン、モリブデン、ニオブ、タングステンシリサイド、モリブデンシリサイドおよびニオブシリサイドが好ましく、これらは単独で使用してもよいし、2種類以上で併用してもよい。前記マスク膜は、高融点金属または高融点金属化物から形成されていることが好ましい。   In the step (i-2), it is preferable to cover a concave portion other than the upper surface of the convex portion with a mask film. The mask film is preferably silicon nitride, silicon oxide, silicon oxynitride, aluminum oxide, aluminum nitride oxide, titanium oxide, zirconium oxide and niobium oxide, tungsten, molybdenum, niobium, tungsten silicide, molybdenum silicide and niobium silicide. It may be used alone or in combination of two or more. The mask film is preferably formed of a refractory metal or a refractory metallized material.

本発明の製造方法において、前記基板がサファイア基板であることが好ましい。   In the manufacturing method of the present invention, the substrate is preferably a sapphire substrate.

本発明の製造方法において、前記アルカリ金属が、ナトリウム、リチウムおよびカリウムから選ばれる少なくとも1つであることが好ましい。   In the production method of the present invention, the alkali metal is preferably at least one selected from sodium, lithium and potassium.

本発明の製造方法において、前記融液が、アルカリ土類金属をさらに含むことが好ましい。   In the production method of the present invention, it is preferable that the melt further contains an alkaline earth metal.

本発明の第1の製造方法において、前記(i)の工程が、
(i−a)基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される第1の半導体層を形成する工程と、
(i−b)前記第1の半導体層の一部分を前記基板が露出するまで除去して空隙となる凹部を形成し、かつ残りの部分を凸部に形成する工程とを含み、
前記(ii)の工程において、前記(i−b)の凸部表面においてIII族窒化物結晶を成長させることが好ましい。
In the first production method of the present invention, the step (i)
(Ia) A step of forming a first semiconductor layer represented by a composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) on a substrate. When,
(Ib) removing a part of the first semiconductor layer until the substrate is exposed to form a concave part that becomes a void, and forming the remaining part into a convex part,
In the step (ii), it is preferable to grow a group III nitride crystal on the surface of the convex portion (ib).

本発明の第1の製造方法において、前記(i)の工程が、
(i−c)基板上に、パターニングされたマスク膜を形成する工程と、
(i−d)前記マスク膜から露出する前記基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される凸状の第1の半導体層を形成し、かつ前記凸状の第1の半導体層が形成されていない凹部を空隙とする工程とを含み、
前記(ii)の工程において、前記(i−c)の第1の半導体層表面においてIII族窒化物結晶を成長させることが好ましい。
In the first production method of the present invention, the step (i)
(Ic) forming a patterned mask film on the substrate;
( Id ) Convex shape represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) on the substrate exposed from the mask film. Forming a first semiconductor layer and forming a void in which the convex first semiconductor layer is not formed,
In the step (ii), it is preferable to grow a group III nitride crystal on the surface of the first semiconductor layer (ic).

本発明の第1の製造方法の前記(i)の工程において、前記空隙を備えるIII族窒化物層が、組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1である)で表される半導体層を含み、該半導体層を形成後、アンモニアと窒素の混合雰囲気中で昇温熱処理することにより、該半導体層中または該半導体層表面に空隙を形成することが好ましい。この場合、前記空隙を備えるIII族窒化物層が、組成式GaxIn1-xN(ただし、0≦x≦1である)からなることが好ましい。前記昇温熱処理の昇温レートは、50〜100℃/分の範囲が好ましい。 In the step (i) above for the first manufacturing method of the present invention, III-nitride layer comprising said gap, composition formula Al x Ga y In 1-xy N ( However, 0 ≦ x ≦ 1,0 ≦ After forming the semiconductor layer, heat treatment is performed in a mixed atmosphere of ammonia and nitrogen to form a void in the semiconductor layer or on the surface of the semiconductor layer. It is preferable to do. In this case, it is preferable that the group III nitride layer including the voids is composed of a composition formula Ga x In 1-x N (where 0 ≦ x ≦ 1). The temperature raising rate of the temperature raising heat treatment is preferably in the range of 50 to 100 ° C./min.

本発明の製造方法において、前記空隙の周期が30μm以上であることが好ましく、より好ましくは50μm以上であり、さらに好ましくは100μm以上である。なお、空隙とは、結晶断面に観測される空間を示し、SEM(Scanning Electron Microscope)で観察可能な空間(例えば、サブμmオーダー)若しくはそれ以上の空間を意味する。また、前記空隙の周期は、複数の空隙が並んだ場合の、相互間の距離であり、ピッチを意味する。これは、例えば、電子顕微鏡で測定できる。なお、前記空隙の周期は、例えば、前記凸部表面等のIII族窒化物結晶の成長点の相互の距離(ピッチ)で表すこともできる。また、この成長点の形成の仕方(例えば、大きさ、位置、相互距離)により、空隙の周期を調整することができる。   In the production method of the present invention, the period of the gap is preferably 30 μm or more, more preferably 50 μm or more, and further preferably 100 μm or more. Note that the void indicates a space observed in a crystal cross section, and means a space (for example, sub-μm order) or more space that can be observed with an SEM (Scanning Electron Microscope). The period of the air gap is a distance between a plurality of air gaps, and means a pitch. This can be measured, for example, with an electron microscope. The period of the voids can also be expressed by, for example, the mutual distance (pitch) of the growth points of the group III nitride crystal such as the convex surface. Further, the period of the gap can be adjusted depending on how the growth points are formed (for example, size, position, mutual distance).

つぎに、本発明のIII族窒化物基板は、本発明の製造方法により製造されたIII族窒化物基板である。   Next, the group III nitride substrate of the present invention is a group III nitride substrate manufactured by the manufacturing method of the present invention.

本発明の基板において、転位密集領域の周期は、30μm以上が好ましく、より好ましくは、50μm以上であり、さらに好ましく、100μm以上である。転位密集領域とは、刃状転位やらせん転位の数が、107〜108/cm2以上ある領域である。その測定方法としては、例えば、電子線照射によるカソードルミネッセンスを観察することで暗点の数より求める方法や、ピロリン酸などの酸(200℃)でエッチングした後、AFMなどで凹凸を観測する方法等があげられる。 In the substrate of the present invention, the period of the dislocation dense region is preferably 30 μm or more, more preferably 50 μm or more, and further preferably 100 μm or more. The dislocation dense region is a region where the number of edge dislocations and screw dislocations is 10 7 to 10 8 / cm 2 or more. As the measuring method, for example, a method of obtaining the number of dark spots by observing cathodoluminescence by electron beam irradiation, or a method of observing irregularities with AFM after etching with an acid (200 ° C.) such as pyrophosphoric acid. Etc.

つぎに、本発明の半導体装置は、基板と、前記基板上に形成された半導体素子とを備える半導体装置であって、前記基板は、本発明の製造方法によって製造されたIII族窒化物基板である。前記半導体素子は、レーザダイオードまたは発光ダイオードであることが好ましい。   Next, the semiconductor device of the present invention is a semiconductor device including a substrate and a semiconductor element formed on the substrate, and the substrate is a group III nitride substrate manufactured by the manufacturing method of the present invention. is there. The semiconductor element is preferably a laser diode or a light emitting diode.

以下、本発明の実施の形態について例をあげて説明する。   Hereinafter, embodiments of the present invention will be described with reference to examples.

本発明の方法は、III族窒化物基板を製造するための方法である。この方法によれば、III族窒化物半導体単結晶のみからなる基板を製造できる。   The method of the present invention is a method for manufacturing a group III nitride substrate. According to this method, a substrate made of only a group III nitride semiconductor single crystal can be manufactured.

この方法では、まず、基板上に、空隙を備えるIII族窒化物層を形成する(工程(i))。基板には、例えばサファイア基板を用いることができる。空隙を備えるIII族窒化物層を形成する方法の一例を以下に説明する。   In this method, first, a group III nitride layer having voids is formed on a substrate (step (i)). As the substrate, for example, a sapphire substrate can be used. An example of a method for forming a group III nitride layer having voids will be described below.

まず、基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される第1の半導体層を形成する(工程(i−1))。第1の半導体層は、例えば、MOCVD法やMBE法で形成できる。 First, a first semiconductor layer represented by a composition formula Al u Ga v In 1-uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) is formed on a substrate (step (i) -1)). The first semiconductor layer can be formed by, for example, the MOCVD method or the MBE method.

次に、前記第1の半導体層の一部を除去して凸部を形成する(工程(i−2))。凸部は、フォトリソグラフィーとエッチングとを組み合わせた公知の方法で形成できる。凸部の上面は、通常、C面となる。凸部の形状は、以下の工程で基板の分離を行いやすい形状が選択され、例えばストライプ状やドット状に形成することができる。凸部の面積は、全体の面積の50%以下であることが好ましい。ストライプ状の凸部を形成する場合、凸部の幅は、例えば、1μm〜5μmであり、隣接する凸部間の幅は、例えば、5μm〜20μmである。   Next, a part of the first semiconductor layer is removed to form a convex portion (step (i-2)). The convex portion can be formed by a known method in which photolithography and etching are combined. The upper surface of the convex portion is usually a C surface. The shape of the convex portion is selected so that the substrate can be easily separated in the following steps, and can be formed in a stripe shape or a dot shape, for example. The area of the convex portion is preferably 50% or less of the entire area. When forming a stripe-shaped convex part, the width | variety of a convex part is 1 micrometer-5 micrometers, for example, and the width | variety between adjacent convex parts is 5 micrometers-20 micrometers.

工程(i−2)では、凸部の上面以外の部分(凹部)をマスク膜によって覆うことが好ましい。マスク膜は、例えば、窒化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化酸化アルミニウム、酸化チタン、酸化ジルコニウムまたは酸化ニオブで形成できる。また、マスク膜は、融点が高い(融点が1000℃以上)の高融点金属または高融点金属化物で形成してもよい。具体的には、タングステン、モリブデン、ニオブ、タングステンシリサイド、モリブデンシリサイドまたはニオブシリサイドで形成してもよい。
空隙層のあるシード層を形成する方法
次に、組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1である)で表される第2の半導体層を前記第1の半導体層の凸部の上面から成長させることによって、前記凸部以外の部分が空隙となった前記III族窒化物層を形成する工程((i−3))。第2の半導体層は、第1の半導体層と同じ組成でもよいし、異なる組成でもよい。第2の半導体層は、例えばMOCVD法やMBE法で形成できる。凸部の上面(C面)から成長した第2の半導体層は、上方および横方向に成長するため、隣接する凸部から成長した第2の半導体層が空間中でドッキングしてブリッジ構造を形成する。このようにして、凸部以外の部分に空隙が形成されたIII族窒化物層が形成される。このようにして得られたIII族窒化物半導体の結晶層を種結晶として、以下の工程(ii)で結晶成長を行う。
In the step (i-2), it is preferable to cover a portion (concave portion) other than the upper surface of the convex portion with a mask film. The mask film can be formed of, for example, silicon nitride, silicon oxide, silicon oxynitride, aluminum oxide, aluminum nitride oxide, titanium oxide, zirconium oxide, or niobium oxide. Further, the mask film may be formed of a refractory metal or a refractory metallized material having a high melting point (melting point is 1000 ° C. or higher). Specifically, tungsten, molybdenum, niobium, tungsten silicide, molybdenum silicide, or niobium silicide may be used.
Method for forming seed layer with void layer Next, a second semiconductor layer represented by the composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1) Growing the group III from the upper surface of the convex portion of the first semiconductor layer, thereby forming the group III nitride layer in which a portion other than the convex portion becomes a void ((i-3)). The second semiconductor layer may have the same composition as the first semiconductor layer or a different composition. The second semiconductor layer can be formed by, for example, the MOCVD method or the MBE method. Since the second semiconductor layer grown from the upper surface (C-plane) of the convex portion grows upward and laterally, the second semiconductor layer grown from the adjacent convex portion is docked in the space to form a bridge structure. To do. In this way, a group III nitride layer in which voids are formed in portions other than the convex portions is formed. Crystal growth is performed in the following step (ii) using the crystal layer of the group III nitride semiconductor thus obtained as a seed crystal.

次に、窒素を含む雰囲気下(好ましくは100気圧以下の加圧雰囲気)において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記III族窒化物層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させて前記III族窒化物層上にIII族窒化物結晶を成長させる(工程(ii))。窒素を含む雰囲気下としては、例えば、窒素ガスや、アンモニアを含む窒素ガス雰囲気を適用できる。アルカリ金属には、ナトリウム、リチウムおよびカリウムから選ばれる少なくとも1つ、すなわち、それらの1つまたはそれらの混合物が用いられ、これらは通常、フラックスの状態で用いられる。   Next, the group III nitride layer is added to the melt containing at least one group III element selected from gallium, aluminum, and indium and an alkali metal in an atmosphere containing nitrogen (preferably a pressurized atmosphere of 100 atm or less). By bringing the surface into contact with each other, the at least one group III element and nitrogen are reacted to grow a group III nitride crystal on the group III nitride layer (step (ii)). As the atmosphere containing nitrogen, for example, a nitrogen gas atmosphere containing nitrogen gas or ammonia can be applied. As the alkali metal, at least one selected from sodium, lithium and potassium, that is, one of them or a mixture thereof is used, and these are usually used in a flux state.

融液は、例えば、材料を坩堝に投入して加熱することによって調製される。融液を作製したのち、融液を過飽和の状態とすることによって半導体結晶が成長する。材料の溶融および結晶成長は、例えば、温度が700℃〜1100℃程度で、圧力が1気圧〜50気圧程度で行われる。なお、融液は、アルカリ土類金属をさらに含んでもよい。アルカリ土類金属としては、例えば、Ca、Mg、Sr、Ba、Beなどを用いることができる。   The melt is prepared, for example, by putting a material into a crucible and heating it. After producing the melt, the semiconductor crystal grows by bringing the melt into a supersaturated state. The melting and crystal growth of the material are performed, for example, at a temperature of about 700 ° C. to 1100 ° C. and a pressure of about 1 to 50 atm. The melt may further contain an alkaline earth metal. As the alkaline earth metal, for example, Ca, Mg, Sr, Ba, Be and the like can be used.

この方法によれば、組成式AlsGatIn1-s-tN(ただし0≦s≦1、0≦t≦1)で表されるIII族窒化物結晶が得られる。例えば、材料となるIII族元素としてガリウムのみを用いることによってGaN結晶が得られ、材料となるIII族元素としてガリウムおよびアルミニウムを用いることによって組成式AlsGa1-sN(ただし0≦s≦1)で表される結晶が得られる。 According to this method, III-nitride crystal represented by a composition formula Al s Ga t In 1-st N ( provided that 0 ≦ s ≦ 1,0 ≦ t ≦ 1) is obtained. For example, a GaN crystal can be obtained by using only gallium as a group III element as a material, and a composition formula Al s Ga 1-s N (where 0 ≦ s ≦) by using gallium and aluminum as a group III element as a material. A crystal represented by 1) is obtained.

次に、前記基板を含む部分と前記III族窒化物結晶を含む部分とを、前記空隙の近傍において分離する(工程(iii))。この分離工程は、機械的に行ってもよいし、前記基板の線膨張係数と前記III族窒化物結晶の線膨張係数との差によって発生する応力を利用して行ってもよい。線膨張係数の差を利用する場合には、例えば工程(ii)ののちの冷却工程(自然冷却を含む)で分離を行うことができる。なお、上述した(i−1)〜(i−3)の工程を行う場合には、工程(iii)では、前記凸部の上面において前記第1の半導体層と前記第2の半導体層とを分離する。   Next, the portion including the substrate and the portion including the group III nitride crystal are separated in the vicinity of the gap (step (iii)). This separation step may be performed mechanically or may be performed using a stress generated by the difference between the linear expansion coefficient of the substrate and the linear expansion coefficient of the group III nitride crystal. When utilizing the difference in linear expansion coefficient, for example, separation can be performed in the cooling step (including natural cooling) after step (ii). In addition, when performing the process of (i-1)-(i-3) mentioned above, in process (iii), the said 1st semiconductor layer and said 2nd semiconductor layer are formed in the upper surface of the said convex part. To separate.

このようにして、III族窒化物結晶のみからなる基板が得られる。なお、上述した一例では、III族窒化物層に凸部を形成する場合について説明したが、凸部は基板に形成してもよい。この場合の製造方法を以下に説明する。   In this way, a substrate made of only a group III nitride crystal is obtained. In the example described above, the case where the convex portion is formed in the group III nitride layer has been described, but the convex portion may be formed on the substrate. A manufacturing method in this case will be described below.

この場合には、まず、基板の表面を加工して凸部を形成する(工程(I))。基板には、例えば、表面がC面であるサファイア基板を用いることができる。凹凸部の形成は、例えば、フォトリソグラフィー工程と、塩素ガスを用いたドライエッチングにより、作製することができる。   In this case, first, the surface of the substrate is processed to form convex portions (step (I)). As the substrate, for example, a sapphire substrate whose surface is a C plane can be used. The uneven portion can be formed, for example, by a photolithography process and dry etching using chlorine gas.

次に、前記凸部の上面からIII族窒化物層を成長させることによって、前記基板と前記III族窒化物層との間に空隙が形成された種結晶基板を形成する(工程(II))。III族窒化物層は、MOCVD法やMBE法で形成できる。ここで形成されたIII族窒化物半導体の結晶層を種結晶として、以下の工程で結晶成長を行う。   Next, by growing a group III nitride layer from the upper surface of the convex portion, a seed crystal substrate in which a void is formed between the substrate and the group III nitride layer is formed (step (II)). . The group III nitride layer can be formed by MOCVD or MBE. Crystal growth is performed in the following steps using the crystal layer of the group III nitride semiconductor formed here as a seed crystal.

次に、窒素を含む雰囲気下において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記III族窒化物層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させて前記III族窒化物層上にIII族窒化物結晶を成長させる(工程(III))。その後、前記基板を含む部分と前記III族窒化物結晶を含む部分とを前記空隙の近傍において分離する(工程(IV))。工程(III)および(IV)は、上述した工程(ii)および(iii)と同様であるため、重複する説明は省略する。工程(III)では、基板の凸部の上面において基板の分離が行われる。   Next, in an atmosphere containing nitrogen, the surface of the group III nitride layer is brought into contact with a melt containing at least one group III element selected from gallium, aluminum, and indium and an alkali metal. Three group III elements and nitrogen are reacted to grow a group III nitride crystal on the group III nitride layer (step (III)). Thereafter, the portion including the substrate and the portion including the group III nitride crystal are separated in the vicinity of the gap (step (IV)). Steps (III) and (IV) are the same as steps (ii) and (iii) described above, and therefore a duplicate description is omitted. In step (III), the substrate is separated on the upper surface of the convex portion of the substrate.

空隙を有する基板を種結晶として用いることにより、サファイア基板をGaN単結晶と分離することができる。この分離工程は、機械的に行ってもよいし、前記基板の線膨張係数と前記III族窒化物結晶の線膨張係数との差によって発生する応力を利用して行ってもよい。線膨張係数の差を利用する場合には、例えば、工程(II)ののちの冷却工程(自然冷却を含む)で分離を行うことができる。   By using a substrate having a void as a seed crystal, the sapphire substrate can be separated from the GaN single crystal. This separation step may be performed mechanically or may be performed using a stress generated by the difference between the linear expansion coefficient of the substrate and the linear expansion coefficient of the group III nitride crystal. When utilizing the difference in linear expansion coefficient, for example, separation can be performed in the cooling step (including natural cooling) after step (II).

上記実施例では、空隙を備えるIII族窒化物層を形成した基板を用いて、液相成長させたIII族窒化物結晶を空隙の近傍で分離する方法について説明したが、以下の方法においても空隙を形成することができ、同様にIII族窒化物結晶を分離することができる。   In the above embodiment, a method for separating a liquid phase grown group III nitride crystal in the vicinity of a void using a substrate on which a group III nitride layer having voids is formed has been described. In the same manner, the group III nitride crystal can be separated.

まず、基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される第1の半導体層を形成する(工程(i))。第1の半導体層は、例えば、MOCVD法やMBE法で形成できる。 First, a first semiconductor layer represented by a composition formula Al u Ga v In 1-uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) is formed on a substrate (step (i) )). The first semiconductor layer can be formed by, for example, the MOCVD method or the MBE method.

次に、前記第1の半導体層の一部を基板上面まで除去して凸部を形成する(工程(ii))。凸部は、フォトリソグラフィーとエッチングとを組み合わせた公知の方法で形成できる。凸部の上面は、通常、C面となる。凸部の形状は、以下の工程で基板の分離を行いやすい形状が選択され、例えば、ストライプ状やドット状に形成することができる。   Next, a part of the first semiconductor layer is removed to the upper surface of the substrate to form a convex portion (step (ii)). The convex portion can be formed by a known method in which photolithography and etching are combined. The upper surface of the convex portion is usually a C surface. As the shape of the convex portion, a shape that facilitates separation of the substrate in the following steps is selected, and for example, it can be formed in a stripe shape or a dot shape.

本実施例では、前記第1の半導体層の凸部上面に、窒素を含む雰囲気下(好ましくは100気圧以下の加圧雰囲気)において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記第1の半導体層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させてIII族窒化物結晶を成長させる(工程(iii))。   In this embodiment, at least one group III element selected from gallium, aluminum, and indium in an atmosphere containing nitrogen (preferably a pressurized atmosphere of 100 atm or less) is provided on the upper surface of the convex portion of the first semiconductor layer. By bringing the surface of the first semiconductor layer into contact with a melt containing an alkali metal, the at least one group III element and nitrogen are reacted to grow a group III nitride crystal (step (iii)). .

これにより、前記基板と前記III族窒化物結晶との間に空隙が形成される。本実施例では、III族窒化物結晶を、窒素を溶解させたIII族元素とアルカリ金属とを含む融液中で、
液相成長させるため、従来の有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法やハイドライド気相成長(HVPE)法などの気相成長と比較して、横方向の成長速度を早くすることができる。そのため、凸部の面積は、全体の面積の10%以下であることが好ましい。ストライプ状の凸部を形成する場合、凸部の幅は、例えば、1μm〜5μmであり、隣接する凸部間の幅は、例えば、20μm〜500μmである。凸部の周期は、30μm以上が望ましい。より望ましくは、50μm以上であり、さらに望ましくは100μm以上である。
As a result, a gap is formed between the substrate and the group III nitride crystal. In this example, the group III nitride crystal is melted in a melt containing a group III element in which nitrogen is dissolved and an alkali metal.
In order to perform the liquid phase growth, the lateral growth rate is increased as compared with the vapor phase growth such as the conventional metal organic chemical vapor deposition (MOCVD) method and the hydride vapor phase growth (HVPE) method. be able to. Therefore, the area of the convex part is preferably 10% or less of the entire area. When forming a stripe-shaped convex part, the width of a convex part is 1 micrometer-5 micrometers, for example, and the width between adjacent convex parts is 20 micrometers-500 micrometers, for example. As for the period of a convex part, 30 micrometers or more are desirable. More desirably, it is 50 μm or more, and further desirably 100 μm or more.

一般的なMOCVD法、MBE法、HVPE法などの気相成長法では、横方向の成長レートが遅く、凸部間の幅を20μm以下に設定しないと、それぞれの凸部から成長した結晶が図1のように合体することができない。また、凸部の幅は、結晶を成長させるためには数μm程度が必要である。そのため、凸部が形成されている領域と、形成されていない領域の比率は、ほぼ20%以上となる。しかしながら、液相成長では、横方向成長を促進でき、凸部から大きな単結晶を成長させることができるため、その比率をさらに小さくできる。凸部の比率をさげることは、LPEした結晶部と基板とが接する面積を小さくできることを意味しており、空隙近傍で基板を安定に分離することができ、その実用的効果は大きい。また、転位密集部の周期は、30μm以上が望ましい。より望ましくは50μm以上であり、さらに望ましくは100μm以上が望ましい。   In general vapor deposition methods such as MOCVD, MBE, and HVPE, the growth rate in the horizontal direction is slow, and unless the width between the protrusions is set to 20 μm or less, the crystals grown from the respective protrusions are illustrated. Cannot merge as in 1. Further, the width of the convex portion needs to be about several μm in order to grow a crystal. Therefore, the ratio of the region where the convex portion is formed to the region where the convex portion is not formed is approximately 20% or more. However, in the liquid phase growth, the lateral growth can be promoted, and a large single crystal can be grown from the convex portion, so that the ratio can be further reduced. Decreasing the ratio of the convex portion means that the area where the LPE crystal portion and the substrate are in contact with each other can be reduced, and the substrate can be stably separated in the vicinity of the gap, and its practical effect is great. Further, the period of the dislocation dense part is preferably 30 μm or more. More desirably, it is 50 μm or more, and further desirably 100 μm or more.

次に、前記基板と前記III族窒化物結晶とを、前記空隙の近傍において分離する(工程(iv))。この分離工程は、機械的に行ってもよいし、前記基板の線膨張係数と前記III族窒化物結晶の線膨張係数との差によって発生する応力を利用して行ってもよい。線膨張係数の差を利用する場合には、例えば、工程(ii)ののちの冷却工程(自然冷却を含む)で分離を行うことができる。   Next, the substrate and the group III nitride crystal are separated in the vicinity of the gap (step (iv)). This separation step may be performed mechanically or may be performed using a stress generated by the difference between the linear expansion coefficient of the substrate and the linear expansion coefficient of the group III nitride crystal. When utilizing the difference in linear expansion coefficient, for example, separation can be performed in the cooling step (including natural cooling) after step (ii).

また、凸部の半導体層を基板上に形成する方法として、以下の別の方法でもよい。   Another method described below may be used as a method of forming the convex semiconductor layer on the substrate.

まず、基板上に、マスク膜をパターニングする。マスク膜は、例えば、窒化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化酸化アルミニウム、で形成できる。また、マスク膜は、融点が高い(融点が1000℃以上)高融点金属または高融点金属化物で形成してもよい。具体的には、チタン,タングステン、モリブデン、ニオブ、タングステンシリサイド、モリブデンシリサイドまたはニオブシリサイドで形成してもよい。   First, a mask film is patterned on the substrate. The mask film can be formed of, for example, silicon nitride, silicon oxide, silicon oxynitride, aluminum oxide, or aluminum nitride oxide. The mask film may be formed of a refractory metal or a refractory metallized material having a high melting point (melting point of 1000 ° C. or higher). Specifically, titanium, tungsten, molybdenum, niobium, tungsten silicide, molybdenum silicide, or niobium silicide may be used.

次に、マスク膜から露出する基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される半導体層を形成する。半導体層は、例えば、MOCVD法やHVPE法で形成できる。 Next, a semiconductor layer represented by a composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) is formed on the substrate exposed from the mask film. The semiconductor layer can be formed by, for example, the MOCVD method or the HVPE method.

上記シード基板を用いて、窒素を含む雰囲気下において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液中でIII族窒化物結晶を成長させる。   Using the seed substrate, a group III nitride crystal is grown in a melt containing at least one group III element selected from gallium, aluminum, and indium and an alkali metal in an atmosphere containing nitrogen.

最後に、前記基板と前記III族窒化物結晶とを、前記空隙の近傍において分離する。   Finally, the substrate and the group III nitride crystal are separated in the vicinity of the gap.

以下、実施可能な例を用いて本発明をさらに詳細に説明する。   Hereinafter, the present invention will be described in more detail using examples that can be implemented.

実施例1では、サファイア基板上に、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法や分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、HVPE法によってGaN結晶を成膜し、液相エピタキシャル成長(LPE:Liquid Phase Epitaxy)法、によってGaN系単結晶基板を得る方法について説明する。ここでいうGaN系結晶とは、組成式AlsGatIn1-s-tN(ただし、0≦s≦1、0≦t≦1)で表される半導体を意味する。本実施例では、GaN単結晶基板を製造する場合を例に挙げて説明するが、AlGaNやAlNといった単結晶基板を製造する場合も同様の方法で行うことができる。 In Example 1, a GaN crystal is formed on a sapphire substrate by a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method, or an HVPE method. A method for obtaining a GaN-based single crystal substrate by an epitaxial growth (LPE: Liquid Phase Epitaxy) method will be described. The GaN group crystal here means a semiconductor represented by the composition formula Al s Ga t In 1-st N ( However, 0 ≦ s ≦ 1,0 ≦ t ≦ 1). In this embodiment, a case where a GaN single crystal substrate is manufactured will be described as an example, but a single crystal substrate such as AlGaN or AlN can be manufactured by the same method.

まず、図1(a)に示すように、サファイア(結晶性Al23)からなるサファイア基板11上に、MOCVD法によってGaNからなるシード層12を形成する。具体的には、基板温度が約1020℃〜1100℃になるようにサファイア基板を加熱したのち、トリメチルガリウム(TMG)とNH3とを基板上に供給することによって、GaNからなるシード層12を成膜する。なお、シード層12のIII族元素は、ガリウムに限らず、アルミニウムまたはインジウムを含んでもよい。すなわち、シード層12は、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される半導体結晶であればよい。 First, as shown in FIG. 1A, a seed layer 12 made of GaN is formed on a sapphire substrate 11 made of sapphire (crystalline Al 2 O 3 ) by MOCVD. Specifically, after the sapphire substrate is heated so that the substrate temperature becomes about 1020 ° C. to 1100 ° C., trimethylgallium (TMG) and NH 3 are supplied onto the substrate, whereby the seed layer 12 made of GaN is formed. Form a film. The group III element of the seed layer 12 is not limited to gallium, and may include aluminum or indium. That is, the seed layer 12 may be a semiconductor crystal represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1).

次に、図1(b)に示すように、シード層12の上面側の一部をエッチングすることによって、ストライプ状の凸部を形成する。具体的には、まず、シード層12の上面にレジスト膜を塗布したのち、塗布したレジスト膜をフォトリソグラフィー法によってストライプ状にパターニングすることによってレジストパターン13を形成する。続いて、レジストパターン13をマスクとして、シード層12に対してドライエッチングを行うことによって、シード層12の上部に、断面幅が約3μmの凸部と断面幅が約12μmの凹部とを1周期とする周期構造を形成する。以下の工程において基板の分離を容易にするために、凸部の幅は狭い方が好ましい。なお、本実施例では凸部をストライプ構造としたが、それ以外の構造であっても問題はない。例えば、ドット状の構造を面内に配置してもよい。   Next, as shown in FIG. 1B, a part of the seed layer 12 on the upper surface side is etched to form stripe-shaped convex portions. Specifically, first, a resist film is applied to the upper surface of the seed layer 12, and then the applied resist film is patterned in a stripe shape by a photolithography method to form a resist pattern 13. Subsequently, dry etching is performed on the seed layer 12 using the resist pattern 13 as a mask, so that a convex portion having a cross-sectional width of about 3 μm and a concave portion having a cross-sectional width of about 12 μm are formed on the seed layer 12 in one cycle. The periodic structure is formed. In order to facilitate the separation of the substrate in the following steps, it is preferable that the width of the convex portion is narrow. In this embodiment, the convex portion has a stripe structure, but there is no problem even if it has other structures. For example, a dot-like structure may be arranged in the plane.

次に、図1(c)に示すように、凹部の部分にのみマスク膜14を形成する。なお、マスク膜14は、凹部の側壁面の全面を覆っていてもよく、壁面の一部のみを覆っていてもよい。マスク膜14は、例えば以下のように形成する。まず、電子サイクロトロン共鳴(ECR)スパッタ法を用いて、シード層12およびレジストパターン13を覆うように、窒化シリコン(SiNx)からなる薄膜を堆積させる。ここで、シリコンの原料には、固体シリコンを用い、反応性ガスには窒素を用い、プラズマガスにはアルゴンを用いることができる。このように、ECRスパッタ法を用いてマスク膜を形成することによって、良質のマスク膜を低温で形成することができる。次に、レジスタパターン13をリフトオフすることによって、レジストパターン13およびレジストパターン13上のマスク膜14を除去する。このようにして、凸部の上面(C面)が露出した状態にする。   Next, as shown in FIG. 1C, a mask film 14 is formed only on the concave portion. The mask film 14 may cover the entire side wall surface of the recess, or may cover only a part of the wall surface. The mask film 14 is formed as follows, for example. First, using an electron cyclotron resonance (ECR) sputtering method, a thin film made of silicon nitride (SiNx) is deposited so as to cover the seed layer 12 and the resist pattern 13. Here, solid silicon can be used as a silicon raw material, nitrogen can be used as a reactive gas, and argon can be used as a plasma gas. In this manner, a high-quality mask film can be formed at a low temperature by forming the mask film using the ECR sputtering method. Next, the resist pattern 13 and the mask film 14 on the resist pattern 13 are removed by lifting off the register pattern 13. Thus, the upper surface (C surface) of the convex portion is exposed.

次に、図1(d)に示すように、露出した凸部の上面を種結晶としてGaN結晶からなる選択成長層15を再成長させる。例えば、低圧のMOCVD法(26600Pa(200Torr)、1050℃)によって、GaNを形成する。選択成長層15は、マスク膜14で覆われていない凸部の上面から選択的に成長する。選択成長層15は、各凸部の上面から上方に成長すると共に、基板面に平行な方向にも成長(ラテラル成長)する。凸部の上面から横方向に成長したGaNは、隣の凸部から成長したGaNと空間上(凹部のほぼ中央部)でドッキングし、エアブリッジ構造を形成する。これにより、横方向に成長した部分の転位密度を低減できる。   Next, as shown in FIG. 1D, the selective growth layer 15 made of GaN crystal is regrown using the exposed upper surface of the convex portion as a seed crystal. For example, GaN is formed by a low pressure MOCVD method (26600 Pa (200 Torr), 1050 ° C.). The selective growth layer 15 is selectively grown from the upper surface of the convex portion that is not covered with the mask film 14. The selective growth layer 15 grows upward from the upper surface of each convex portion, and also grows in a direction parallel to the substrate surface (lateral growth). The GaN grown laterally from the upper surface of the convex part is docked with GaN grown from the adjacent convex part in the space (substantially the central part of the concave part) to form an air bridge structure. Thereby, the dislocation density of the part grown in the lateral direction can be reduced.

このように選択成長層15を成長させることによって、複数の凸部の上面から成長する各結晶体は一体化され、且つ、その上面はC面となる。結果として、シード層12と選択成長層15とは、空隙を備える半導体層を構成する。このようにして、空隙を備える半導体層が形成された種結晶基板(エアブリッジ構造基板)17が得られる。なお、選択成長層15のIII族元素は、ガリウムに限らず、アルミニウムまたはインジウムを含んでもよい。すなわち、選択成長層15は、組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1である)で表される半導体結晶であればよい。 By growing the selective growth layer 15 in this way, the crystal bodies grown from the upper surfaces of the plurality of convex portions are integrated, and the upper surface becomes a C plane. As a result, the seed layer 12 and the selective growth layer 15 constitute a semiconductor layer having a gap. In this way, a seed crystal substrate (air bridge structure substrate) 17 on which a semiconductor layer having voids is formed is obtained. The group III element of the selective growth layer 15 is not limited to gallium, and may include aluminum or indium. That is, the selective growth layer 15 may be a semiconductor crystal represented by the composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1).

次に、得られた種結晶基板17を用いて、選択成長層15上にLPE法によってGaN結晶16を育成する(図1(e))。その後、サファイア基板11を含む部分と、GaN結晶16を含む部分とを、凸部の上面で分離する(図1(f))。このようにして、GaN結晶のみからなる基板が得られる。   Next, the GaN crystal 16 is grown on the selective growth layer 15 by the LPE method using the obtained seed crystal substrate 17 (FIG. 1E). Thereafter, the portion including the sapphire substrate 11 and the portion including the GaN crystal 16 are separated on the upper surface of the convex portion (FIG. 1F). In this way, a substrate consisting only of GaN crystals is obtained.

以下、GaN結晶16の成長方法について説明する。図2(a)に、用いられるLPE装置の一例を示す。   Hereinafter, a method for growing the GaN crystal 16 will be described. FIG. 2A shows an example of the LPE apparatus used.

図2(a)のLPE装置は、原料ガスである窒素ガス、またはアンモニアガス(NH3ガス)と窒素ガスとの混合ガスを供給するための原料ガスタンク21と、育成雰囲気の圧力を調整するための圧力調整器22と、リーク用バルブ23と、結晶育成を行うためのステンレス容器24と、電気炉25とを備える。図2(b)は、ステンレス容器24を拡大したものであって、ステンレス容器24の内部には、坩堝26がセットされている。坩堝26は、ボロンナイトライド(BN)やアルミナ(Al23)などからなる。坩堝26は、温度を600℃〜1000℃に制御できる。原料ガスタンク21から供給された雰囲気圧力(100気圧〜150気圧)は、圧力調整器22によって100気圧以下の範囲に制御できる。 The LPE apparatus of FIG. 2 (a) adjusts the pressure of the growth atmosphere and the source gas tank 21 for supplying the source gas, nitrogen gas or the mixed gas of ammonia gas (NH 3 gas) and nitrogen gas. Pressure regulator 22, leak valve 23, stainless steel container 24 for crystal growth, and electric furnace 25. FIG. 2B is an enlarged view of the stainless steel container 24, and a crucible 26 is set inside the stainless steel container 24. The crucible 26 is made of boron nitride (BN), alumina (Al 2 O 3 ), or the like. The crucible 26 can control the temperature to 600 ° C to 1000 ° C. The atmospheric pressure (100 atm to 150 atm) supplied from the source gas tank 21 can be controlled to a range of 100 atm or less by the pressure regulator 22.

以下、GaN結晶の成長方法について説明する。まず、GaとフラックスであるNaとを規定量秤量して、種結晶基板(図1(d)の基板)とともに坩堝26内にセットした。本実施例では、GaとNaとのモル比を2.7:7.3とした。なお、比較のため、エアブリッジ構造ではない一般的な種結晶基板(サファイア基板上にGaN層を成膜した基板)も同時にセットして結晶成長を行った。次に、坩堝26を800℃に保持し、5atmの圧力でアンモニア(40%)が混合された窒素ガスを供給した。アンモニアを混合することによって、育成時の雰囲気圧力を低減できるが、必ずしもアンモニアを混入する必要はない。アンモニアを混入しない窒素ガス雰囲気でも、50atmの圧力下で結晶を育成することができる。この状態で温度と圧力とを一定に保持し、96時間LPE成長を行った。このようにして得られたGaN結晶16の厚さは、100μmであった。   Hereinafter, a method for growing a GaN crystal will be described. First, a prescribed amount of Ga and Na, which is a flux, were weighed and set in a crucible 26 together with a seed crystal substrate (the substrate of FIG. 1D). In this example, the molar ratio of Ga and Na was 2.7: 7.3. For comparison, a general seed crystal substrate (substrate having a GaN layer formed on a sapphire substrate) that does not have an air bridge structure was also set at the same time for crystal growth. Next, the crucible 26 was kept at 800 ° C., and nitrogen gas mixed with ammonia (40%) was supplied at a pressure of 5 atm. By mixing ammonia, the atmospheric pressure during growth can be reduced, but it is not always necessary to mix ammonia. Even in a nitrogen gas atmosphere in which ammonia is not mixed, crystals can be grown under a pressure of 50 atm. In this state, the temperature and pressure were kept constant, and LPE growth was performed for 96 hours. The thickness of the GaN crystal 16 thus obtained was 100 μm.

基板であるサファイアの線膨張係数は7.5×10-6/Kであり、一方、成長したGaNの線膨張係数は、5.5×10-6/Kである。そのため、一般的な種結晶基板を用いて結晶成長を行ったサンプルでは、育成温度が高温(例えば、800℃)であるため、室温状態では大きな反りが発生した。このような反りの発生は、デバイス作製プロセスにおけるマスク合わせなどの工程において大きな問題となる。一方、本発明の種結晶基板(エアブリッジ構造基板)上にGaN結晶を成長させたサンプルでは、結晶育成後の冷却時にシード層12と選択成長層15との界面で、基板が分離した。これは、結晶育成後の冷却時において線膨張係数の差によって応力が生じたこと、および凸部の面積が小さいために応力が凸部に集中することによるものと考えられる。このようにして、GaN結晶のみが剥離したGaN単結晶基板が得られた。 The linear expansion coefficient of sapphire as a substrate is 7.5 × 10 −6 / K, while the grown GaN has a linear expansion coefficient of 5.5 × 10 −6 / K. Therefore, in a sample in which crystal growth was performed using a general seed crystal substrate, the growth temperature was high (for example, 800 ° C.), and thus a large warp occurred at room temperature. Such warpage is a major problem in processes such as mask alignment in the device manufacturing process. On the other hand, in the sample in which the GaN crystal was grown on the seed crystal substrate (air bridge structure substrate) of the present invention, the substrate was separated at the interface between the seed layer 12 and the selective growth layer 15 during cooling after crystal growth. This is considered to be due to the stress caused by the difference in linear expansion coefficient during cooling after crystal growth and the stress concentrated on the convex portion because the area of the convex portion is small. In this way, a GaN single crystal substrate from which only the GaN crystal was peeled was obtained.

得られたGaN単結晶に電子線を照射してカソードルミネッセンス(cathodo−luminescence:CL)の面内分布を観測することによって、転位密度を評価した。転位部分は、発光強度が弱いため黒点として観測される。本実施例で得られたGaN単結晶では、転位密度が1×102cm-2以下と低かった。これに対して、サファイア基板11上のシード層12について測定したところ、転位密度が5×109cm-2と高かった。このように、本実施例の方法でGaN単結晶を成長させることによって、結晶の転位密度を低減できた。 The dislocation density was evaluated by irradiating the obtained GaN single crystal with an electron beam and observing the in-plane distribution of cathodoluminescence (CL). The dislocation part is observed as a black spot because the emission intensity is weak. In the GaN single crystal obtained in this example, the dislocation density was as low as 1 × 10 2 cm −2 or less. In contrast, when the seed layer 12 on the sapphire substrate 11 was measured, the dislocation density was as high as 5 × 10 9 cm −2 . Thus, by growing a GaN single crystal by the method of this example, the dislocation density of the crystal could be reduced.

転位密度が1×102cm-2以下という値は、CDやDVDの読み書き用の半導体レーザの作製に用いられているGaAs基板と同程度の低転位密度である。したがって、上記実施例によれば、10000時間以上の寿命を有する半導体レーザを作製するのに十分な特性のGaN単結晶基板が得られたと考えられる。 The value of dislocation density of 1 × 10 2 cm −2 or less is a low dislocation density comparable to that of a GaAs substrate used in the production of semiconductor lasers for reading and writing CDs and DVDs. Therefore, according to the above example, it is considered that a GaN single crystal substrate having characteristics sufficient to produce a semiconductor laser having a lifetime of 10,000 hours or longer was obtained.

上記の方法によってGaN結晶を製造し、その転位密度およびPL強度を測定した。転位密度は1×102cm-2以下であった。PL強度のスペクトルを図3(b)に示す。図3(b)のスペクトルの360nm付近のピークの強度は、22(V)であった。比較のため、通常のMOCVD法で作製したGaN薄膜のPL強度を図3(a)に示す。なお、図3(a)と図3(b)とは、スリット幅が異なる条件で測定されたスペクトルである。図3(a)のスペクトルの360nm付近のピーク強度は、0.48(V)であった。本発明の方法によって得られる結晶は、従来の方法で作製した結晶に比べて50倍程度のPL強度が得られた。 A GaN crystal was produced by the above method, and its dislocation density and PL intensity were measured. The dislocation density was 1 × 10 2 cm −2 or less. The PL intensity spectrum is shown in FIG. The intensity of the peak near 360 nm in the spectrum of FIG. 3B was 22 (V). For comparison, FIG. 3A shows the PL intensity of a GaN thin film produced by a normal MOCVD method. Note that FIG. 3A and FIG. 3B are spectra measured under different slit width conditions. The peak intensity around 360 nm in the spectrum of FIG. 3A was 0.48 (V). The crystal obtained by the method of the present invention has a PL strength about 50 times that of the crystal produced by the conventional method.

なお、本実施例では、ガリウムを用いたGaN単結晶基板の製造について説明したが、基板上に作製する光デバイスの使用波長に対して吸収の少ない基板を製造することが望ましい。そのため、紫外線領域の半導体レーザや発光ダイオード用基板としては、Alが多く含まれ短波長域の光吸収が少ないAlxGa1-xN(0≦x≦1)単結晶を形成することが好ましい。本発明では、Gaの一部を他のIII族元素に置き換えることによって、このようなIII族窒化物半導体単結晶を形成することも可能である。 In the present embodiment, the manufacture of a GaN single crystal substrate using gallium has been described. However, it is desirable to manufacture a substrate that absorbs less light with respect to the operating wavelength of an optical device manufactured on the substrate. Therefore, as the semiconductor laser or a light emitting diode substrate in the ultraviolet range, it is preferable to form the Al a number included light absorption in the short wavelength region is small Al x Ga 1-x N ( 0 ≦ x ≦ 1) single crystal . In the present invention, such a group III nitride semiconductor single crystal can be formed by replacing a part of Ga with another group III element.

上記実施例では、簡単な育成装置を用いてGaN単結晶基板を作製したが、より高品質な基板を作製するため、大型の育成装置による基板の製造も可能である。その場合のLPE装置の一例を図4に示す。   In the above embodiment, the GaN single crystal substrate is manufactured using a simple growth apparatus. However, in order to manufacture a higher quality substrate, it is possible to manufacture the substrate using a large growth apparatus. An example of the LPE apparatus in that case is shown in FIG.

図4のLPE装置は、ステンレス製のチャンバー31と炉蓋32とからなる電気炉30を備え、10atmの気圧に耐えられるようになっている。チャンバー31内には、加熱用のヒータ33が配置されている。チャンバー31は、ゾーン300a、300b、300cからなる3つのゾーンから構成されており、それぞれには熱電対34a〜34cが取り付けられている。3つのゾーンは、温度範囲が±0.1℃に収まるように制御されており、炉内の温度は均一に制御される。炉心管35は、炉内の温度の均一性を向上させるとともに、ヒータ33から不純物が混入することを防止するために配置される。   The LPE apparatus of FIG. 4 includes an electric furnace 30 including a stainless steel chamber 31 and a furnace lid 32, and can withstand an atmospheric pressure of 10 atm. A heater 33 for heating is disposed in the chamber 31. The chamber 31 includes three zones including zones 300a, 300b, and 300c, and thermocouples 34a to 34c are attached to each of the three zones. The three zones are controlled so that the temperature range is within ± 0.1 ° C., and the temperature in the furnace is uniformly controlled. The core tube 35 is disposed to improve the uniformity of the temperature in the furnace and prevent impurities from entering from the heater 33.

炉心管35の内部には、窒化ホウ素(BN)からなる坩堝36が配置されている。坩堝36に材料を投入し、坩堝の温度を上昇させることによって融液37が調製される。種結晶となる基板10は基板固定部38に取り付けられる。図4の装置では、複数枚の基板10を基板固定部38に固定できる。この基板10は、回転モータ39aによって回転される。融液37には、撹拌用のプロペラ40が浸漬できるようになっている。プロペラ40は、回転モータ39bによって回転される。本実施例では、雰囲気圧力が10atm以下であるため通常の回転モータを使用できるが、10atm以上の雰囲気圧力下では、電磁誘導型の回転機構が使用される。雰囲気ガス(原料ガス)は、ガス源41から供給される。雰囲気ガスの圧力は、圧力調整器42によって調整される。雰囲気ガスはガス精製部43によって不純物が除去されたのちに、炉内に送られる。   A crucible 36 made of boron nitride (BN) is disposed inside the furnace core tube 35. A material 37 is charged into the crucible 36 and the temperature of the crucible is raised to prepare the melt 37. The substrate 10 serving as a seed crystal is attached to the substrate fixing portion 38. In the apparatus of FIG. 4, a plurality of substrates 10 can be fixed to the substrate fixing part 38. The substrate 10 is rotated by a rotary motor 39a. A stirring propeller 40 can be immersed in the melt 37. The propeller 40 is rotated by the rotary motor 39b. In this embodiment, since the atmospheric pressure is 10 atm or less, a normal rotary motor can be used. However, under an atmospheric pressure of 10 atm or more, an electromagnetic induction type rotating mechanism is used. The atmospheric gas (source gas) is supplied from the gas source 41. The pressure of the atmospheric gas is adjusted by the pressure regulator 42. The atmospheric gas is sent into the furnace after impurities are removed by the gas purification unit 43.

以下、結晶成長の方法について説明する。   Hereinafter, a method of crystal growth will be described.

(1)まず、GaとフラックスであるNaとを、所定の量だけ秤量し、坩堝内にセットする。Gaには、純度が99.9999%(シックスナイン)のものが用いられる。Naには、精製したNaが用いられる。He置換したグローブボックス内でNaを加熱して融解し、表面層に現れる酸化物などを除去することによってNaの精製を行うことができる。また、ゾーンリファイニング法によってNaを精製してもよい。チューブ内でNaの融解と固化を繰り返すことによって、不純物を析出させ、それを除去することによってNaの純度を上げることができる。   (1) First, Ga and Na which is a flux are weighed by a predetermined amount and set in a crucible. Ga having a purity of 99.9999% (six nines) is used. As Na, purified Na is used. Na can be purified by heating and melting Na in a He-substituted glove box to remove oxides and the like appearing on the surface layer. Further, Na may be purified by a zone refining method. By repeating melting and solidification of Na in the tube, impurities can be precipitated and removed to increase the purity of Na.

(2)坩堝内の原材料を融解するため、電気炉内の温度を900℃まで上昇させ、原材料の融液を調製する。この段階では、種結晶基板は坩堝に投入しない。GaとNaとを撹拌するため、プロペラを融液中に入れて数時間、融液を撹拌する。雰囲気ガスは、例えば、窒素ガス、またはアンモニアを含む窒素ガスである。この段階で、GaやNaと窒素ガスとが反応することを避けるため、窒素ガスの圧力は1atm程度にする。なお、アンモニアを混入すると、より低圧で反応が起こるため、この段階では窒素ガスのみを雰囲気ガスとするが好ましい。   (2) In order to melt the raw material in the crucible, the temperature in the electric furnace is raised to 900 ° C. to prepare a raw material melt. At this stage, the seed crystal substrate is not put into the crucible. In order to stir Ga and Na, a propeller is put in the melt and the melt is stirred for several hours. The atmospheric gas is, for example, nitrogen gas or nitrogen gas containing ammonia. At this stage, the pressure of nitrogen gas is set to about 1 atm in order to avoid the reaction of Ga or Na with nitrogen gas. Note that when ammonia is mixed, the reaction occurs at a lower pressure. Therefore, it is preferable to use only nitrogen gas as the atmospheric gas at this stage.

(3)次に、坩堝の温度を800℃に設定し、融液を過飽和状態とする。また、雰囲気圧力を上昇させる。本実施例では、雰囲気は、例えば窒素ガスのみで50atmとする。次に、種結晶基板を融液の真上まで降下させ、基板の温度を融液の温度に近づける。数分後、種結晶基板を融液中に入れ、GaN結晶の育成を開始する。   (3) Next, the temperature of the crucible is set to 800 ° C., and the melt is brought into a supersaturated state. Also, the atmospheric pressure is increased. In this embodiment, the atmosphere is 50 atm with, for example, nitrogen gas alone. Next, the seed crystal substrate is lowered to just above the melt, and the temperature of the substrate is brought close to the temperature of the melt. After a few minutes, the seed crystal substrate is placed in the melt and GaN crystal growth is started.

(4)結晶育成中は10rpm〜200rpmの範囲の回転速度で基板を回転させる。望ましくは、100rpm前後で回転させる。24時間結晶を育成したのち、基板を上昇させて融液から取り出す。基板を上昇させたのち、基板表面に残っている融液を除去するため、300rpm〜1500rpmの間で基板を回転させる。望ましくは、1000rpm前後で回転させる。その後、基板をチャンバーから取り出す。なお、結晶育成中は、坩堝の温度を一定に保持してもよいが、融液の過飽和度を一定にするため、融液温度を一定の割合で降下させてもよい。   (4) During crystal growth, the substrate is rotated at a rotation speed in the range of 10 rpm to 200 rpm. Preferably, it is rotated at around 100 rpm. After growing the crystals for 24 hours, the substrate is raised and removed from the melt. After raising the substrate, the substrate is rotated between 300 rpm and 1500 rpm in order to remove the melt remaining on the substrate surface. Desirably, it is rotated at around 1000 rpm. Thereafter, the substrate is removed from the chamber. During crystal growth, the temperature of the crucible may be kept constant, but the melt temperature may be lowered at a constant rate in order to keep the supersaturation degree of the melt constant.

本実施例では、エアブリッジ構造の種結晶基板を用いているため、基板の冷却時に、種結晶基板の凸部からGaN基板が剥離しており、反りのないフラットなGaN単結晶基板が得られた。   In this example, since a seed crystal substrate having an air bridge structure is used, the GaN substrate is peeled off from the convex portion of the seed crystal substrate when the substrate is cooled, and a flat GaN single crystal substrate without warpage is obtained. It was.

得られた基板を評価したところ、転位密度は1×102cm-2以下であった。また、得られた基板のPL強度は、通常のMOCVD法で作製したGaN薄膜のPL強度の50倍程度であった。 When the obtained substrate was evaluated, the dislocation density was 1 × 10 2 cm −2 or less. Moreover, the PL intensity of the obtained substrate was about 50 times the PL intensity of the GaN thin film produced by the usual MOCVD method.

本実施例では、Naのみのフラックスを用いたが、Li、Na、KフラックスやCaなどのアルカリ土類金属との混合フラックスを用いても、同様の効果が得られる。例えば、NaとCaの混合フラックスでは、Caを10%程度混入することで、より低圧での結晶育成が可能となる。   In this embodiment, a flux containing only Na is used, but the same effect can be obtained by using a mixed flux with an alkaline earth metal such as Li, Na, K flux or Ca. For example, in the mixed flux of Na and Ca, the crystal can be grown at a lower pressure by mixing about 10% of Ca.

本発明によれば、サファイア基板を含まず、反りがなく、転位密度が低いGaN単結晶基板を、量産性よく製造できる。そのため、高い信頼性を有するデバイスを製造可能な基板を低コストで供給できる。特に、反りがなく、基板全域において転位密度が低いことによって、半導体レーザなどのデバイス製造プロセスを簡素化でき、また高い歩留まりでデバイスを製造できる。   According to the present invention, a GaN single crystal substrate that does not include a sapphire substrate, does not warp, and has a low dislocation density can be manufactured with high productivity. Therefore, a substrate capable of manufacturing a highly reliable device can be supplied at a low cost. In particular, since there is no warpage and the dislocation density is low over the entire substrate, a device manufacturing process such as a semiconductor laser can be simplified, and a device can be manufactured with a high yield.

実施例2では、実施例1で得られた基板を用いて半導体レーザを作製する一例について説明する。半導体レーザ50の構造を図5に示す。   In Example 2, an example in which a semiconductor laser is manufactured using the substrate obtained in Example 1 will be described. The structure of the semiconductor laser 50 is shown in FIG.

まず、上記実施例で得られる基板51上に、キャリア密度が5×1018以下になるようにSiをドープしたn形GaNからなるコンタクト層52を形成する。基板51は、サファイア上にIII族窒化物結晶が形成された基板またはIII族窒化物結晶からなる基板である。GaN系の結晶(GaとNとを含む結晶)では、不純物としてSiを添加するとGaの空孔が増加する。このGaの空孔は容易に拡散するため、この上にデバイスを作製すると寿命などの点で悪影響を与える。そのため、キャリア密度が3×1018以下になるようにドーピング量を制御する。 First, a contact layer 52 made of n-type GaN doped with Si so as to have a carrier density of 5 × 10 18 or less is formed on the substrate 51 obtained in the above embodiment. The substrate 51 is a substrate in which a group III nitride crystal is formed on sapphire or a substrate made of a group III nitride crystal. In a GaN-based crystal (a crystal containing Ga and N), Ga vacancies increase when Si is added as an impurity. Since these Ga vacancies diffuse easily, if a device is fabricated on this Ga, it has an adverse effect on the life and the like. Therefore, the doping amount is controlled so that the carrier density is 3 × 10 18 or less.

次に、コンタクト層52上に、n形Al0.07Ga0.93Nからなるクラッド層53とn形GaNからなる光ガイド層54とを形成する。次に、Ga0.8In0.2Nからなる井戸層(厚さ約3nm)とGaNからなるバリア層(厚さ約6nm)とによって構成された多重量子井戸(MQW)を活性層55として形成する。次に、p形GaNからなる光ガイド層56とp形Al0.07Ga0.93Nからなるクラッド層57と、p形GaNからなるコンタクト層58とを形成する。これらの層は公知の方法で形成できる。半導体レーザ50はダブルへテロ接合型の半導体レーザであり、MQW活性層におけるインジウムを含む井戸層のエネルギーギャップが、アルミニウムを含むn形およびp形クラッド層のエネルギーギャップよりも小さい。一方、光の屈折率は、活性層55の井戸層が最も大きく、以下、光ガイド層、クラッド層の順に小さくなる。 Next, a clad layer 53 made of n-type Al 0.07 Ga 0.93 N and a light guide layer 54 made of n-type GaN are formed on the contact layer 52. Next, a multiple quantum well (MQW) constituted by a well layer (thickness: about 3 nm) made of Ga 0.8 In 0.2 N and a barrier layer (thickness: about 6 nm) made of GaN is formed as the active layer 55. Next, a light guide layer 56 made of p-type GaN, a clad layer 57 made of p-type Al 0.07 Ga 0.93 N, and a contact layer 58 made of p-type GaN are formed. These layers can be formed by a known method. The semiconductor laser 50 is a double heterojunction type semiconductor laser, and the energy gap of the well layer containing indium in the MQW active layer is smaller than the energy gap of the n-type and p-type cladding layers containing aluminum. On the other hand, the refractive index of light is the largest in the well layer of the active layer 55, and the light guide layer and the cladding layer are reduced in this order.

コンタクト層58の上部には、幅が2μm程度の電流注入領域を構成する絶縁膜59が形成されている。p形のクラッド層57の上部およびp形のコンタクト層58には、電流狭窄部となるリッジ部が形成されている。   An insulating film 59 constituting a current injection region having a width of about 2 μm is formed on the contact layer 58. On the p-type cladding layer 57 and the p-type contact layer 58, a ridge portion serving as a current confinement portion is formed.

p形のコンタクト層58の上側には、コンタクト層58とオーミック接触するp側電極500が形成されている。p側電極500は、ニッケル(Ni)と金(Au)との積層体からなる。   A p-side electrode 500 that is in ohmic contact with the contact layer 58 is formed on the upper side of the p-type contact layer 58. The p-side electrode 500 is made of a laminate of nickel (Ni) and gold (Au).

n形のコンタクト層52の上側には、コンタクト層52とオーミック接触するn側電極501が形成されている。n側電極101は、チタン(Ti)とアルミニウム(Al)との積層体からなる。   An n-side electrode 501 that is in ohmic contact with the contact layer 52 is formed on the upper side of the n-type contact layer 52. The n-side electrode 101 is composed of a laminate of titanium (Ti) and aluminum (Al).

上記方法で製造された半導体レーザのデバイス評価を行った。得られた半導体レーザに対して、p側電極とn側電極との間に順方向の所定の電圧を印加すると、MQW活性層にp側電極から正孔、n側電極から電子が注入され、MQW活性層において再結合し光学利得を生じて、発振波長404nmでレーザ発振を起こした。   The device evaluation of the semiconductor laser manufactured by the above method was performed. When a predetermined voltage in the forward direction is applied between the p-side electrode and the n-side electrode to the obtained semiconductor laser, holes are injected from the p-side electrode into the MQW active layer, and electrons are injected from the n-side electrode, Recombination occurred in the MQW active layer to generate an optical gain, and laser oscillation occurred at an oscillation wavelength of 404 nm.

本実施例の半導体レーザは、基板として、転位密度が1×102cm-2以下と低い基板を用いているため、高転位密度のGaN基板上に作製した半導体レーザと比較して、しきい値の低下、発光効率の向上、信頼性の向上が見られた。 Since the semiconductor laser of this example uses a substrate having a low dislocation density of 1 × 10 2 cm −2 or less as a substrate, the threshold is higher than that of a semiconductor laser manufactured on a GaN substrate having a high dislocation density. A decrease in value, an improvement in luminous efficiency, and an improvement in reliability were observed.

本発明によって得られる基板を用いてLDやLEDを作製する効果として、以下のことが挙げられる。サファイア基板が除去でき、反りがなく転位密度が低いGaN単結晶基板を用いることによって、LD作製プロセス中のマスク合わせなどが容易かつ正確に行えるため、高い信頼性を有するLDを高い歩留まりで作製することができる。また、反りがなく転位密度が低いGaN単結晶基板を用いることで、デバイスへの歪み影響を低減できるため、デバイスの信頼性を向上できる。基板全域で転位密度が低いため、ワイドストライプ型LDにおいて、高い信頼性を実現できる。さらに、GaN基板を用いることで劈開が可能となり、ドライエッチング工程が不必要となり、製造プロセスを簡素化でき、デバイスを低コストに製造できる。   The following is mentioned as an effect which produces LD and LED using the board | substrate obtained by this invention. By using a GaN single crystal substrate that can remove the sapphire substrate, has no warpage, and has a low dislocation density, mask alignment and the like during the LD fabrication process can be performed easily and accurately, so that a highly reliable LD can be fabricated with a high yield. be able to. Further, by using a GaN single crystal substrate having no warpage and a low dislocation density, the influence of strain on the device can be reduced, so that the reliability of the device can be improved. Since the dislocation density is low throughout the substrate, high reliability can be realized in a wide stripe LD. Furthermore, the use of a GaN substrate enables cleavage, eliminates the need for a dry etching process, simplifies the manufacturing process, and allows the device to be manufactured at low cost.

実施例3では、基板に凹凸を形成する方法の一例について説明する。まず、図6(a)に示すように、(0001)面のサファイア(結晶性Al23)からなるサファイア基板61上に、空隙となる凹凸部を形成する。凹凸部は、フォトリソグラフィーによりストライプのレジストパターンを形成し、塩素ガスを用いたドライエッチングによって形成する。 In Example 3, an example of a method for forming irregularities on a substrate will be described. First, as shown in FIG. 6A, an uneven portion serving as a void is formed on a sapphire substrate 61 made of sapphire (crystalline Al 2 O 3 ) having a (0001) plane. The uneven portion is formed by forming a striped resist pattern by photolithography and performing dry etching using chlorine gas.

次に、図6(b)に示すように、空隙部となる凹部の部分にのみSiNx膜62を形成する。具体的には、まず、凸部にレジストパターンを形成し、その後、電子サイクロトロン共鳴(ECR)スパッタ法を用いて、窒化シリコン(SiNx)からなる薄膜を堆積させる。レジストパターンをリフトオフすることによって、凹部にSiNx膜を形成できる。   Next, as shown in FIG. 6B, the SiNx film 62 is formed only in the concave portion that becomes the void. Specifically, first, a resist pattern is formed on the convex portion, and then a thin film made of silicon nitride (SiNx) is deposited by using electron cyclotron resonance (ECR) sputtering. By lifting off the resist pattern, the SiNx film can be formed in the recess.

次に、MOCVD法によってGaNからなるシード層63をサファイア面である凸部に形成する。具体的には、基板温度が約1020℃〜1100℃になるようにサファイア基板を加熱したのち、トリメチルガリウム(TMG)とNH3とを基板上に供給することによって、GaNからなるシード層を成膜する。なお、シード層のIII族元素は、ガリウムに限らず、アルミニウムまたはインジウムを含んでもよい。すなわち、シード層は、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される半導体結晶であればよい。このようにして得られたIII族窒化物半導体の結晶層を種結晶として、結晶成長を行う。 Next, a seed layer 63 made of GaN is formed on the convex portion which is a sapphire surface by MOCVD. Specifically, after heating the sapphire substrate so that the substrate temperature is about 1020 ° C. to 1100 ° C., trimethylgallium (TMG) and NH 3 are supplied onto the substrate to form a seed layer made of GaN. Film. Note that the group III element of the seed layer is not limited to gallium but may include aluminum or indium. That is, the seed layer may be a semiconductor crystal represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1). Crystal growth is performed using the crystal layer of the group III nitride semiconductor thus obtained as a seed crystal.

実施例1においては、フラックスを用いたLPE法によって、エアブリッジ構造の種結晶基板上にGaN単結晶を形成した。しかしながら、このエアブリッジ構造の基板は昇華法による結晶育成の種結晶としても利用することができる。この場合の結晶成長装置の一例として、結晶成長装置を図7に示す。   In Example 1, a GaN single crystal was formed on a seed crystal substrate having an air bridge structure by an LPE method using a flux. However, this air bridge structure substrate can also be used as a seed crystal for crystal growth by the sublimation method. As an example of the crystal growth apparatus in this case, a crystal growth apparatus is shown in FIG.

図7の結晶成長装置は、流量調整器80と、電気炉81と、熱電対87とを備える。電気炉81の内部には石英管82が設置され、その中にGaNパウダー83が入ったボロンナイトライド(BN)製の坩堝84が置かれている。図中の矢印88方向からNH3ガスを含む窒素ガスを供給し、電気炉81内を、10体積%程度のNH3ガスを含む窒素ガス雰囲気となるように流量調整器80で調整する。坩堝84の温度を上昇させるとGaNパウダー83が窒素ガス(NH3ガス)と反応して分解し、上方に飛び出し、基板ヒータ85によって加熱された基板86上に付着する。基板ヒータ85上に取り付けられる基板86には、実施例1で説明したエアブリッジ構造の種結晶基板を用いることができる。GaN種結晶基板上に、GaN単結晶を育成した後、電気炉内の温度を降下させ、基板ヒータの温度も降下させると、サファイア基板の線膨張係数と育成したGaN結晶の線膨張係数との差によって、育成したGaN単結晶がサファイア基板から剥離した。 The crystal growth apparatus of FIG. 7 includes a flow rate regulator 80, an electric furnace 81, and a thermocouple 87. A quartz tube 82 is installed inside the electric furnace 81, and a boron nitride (BN) crucible 84 containing GaN powder 83 is placed therein. Nitrogen gas containing NH 3 gas is supplied from the direction of the arrow 88 in the figure, and the inside of the electric furnace 81 is adjusted by the flow rate regulator 80 so that a nitrogen gas atmosphere containing about 10 vol% NH 3 gas is obtained. When the temperature of the crucible 84 is raised, the GaN powder 83 reacts with nitrogen gas (NH 3 gas) and decomposes, jumps upward, and adheres to the substrate 86 heated by the substrate heater 85. As the substrate 86 mounted on the substrate heater 85, the air bridge structure seed crystal substrate described in the first embodiment can be used. After growing the GaN single crystal on the GaN seed crystal substrate, when the temperature in the electric furnace is lowered and the temperature of the substrate heater is also lowered, the linear expansion coefficient of the sapphire substrate and the linear expansion coefficient of the grown GaN crystal Due to the difference, the grown GaN single crystal was separated from the sapphire substrate.

なお、電気炉内の圧力は、1atm以上が好ましい。圧力を増加することでGaNの分解温度を上昇させ、坩堝ではGaNを分解し、かつ、基板上ではGaNを生成させることが容易となるため、安定してGaN結晶を基盤上に成長させることができる。   The pressure in the electric furnace is preferably 1 atm or more. Increasing the pressure raises the decomposition temperature of GaN, makes it easy to decompose GaN in the crucible and generate GaN on the substrate, so that GaN crystals can be stably grown on the substrate. it can.

なお、上記実施例の方法では、c面AlxGa1-xN(ただし0≦x≦1)基板を種結晶として用いることができるが、他の面方位のAlxGa1-xN(ただし0≦x≦1)基板を種結晶基板として用いても、組成式AlxGa1-xN(ただし0≦x≦1)で表される単結晶基板が得られる。例えば、a面GaN基板を種結晶として用いた場合、得られた単結晶基板を用いて発光ダイオードを形成すると、ピエゾ効果がないので、正孔と電子とを効率よく再結合させることができ、発光効率の向上が可能である。
本発明の製造方法によって得られる基板を用い、この基板上にIII族窒化物結晶をエピタキシャル成長させることによって、LDやLEDなどの半導体素子を備える半導体装置が得られる。
In the method of the above embodiment, a c-plane Al x Ga 1-x N (where 0 ≦ x ≦ 1) substrate can be used as a seed crystal, but Al x Ga 1-x N ( However, even when a substrate of 0 ≦ x ≦ 1) is used as a seed crystal substrate, a single crystal substrate represented by the composition formula Al x Ga 1-x N (where 0 ≦ x ≦ 1) is obtained. For example, when an a-plane GaN substrate is used as a seed crystal, when a light emitting diode is formed using the obtained single crystal substrate, there is no piezo effect, so holes and electrons can be efficiently recombined, Luminous efficiency can be improved.
By using a substrate obtained by the production method of the present invention and epitaxially growing a group III nitride crystal on this substrate, a semiconductor device having a semiconductor element such as an LD or LED can be obtained.

まず、図8(a)に示すように、サファイア(結晶性Al23)からなるサファイア基板91上に、MOCVD法によってGaNからなるシード層92を形成する。具体的には、基板温度が約1020℃〜1100℃になるようにサファイア基板91を加熱したのち、トリメチルガリウム(TMG)とNH3とを基板上に供給することによって、GaNからなるシード層92を成膜する。なお、シード層92のIII族元素は、ガリウムに限らず、アルミニウムまたはインジウムを含んでもよい。すなわち、シード層92は、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される半導体結晶であればよい。 First, as shown in FIG. 8A, a seed layer 92 made of GaN is formed on a sapphire substrate 91 made of sapphire (crystalline Al 2 O 3 ) by MOCVD. Specifically, after the sapphire substrate 91 is heated so that the substrate temperature becomes approximately 1020 ° C. to 1100 ° C., trimethylgallium (TMG) and NH 3 are supplied onto the substrate, whereby a seed layer 92 made of GaN is formed. Is deposited. The group III element of the seed layer 92 is not limited to gallium, and may include aluminum or indium. That is, the seed layer 92 may be a semiconductor crystal represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1).

次に、図8(b)に示すように、シード層92をサファイア基板91までエッチングすることによって、ストライプ状の凸部を形成する。具体的には、まず、シード層92の上面にレジスト膜を塗布したのち、塗布したレジスト膜93をフォトリソグラフィー法によってストライプ状にパターニングすることによってレジストパターンを形成する。続いて、レジストパターンをマスクとして、シード層92に対してドライエッチングを行うことによって、図8(c)に示すように、幅が約5μmの凸部を周期約300μmで形成する。なお、本実施例では凸部をストライプ構造としたが、それ以外の構造であっても問題はない。例えば、ドット状の構造を面内に配置してもよい。   Next, as shown in FIG. 8B, the seed layer 92 is etched up to the sapphire substrate 91 to form stripe-shaped convex portions. Specifically, first, a resist film is applied to the upper surface of the seed layer 92, and then the applied resist film 93 is patterned in a stripe shape by a photolithography method to form a resist pattern. Subsequently, by performing dry etching on the seed layer 92 using the resist pattern as a mask, convex portions having a width of about 5 μm are formed with a period of about 300 μm as shown in FIG. In this embodiment, the convex portion has a stripe structure, but there is no problem even if it has other structures. For example, a dot-like structure may be arranged in the plane.

次に、図8(d)に示すように、凸部の上面をシード結晶として、液相成長によりGaN結晶からなるLPE−GaN結晶94を成長させる。液相成長は、図2に示すLPE装置を用いて成長した。坩堝内にナトリウムとガリウムを秤量し、その中に図8(c)のテンプレートを挿入して、50気圧の窒素加圧雰囲気、800℃で、100時間成長させ、図8(d)のLPE−GaN結晶を成長した。液相成長では、横方向の成長速度が速いので、図8(d)に示すように、凸部同士から成長したLPE−GaN結晶を合体することができた。   Next, as shown in FIG. 8D, an LPE-GaN crystal 94 made of GaN crystal is grown by liquid phase growth using the upper surface of the convex portion as a seed crystal. Liquid phase growth was performed using the LPE apparatus shown in FIG. Sodium and gallium are weighed in a crucible, and the template shown in FIG. 8 (c) is inserted into the crucible and grown in a nitrogen-pressurized atmosphere at 50 atm and 800 ° C. for 100 hours. The LPE− in FIG. GaN crystal was grown. In the liquid phase growth, since the lateral growth rate is fast, as shown in FIG. 8D, LPE-GaN crystals grown from the convex portions could be combined.

本実施例では、凸部とLPE−GaN結晶の接触面積が小さいので、融液冷却時に、空隙近傍で簡単にLPE−GaN結晶を分離することができた。また、得られたLPE−GaN結晶は、凸部上と合体部には転位が多く観測されたが、それ以外の部分では低転位であった。本発明では、凸部の周期が300μmであったので、100μm以上の広い領域において低転位の領域が実現できる。そのため、半導体レーザなどを作製する際、導波路を形成するためのマスク合わせの精度を緩和でき、また高出力半導体レーザに必要なワイドストライプの導波路を形成できるので、実用的な効果は大きい。   In this example, since the contact area between the convex portion and the LPE-GaN crystal was small, the LPE-GaN crystal could be easily separated in the vicinity of the gap when the melt was cooled. Further, in the obtained LPE-GaN crystal, many dislocations were observed on the convex portion and the merged portion, but the other portions were low dislocations. In the present invention, since the period of the convex portion is 300 μm, a low dislocation region can be realized in a wide region of 100 μm or more. Therefore, when manufacturing a semiconductor laser or the like, the accuracy of mask alignment for forming a waveguide can be relaxed, and a wide stripe waveguide necessary for a high-power semiconductor laser can be formed.

また、別の例として、図9のテンプレートを用いても同様のLPE−GaN結晶を作成することができる。   As another example, a similar LPE-GaN crystal can be produced using the template of FIG.

図9(a)に示すように、まず、サファイア基板101上に、大気圧でのCVD法によって、マスク膜102となるSiNx(窒化シリコン)を100nm成長させる。次に、フォトリソグラフィーおよびエッチングによって、マスク膜にストライプ状の窓(サファイア基板露出部)を開ける。窓は、ドット状であってもよい。マスク膜の幅は、10μmとし、その周期は500μmとした。   As shown in FIG. 9A, first, SiNx (silicon nitride) serving as the mask film 102 is grown to 100 nm on the sapphire substrate 101 by a CVD method at atmospheric pressure. Next, a striped window (sapphire substrate exposed portion) is opened in the mask film by photolithography and etching. The window may be dot-shaped. The width of the mask film was 10 μm and the period was 500 μm.

次に、図9(b)に示すように、マスク膜102から露出するサファイア基板上に、MOCVD法によって、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1、u+v≦1である)で表されるシード層103を成膜する。本実施例では、基板温度が約1020℃〜1100℃になるようにサファイア基板を加熱し、トリメチルガリウム(TMG)とNH3とを基板上に供給することによって、シード層を成長させる。 Next, as shown in FIG. 9B, a composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦) is formed on the sapphire substrate exposed from the mask film 102 by MOCVD. The seed layer 103 represented by v ≦ 1, u + v ≦ 1) is formed. In this embodiment, the seed layer is grown by heating the sapphire substrate so that the substrate temperature is about 1020 ° C. to 1100 ° C. and supplying trimethylgallium (TMG) and NH 3 onto the substrate.

次に、図9(c)に示すように、シード結晶上に、液相成長によりGaN結晶からなるLPE−GaN結晶104を成長させる。液相成長は、図2に示すLPE装置を用いて成長した。   Next, as shown in FIG. 9C, an LPE-GaN crystal 104 made of a GaN crystal is grown on the seed crystal by liquid phase growth. Liquid phase growth was performed using the LPE apparatus shown in FIG.

本実施例においても、凸部とLPE−GaN結晶の接触面積が小さいので、融液冷却時に、空隙近傍で簡単にLPE−GaN結晶を分離することができた。また、得られたLPE−GaN結晶は、凸部上と合体部には転位が多く観測されたが、それ以外の部分では低転位であった。そのため、半導体レーザなどを作製する際、導波路を形成するためのマスク合わせの精度を緩和でき、また高出力半導体レーザに必要なワイドストライプの導波路を形成できるので、実用的な効果は大きい。   Also in this example, since the contact area between the convex portion and the LPE-GaN crystal was small, the LPE-GaN crystal could be easily separated in the vicinity of the gap when the melt was cooled. Further, in the obtained LPE-GaN crystal, many dislocations were observed on the convex portion and the merged portion, but the other portions were low dislocations. Therefore, when manufacturing a semiconductor laser or the like, the accuracy of mask alignment for forming a waveguide can be relaxed, and a wide stripe waveguide necessary for a high-power semiconductor laser can be formed.

図10に示すように有機金属気相成長(MOVPE)法を用いて結晶成長を行う。すなわち、まず気相成長に先立ち、サファイアC面基板111を反応炉内のサセプター上に設置し、真空排気した後200Torrの水素雰囲気において1050℃で15分間加熱し基板表面クリーニングを行う。   As shown in FIG. 10, crystal growth is performed using metal organic chemical vapor deposition (MOVPE). That is, first, prior to vapor phase growth, the sapphire C-plane substrate 111 is placed on a susceptor in a reaction furnace, evacuated, and then heated at 1050 ° C. for 15 minutes in a hydrogen atmosphere of 200 Torr to perform substrate surface cleaning.

次に600℃まで冷却した後、トリメチルガリウム(TMG)を20μモル/分、アンモニアを2.5L/分、キャリア水素、窒素をそれぞれ2L/分づつ流して図10(a)に示すように多結晶状態のGaNバッファ層112を20nm堆積する。このときの堆積温度は、500〜600℃が最適である。   Next, after cooling to 600 ° C., trimethylgallium (TMG) was flowed at 20 μmol / min, ammonia at 2.5 L / min, carrier hydrogen and nitrogen at 2 L / min, respectively, as shown in FIG. A GaN buffer layer 112 in a crystalline state is deposited to 20 nm. The optimum deposition temperature at this time is 500 to 600 ° C.

次にTMGの供給のみを停止し、基板温度を1090℃まで昇温した後、TMGを再び供給しGaN単結晶層113を約1μm形成する。膜厚はc軸配向性を上げるために0.5μm以上あることが望ましい。また成長温度範囲は、1000℃より高く、1200℃以下がよい。   Next, only the supply of TMG is stopped, the substrate temperature is raised to 1090 ° C., and then TMG is supplied again to form the GaN single crystal layer 113 with a thickness of about 1 μm. The film thickness is desirably 0.5 μm or more in order to increase the c-axis orientation. The growth temperature range is higher than 1000 ° C. and preferably 1200 ° C. or lower.

次に、TMI及び水素の供給を停止し、アンモニアと窒素との混合雰囲気中で800℃に降温して一定温度になった後、トリメチルインジウム(TMI)を200μモル/分、TMGを20μモル/分供給して、InGaN層114を100nm堆積する。InGaN混晶のInのモル分率は約10%である。TMIとTMGの供給モル分率を調整することによりInGaN混晶のInのモル分率を調整することが可能である。   Next, the supply of TMI and hydrogen was stopped, and the temperature was lowered to 800 ° C. in a mixed atmosphere of ammonia and nitrogen to reach a constant temperature. Then, trimethylindium (TMI) was 200 μmol / min, and TMG was 20 μmol / min. Then, an InGaN layer 114 is deposited to a thickness of 100 nm. The mole fraction of In in the InGaN mixed crystal is about 10%. By adjusting the supply mole fraction of TMI and TMG, the mole fraction of In in the InGaN mixed crystal can be adjusted.

次に、TMIとTMGの供給を停止し、アンモニアと窒素の混合雰囲気で800℃から1090℃まで昇温する。昇温時間は約3分から5分であり比較的短めの時間で行う。この場合図10(b)に示すようにInGaN層114の表面に直径及び深さが数十nmオーダーの凹凸が全面に発生する。この理由は、InGaN活性層から蒸気圧の数桁高いInN結晶が昇温中に蒸発するためと考えられる。   Next, the supply of TMI and TMG is stopped, and the temperature is raised from 800 ° C. to 1090 ° C. in a mixed atmosphere of ammonia and nitrogen. The temperature raising time is about 3 to 5 minutes, and is performed in a relatively short time. In this case, as shown in FIG. 10B, irregularities having a diameter and a depth of the order of several tens of nanometers are generated on the entire surface of the InGaN layer 114. The reason for this is considered that InN crystals having several orders of magnitude higher vapor pressure evaporate from the InGaN active layer during the temperature rise.

次に、TMGを20μモル/分、キャリア水素を2L/分加えて図10(c)に示すようなGaN単結晶層115を約1μmの膜厚成長した後、TMGの供給のみを停止し、アンモニア、水素、窒素雰囲気で室温まで冷却する。   Next, after adding 20 μmol / min of TMG and 2 L / min of carrier hydrogen to grow a GaN single crystal layer 115 as shown in FIG. 10C to a thickness of about 1 μm, only the supply of TMG is stopped, Cool to room temperature in an ammonia, hydrogen, nitrogen atmosphere.

以上のような工程で成長した結果、図10(c)に示すような最表面のGaN単結晶層115とInGaN単結晶層114との界面に直径及び深さが数十nmオーダーの空隙が作製できる。   As a result of the growth through the above steps, a void having a diameter and depth of the order of several tens of nanometers is formed at the interface between the outermost GaN single crystal layer 115 and the InGaN single crystal layer 114 as shown in FIG. it can.

本発明ではGaN単結晶層115の基板側の界面に空隙を作製するために、InGaN層114の熱処理を用いたが、Inを含んでいるAlGaInN層であれば同様の効果が得られることは言うまでもない。空隙を作るためにInGaN層114の表面に凹凸を形成する方法は熱処理が有効であり、特に急激な昇温が効果的である。InGaN層114のInモル分率は好ましくは10%以上であるが、Inを含んでいれば良い。また膜厚は好ましくは100nm以上であるが、10nm以上あれば空隙は得られる。   In the present invention, the heat treatment of the InGaN layer 114 is used to create a void at the substrate side interface of the GaN single crystal layer 115, but it goes without saying that the same effect can be obtained if the AlGaInN layer contains In. Yes. A method of forming irregularities on the surface of the InGaN layer 114 in order to create voids is effective for heat treatment, and particularly rapid temperature rise is effective. The In mole fraction of the InGaN layer 114 is preferably 10% or more, but it only needs to contain In. The film thickness is preferably 100 nm or more, but if it is 10 nm or more, voids can be obtained.

本実施例では減圧成長の場合を示したが、大気圧あるいは加圧雰囲気における成長でも同様の効果が得られる。   In the present embodiment, the case of the reduced pressure growth is shown, but the same effect can be obtained by the growth in the atmospheric pressure or the pressurized atmosphere.

図11に示すように有機金属気相成長(MOCVD)法を用いて結晶成長を行う。すなわち、まず気相成長に先立ち、サファイアC面基板111を反応炉内のサセプター上に設置し、真空排気した後200Torrの水素雰囲気において1050℃で15分間加熱し基板表面クリーニングを行う。   As shown in FIG. 11, crystal growth is performed using metal organic chemical vapor deposition (MOCVD). That is, first, prior to vapor phase growth, the sapphire C-plane substrate 111 is placed on a susceptor in a reaction furnace, evacuated, and then heated at 1050 ° C. for 15 minutes in a hydrogen atmosphere of 200 Torr to perform substrate surface cleaning.

次に600℃まで冷却した後、トリメチルガリウム(TMG)を20μモル/分、トリメチルインジウム(TMI)を200μモル/分、アンモニアを2.5L/分、キャリア窒素を2L/分流して図11(a)に示すように多結晶状態のInGaNバッファ層116を20nm〜100nm堆積する。このときの堆積温度は、500〜600℃が最適である。   Next, after cooling to 600 ° C., 20 μmol / min of trimethylgallium (TMG), 200 μmol / min of trimethylindium (TMI), 2.5 L / min of ammonia, and 2 L / min of carrier nitrogen were flowed. As shown in a), a polycrystalline InGaN buffer layer 116 is deposited to 20 nm to 100 nm. The optimum deposition temperature at this time is 500 to 600 ° C.

次にTMG及びTMIの供給を停止し、基板温度を1090℃まで昇温する。昇温時間は約3分から5分であり比較的短めの時間で行う。この場合図11(b)に示すようにInGaNバッファ層116の表面に直径及び深さが数十nmオーダーの凹凸が全面に発生する。次に、キャリア水素を更に2L/分加えて流し、図11(c)に示すようにTMGを再び供給しGaN単結晶層117を約1μm形成する。膜厚はc軸配向性を上げるために0.5μm以上あることが望ましい。また成長温度範囲は、1000℃より高く、1200℃以下がよい。   Next, the supply of TMG and TMI is stopped, and the substrate temperature is raised to 1090 ° C. The temperature raising time is about 3 to 5 minutes, and is performed in a relatively short time. In this case, as shown in FIG. 11B, irregularities having a diameter and a depth on the order of several tens of nm are generated on the entire surface of the InGaN buffer layer 116. Next, carrier hydrogen is further added at a rate of 2 L / min, and TMG is supplied again as shown in FIG. 11C to form a GaN single crystal layer 117 of about 1 μm. The film thickness is desirably 0.5 μm or more in order to increase the c-axis orientation. The growth temperature range is higher than 1000 ° C. and preferably 1200 ° C. or lower.

最後に、TMGの供給のみを停止し、アンモニア、水素、窒素雰囲気で室温まで冷却する。   Finally, only the supply of TMG is stopped, and the mixture is cooled to room temperature in an ammonia, hydrogen, and nitrogen atmosphere.

以上のような工程で成長した結果、図11(c)に示すような最表面のGaN単結晶層117とInGaNバッファ層116との界面に直径及び深さが数十nmオーダーの空隙が作製できる。   As a result of the growth through the above steps, a void having a diameter and depth of the order of several tens of nanometers can be produced at the interface between the outermost GaN single crystal layer 117 and the InGaN buffer layer 116 as shown in FIG. .

本発明ではGaN単結晶層117の基板側の界面に空隙を作製するために、InGaNバッファ層116の熱処理を用いたが、Inを含んでいるAlGaInNバッファ層であれば同様の効果が得られることは言うまでもない。空隙を作るためにInGaNバッファ層116の表面に凹凸を形成する方法は熱処理が有効であり、特に急激な昇温が効果的である。InGaNバッファ層116のInモル分率は好ましくは10%以上であるが、Inを含んでいれば良い。また膜厚は好ましくは100nm以上であるが、10nm以上あれば空隙は得られる。   In the present invention, the heat treatment of the InGaN buffer layer 116 is used to create a void at the substrate-side interface of the GaN single crystal layer 117. However, the same effect can be obtained if the AlGaInN buffer layer contains In. Needless to say. A method of forming irregularities on the surface of the InGaN buffer layer 116 in order to create a void is effective for heat treatment, and particularly rapid temperature rise is effective. The In mole fraction of the InGaN buffer layer 116 is preferably 10% or more, but it only needs to contain In. The film thickness is preferably 100 nm or more, but if it is 10 nm or more, voids can be obtained.

本発明の製造方法によれば、良質なIII族窒化物結晶のみからなり反りが小さい基板を容易に製造できる。   According to the manufacturing method of the present invention, it is possible to easily manufacture a substrate made of only a high-quality group III nitride crystal and having a small warp.

(a)〜(f)は、本発明の製造方法の一例を示す工程断面図である。(A)-(f) is process sectional drawing which shows an example of the manufacturing method of this invention. (a)〜(b)は、本発明の製造方法に用いられる製造装置の一例を示す模式図である。(A)-(b) is a schematic diagram which shows an example of the manufacturing apparatus used for the manufacturing method of this invention. (a)は従来の方法によって得られるGaN結晶のPL強度を示すグラフであり、(b)は本発明の一実施例によって得られたGaN結晶のPL強度を示すグラフである。(A) is a graph which shows PL intensity | strength of the GaN crystal obtained by the conventional method, (b) is a graph which shows PL intensity | strength of the GaN crystal obtained by one Example of this invention. 本発明の製造方法に用いられる製造装置のその他の一例を示す模式図である。It is a schematic diagram which shows another example of the manufacturing apparatus used for the manufacturing method of this invention. 本発明の製造方法で製造された基板を用いた半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device using the board | substrate manufactured with the manufacturing method of this invention. (a)〜(c)は、本発明の製造方法のさらにその他の例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the further another example of the manufacturing method of this invention. 本発明の製造方法に用いられる製造装置のさらにその他の一例を示す模式図である。It is a schematic diagram which shows another example of the manufacturing apparatus used for the manufacturing method of this invention. (a)〜(d)は、本発明の製造方法のさらにその他の例を示す工程断面図である。(A)-(d) is process sectional drawing which shows the further another example of the manufacturing method of this invention. (a)〜(c)は、本発明の製造方法のさらにその他の例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the further another example of the manufacturing method of this invention. (a)〜(d)は、本発明の製造方法のさらにその他の例を示す工程断面図である。(A)-(d) is process sectional drawing which shows the further another example of the manufacturing method of this invention. (a)〜(c)は、本発明の製造方法のさらにその他の例を示す工程断面図である。(A)-(c) is process sectional drawing which shows the further another example of the manufacturing method of this invention.

符号の説明Explanation of symbols

10 基板
11 サファイア基板
12 シード層
13 レジストパターン
14 マスク膜
15 選択成長層
16 GaN結晶
17 種結晶基板
21 ガスタンク
22 圧力調整器
23 バルブ
24 容器
25 電気炉
26 坩堝
30 電気炉
31 チャンバー
32 炉蓋
33 ヒータ
34a 熱電対
34b 熱電対
34c 熱電対
35 炉心管
36 坩堝
37 融液
38 基板固定部
39a モータ
39b モータ
300a ゾーン
300b ゾーン
300c ゾーン
40 プロペラ
41 ガス源
42 圧力調整器
43 ガス精製部
50 半導体レーザ
51 基板
52 コンタクト層
53 クラッド層
54 光ガイド層
55 活性層
56 光ガイド層
57 クラッド層
58 コンタクト層
59 絶縁膜
500 電極
501 電極
61 サファイア基板
62 SiNx膜
63 シード層
80 流量調整器
81 電気炉
82 石英管
83 GaNパウダー
84 坩堝
85 ヒータ
86 基板
87 熱電対
88 供給方向
91 サファイア基板
92 シード層
93 レジスト膜
94 LPE−GaN結晶
101 サファイア基板
102 マスク膜
103 シード層
104 LPE−GaN結晶
111 サファイア基板
112 GaNバッファ層
113 GaN単結晶層
114 InGaN単結晶層
115 GaN単結晶層
116 InGaNバッファ層
117 GaN単結晶層
DESCRIPTION OF SYMBOLS 10 Substrate 11 Sapphire substrate 12 Seed layer 13 Resist pattern 14 Mask film 15 Selective growth layer 16 GaN crystal 17 Seed crystal substrate 21 Gas tank 22 Pressure regulator 23 Valve 24 Container 25 Electric furnace 26 Crucible 30 Electric furnace 31 Chamber 32 Furnace 33 Heater 34a thermocouple 34b thermocouple 34c thermocouple 35 core tube 36 crucible 37 melt 38 substrate fixing part 39a motor 39b motor 300a zone 300b zone 300c zone 40 propeller 41 gas source 42 pressure regulator 43 gas purification part 50 semiconductor laser 51 substrate 52 Contact layer 53 Clad layer 54 Light guide layer 55 Active layer 56 Light guide layer 57 Clad layer 58 Contact layer 59 Insulating film 500 Electrode 501 Electrode 61 Sapphire substrate 62 SiNx film 63 C Layer 80 flow controller 81 electric furnace 82 quartz tube 83 GaN powder 84 crucible 85 heater 86 substrate 87 thermocouple 88 supply direction 91 sapphire substrate 92 seed layer 93 resist film 94 LPE-GaN crystal 101 sapphire substrate 102 mask film 103 seed layer 104 LPE-GaN crystal 111 Sapphire substrate 112 GaN buffer layer 113 GaN single crystal layer 114 InGaN single crystal layer 115 GaN single crystal layer 116 InGaN buffer layer 117 GaN single crystal layer

Claims (25)

(i)基板上に、空隙を備えるIII族窒化物層を形成する工程と、
(ii)窒素を含む雰囲気下において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記III族窒化物層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させて前記III族窒化物層上にIII族窒化物結晶を成長させる工程と、
(iii)前記基板を含む部分と前記III族窒化物結晶を含む部分とを、前記空隙の近傍において分離する工程とを含むIII族窒化物基板の製造方法。
(I) forming a group III nitride layer having voids on the substrate;
(Ii) bringing the surface of the Group III nitride layer into contact with a melt containing at least one Group III element selected from gallium, aluminum, and indium and an alkali metal in an atmosphere containing nitrogen; A step of reacting two group III elements and nitrogen to grow a group III nitride crystal on the group III nitride layer;
(Iii) A method for producing a group III nitride substrate, comprising: separating a portion including the substrate and a portion including the group III nitride crystal in the vicinity of the gap.
前記少なくとも1つの元素がガリウムであり、前記III族窒化物結晶がGaN結晶である請求項1に記載のIII族窒化物基板の製造方法。 The method for producing a group III nitride substrate according to claim 1, wherein the at least one element is gallium and the group III nitride crystal is a GaN crystal. 前記窒素を含む雰囲気が加圧雰囲気である請求項1または2に記載のIII族窒化物基板の製造方法。 The method for producing a group III nitride substrate according to claim 1, wherein the atmosphere containing nitrogen is a pressurized atmosphere. 前記(iii)の工程において、前記基板の線膨張係数と前記III族窒化物結晶の線膨張係数との差によって発生する応力を利用して分離を行う請求項1または2に記載のIII族窒化物基板の製造方法。 3. The group III nitriding according to claim 1, wherein in the step (iii), the separation is performed using a stress generated by a difference between a linear expansion coefficient of the substrate and a linear expansion coefficient of the group III nitride crystal. Manufacturing method of physical substrate. 前記(i)の工程が、
(i−1)前記基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される第1の半導体層を形成する工程と、
(i−2)前記第1の半導体層の一部を除去して凸部を形成する工程と、
(i−3)組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1である)で表される第2の半導体層を前記第1の半導体層の凸部の上面から成長させることによって、前記凸部以外の部分が空隙となった前記III族窒化物層を形成する工程を含み、
前記(iii)の工程において前記凸部の上面において前記第1の半導体層と前記第2の半導体層とを分離する請求項1または2に記載のIII族窒化物基板の製造方法。
The step (i)
(I-1) A first semiconductor layer represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) is formed on the substrate. Process,
(I-2) a step of removing a part of the first semiconductor layer to form a convex portion;
(I-3) A second semiconductor layer represented by a composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1) is defined as the first semiconductor layer. Including the step of forming the group III nitride layer in which a portion other than the convex portion becomes a void by growing from the upper surface of the convex portion,
The method for producing a group III nitride substrate according to claim 1 or 2, wherein in the step (iii), the first semiconductor layer and the second semiconductor layer are separated from each other on the upper surface of the convex portion.
前記上面が、C面である請求項5に記載のIII族窒化物基板の製造方法。 The method for producing a group III nitride substrate according to claim 5, wherein the upper surface is a C-plane. 前記(i−2)の工程において、前記凸部がストライプ状に形成される請求項5に記載のIII族窒化物基板の製造方法。 6. The method for producing a group III nitride substrate according to claim 5, wherein, in the step (i-2), the convex portions are formed in a stripe shape. 前記(i−2)の工程において、前記凸部の上面以外の凹部の部分をマスク膜によって覆う請求項5に記載のIII族窒化物基板の製造方法。 6. The method for manufacturing a group III nitride substrate according to claim 5, wherein, in the step (i-2), a concave portion other than the upper surface of the convex portion is covered with a mask film. 前記マスク膜は、窒化シリコン、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化酸化アルミニウム、酸化チタン、酸化ジルコニウムおよび酸化ニオブからなる群から選択される少なくとも一つを含む請求項8に記載のIII族窒化物基板の製造方法。 The group III of claim 8, wherein the mask film includes at least one selected from the group consisting of silicon nitride, silicon oxide, silicon oxynitride, aluminum oxide, aluminum nitride oxide, titanium oxide, zirconium oxide, and niobium oxide. A method for manufacturing a nitride substrate. 前記マスク膜は、高融点金属または高融点金属化物からなる請求項8に記載のIII族窒化物基板の製造方法。 9. The method for manufacturing a group III nitride substrate according to claim 8, wherein the mask film is made of a refractory metal or a refractory metallized material. 前記マスク膜は、タングステン、モリブデン、ニオブ、タングステンシリサイド、モリブデンシリサイドおよびニオブシリサイドからなる群から選択される少なくとも一つを含む請求項8に記載のIII族窒化物基板の製造方法。 9. The method for manufacturing a group III nitride substrate according to claim 8, wherein the mask film includes at least one selected from the group consisting of tungsten, molybdenum, niobium, tungsten silicide, molybdenum silicide, and niobium silicide. (I)基板の表面を加工して凸部を形成する工程と、
(II)前記凸部の上面からIII族窒化物層を成長させることによって、前記基板と前記III族窒化物層との間に空隙が形成された種結晶基板を形成する工程と、
(III)窒素を含む加圧雰囲気下において、ガリウム、アルミニウムおよびインジウムから選ばれる少なくとも1つのIII族元素とアルカリ金属とを含む融液に前記III族窒化物層の表面を接触させることによって、前記少なくとも1つのIII族元素と窒素とを反応させて前記III族窒化物層上にIII族窒化物結晶を成長させる工程と、
(IV)前記基板を含む部分と前記III族窒化物結晶を含む部分とを前記空隙の近傍において分離する工程とを含むIII族窒化物基板の製造方法。
(I) processing the surface of the substrate to form convex portions;
(II) forming a seed crystal substrate in which a gap is formed between the substrate and the group III nitride layer by growing a group III nitride layer from the upper surface of the convex portion;
(III) contacting the surface of the group III nitride layer with a melt containing at least one group III element selected from gallium, aluminum and indium and an alkali metal under a pressurized atmosphere containing nitrogen, Reacting at least one group III element with nitrogen to grow a group III nitride crystal on the group III nitride layer;
(IV) A method of manufacturing a group III nitride substrate, including a step of separating a portion including the substrate and a portion including the group III nitride crystal in the vicinity of the gap.
前記基板が、サファイア基板である請求項1ないし12のいずれかに記載のIII族窒化物基板の製造方法。 The method for manufacturing a group III nitride substrate according to any one of claims 1 to 12, wherein the substrate is a sapphire substrate. 前記アルカリ金属が、ナトリウム、リチウムおよびカリウムから選ばれる少なくとも1つである請求項1ないし12のいずれかに記載のIII族窒化物基板の製造方法。 The method for producing a group III nitride substrate according to any one of claims 1 to 12, wherein the alkali metal is at least one selected from sodium, lithium and potassium. 前記融液が、アルカリ土類金属をさらに含む請求項1ないし12のいずれかに記載のIII族窒化物基板の製造方法。 The method for producing a group III nitride substrate according to any one of claims 1 to 12, wherein the melt further contains an alkaline earth metal. 前記(i)の工程が、
(i−a)基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される第1の半導体層を形成する工程と、
(i−b)前記第1の半導体層の一部分を前記基板が露出するまで除去して空隙となる凹部を形成し、かつ残りの部分を凸部に形成する工程とを含み、
前記(ii)の工程において、前記(i−b)の凸部表面においてIII族窒化物結晶を成長させる、請求項1から4のいずれかに記載の製造方法。
The step (i)
(Ia) A step of forming a first semiconductor layer represented by a composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) on a substrate. When,
(Ib) removing a part of the first semiconductor layer until the substrate is exposed to form a concave part that becomes a void, and forming the remaining part into a convex part,
The manufacturing method according to any one of claims 1 to 4, wherein in the step (ii), a group III nitride crystal is grown on the surface of the convex portion (ib).
前記(i)の工程が、
(i−c)基板上に、パターニングされたマスク膜を形成する工程と、
(i−d)前記マスク膜から露出する前記基板上に、組成式AluGavIn1-u-vN(ただし、0≦u≦1、0≦v≦1である)で表される凸状の第1の半導体層を形成し、かつ前記凸状の第1の半導体層が形成されていない凹部を空隙とする工程とを含み、
前記(ii)の工程において、前記(i−d)の第1の半導体層表面においてIII族窒化物結晶を成長させる、請求項1から4のいずれかに記載の製造方法。
The step (i)
(Ic) forming a patterned mask film on the substrate;
( Id ) Convex shape represented by the composition formula Al u Ga v In 1 -uv N (where 0 ≦ u ≦ 1, 0 ≦ v ≦ 1) on the substrate exposed from the mask film. Forming a first semiconductor layer and forming a void in which the convex first semiconductor layer is not formed,
The manufacturing method according to any one of claims 1 to 4, wherein in the step (ii), a group III nitride crystal is grown on the surface of the first semiconductor layer (id).
前記(i)の工程において、前記空隙を備えるIII族窒化物層が、組成式AlxGayIn1-x-yN(ただし、0≦x≦1、0≦y≦1である)で表される半導体層を含み、該半導体層を形成後、アンモニアと窒素の混合雰囲気中で昇温熱処理することにより、該半導体層中または該半導体層表面に空隙を形成する請求項1ないし4のいずれかに記載の製造方法。 In the step (i), the group III nitride layer having the voids is represented by a composition formula Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1). 5. A void is formed in the semiconductor layer or on the surface of the semiconductor layer by forming a semiconductor layer and then heating and heating in a mixed atmosphere of ammonia and nitrogen after forming the semiconductor layer. The manufacturing method as described in. 前記空隙を備えるIII族窒化物層が、組成式GaxIn1-xN(ただし、0≦x≦1である)で表される半導体層である請求項18に記載の製造方法。 The manufacturing method according to claim 18, wherein the group III nitride layer including the void is a semiconductor layer represented by a composition formula Ga x In 1-x N (where 0 ≦ x ≦ 1). 前記昇温熱処理の昇温レートが、50〜100℃/分である請求項18または19記載の製造方法。 The manufacturing method according to claim 18 or 19, wherein a temperature increase rate of the temperature increasing heat treatment is 50 to 100 ° C / min. 前記空隙の周期が、30μm以上である請求項1ないし20のいずれかに記載の製造方法。 21. The manufacturing method according to claim 1, wherein a period of the gap is 30 μm or more. 前記空隙の周期が、50μm以上である請求項1ないし20のいずれかに記載の製造方法。 21. The manufacturing method according to claim 1, wherein a period of the gap is 50 μm or more. 前記空隙の周期が、100μm以上である請求項1ないし20のいずれかに記載の製造方法。 21. The manufacturing method according to claim 1, wherein a period of the gap is 100 μm or more. (i)基板上に、空隙を備えるIII族窒化物層を形成する工程と、
(ii)III族窒化物結晶の原料を加熱して昇華させ、窒素またはアンモニアを含む雰囲気中で、前記III族窒化物層上で冷却し、III族窒化物結晶を再び再結晶化させる工程と、
(iii)前記基板を含む部分と前記III族窒化物結晶を含む部分とを、前記空隙の近傍において分離する工程とを含むIII族窒化物基板の製造方法。
(I) forming a group III nitride layer having voids on the substrate;
(ii) a step of heating and sublimating a Group III nitride crystal raw material, cooling on the Group III nitride layer in an atmosphere containing nitrogen or ammonia, and recrystallizing the Group III nitride crystal again; ,
(Iii) A method of manufacturing a group III nitride substrate, including a step of separating a portion including the substrate and a portion including the group III nitride crystal in the vicinity of the gap.
前記(ii)の工程が、1気圧以上で行われることを特徴とする請求項24記載のIII族窒化物基板の製造方法。 25. The method for producing a group III nitride substrate according to claim 24 , wherein the step (ii) is performed at 1 atm or more.
JP2003425632A 2003-01-20 2003-12-22 Method for manufacturing group III nitride substrate Expired - Lifetime JP4422473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003425632A JP4422473B2 (en) 2003-01-20 2003-12-22 Method for manufacturing group III nitride substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003011569 2003-01-20
JP2003425632A JP4422473B2 (en) 2003-01-20 2003-12-22 Method for manufacturing group III nitride substrate

Publications (2)

Publication Number Publication Date
JP2004247711A JP2004247711A (en) 2004-09-02
JP4422473B2 true JP4422473B2 (en) 2010-02-24

Family

ID=33031921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003425632A Expired - Lifetime JP4422473B2 (en) 2003-01-20 2003-12-22 Method for manufacturing group III nitride substrate

Country Status (1)

Country Link
JP (1) JP4422473B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128375A1 (en) * 2011-03-22 2012-09-27 日本碍子株式会社 Method for producing gallium nitride layer and seed crystal substrate used in same
DE102018216146A1 (en) 2017-09-21 2019-03-21 Disco Corporation A manufacturing method of a III-V compound crystal and a semiconductor device manufacturing method

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4588340B2 (en) * 2003-03-20 2010-12-01 パナソニック株式会社 Method for manufacturing group III nitride substrate
JP4554287B2 (en) * 2003-07-02 2010-09-29 パナソニック株式会社 Group III nitride crystal manufacturing method and semiconductor substrate manufacturing method
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
PL211286B1 (en) * 2004-08-15 2012-04-30 Inst Wysokich Ciśnień Polskiej Akademii Nauk Nitride laser diode and method for the manufacture of nitride laser diode
JP4833616B2 (en) 2004-09-13 2011-12-07 昭和電工株式会社 Method for producing group III nitride semiconductor
JP4784922B2 (en) * 2004-12-14 2011-10-05 株式会社リコー Group III nitride crystal production method
JP5111728B2 (en) * 2004-12-15 2013-01-09 株式会社リコー Gallium nitride crystal manufacturing method and gallium nitride crystal growth apparatus
DE102005041643A1 (en) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Semiconductor method for producing an isolated semiconductor substrate uses a masking layer with holes and an output layer
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
JP4873725B2 (en) * 2007-03-26 2012-02-08 日本碍子株式会社 Method for producing group III metal nitride single crystal and template substrate
CN101743346B (en) 2007-07-13 2014-11-12 日本碍子株式会社 Method for producing group iii nitride single crystal
JP4825745B2 (en) * 2007-07-13 2011-11-30 日本碍子株式会社 Method for producing nonpolar group III nitride
JP4825746B2 (en) * 2007-07-13 2011-11-30 日本碍子株式会社 Method for producing nonpolar group III nitride
JP4886711B2 (en) * 2008-02-04 2012-02-29 日本碍子株式会社 Method for producing group III nitride single crystal
JP2010274328A (en) * 2009-04-30 2010-12-09 Mitsuboshi Diamond Industrial Co Ltd Laser beam machining method and laser beam machining device
WO2011001830A1 (en) * 2009-06-30 2011-01-06 日本碍子株式会社 Method for manufacturing iii metal nitride single crystal
JP5310534B2 (en) 2009-12-25 2013-10-09 豊田合成株式会社 Method for producing group III nitride semiconductor
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
JP2011198788A (en) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd Method of manufacturing semiconductor element
JP5542036B2 (en) * 2010-12-03 2014-07-09 日本碍子株式会社 Method for producing group III nitride single crystal
JP5899201B2 (en) * 2011-03-18 2016-04-06 日本碍子株式会社 Group 13 metal nitride manufacturing method and seed crystal substrate used therefor
JP5644796B2 (en) * 2012-03-19 2014-12-24 豊田合成株式会社 Method for producing group III nitride semiconductor single crystal
JP5644797B2 (en) * 2012-03-19 2014-12-24 豊田合成株式会社 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate
JP2013209271A (en) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method
JP6144630B2 (en) * 2012-08-30 2017-06-07 日本碍子株式会社 Method for producing composite substrate, method for producing functional layer made of group 13 element nitride
JP2014055091A (en) * 2012-09-13 2014-03-27 Osaka Univ Method for producing group iii-v compound crystal, method for producing seed crystals formed substrate, group iii-v compound crystal, semiconductor device, group iii-v compound crystal producing apparatus, seed crystals formed substrate producing apparatus
TWI589017B (en) * 2012-11-28 2017-06-21 Ngk Insulators Ltd Composite substrate and functional components
KR102042263B1 (en) * 2013-04-23 2019-11-07 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR101607564B1 (en) 2014-07-11 2016-04-04 주식회사 소프트에피 Method of growing iii-nitride semiconductor layer
JP5811255B2 (en) * 2014-10-29 2015-11-11 豊田合成株式会社 Method for producing group III nitride semiconductor single crystal and method for producing GaN substrate
JP6841195B2 (en) * 2016-09-30 2021-03-10 豊田合成株式会社 Method for manufacturing group III nitride semiconductor
CN111218643A (en) * 2020-01-19 2020-06-02 镓特半导体科技(上海)有限公司 Self-supporting gallium nitride layer and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128375A1 (en) * 2011-03-22 2012-09-27 日本碍子株式会社 Method for producing gallium nitride layer and seed crystal substrate used in same
JP5100919B2 (en) * 2011-03-22 2012-12-19 日本碍子株式会社 Method for producing gallium nitride layer and seed crystal substrate used therefor
US8795431B2 (en) 2011-03-22 2014-08-05 Ngk Insulators, Ltd. Method for producing gallium nitride layer and seed crystal substrate used in same
DE102018216146A1 (en) 2017-09-21 2019-03-21 Disco Corporation A manufacturing method of a III-V compound crystal and a semiconductor device manufacturing method
US10910511B2 (en) 2017-09-21 2021-02-02 Osaka University Manufacturing method of III-V compound crystal and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2004247711A (en) 2004-09-02

Similar Documents

Publication Publication Date Title
JP4422473B2 (en) Method for manufacturing group III nitride substrate
US7524691B2 (en) Method of manufacturing group III nitride substrate
JP4588340B2 (en) Method for manufacturing group III nitride substrate
US7176115B2 (en) Method of manufacturing Group III nitride substrate and semiconductor device
US7227172B2 (en) Group-III-element nitride crystal semiconductor device
JP5815144B2 (en) Nitride semiconductor light emitting diode device
US7221037B2 (en) Method of manufacturing group III nitride substrate and semiconductor device
US6852161B2 (en) Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
US8882910B2 (en) AlGaN substrate and production method thereof
JP4597534B2 (en) Method for manufacturing group III nitride substrate
JP4397695B2 (en) Method for manufacturing group III nitride substrate
JP4981602B2 (en) Method for manufacturing gallium nitride substrate
JP2004224600A (en) Manufacturing method of group iii nitride substrate, and semiconductor device
US7255742B2 (en) Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP3940673B2 (en) Method for producing group III nitride semiconductor crystal and method for producing gallium nitride compound semiconductor
JP2004300024A (en) Method for manufacturing nitride crystal of group iii element, nitride crystal of group iii element obtained by the same, and semiconductor device obtained by using the same
JP4554287B2 (en) Group III nitride crystal manufacturing method and semiconductor substrate manufacturing method
JP4824920B2 (en) Group III element nitride crystal semiconductor device
JP4016062B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP4551203B2 (en) Group III nitride crystal manufacturing method
JP2000022283A (en) Semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate
JP5080820B2 (en) Nitride semiconductor structure, manufacturing method thereof, and light emitting device
JP3987879B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2013193918A (en) Self-supporting gallium nitride crystal substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term