JP4196937B2 - 光学装置 - Google Patents

光学装置 Download PDF

Info

Publication number
JP4196937B2
JP4196937B2 JP2004337317A JP2004337317A JP4196937B2 JP 4196937 B2 JP4196937 B2 JP 4196937B2 JP 2004337317 A JP2004337317 A JP 2004337317A JP 2004337317 A JP2004337317 A JP 2004337317A JP 4196937 B2 JP4196937 B2 JP 4196937B2
Authority
JP
Japan
Prior art keywords
optical device
optical
wiring board
element chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004337317A
Other languages
English (en)
Other versions
JP2006147916A (ja
Inventor
卓 河原
匡紀 南尾
克敏 清水
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004337317A priority Critical patent/JP4196937B2/ja
Priority to US11/260,175 priority patent/US7302125B2/en
Priority to KR1020050102978A priority patent/KR20060056851A/ko
Priority to CNB2005101186314A priority patent/CN100502019C/zh
Priority to TW094140462A priority patent/TW200618267A/zh
Publication of JP2006147916A publication Critical patent/JP2006147916A/ja
Application granted granted Critical
Publication of JP4196937B2 publication Critical patent/JP4196937B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光学デバイス及び光学装置に関する。特に、光を放射または受光する光学素子が形成されている光学素子チップを備えた光学デバイス及びその光学デバイスを備えた光学装置に関する。
従来より、光を放射または受光する光学素子を搭載している光学装置が知られている。
例えば、特許文献１には、図８に示すように、表面に凹部５０７を備えたプリント基板（配線基板）５０１と、凹部５０７表面以外のプリント基板５０１の表面上に形成された配線金属５０２と、凹部５０７表面に戴置され、半導体素子（光学素子）搭載部が樹脂封止されてなる表面実装型半導体装置の樹脂部５０３と、外部リード５０４と、外部リード５０４の一部であってプリント基板５０１表面に平行に形成されているとともに配線金属５０２と接続する接合部５０５とを備えてなる半導体装置（光学装置）が開示されている。この半導体装置では、表面実装型半導体装置の樹脂部５０３がプリント基板５０１の凹部５０７に収容されているため、半導体装置の薄型化を図ることができる、と記載されている。
特開平１０−１３５３９７号公報
しかしながら、特許文献１に記載の半導体装置では、表面実装型半導体装置の樹脂部５０３はプリント基板５０１の凹部５０７表面上に戴置されているだけである。すなわち、表面実装型半導体装置の樹脂部５０３の表面は露出している。そのため、半導体装置の外部から不要な光が侵入してしまう虞がある。ここで、不要な光とは、この半導体装置が受光するべきでない光を意味し、またはこの半導体装置が放射するべきでない光を意味する。
半導体素子が受光素子などの光を受光する素子の場合、表面実装型半導体装置の樹脂部５０３はこの不要な光を受光してしまう。そして、受光素子を搭載した半導体装置では、半導体素子で受光された光を用いて画像解析処理などを行う場合が多い。そのため、受光された光が不要な光を含んでいれば、この半導体装置は画像解析などの解析を正しく行えないなどの問題点が生じてくる。
半導体素子が発光素子などの光を放射する素子の場合、不要な光は半導体素子などの表面で反射されて、半導体素子が放射した光と混ざり合って、半導体装置の外部へ出射してしまう。そして、発光素子を搭載した半導体装置では、半導体素子から放射された光をデータ書き込み用の光源などに用いる場合が多い。そのため、半導体素子から放射された光が不要な光を含んでいれば、所望とする光を得ることができず、データをデータ保存媒体に正しく書き込めないなどの問題点が生じてくる。
以上より、この半導体装置を画像解析処理などに用いれば所望とする光を受光することができず、この半導体装置をデータ書き込み用の光源などに用いれば所望とする光を放射することができない。よって、高い解析精度などが要求されるビデオカメラ、デジタルカメラ、デジタルスチルカメラなどにこの半導体装置を内蔵させることはできない。
また、最近では、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどの薄型化が要求されているため、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどに搭載される半導体装置の薄型化が要求されている。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、装置への不要な光の侵入を防止できるとともに装置の薄型化を図ることができる光学デバイス及び光学装置を提供することにある。
本発明の光学デバイスは、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、前記デバイス基板内に埋め込まれている埋込部と該埋込部から延びて前記デバイス基板から露出している端子部とを備えている導電部と、前記開口部の第１開口を覆う透光性部材と、前記開口部の第２開口を覆って設けられており、前記導電部と電気的に接続されているとともに光を放射または受光する光学素子が前記透光性部材と対向している面に形成されている光学素子チップと、を備え、前記端子部は、前記デバイス基板表面と実質的に面一であり、配線基板に直接実装される実装部である。
本発明の光学デバイスにおいて、開口部が表面に対して実質的に垂直に延びて形成されているとは、開口部が数学的に厳密な意味で垂直に延びて形成されているのみならず、数学的に厳密な意味での垂直な方向から若干ずれた方向をも含まれる。
また、本発明の光学デバイスにおける透光性部材の透光性とは光を７０％以上透過するという意味であり、好ましくは８０％以上の光を透過するという意味であり、さらに好ましくは９０％以上の光を透過するという意味である。
また、本発明の光学デバイスにおける光学素子とは、ＣＣＤ（charge-coupled device)等の固体撮像素子、ＣＭＯＳ（complementary metal oxide semiconductor）、複数の受光素子が離散的に配置されたもの、発光素子などを挙げることができる。そして、光学素子が固体撮像素子である場合には、光学デバイスは固体撮像デバイスである。また、光学素子が受光素子または発光素子である場合には、光学デバイスは受光デバイスまたは発光デバイスである。
また、本発明の光学デバイスにおいて、端子部がデバイス基板表面と実質的に面一であるとは、端子部とデバイス基板表面とが厳密に面一であることを意味するだけでなく、端子部がデバイス基板表面から１０μｍ程度突出して設けられていてもよく、端子部がデバイス基板表面から１０μｍ程度内部に設けられていてもよい。
また、本発明の光学デバイスにおいて、実装部が配線基板に直接実装されるとは、文字通りに厳格な意味のみならず、光学デバイスを配線基板の表面に固定するためにのみ用いる半田などの導電性接着剤などを介して、実装部が配線基板に実装されることをも意味する。すなわち、光学デバイスを配線基板の表面に固定するために必要な接着剤の量より多くの量の接着剤が実装部に塗布されていないことを意味する。
また、本発明の光学デバイスでは、光学素子から放射された光は、板状部材の開口部を通過後、透光性部材を透過して光学デバイスの外部へ放射される。また、本発明の光学デバイスで受光される光は、透光性部材を透過して光学デバイスの内部へ入射された後、板状部材の開口部を通過して光学デバイスで受光される。
そして、本発明の光学デバイスでは、前記光学素子と前記導電部との電気的接続部は、封止材により封じられていることが好ましい。
本発明の第１の光学装置は、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、該開口部の第１開口を覆う透光性部材と、該開口部の第２開口を覆って設けられているとともに光を放射または受光する光学素子が該透光性部材と対向している面に形成されている光学素子チップとを備えている光学デバイスと、前記光学デバイスを実装している配線基板とを備え、前記光学素子チップは、前記配線基板が備えている収容部に収容されている。
本発明の第２の光学装置は、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、該デバイス基板内に埋め込まれている埋込部と該埋込部から延びて該デバイス基板から露出している端子部とを備えている導電部と、該開口部の第１開口を覆う透光性部材と、該開口部の第２開口を覆って設けられており、該導電部と電気的に接続されているとともに光を放射または受光する光学素子が前記透光性部材と対向している面に形成されている光学素子チップとを備えている光学デバイスと、前記光学デバイスが実装されており、少なくとも前記光学素子チップが収容されている収容部を備えている配線基板とを備え、最大の厚みが、前記光学デバイスの最大の厚みと前記収容部が形成されていない部分の前記配線基板の最大の厚みとの和よりも小さい。
第２の光学装置において、光学装置の厚みとは、光学デバイスが配線基板に実装された状態における配線基板の裏面と透光性部材の表面との間の距離を意味する。また、光学デバイスの厚みとは、光学素子チップの裏面と透光性部材の表面との距離を意味する。また、収容部が形成されていない部分の配線基板の厚みとは、配線基板の裏面と配線基板の表面との距離、すなわち、配線基板の厚みを意味する。なお、デバイス基板、透光性部材、光学素子チップ及び配線基板などが、それぞれ、同一の厚さを有していない場合もあるため、最大の厚みとしている。すなわち、光学素子チップが配線基板の収容部に収容されているために、本発明の光学装置の最大の厚みは、光学デバイスの最大の厚みと配線基板の最大の厚みとの和よりも小さな値を示す。
本発明の第３の光学装置は、表面に対して実質的に垂直に延びて貫通している開口部が形成されているデバイス基板と、該デバイス基板内に埋め込まれている埋込部と該埋込部から延びて該デバイス基板から露出している端子部とを備えている導電部と、該開口部の第１開口を覆う透光性部材と、該開口部の第２開口を覆って設けられており、該導電部と電気的に接続されているとともに光を放射または受光する光学素子が前記透光性部材と対向している面に形成されている光学素子チップとを備えている光学デバイスと、前記光学デバイスが実装されており、少なくとも前記光学素子チップが収容されている収容部を備えている配線基板とを備え、前記収容部には、前記光学素子チップへの光の侵入を阻止する光阻止部材が設けられている。そして、前記光阻止部材は、前記配線基板の一部であってもよく、前記収容部を封じている封止材であってもよい。なお、光阻止部材により光学装置への侵入が阻止される光は、この光学装置が受光するべきでない光、またはこの光学装置が放射するべきでない光である。以下、この光のことを不要な光という。
本発明の第１、２及び３の光学装置において、実質的にという語句の意味と、実装部が配線基板に直接実装されるという語句の意味とは上述の通りである。
また、本発明の第１、２及び３の光学装置における光学素子は上述の通りである。そして、光学素子が固体撮像素子である場合には、光学装置は固体撮像装置である。また、受光素子または発光素子である場合には、光学装置はＤＶＤ，ＣＤ，ＭＤなどを備えたシステムに用いられる光ピックアップである。
また、本発明の第１、２及び３の光学装置において、収容部は光学素子チップよりも大きいことが好ましい。
また、本発明の第１、２及び３の光学装置において、前記光学素子と前記導電部との電気的接続部は、封止材により封じられていることが好ましい。ここでいう光学素子と導電部との電気的接続部の意味は、上述の通りである。
また、本発明の第１、２及び３の光学装置のある好適な実施形態において、前記収容部は、前記配線基板の表面に形成された凹部である。この場合、第３の光学装置における光阻止部材は、配線基板の一部である。さらに、この凹部からなる収容部が収容部封止材で封じられていれば、光阻止部材は配線基板の一部とこの収容部封止材とである。そして、この場合、前記収容部には、さらに、ＤＳＰ（digtal signal processor）などの半導体素子チップが収容されていることが好ましい。本発明の第１、２及び３の光学装置のまた別の好適な実施形態において、前記収容部は、前記配線基板の表面に対して実質的に垂直に形成された貫通孔部である。そして、この場合、前記貫通孔部は、貫通孔部封止材により封じられていることが好ましく、第３の光学装置における光阻止部材はこの貫通孔部封止材である。
本発明の光学デバイスを配線基板に実装すると、製造された光学装置への不要な光の侵入を防止できるとともにその装置を薄型化できる。そのため、本発明の光学デバイスは、光学装置への不要な光の侵入を防止できるとともに光学装置を薄型化できる。
本発明の光学装置は、その装置への不要な光の侵入を防止できるとともに装置を薄型化できる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は以下に示す実施形態に限定されない。
（第１の実施形態）
第１の実施形態では、図１、２、３及び４を用いて、光学デバイス１の構造、光学装置１００の構造、光学デバイス１の製造方法及び光学装置１００の製造方法を示す。なお、図１は光学デバイス１の構造を示す図であり、図２は光学装置１００の構造を示す断面図であり、図３は光学デバイス１の製造工程を示す断面図であり、図４は光学デバイス１の製造工程の一部を示す断面図である。また、図１（ｂ）は光学デバイス１の裏面図であり、図１（ａ）は図１（ｂ）におけるＩＡ−ＩＡ線における断面図である。
−光学デバイス１の構造と光学装置１００の構造−
まず、光学デバイス１の構造を示す。
本実施形態における光学デバイス１は、図１に示すように、表面に対して実質的に垂直に延びて貫通している開口部２が形成されているデバイス基板１０と、開口部２の第１開口を覆う透光性部材６と、開口部２の第２開口を覆って設けられており光を放射または受光する光学素子が形成されている光学素子チップ５とを備えている。そして、光学素子チップ５は光学素子が形成されている面（以下、「光学素子形成面」という。）５ａを備え、この光学素子形成面５ａが透光性部材６と対向するように光学素子チップ５は配置されている。さらに、光学デバイス１は、光学素子と電気的に接続されている導電部１２を備えている。また、光学素子チップ５と開口部２の周辺部との間の空隙は第１シール樹脂（封止材）７により封止され、また、透光性部材６と開口部２の周辺部との間の空隙は第２シール樹脂１５により封止されている。
デバイス基板１０は、エポキシ樹脂などの可塑性樹脂またはセラミックなどからなる。また、デバイス基板１０には、光学デバイス１のＸ・Ｙ方向の中心位置を定める基準となる２つの位置決め用穴１０ａ，１０ａが形成されていて、後述する光学デバイス１の製造工程における光学素子チップ５搭載時の基準位置や、光学装置に対してレンズなどの光学系を収納した鏡筒を取り付けるときにその鏡筒の取り付け位置の基準として利用される。ここで、この位置決め用穴１０ａが２カ所以上あれば光学デバイス１の中心位置がわかるため、位置決め用穴１０ａは２カ所以上あることが好ましい。
透光性部材６は、光を７０％以上透過する部材、好ましくは８０％以上の光を透過する部材、さらに好ましくは９０％以上の光を透過する部材からなる。例えば、ガラス、透明プラスチックなどである。
光学素子チップ５には、ＣＣＤ等の固体撮像素子、複数の受光素子が離散的に配置されたもの、発光素子のうちのいずれか一つの光学素子が形成されている。そして、光学素子形成面５ａは透光性部材６と対向している。そのため、光学素子が光を放射する素子であれば、その光学素子から放射された光はデバイス基板１０の開口部２を通過して透光性部材６を透過して光学デバイス１の外部へ出射される。また、光学素子が光を受光する素子であれば、光学素子で受光される光は透光性部材６を透過することにより光学デバイス１へ入射され、デバイス基板１０の開口部２を通過して光学素子で受光される。
また、この光学素子形成面５ａの外周部には電極パッド５ｂが電気的に接続されており、電極パッド５ｂの表面にはバンプ（突起電極）８が電気的に接続されている。
導電部１２は、デバイス基板１０内に埋め込まれている埋込部と埋込部から延びてデバイス基板１０から露出している端子部とで構成されている。埋込部は、デバイス基板１０の表面と略平行に延びて設けられてなる導電幹部と、導電幹部から光学素子チップ５に近づく方向（第２開口に近づく方向）に延びて設けられてなる導電枝部とで構成されている。導電枝部は内側導電枝部１２ａと外側導電枝部１２ｂとで構成されており、この順に開口部２から遠ざかる位置に設けられている。内側導電枝部１２ａの一方の端及び外側導電枝部１２ｂの一方の端は上述のように導電幹部と一体となっており、内側導電枝部１２ａの他方の端にはバンプ８が電気的に接続されている。
そして、外側導電枝部１２ｂの他方の端は、デバイス基板１０から露出している。すなわち、外側導電枝部１２ｂの他方の端が、導電部１２の端子部であり、後述の配線基板１０１に直接実装される実装部１４である。このように、光学デバイス１は実装部１４を備えているため、光学デバイス１を後述の配線基板１０１に実装すると、光学装置１００の厚みを比較的薄くすることができる。
また、上述のように、第１シール樹脂７により光学素子チップ５と開口部２の周辺部との間の空隙は封止され、これにより、光学素子と導電部１２との電気的接続部が封止される。また、第２シール樹脂１５により透光性部材６と開口部２の周辺部との間の空隙は封止される。以上より、光学デバイス１内へ不要な光が侵入してしまう虞は極めて低い。また、第１シール樹脂７により光学素子チップ５はデバイス基板１０に固定され、第２シール樹脂１５により透光性部材６はデバイス基板１０に固定される。
次に、光学装置１００の構造を示す。
本実施形態における光学装置１００は、図２に示すように、上述の光学デバイス１と、表面に凹部からなる収容部１０１ａが形成されている配線基板１０１とを備えてなる。そして、この収容部１０１ａには光学素子チップ５などが収容されている。また、光学デバイス１の実装部１４が配線基板１０１の表面に直接実装されている、具体的には、導電性接合部材６１を介して実装部１４と配線基板１０１とが電気的に接続されている。このとき、導電性接合部材６１の量は、実装部１４と配線基板１０１とを電気的に接続するために最小限必要な量であることが好ましい。
近年、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどの薄型化が要求されているため、これらに内蔵される光学デバイスや光学装置の薄型化が要求されている。
一般に、ビデオカメラ、デジタルカメラ、デジタルスチルカメラなどには、半田ボールが実装部に電気的に接続されている光学デバイス（以下、「従来の光学デバイス」という。）を略平板状の配線基板に実装してなる光学装置（以下、「従来の光学装置」という。）が内蔵されている。しかし、この従来の光学装置は、半田ボールの径だけ余分な高さを有することとなってしまう。また、半田ボールを設ける１つの理由は光学素子チップを配線基板表面から離して設けるためであるので、半田ボールの径を小さくすることもできない。よって、従来の光学装置では、最大の厚みが従来の光学デバイスの最大の厚みと配線基板の最大の厚みとの和よりも大きい。そのため、従来の光学装置を薄型にすることは難しい。
一方、本実施形態の光学デバイス１は、上述のように、配線基板１０１に直接実装される実装部１４を備えている。すなわち、光学デバイス１の外側導電枝部１２ｂの他方の端には半田ボールが設けられていない。そのため、光学デバイス１を用いれば、従来の光学装置に比べて、半田ボールの径分の余分な高さを有しない光学装置を製造できる。よって、光学デバイス１は、光学装置の薄型化を図ることができる光学デバイスである。
また、この光学デバイス１を実装する配線基板１０１は収容部１０１ａを備えており、収容部１０１ａには光学素子チップ５などが収容されている。そのため、光学装置１００の最大の厚みは、光学デバイス１の最大の厚みと配線基板１０１の最大の厚みとの和よりも小さい。以上より、光学装置１００は、従来の光学装置に比べて薄型化を図ることができる。具体的には、光学装置１００の厚みを０．２ｍｍ以上０．８ｍｍ以下という範囲内にすることができる。以上より、ビデオカメラなどにこの光学デバイス１及び光学装置１００を内蔵すれば、このビデオカメラなどを薄型にできる。
さらに、本実施形態における光学デバイス１では、上述のように、不要な光の侵入を阻止できる。よって、光学素子が光を受光する素子であれば、その光学素子で受光された光を用いて画像処理などの解析を正しく行うことができる。また、光学デバイス１へ侵入してしまった不要な光が光学素子の表面などで反射されて光学デバイス１の外部へ放射されてしまうことはないため、光学素子が光を放射する素子であれば、所望の光のみを光学デバイス１の外部へ放射できる。従って、本実施形態における光学デバイス１は、特許文献１に記載の半導体素子を搭載してなる半導体デバイスに比べて、優れた画像処理精度を示したり、所望とする特性を示す光を放射することができる。
また、本実施形態における光学装置１００では、収容部１０１ａの周囲の配線基板が光阻止部材として作用する。そのため、本実施形態における光学装置１００は、特許文献１に記載の半導体装置に比べて、優れた画像処理精度などを示したり、所望とする特性を示す光を放射することができる。
なお、この光学デバイス１を実装する配線基板１０１は収容部１０１ａを備えているため、従来の光学装置と同様、光学素子チップ５を配線基板１０１の表面から離して設けることができる。
−光学デバイス１の製造工程−
まず、図３（ａ）に示す工程で、配線パターンが形成されたリードフレーム５２を封止テープ２０の上に載置する。このとき、リードフレーム５２の大部分は、その下部にハーフエッチ又はプレスされてなる凹部が設けられ、内側導電枝部１２ａ及び外側導電枝部１２ｂとなる部分だけが凹部の底面から下方に突出した構造となっている。これにより、封止テープ２０にリードフレーム５２が戴置されてなるリードフレーム材が形成される。なお、このリードフレーム５２が上述の導電部１２となる。
次に、図３（ｂ）に示す工程で、モールド工程を行なう。この工程の詳細を図４（ａ），（ｂ）に示す。この工程では、まず、上述のリードフレーム材をモールド金型３０に装着する。このとき、モールド金型３０は、図４（ａ）では一体として記載しているが、略平板からなる下側金型と下側金型を覆う上側金型とからなる。そして、上側金型は、１つの表面に形成された２つのダイキャビティ３０ａ，３０ａと、各ダイキャビティ３０ａ間を隔てる仕切部３０ｂと、各ダイキャビティ３０ａ内にそれぞれ設けられたピン部材３０ｃ，３０ｃとを備えてなる。ここで、仕切部３０ｂは開口部２となる部分であり、ピン部材３０ｃ，３０ｃはそれぞれ位置決め用穴１０ａ，１０ａとなる部分である。そして、リードフレーム５２を上にして上述のリードフレーム材を下側金型の表面に設置し、ダイキャビティ３０ａが形成されている面を下方に向け、且つ、リードフレーム材を覆うように上側金型を設置する。次に、図４（ｂ）に示すように、エポキシ樹脂などの可塑性樹脂をモールド金型３０のダイキャビティ３０ａに充填させる。このとき、可塑性樹脂は仕切部３０ｂとピン部材３０ｃ，３０ｃとには充填されない。そして、可塑性樹脂が固着したらモールド金型を取り外し、リードフレーム材から封止テープ２０を剥がす。これにより、リードフレーム５２が埋め込まれてなる成形体５０が形成される。このとき、内側導電枝部１２ａの一部及び外側導電枝部１２ｂの一部は露出しており、外側導電枝部１２ｂの露出している部分が実装部１４である。なお、内側導電枝部１２ａの露出している部分には、後述の図３（ｄ）に示す工程でバンプ８などが設けられる。
続いて、図３（ｃ）に示す工程で、上下反転させて成形体５０を設置する。
そして、図示しないが、ブレードにより、成形体５０の相隣接する光学デバイス形成領域間の境界部分を切り込み部の中央部分で切断して、成形体５０を個々の光学デバイスに分割する。これにより、配線１２が埋め込まれてなるデバイス基板１０が形成される。
その後、図３（ｄ）に示す工程で、光学素子チップ５の光学素子形成面５ａを下方に向けて、実装部１４が存在している面側の開口（第２開口）を覆うように光学素子チップ５を搭載する。このとき、内側導電枝部１２ａの露出している部分（内側導電枝部１２ａの他方の端）の上にバンプ８を設けて、バンプ８の上に光学素子チップ５の電極パッド５ｂを設けてバンプ８と電極パッド５ｂとをフリップチップ接続する。なお、光学素子チップ５を設置するとき、デバイス基板１０に設けられた位置決め用穴１０ａを基準にして光学素子チップ５の位置決めを行なえば、デバイス基板１０に対してすなわち光学デバイス１に対して光学素子チップ５を所望の方向に設置できる。
それから、図３（ｅ）に示す工程で、第１シール樹脂７を用いて、内側導電枝部１２ａ、バンプ８及び電極パッド５ｂを封じる。これにより、光学素子と導電部１２との電気的接続部が封止される。すなわち、第１シール樹脂７により、光学素子チップ５と開口部２の周辺部との間の空隙が封止される。
そして、図３（ｆ）に示す工程で、図３（ｅ）に示す工程で形成された形成体を上下反転させて配置し、開口部２の覆われていない側の開口（第１開口）を覆って透光性部材６を載置する。そして、第２シール樹脂１５を用いて、透光性部材６と開口部２の周辺部との間の空隙を封止する。以上より、光学デバイス１が製造される。
その後、図示していないが、凹部からなる収容部１０１ａを備えた配線基板１０１に光学デバイス１を実装する。このとき、光学デバイス１の発光素子チップ５などを収容部１０１ａに収容させるとともに、半田などの導電性接合部材６１を用いて実装部１４と配線基板１０１とを電気的に接続する。以上より、光学装置１００が製造される。
そして、光学デバイス１は半田ボールを備えていないため、従来の光学デバイスに比べて、光学デバイス１の製造コストを低く抑えることができるとともに光学デバイス１の製造時間を短縮できる。同様に、従来の光学装置に比べて、光学装置１００の製造コストを低く抑えることができるととｔもに光学装置１００の製造時間を短縮できる。
（第２の実施形態）
第２の実施形態では、図５及び６を用いて、光学装置２００の構造と光学装置２００の製造方法とを示す。なお、図５は光学装置２００の構造を示す断面図であり、図６は光学装置２００の製造工程を示す断面図であり、これらの断面図は図１（ｂ）におけるＩＡ−ＩＡ線における断面図である。
本実施形態における光学デバイスは上記実施形態１における光学デバイス１と略同一である。そのため、ここでは、光学デバイスの構造及びその製造方法の説明を省略する。
−光学装置２００の構造−
本実施形態における光学装置２００は、図５に示すように、上記実施形態１における光学デバイスと、貫通孔部からなる収容部２０１ａ（図６（ａ）に図示）が形成されている配線基板２０１とを備えてなる。そして、この収容部２０１ａには光学素子チップ５などが収容されているとともに、封止材（貫通孔部封止材）２０２で封じられている。このように、封止材２０２を用いて収容部２０１ａを封じることにより、光学素子チップ５は収容部２０１ａ内で固定され、また、不要な光が収容部２０１ａを通って光学装置２００内へ侵入してしまうことはない。すなわち、本実施形態では、封止材２０２が光阻止部材である。また、光学装置２００では、上記実施形態１における光学装置１００と同じく、導電性接合部材６１を介して実装部１４と配線基板２０１とが電気的に接続されている。
−光学装置２００の製造工程−
まず、図６（ａ）に示す工程で、貫通孔部からなる収容部２０１ａを備えてなる配線基板２０１に、上記実施形態１で記載された製造工程に従って製造された光学デバイス１を実装する。このとき、収容部２０１ａに光学素子チップ５などを収容させる。また、導電性接合部材６１を用いて、光学デバイス１の実装部１４と配線基板２０１とを電気的に接続する。なお、実装部１４には、光学デバイス１を配線基板２０１上に実装させるためだけに必要な量の導電性接合部材６１を塗布する。
そして、図６（ｂ）に示す工程で、貫通孔部からなる収容部２０１ａを封じる。このとき、収容部２０１ａを上に向け、ノズル７５から供給される封止材２０２を用いて収容部２０１ａを封じる。これにより、本実施形態における光学装置２００を製造することができる。
本実施形態における光学装置２００と上記実施形態１における光学装置１００とでは、配線基板の収容部の形状を異にするのみである。上記実施形態１では、厚さが光学素子チップ５よりも分厚い収容部１０１ａを配線基板１０１に形成しなければならない。一方、配線基板２０１では表面に貫通孔部を設けることにより収容部２０１ａを形成することができるため、配線基板２０１が光学素子チップ５よりも分厚くてもよいし、光学素子チップ５が配線基板２０１よりも分厚くてもよい。以上より、光学装置２００は、光学装置１００に比べて容易に設計できる。
（第３の実施形態）
第３の実施形態では、図７を用いて、光学装置３００の構造と光学装置３００の製造方法とを示す。なお、図７は光学装置３００の構造を示す断面図であり、この断面図は図１（ｂ）のＩＡ−ＩＡ線における断面図である。
本実施形態における光学デバイスは上記実施形態１における光学デバイス１と略同一である。そのため、ここでは、光学デバイスの構造及びその製造方法の説明を省略する。
−光学装置３００の構造−
本実施形態における光学装置３００は、図７に示すように、上記実施形態１における光学デバイスと、凹部からなる収容部（不図示）が形成されている配線基板３０１とを備えてなる。そして、この収容部には、光学素子チップ５とＤＳＰなどの半導体素子チップ３０３とが収容され、封止材（収容部封止材）２０２で封じられている。ここで、収容部の表面には複数箇所の配線３０２，３０２，…が設けられており、半導体素子チップ３０３の表面には複数箇所の配線３０３ａ，…が設けられている。また、収容部の各配線３０２と半導体素子チップ３０３の各配線３０３ａとは、それぞれワイヤボンドやフリップチップ接続などにより電気的に接続されている。そして、光学素子チップ５が収容部に収容されているとともに封止材２０２により封止されているため、不要な光が光学装置３００へ侵入してしまう虞は極めて低い。すなわち、本実施形態では、収容部の周囲の配線基板と封止材２０２とが光阻止部材である。また、光学装置３００では、上記実施形態１における光学装置１００と同じく、導電性接合部材６１を介して実装部１４と配線基板３０１とが電気的に接続されている。
−光学装置３００の製造工程−
図示していないが、まず、貫通孔部からなる収容部を備えてなる配線基板３０１に、半導体素子チップ３０３を実装させる。このとき、半導体素子チップ３０３の各配線３０３ａと収容部の各配線３０２とをそれぞれ電気的に接続して、半導体素子チップ３０３を収容部に収容させる。
次に、封止材２０２を用いて収容部を封じる。これにより、収容部内において、半導体素子チップ３０３が固定される。
続いて、上記実施形態１に記載した方法に従って製造された光学デバイスを配線基板３０１上に実装させる。このとき、実装部１４に必要最低量の導電性接合部材６１を塗布するとともに、収容部を封じた封止材２０２の表面上に光学素子チップ５を戴置させて光学デバイスを配線基板３０１に実装する。これにより、光学素子チップ５は収容部に収容され、本実施形態における光学装置３００を製造できる。
本実施形態における光学装置３００は半導体素子チップ３０３としてＤＳＰを内蔵しているため、上記実施形態１及び２の光学装置１００，２００に比べて高速に画像処理などを行うことができる。
（その他の実施形態）
本発明は、上記実施形態１、２及び３について、以下のような構成としてもよい。
デバイス基板１０に設けられている位置決め用穴１０ａの代わりに、デバイス基板１０の外周部に位置決め用段差部を設けてもよい。この位置決め用段差部は位置決め用穴１０ａと略同一の機能を奏する。
また、光学デバイス１の製造工程では、図３（ｅ）に示す光学素子チップ５をデバイス基板１０に取り付けた後に個々の光学デバイスに分割してもよいし、図３（ｆ）に示す透光性部材６をデバイス基板１０に取り付けた後に個々の光学デバイスに分割してもよい。
また、デバイス基板１０と配線基板１０１との間の空隙にも、シール樹脂が設けられていることが好ましい。この空隙にもシール樹脂が設けられていれば、光学装置１００内への不要な光の侵入を完全に阻止することができるため好ましい。
また、光学デバイス１の製造工程のモールド工程は、リードフレーム５２を封止テープ２０の上に載置した状態で行われたが、必ずしも封止テープ２０を用いる必要はない。ただし、封止テープ２０を用いた場合には、上側金型と下側金型とでリードフレーム５２の上下面をクランプすることができるため、金型面とリードフレームの上下面とが密着した状態を安定して得ることができる。すなわち、金型面とリードフレームの上下面とを密着させて可塑性樹脂を充填させることができる。その結果、成形による樹脂ばりの発生が効果的に抑制されるとともに、実装部１４がデバイス基板１０に露出してなる構造が得られるために光学デバイス１を配線基板１０１に取り付ける場合の半田接合が容易になるなど、実装の容易化，迅速化を図ることができる。
本発明は、上記実施形態３について、以下のような構成としてもよい。
半導体素子チップ３０３はパッケージされて収容部内に設けられてもよいし、パッケージされることなく裸のまま収容部内に設けられてもよい。また、半導体素子チップ３０３は、電源ICや周辺部品であってもよい。
以上説明したように、本発明は、例えば、光を放射または受光する光学素子が形成されている光学素子チップを備えた光学デバイス及びその光学デバイスを備えた光学装置などに有用である。
実施形態１における光学デバイス１の構造を示す図である。 実施形態１における光学装置１００の構造を示す断面図である。 実施形態１における光学デバイス１の製造工程を示す断面図である。 実施形態１における光学デバイス１の一部の製造工程を示す断面図である。 実施形態２における光学装置２００の構造を示す断面図である。 実施形態２における光学装置２００の製造工程の一部を示す断面図である。 実施形態３における光学装置３００の構造を示す断面図である。 従来例における半導体装置の構造を示す断面図である。
符号の説明
１ 光学デバイス
２ 開口部
５ 光学素子チップ
５ａ 光学素子形成面
６ 透光性部材
１０ デバイス基板
１２ 導電部
１４ 実装部
１００，２００，３００ 光学装置
１０１，２０１，３０１ 配線基板
１０１ａ 収容部（凹部）
２０１ａ 収容部（貫通孔部）
２０２ 封止材
３０３ 半導体素子チップ

Claims (14)

  1. 貫通孔である開口部が形成されているデバイス基板と、前記デバイス基板の上方に戴置された透光性部材と、前記透光性部材と向かい合うように前記デバイス基板の下方に戴置された光学素子チップとを有する光学デバイスと、前記光学デバイスを実装している配線基板とを備えた光学装置であって、
    下面の一部分に凹部を有するリードフレームが、前記下面のうち前記凹部が形成されていない部分を前記デバイス基板の下面において露出させるように、前記デバイス基板に埋め込まれており、
    前記リードフレームの前記下面のうち前記デバイス基板の前記下面において露出している部分には、前記凹部を挟むように内側端子部および外側端子部が存しており、前記外側端子部は、前記内側端子部よりも前記開口部から離れた位置に配置されており、
    前記光学素子チップは、前記内側端子部と電気的に接続され、
    前記配線基板は、少なくとも前記光学素子チップを収容する収容部を有し、
    前記光学デバイスにおいて、前記外側端子部は前記配線基板に直接実装されている光学装置。
  2. 貫通孔である開口部が形成されているデバイス基板と、前記デバイス基板の上方に戴置された透光性部材と、前記透光性部材と向かい合うように前記デバイス基板の下方に戴置された光学素子チップとを有する光学デバイスと、前記光学デバイスを実装している配線基板とを備えた光学装置であって、
    前記デバイス基板の厚み方向における厚みが薄い薄肉部と前記薄肉部を挟むように前記薄肉部よりも厚い厚肉部とを有するリードフレームが、前記厚肉部の下面を前記デバイス基板の下面において露出させるように、前記デバイス基板に埋め込まれており、
    前記デバイス基板の下面において露出する前記厚肉部の下面のうち開口部寄りには内側端子部が存し、前記デバイス基板の下面において露出する前記厚肉部の下面のうち前記内側端子部よりも開口部から離れた位置には外側端子部が存しており、
    前記光学素子チップは、前記内側端子部と電気的に接続され、
    前記配線基板は、少なくとも前記光学素子チップを収容する収容部を有し、
    前記光学デバイスにおいて、前記外側端子部は前記配線基板に直接実装されている光学装置。
  3. 請求項１または２に記載の光学装置において、
    前記外側端子部は、前記デバイス基板の下面と実質的に面一である、光学装置。
  4. 請求項１から３の何れか１つに記載の光学装置において、
    前記光学素子チップと前記内側端子部とを電気的に接続する接続部は、第一の封止材により封じられている、光学装置。
  5. 請求項１から４のいずれか一つに記載の光学装置において、
    前記収容部は、前記配線基板の表面に形成された凹部である、光学装置。
  6. 請求項１から４のいずれか一つに記載の光学装置において、
    前記収容部には、さらに、半導体素子チップが収容されている、光学装置。
  7. 請求項１から４のいずれか一つに記載の光学装置において、
    前記収容部は、前記配線基板の表面に対して実質的に垂直に形成された貫通孔部である、光学装置。
  8. 請求項１から６のいずれか一つに記載の光学装置において、
    前記収容部は、第二の封止材により封じられている、光学装置。
  9. 請求項１から８のいずれか一つに記載の光学装置において、
    最大の厚みが、前記光学デバイスの最大の厚みと前記収容部が形成されていない部分の前記配線基板の最大の厚みとの和よりも小さい、光学装置。
  10. 請求項１から８のいずれか一つに記載の光学装置において、
    前記収容部には、前記光学素子チップへの光の侵入を阻止する光阻止部材が設けられている光学装置。
  11. 請求項１０に記載の光学装置において、
    前記光阻止部材は、前記配線基板の一部である、光学装置。
  12. 請求項１０に記載の光学装置において、
    前記光阻止部材は、前記収容部を封じている、光学装置。
  13. 請求項１から１１のいずれか一つに記載の光学装置において、
    前記デバイス基板は、平板状である、光学装置。
  14. 請求項１３に記載の光学装置において、
    前記外側端子部は、前記光学素子チップの下面より上にある、光学装置。
JP2004337317A 2004-11-22 2004-11-22 光学装置 Expired - Fee Related JP4196937B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004337317A JP4196937B2 (ja) 2004-11-22 2004-11-22 光学装置
US11/260,175 US7302125B2 (en) 2004-11-22 2005-10-28 Optical device and optical apparatus
KR1020050102978A KR20060056851A (ko) 2004-11-22 2005-10-31 광학 디바이스 및 광학장치
CNB2005101186314A CN100502019C (zh) 2004-11-22 2005-11-01 光学装置
TW094140462A TW200618267A (en) 2004-11-22 2005-11-17 Optical device and optical apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337317A JP4196937B2 (ja) 2004-11-22 2004-11-22 光学装置

Publications (2)

Publication Number Publication Date
JP2006147916A JP2006147916A (ja) 2006-06-08
JP4196937B2 true JP4196937B2 (ja) 2008-12-17

Family

ID=36461010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337317A Expired - Fee Related JP4196937B2 (ja) 2004-11-22 2004-11-22 光学装置

Country Status (5)

Country Link
US (1) US7302125B2 (ja)
JP (1) JP4196937B2 (ja)
KR (1) KR20060056851A (ja)
CN (1) CN100502019C (ja)
TW (1) TW200618267A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394432B (zh) * 2006-11-27 2013-04-21 Hon Hai Prec Ind Co Ltd 數位相機模組及其組裝方法
TW200904159A (en) * 2007-07-06 2009-01-16 Kye Systems Corp Thin type image capturing module
US8138027B2 (en) * 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
US8659105B2 (en) 2009-11-26 2014-02-25 Kyocera Corporation Wiring substrate, imaging device and imaging device module
CN102893593B (zh) * 2010-06-28 2016-11-23 京瓷株式会社 布线基板及摄像装置以及摄像装置模块
JP5982380B2 (ja) * 2011-08-19 2016-08-31 富士フイルム株式会社 撮像素子モジュール及びその製造方法
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11164209A (ja) * 1997-11-25 1999-06-18 Toshiba Corp 固体撮像素子の取付装置
JP4244096B2 (ja) * 2000-04-14 2009-03-25 パナソニック株式会社 半導体装置およびその製造方法
JP2002289749A (ja) * 2001-03-28 2002-10-04 Hitachi Metals Ltd 半導体素子搭載用配線板及びそれを用いた半導体素子搭載パッケージ
JP2002299592A (ja) * 2001-03-29 2002-10-11 Sony Corp 半導体装置
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP3932279B2 (ja) * 2002-11-13 2007-06-20 株式会社リコー 実装構造、光学センサモジュール及び光学センサモジュール実装構造
JP4160851B2 (ja) * 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
JP3729817B2 (ja) * 2003-04-28 2005-12-21 松下電器産業株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
KR20060056851A (ko) 2006-05-25
US20060110097A1 (en) 2006-05-25
JP2006147916A (ja) 2006-06-08
CN1783503A (zh) 2006-06-07
CN100502019C (zh) 2009-06-17
TW200618267A (en) 2006-06-01
US7302125B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
JP4606063B2 (ja) 光学デバイスおよびその製造方法
JP4686134B2 (ja) 光学デバイスおよびその製造方法
US8077248B2 (en) Optical device and production method thereof
JP4170950B2 (ja) 光学デバイスおよびその製造方法
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
JP4196937B2 (ja) 光学装置
US20070206455A1 (en) Optical device and method for manufacturing the same
JP2009111334A (ja) 光学デバイスおよびその製造方法、並びに半導体デバイス
JP2005217337A (ja) 光学デバイス
JP4444931B2 (ja) 光学デバイスの製造方法
JP2006310563A (ja) 光通信モジュール
KR20230122573A (ko) 센서 및 이를 이용한 ToF 카메라
JP2006216778A (ja) Ｉｃチップパッケージおよび撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees