JP4068219B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4068219B2 JP4068219B2 JP15230598A JP15230598A JP4068219B2 JP 4068219 B2 JP4068219 B2 JP 4068219B2 JP 15230598 A JP15230598 A JP 15230598A JP 15230598 A JP15230598 A JP 15230598A JP 4068219 B2 JP4068219 B2 JP 4068219B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- silicon film
- insulating film
- crystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 60
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 44
- 229910052698 phosphorus Inorganic materials 0.000 claims description 35
- 239000011574 phosphorus Substances 0.000 claims description 35
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 29
- 239000012298 atmosphere Substances 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 238000005247 gettering Methods 0.000 claims description 12
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 265
- 239000013078 crystal Substances 0.000 description 84
- 239000010410 layer Substances 0.000 description 59
- 239000000758 substrate Substances 0.000 description 59
- 230000007547 defect Effects 0.000 description 27
- 230000008569 process Effects 0.000 description 27
- 239000011159 matrix material Substances 0.000 description 26
- 238000002425 crystallisation Methods 0.000 description 25
- 230000008025 crystallization Effects 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 239000010409 thin film Substances 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 239000012535 impurity Substances 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- 230000003197 catalytic effect Effects 0.000 description 15
- 239000011521 glass Substances 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000003054 catalyst Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 6
- 229910021334 nickel silicide Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 230000001737 promoting effect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000002524 electron diffraction data Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 150000003017 phosphorus Chemical class 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000004435 EPR spectroscopy Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229940078494 nickel acetate Drugs 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000002667 nucleating agent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置の作製方法に関する技術であり、特に結晶性珪素膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）で構成する半導体装置の作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体を利用して機能する装置全般を指すものであり、ＴＦＴの如き単体素子のみならず、電気光学装置や半導体回路及びそれを搭載した電子機器をも半導体装置に含む。
【０００３】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の様な電気光学装置に用いられるＴＦＴの開発が活発に進められている。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにγ補正回路、メモリ回路、クロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００６】
本発明者らは、ガラス基板上に結晶性珪素膜を得るための技術として特開平８−７８３２９号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶性珪素膜を形成するものである。
【０００７】
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を50〜100 ℃も引き下げることが可能であり、結晶化に要する時間も 1/5〜1/10にまで低減することができる。また、珪素膜の結晶化は基板面とほぼ平行に横方向へと進行するため、本発明者らはこの結晶化領域を横成長領域と呼んでいる。
【０００８】
横成長領域は直接的には触媒元素を添加していないので、直接的に添加した場合と比べて膜中に残留する触媒元素が少ないという特徴がある。例えば、直接的に添加した場合には1019オーダーで触媒元素が含有されるが、横成長領域の場合には1018オーダーと１桁少ない。
【０００９】
上記結晶化技術によって良好な結晶性を有する珪素膜を比較的低温で得ることができるようになった反面、膜中に存在する触媒元素を含有しているので、その導入量の制御が微妙であり、再現性や安定性（得られるデバイスの電気的特性の安定性）に問題が生じていた。
【００１０】
また、膜中に残留する触媒元素の影響により、得られる半導体装置の特性の経時変化や、ＴＦＴの特性値であるＯＦＦ値（オフ電流）のバラツキが大きいといった問題も生じていた。
【００１１】
【発明が解決しようとする課題】
本願発明では上述の様な膜中に残存する触媒元素を除去し、優れた電気特性を有するＴＦＴを実現させ、そのＴＦＴでもって高性能な半導体装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
非晶質半導体膜上の一部の領域または全面に対して当該半導体膜の結晶化を助長する触媒元素を添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜の一部の領域または全面を結晶性半導体膜に変成させる工程と、
前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆って絶縁膜を形成する工程と、
前記絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１３】
また、他の発明の構成は、
非晶質半導体上にマスク絶縁膜を選択的に形成する工程と、
前記マスク絶縁膜を用いて前記非晶質半導体膜に対して当該半導体膜の結晶化を助長する触媒元素を選択的に添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜の少なくとも一部を結晶性半導体膜に変成させる工程と、
前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆ってゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１４】
また、他の発明の構成は、
非晶質半導体上にマスク絶縁膜を選択的に形成する工程と、
前記マスク絶縁膜を用いて前記非晶質半導体膜に対して当該半導体膜の結晶化を助長する触媒元素を選択的に添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜の少なくとも一部を結晶性半導体膜に変成させる工程と、
前記マスク絶縁膜をそのまま利用して前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆ってゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１５】
また、他の発明の構成は、
非晶質半導体膜に対して当該半導体膜の結晶化を助長する触媒元素を添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜を結晶性半導体膜に変成させる工程と、
前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆って絶縁膜を形成する工程と、
前記絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１６】
【発明の実施の形態】
以上の構成からなる本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本実施例では、同一基板上に形成したＮＴＦＴとＰＴＦＴとを組み合わせて駆動回路、画素マトリクス回路及びロジック回路とを構成し、アクティブマトリクス型の電気光学装置を作製する例を示す。説明には図１〜３を用いる。
【００１８】
まず、耐熱性の高い基板（本実施例では石英基板）１０１を用意し、その上に下地膜として 300nm厚の絶縁性珪素膜１０２を形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層膜である。
【００１９】
また、石英基板の代わりにシリコン基板を用いても良い。その場合、下地膜は熱酸化膜としても良い。
【００２０】
また、歪点が７５０℃以上であればガラス基板（代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料）を利用することもできる。その場合には下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素膜で囲む様にするとガラス基板からの成分物質の流出を抑えられて効果的である。また、基板全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させる手段もとれる。
【００２１】
こうして絶縁表面を有する基板が準備できたら、減圧熱ＣＶＤ法により非晶質珪素膜１０３を形成する。非晶質珪素膜１０３の膜厚は20〜100 nm（好ましくは40〜75nm）とすれば良い。本実施例では成膜膜厚を65nmとする。なお、減圧熱ＣＶＤ法で形成した非晶質珪素膜と同等の膜質が得られるのであればプラズマＣＶＤ法を用いても良い。
【００２２】
また、非晶質珪素膜の代わりに非晶質珪素膜中にゲルマニウムを含有させた非晶質半導体膜（Six Ge1-x (0<X<1) で表される）を用いても良い。
【００２３】
次に、非晶質珪素膜１０３上に 120nm厚の酸化珪素膜でなるマスク絶縁膜１０４を形成する。マスク絶縁膜１０４にはパターニングによって開口部を設けておく。この開口部が後に触媒元素の添加領域となる。
【００２４】
次に、特開平８−７８３２９号公報記載の技術に従って結晶化を助長する触媒元素の添加工程を行う。本実施例では触媒元素としてニッケルを選択し、重量換算で10ppm のニッケルを含むニッケル酢酸塩をエタノール溶液に溶かしたものをスピンコート法により塗布する。
【００２５】
勿論、ニッケル以外にもコバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）から選ばれた一種または複数種を用いることもできる。
【００２６】
こうして、マスク絶縁膜１０４の表面にはニッケル含有層１０５が形成される。この時、ニッケルはマスク絶縁膜１０４に設けられた開口部において非晶質珪素膜１０３を接する様な状態となる。
【００２７】
こうして図１（Ａ）の状態が得られたら、450 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気において 500〜700 ℃（代表的には 550〜650 ℃、好ましくは570 ℃）の温度で４〜24時間の加熱処理を加えて非晶質珪素膜１０３の結晶化を行う。本実施例では 570℃14時間の加熱処理を行い、結晶化を進行させる。（図１（Ｂ））
【００２８】
この時、非晶質珪素膜１０３の結晶化はニッケルを添加した領域（ニッケル添加領域）１０６で発生した核から優先的に進行し、基板１０１の基板面に対してほぼ平行に成長した結晶領域（横成長領域）１０７が形成される。横成長領域１０７は比較的揃った状態で個々の結晶粒が集合しているため、全体的な結晶性に優れるという利点がある。
【００２９】
結晶化工程が終了したら、そのままマスク絶縁膜１０４をマスクとして活用してＰ（リン）を添加する。リンは添加領域に 1×1019〜 1×1021atoms/cm3 の濃度（ニッケルの約10倍）で含まれる様に添加することが好ましい。
【００３０】
なお、このリンは珪素膜を通過してリン添加領域の下地（基板も含む）にも打ち込まれる。従って、下地膜または基板中の特定の領域のみに高濃度のリンが含まれる。しかし、この様なリンがＴＦＴ特性に悪影響を与えることはない。
【００３１】
本願発明では横成長領域１０７に残存するニッケルを除去するためにリンのゲッタリング能力を利用する。なお、リン以外にも砒素、アンチモン等の他の１５族元素を用いることもできるが、ゲッタリング能力の高いリンを用いることが望ましい。
【００３２】
本実施例ではイオンインプランテーション法又はプラズマドーピング法等のイオン打ち込み法、気相からの拡散を用いる方法、固相からの拡散を用いる方法のいずれかの手段によりリン添加領域１０８を形成する。また、リンの添加工程でマスクとして活用するマスク絶縁膜１０４は、再度パターニングして新たな開口部を設けても良いが、マスク絶縁膜１０４をそのまま用いることでスループットの向上を図ることもできる。
【００３３】
そして、リン添加領域１０８を形成した後、 500〜800 ℃（好ましくは 600〜650 ℃）で２〜24時間（好ましくは 8〜15時間）の加熱処理を行い、横成長領域中のニッケルをリン添加領域１０８へと移動させる（移動方向は矢印で示す。）こうしてニッケルが 5×1017atoms/cm3 以下（好ましくは 2×1017atoms/cm3 以下）にまで低減された横成長領域１０９が得られる。（図１（Ｃ））
【００３４】
なお、現状ではＳＩＭＳ（質量二次イオン分析）による検出下限が 2×1017atoms/cm3 程度であるため、それ以下の濃度を調べることはできない。しかしながら、本実施例に示すゲッタリング工程を行えば、少なくとも 1×1014〜 1×1015atoms/cm3 程度にまで低減されるものと推定される。
【００３５】
こうしてニッケルのゲッタリング工程が終了したら、マスク絶縁膜１０４を除去した後、横成長領域１０９のみを利用して活性層１１０〜１１２を形成する。この時、ニッケルをゲッタリングした領域１０８は完全に除去してしまうことが望ましい。こうすることでニッケルが再び活性層内へと逆拡散することを防ぐことができる。
【００３６】
次に、活性層１１０〜１１２を覆う様にしてプラズマＣＶＤ法または減圧熱ＣＶＤ法により絶縁性珪素膜でなるゲイト絶縁膜１１３を形成する。このゲイト絶縁膜１１３の膜厚は50〜150 nmとすれば良い。
【００３７】
そして、ゲイト絶縁膜１１３を形成した後、酸化性雰囲気において 800〜1100℃（好ましくは 950〜1050℃）で加熱処理を行い、活性層１１０〜１１２とゲイト絶縁膜１１３の界面に熱酸化膜（図示せず）を形成する。
【００３８】
なお、酸化性雰囲気はドライＯ2 雰囲気、ウェットＯ2 雰囲気又はハロゲン元素（代表的には塩化水素）を含む雰囲気とすれば良い。ハロゲン元素を含ませた場合、活性層上の絶縁膜が薄ければハロゲン元素によるニッケルのゲッタリング効果も期待できる。
【００３９】
また、熱酸化工程の温度と時間はどれだけの熱酸化膜を形成するかとスループットを鑑みて最適な条件を決定すれば良い。本実施例では50nmの熱酸化膜を形成する条件（ 950℃30min ）とする。また、同時に25nmの活性層が減り、最終的に活性層の膜厚は40nmとなる。（図２（Ａ））
【００４０】
なお、この様にゲイト絶縁膜を形成した後で熱酸化工程を行うという構成は本願発明において最も重要である。なぜならば、活性層１１０〜１１２をそのまま酸化すると活性層が切れるという問題が生じうるからである。その事について以下に説明する。
【００４１】
活性層中に残存するニッケルは場合によって偏析することがあり、その様な場所ではニッケルシリサイドが形成される。酸素が十分に供給される状態ではニッケルシリサイドはシリコンよりも酸化速度が速いため、酸化性雰囲気における加熱処理では選択的に酸化されることになる。
【００４２】
即ち、ニッケルシリサイドが優先的に酸化されてＳｉＯx で示される酸化物を形成し、そこから離脱したニッケルが再びシリコンと反応してニッケルシリサイドを形成する。この繰り返しによりニッケルシリサイドを先頭とする酸化物が膜中を異常成長していくと考えられる。
【００４３】
この様な理由からニッケルを触媒として結晶化させた活性層を酸化性雰囲気に触れた状態で酸化すると上述の酸化物の異常成長が起こり、その部分で活性層が分断されてしまう様なことが起こりうるのである。
【００４４】
ここで図７（Ａ）、（Ｂ）に示す写真は、ＳｉＯx で示される酸化物が異常成長した様子を示すＳＥＭ写真である。図７（Ａ）はＴＦＴの活性層を１万倍に拡大して観察した写真であり、図７（Ｂ）は酸化物付近に注目して３万倍に拡大した写真である。図７（Ｂ）ではパターン形成された活性層が酸化物によって殆ど分断されている様子が確認できる。
【００４５】
本発明者らは、この様な現象は活性層が酸化性雰囲気に触れているから起こるのだと考え、その様な状況を作らない様にゲイト絶縁膜を形成してから熱酸化工程を行うという構成を採用している。即ち、この様な構成とすることで前述の様な酸化物の異常成長を防ぐことができたのである。
【００４６】
本発明者らによれば、酸化性雰囲気に触れている状態での上記酸化物の異常成長は、ニッケルシリサイドと酸素との反応律速で進行すると考えられる。ところが、ブロッキング層（本実施例ではゲイト絶縁膜）を設けることで活性層の酸化速度がブロッキング層を介した酸素の供給律速で決まり、その様な場合にはシリコンとニッケルシリサイドとで反応速度に差が見られないため、酸化物の異常成長が起こらないのではないかと考えられる。
【００４７】
また、ゲイト絶縁膜を形成してから熱酸化するという構成は、リンの気相中からの拡散を防ぐ意味合いも有している。このリンとはゲッタリング工程に先立って添加されたリン（ここでは下地膜にまで到達して下地膜に含まれるリンを指す）であり、それが熱酸化工程の雰囲気中に拡散して活性層に再添加される（リンのオートドーピングとも呼ばれる）ことを防いでいるのである。
【００４８】
勿論、本実施例では活性層１１０〜１１２とゲイト絶縁膜１１３との界面を熱酸化することで界面準位を大幅に低減し、界面特性を飛躍的に向上させることも兼ねている。また、ＣＶＤ法で形成されたゲイト絶縁膜１１３の膜質の向上も図れるし、活性層を薄膜化することで光リーク電流の低減も期待できる。さらに、活性層を構成する結晶性珪素膜の粒内欠陥も低減される。
【００４９】
以上の様にしてゲイト絶縁膜の形成及び活性層界面の向上を行ったら、導電性を呈する結晶性珪素膜でなるゲイト電極１１４〜１１６を形成する。本実施例ではＮ型を呈する不純物（リン）を含む結晶性珪素膜（膜厚は 200〜300 nm）を用いる。
【００５０】
ゲイト電極１１４〜１１６を形成したら、ゲイト電極１１４〜１１６をマスクとしてドライエッチング法によりゲイト絶縁膜１１３をエッチングする。本実施例では酸化珪素膜をエッチングするためにＣＨＦ3 ガスを用いる。
【００５１】
この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。
【００５２】
次に、ＰＴＦＴとなる領域をレジストマスク１１７で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域１１８、１１９の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×1017〜 5×1018atoms/cm3 の濃度でリンを添加しておく。（図２（Ｂ））
【００５３】
次に、レジストマスク３１０を除去した後、ＮＴＦＴとなる領域をレジストマスク１２０で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域１２１を形成する。（図２（Ｃ））
【００５４】
こうして図２（Ｃ）の状態が得られたら、レジストマスク１２０を除去した後、エッチバック法を用いてサイドウォール１２２〜１２４を形成する。本実施例ではサイドウォール１２２〜１２４を窒化珪素膜を用いて構成する。他にも酸化珪素膜や酸化窒化珪素膜を用いても良い。（図２（Ｄ））
【００５５】
こうしてサイドウォール１２２〜１２４を形成したら、再びＰＴＦＴとなる領域をレジストマスク１２５で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。
【００５６】
このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域１２６、ドレイン領域１２７、低濃度不純物領域（ＬＤＤ領域）１２８、チャネル形成領域１２９が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域１３０、ドレイン領域１３１、低濃度不純物領域（ＬＤＤ領域）１３２、チャネル形成領域１３３が画定する。（図３（Ａ））
【００５７】
次に、レジストマスク１２５を除去した後、レジストマスク１３４でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域１３５、ドレイン領域１３６、低濃度不純物領域（ＬＤＤ領域）１３７、チャネル形成領域１３８が画定する。（図３（Ｂ））
【００５８】
以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【００５９】
なお、チャネル形成領域１２９、１３３、１３８は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲に収まっていることを指す。
【００６０】
次に、25nm厚の窒化珪素膜と 900nm厚の酸化珪素膜との積層膜からなる第１の層間絶縁膜１３９を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極１４０〜１４２、ドレイン電極１４３、１４４を形成する。
【００６１】
次に、50nm厚の窒化珪素膜１４５、20nm厚の酸化珪素膜（図示せず）、１μｍ厚のポリイミド膜１４６の積層構造からなる第２の層間絶縁膜を形成する。なお、ポリイミド以外にもアクリル、ポリアミド等の他の有機性樹脂膜を用いることができる。また、この場合の20nm厚の酸化珪素膜はポリイミド膜１４６をドライエッチングする際のエッチングストッパーとして機能する。
【００６２】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域においてポリイミド膜１４６をエッチングして開口部を設ける。この時、開口部の底部には窒化珪素膜１４５のみ残すか、窒化珪素膜１４５と酸化珪素膜（図示せず）を残すかのいずれかの状態とする。
【００６３】
そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク１４７を形成する。このブラックマスク１４７は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。
【００６４】
この時、前述の開口部では画素マトリクス回路のドレイン電極１４４とブラックマスク１４７とが窒化珪素膜１４５（又は窒化珪素膜と酸化珪素膜との積層膜）を挟んで近接した状態となる。本実施例ではブラックマスク１４７を固定電位に保持して、ドレイン電極１４４を下部電極、ブラックマスク１４７を上部電極とする補助容量１４８を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【００６５】
こうしてブラックマスク１４７及び補助容量１４８を形成したら、１μｍ厚のポリイミド膜を形成して第３の層間絶縁膜１４９とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極１５０を
120nmの厚さに形成する。
【００６６】
最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図３（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型の液晶表示装置（透過型）が完成する。
【００６７】
なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。即ち、本願発明の構成要件を満たしうる構造であれば、ＴＦＴ構造や回路配置等は実施者が自由に設計することができる。
【００６８】
例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。また、透過型ではアクティブマトリクス基板として透光性基板を用いる必要があるが、反射型の場合には透光性基板を用いる必要はなく、遮光性の基板を用いても構わない。
【００６９】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した活性層は、微視的に見れば複数の棒状または偏平棒状結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【００７０】
ここで、棒状または偏平棒状結晶同士の結晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図９（Ａ）に示す。なお、本明細書中において結晶粒界とは、棒状または偏平棒状結晶が接した境界に形成される粒界を指すものと定義する。従って、例えば横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【００７１】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。
【００７２】
ＨＲ−ＴＥＭでは結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。なお、格子縞は白と黒の縞模様となって現れるが、コントラストの相違であって原子の位置を示すものではない。
【００７３】
図９（Ａ）は本願発明で得られる結晶性珪素膜（横成長領域）の代表的なＴＥＭ写真であり、異なる二つの結晶粒が接して結晶粒界を形成している。この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの互いに概略｛１１０｝配向であった。
【００７４】
なお、後述するが複数の結晶粒を調べた結果、殆ど全てが概略｛１１０｝配向であることをＸ線回折や電子線回折によって確認している。また、多数観察した中には（０１１）面や（２００）面などもあるはずだが、それら等価な面はまとめて｛１１０｝面と表すことにする。
【００７５】
ところで、図９（Ａ）に図示した様に、面内には｛１１１｝面に対応する格子縞が観察されている。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的に格子縞と格子縞の間隔から確認できる。
【００７６】
なお、図９（Ａ）において格子縞の見え方に差が見られるのは、結晶粒の微妙な傾きの違いによるものである。即ち、片方の結晶粒の結晶面に垂直に電子線が照射される様に設定すると、他方の結晶粒は僅かに斜めから電子線が照射される状態になるため、格子縞の見え方が変わるのである。
【００７７】
ここで｛１１１｝面に対応する格子縞に注目する。図９（Ａ）において白く見える結晶粒（上側）の｛１１１｝面に対応する格子縞は、黒く見える結晶粒（下側）の｛１１１｝面に対応する格子縞と約70°の角度で交わっている。
【００７８】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【００７９】
なお、参考までに従来の高温ポリシリコン膜のＨＲーＴＥＭ写真を図９（Ｂ）に示す。図９（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１１０｝面が主体となる配向ではなかった。ただし、ここでは図９（Ａ）と比較するために｛１１１｝面に対応する格子縞が現れる様な結晶粒を観察した。
【００８０】
図９（Ｂ）を詳細に観察して見ると、図中において矢印で示す様に、結晶粒界では格子縞が途切れた部分が多数確認できる。この様な部分では未結合手（結晶欠陥と呼べる）が存在することになる、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【００８１】
ただし、確かに本願発明の結晶性珪素膜にも図９（Ｂ）に示した様な未結合手は存在する。これは本願発明の結晶性珪素膜が多結晶である以上しかたのないことである。しかしながら、本願発明の結晶性珪素膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様な未結合手は殆ど存在しないことが判明している。
【００８２】
本出願人が調べた限りでは、全体の９０％以上（典型的には９５％以上）の結晶粒界に結晶格子の連続性が見られ、図９（Ｂ）に示した様な未結合手は殆ど見つけることができなかった。この事からも本願発明の結晶性珪素膜は従来の高温ポリシコンとは明らかに異なる半導体膜であると言えよう。
【００８３】
次に、本願発明の結晶性珪素膜を電子線回折によって調べた結果を図１０に示す。ここでは、図１０（Ａ）に本願発明の結晶性珪素膜の代表的な電子線回折パターンを示し、図１０（Ｂ）に参考として従来の高温ポリシリコン膜の代表的な電子線回折パターンを示す。
【００８４】
なお、図１０（Ａ）、（Ｂ）は電子線の照射スポットの径を約１．５μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【００８５】
図１０（Ａ）の場合、〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【００８６】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【００８７】
一方、図１０（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【００８８】
これらの結果が示す様に、本願発明の結晶性珪素膜は殆ど全ての結晶粒が概略｛１１０｝面に配向している。全体として７０％以上（好ましくは９０％以上）の結晶粒が｛１１０｝面に配向していない限り、図１０（Ａ）の様な電子線回折パターンを得ることはできない。
【００８９】
なお、本発明者らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、本願発明の結晶性珪素膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【００９０】
【数１】
【００９１】
Ｘ線回折の結果によると、｛２２０｝に相当するピーク（勿論、｛１１０｝面と等価である）が最も強く現れ、明らかに｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【００９２】
以上に示してきた通り、本願発明の結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【００９３】
本出願人は以上の様な結晶構造および特徴を有する本発明の結晶性珪素膜を連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼んでいる。
【００９４】
なお、実施例１の様に本願発明の半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程（図１（Ｅ）に示す工程）を行うことは、結晶粒内の欠陥低減に非常に有効である。その事について説明する。
【００９５】
図１１（Ａ）は実施例１に従って作製された結晶性珪素膜を１００万倍に拡大したＴＥＭ写真である。結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが判る。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することは可能である。
【００９６】
即ち、図１１（Ａ）に示す結晶性珪素膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になり得ないため、単結晶または実質的に単結晶と見なせる。
【００９７】
一方、図１１（Ｂ）は図１（Ｃ）に示したゲッタリング工程までを終了した時点での結晶性珪素膜を１００万倍に拡大したＴＥＭ写真である。結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）には矢印で示される様な欠陥が多数確認できる。この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。
【００９８】
この様に、図１１（Ａ）と（Ｂ）の写真に示した結晶性珪素膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶性珪素膜が図１１（Ｂ）に示した結晶性珪素膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００９９】
この現象は、結晶性珪素膜が熱酸化される際に発生する余剰シリコン原子が欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念は高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【０１００】
また、本出願人は結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶性珪素膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０１０１】
結晶性珪素膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質珪素膜から結晶性珪素膜に変成した段階では、結晶性珪素膜が冷却される時に非常に大きな応力が結晶性珪素膜にかかる。
【０１０２】
この事について、図１２を用いて説明する。図１２（Ａ）は結晶化工程後の結晶性珪素膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶性珪素膜は冷却期間（ａ）を経て室温まで冷やされる。
【０１０３】
ここで図１２（Ｂ）に示すのは冷却期間（ａ）にある時の結晶性珪素膜であり、１０は基板、１１は結晶性珪素膜である。この時、結晶性珪素膜１１と基板１０との界面１２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【０１０４】
即ち、熱膨張係数の差によって引っ張られた結晶性珪素膜１１は基板１０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１３を容易に生じてしまうと考えられる。
【０１０５】
こうして得られた結晶シリコン膜が図１１（Ｂ）に示した様な状態となるのである。この状態はリンによるゲッタリング工程（ 600〜650 ℃）が行われた後もそのまま残ってしまう。
【０１０６】
そしてその後、図１２（Ａ）に示す様に温度（ｔ2 ）で熱酸化工程が施され、その結果、結晶性珪素膜中の欠陥が前述の理由によって消滅する。
【０１０７】
ここで重要なことは熱酸化工程の際に余剰シリコン原子によって欠陥が補償されると同時に結晶性珪素膜が基板に固着され、基板との密着性が高まる点である。即ち、この熱酸化工程は結晶性珪素膜と下地となる基板とを密着させる固着工程を兼ねていると考えられる。
【０１０８】
こうして欠陥補償＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで冷却期間（ａ）と異なる点は、基板１０とアニール後の結晶性珪素膜１４との界面１５が非常に密着性の高い状態となっている点である。（図１２（Ｃ））
【０１０９】
この様に密着性が高いと基板１０に対して結晶性珪素膜１４が完全に固着されるので、結晶性珪素膜の冷却段階において結晶性珪素膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【０１１０】
なお、図１２（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げて欠陥補償＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶性珪素膜を得ることは可能である。
【０１１１】
こうして得られた結晶性珪素膜（図１１（Ａ））は、結晶化工程に要した温度以上での熱処理を行う前の結晶性珪素膜（図１１（Ｂ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１１２】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では実施例１の作製工程に従って作製された結晶性珪素膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１１３】
〔ＴＦＴの電気特性に関する知見〕
本実施例で作製したＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１１４】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで 100〜250cm2/Vs （代表的には 120〜200cm2/Vs ）、Ｐチャネル型ＴＦＴで80〜200cm2/Vs （代表的には 100〜150cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１１５】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１１６】
〔回路特性に関する知見〕
次に、本発明の半導体薄膜を利用して作製したＴＦＴを用いて作製したリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【０１１７】
このリングオシレータによって発振周波数を調べた結果、最大値で1.04ＧＨｚの発振周波数を得るとができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数100 ＭＨｚの出力パルスが得られた。
【０１１８】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【０１１９】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性及び回路特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１２０】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１２１】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２２】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２３】
本出願人が本願発明の半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１２４】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１２５】
従って、図９（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１２６】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１２７】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１２８】
ここで、本願発明の半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１３（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１２９】
図１３（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１３０】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１３（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図１３（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１３１】
また、図１３と同一の場所を明視野で観察した場合のＴＥＭ写真を図１４に示す。また、図１４中においてPoint １を３０万倍に拡大した写真を図１５（Ａ）に、２００万倍に拡大した写真を図１５（Ｂ）に示す。なお、図１５（Ａ）内において四角で囲まれた領域が図１５（Ｂ）に相当する。また、Point １における電子線回折パターン（スポット径 1.7μｍφ）を図１５（Ｃ）に示す。
【０１３２】
さらに、Point １と全く同条件でPoint ２とPoint ３を観察した。Point ２の観察結果を図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）に、Point ３の観察結果を図１７（Ａ）、図１７（Ｂ）、図１７（Ｃ）に示す。
【０１３３】
これらの観察結果から、任意の結晶粒界において結晶格子に連続性が保たれており、平面状粒界が形成されていることが判る。なお、本出願人はここに示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が確保されていることを確認している。
【０１３４】
〔実施例２〕
本実施例では実施例１とは異なる手段で非晶質珪素膜の結晶化工程を行う場合に例について図８を用いて説明する。具体的には特開平７−１３０６５２号公報の実施例１に記載の手段を用いる例を示す。
【０１３５】
まず、石英基板８０１の上に 200nm厚の酸化珪素膜８０２を形成する。そして、その上に非晶質珪素膜８０３を減圧熱ＣＶＤ法により75nmの厚さに形成する。そして、重量換算で10ppm のニッケルを含む酢酸ニッケル水溶液をスピンーコート法により塗布してニッケル含有層８０４を形成する。（図８（Ａ））
【０１３６】
次に、 500℃１時間の水素出しの後、 550℃４時間の加熱処理を行い、結晶性珪素膜８０５を得る。この時、結晶化の後でエキシマレーザーアニールを施して残留非晶質成分の結晶化と粒内欠陥の低減とを行っても良い。（図８（Ｂ））
【０１３７】
こうして結晶性珪素膜８０５が得られたら、リンによるゲッタリング工程を行うための絶縁膜８０６を形成する。本実施例では絶縁膜８０６としてプラズマＣＶＤ法により形成した 150nm厚の酸化珪素膜を用いる。
【０１３８】
この絶縁膜（酸化珪素膜）８０６には複数の開口部が設けられており、この状態でリンを添加してリン添加領域８０７を形成する。本実施例ではプラズマドーピング法によってリン添加領域８０７を形成するが、実施例１に示した様な他の手段によっても良い。
【０１３９】
そして、リン添加領域８０７を形成したら、 600℃12時間の加熱処理を行い、膜中のニッケルをリン添加領域８０７に移動させる（ゲッタリングさせる）。このゲッタリング工程の詳細は実施例１に従えば良い。こうしてニッケルが少なくとも 2×1017atoms/cm3 以下にまで低減された結晶性珪素膜８０８を得る。
【０１４０】
以上の様にして触媒元素のゲッタリング工程まで終了したら、ニッケルをゲッタリングされた結晶性珪素膜のみを用いて活性層８０９〜８１１を形成し、ゲイト絶縁膜８１２で覆った後に熱酸化工程を行う。（図８（Ｅ））
【０１４１】
活性層８０９〜８１１をゲイト絶縁膜８１２で覆ってから熱酸化工程を行う理由は実施例１で説明した通りである。また、熱酸化工程の詳細な条件についても実施例１を参照すれば良い。
【０１４２】
以上の様に、本願発明は触媒元素を非晶質半導体膜の全面に添加する様な結晶化工程を行う場合についても適用することが可能である。
【０１４３】
〔実施例３〕
本実施例では実施例１において基板として結晶化ガラスを用い、それを保護するための保護膜（下地膜を兼ねる）として減圧熱ＣＶＤ法により形成した絶縁性珪素膜を用いた場合の例を図４に示す。
【０１４４】
本実施例の構成とする場合、まず基板４０１としてSiO2: 52.5、Al2O3:26.5、MgO:11.9、TiO2:11.4 を組成成分とする結晶化ガラスを用意する。これは核形成剤としてTiO2を利用した無アルカリのコージュライト系結晶化ガラスである。
【０１４５】
次に、結晶化ガラスの表面、裏面及び側面に対して保護膜として機能しうる絶縁性珪素膜４０２を形成する。本実施例では成膜ガスとしてシラン（SiH4) と亜酸化窒素（N2O)を用いた減圧熱ＣＶＤ法により酸化窒化珪素膜を形成する。
【０１４６】
この場合、成膜温度は 800〜850 ℃（本実施例では850 ℃）で行い、それぞれの成膜ガスの流量はSiH4：10〜30sccm、N2O ： 300〜900sccm とする。また、反応圧力は 0.5〜1.0torr とすれば良い。
【０１４７】
また、成膜ガスとしてシランと二酸化窒素（N2O)又は一酸化窒素(NO)を用いれば 600〜650 ℃の温度で酸化窒化珪素膜を形成することもできる。その場合、反応圧力は 0.1〜1.0torr とし、それぞれのガス流量はSiH4：10〜30sccm、NO2 又はNO： 300〜900sccm とすれば良い。
【０１４８】
本実施例の場合、減圧熱ＣＶＤ法により酸化窒化珪素膜を形成するため、結晶化ガラスの全面が絶縁膜で包まれる形となる。
【０１４９】
また、成膜ガスを異なるものとすることで結晶化ガラスの保護膜として窒化珪素膜を形成することもできる。その場合、成膜ガスとして40〜50sccmのジクロールシラン（SiH2Cl2)と 200〜250sccm のアンモニア（NH3)とを用い、成膜温度を
750〜800 ℃、反応圧力を 0.1〜0.5torr とすれば良い。
【０１５０】
窒化珪素膜はガラス成分の流出を阻止するには最適な絶縁膜であるが応力が強いのでＴＦＴの下地膜としては不向きであった。しかしながら、本願発明では結晶化ガラスの少なくとも表面及び裏面に窒化珪素膜が形成されるので窒化珪素膜の応力が基板の裏表で相殺され、基板の反り等は発生しない。
【０１５１】
本実施例の構成では実施例１に示したアクティブマトリクス基板を作製するにあたって安価なガラス基板を用いるため、電気光学装置の単価を大幅に低減することができる。また、ガラス基板の特徴として大版化が可能であるため、対角数十インチといった大画面に対応するアクティブマトリクス基板を作製することが可能となる。
【０１５２】
〔実施例４〕
実施例１ではゲイト電極としてＮ型導電性を呈する結晶性珪素膜を利用しているが、導電性を有する材料であればあらゆる材料を用いることができる。特に、直視用の液晶表示装置を作製する場合には、画素マトリクス回路の面積が大きくなるため配線抵抗の小さい材料を用いることが好ましい。
【０１５３】
その様な場合には、ゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることが望ましい。本実施例ではゲイト電極として２wt% のスカンジウムを含有したアルミニウム膜を用いる。
【０１５４】
アルミニウムを主成分とする材料をゲイト電極として利用する場合には、本発明者らによる特開平7-135318号公報に記載された技術を利用すると良い。同公報では実施例１で用いたサイドウォールの代わりにゲイト電極を陽極酸化して得られる陽極酸化膜を利用している。
【０１５５】
本実施例の様にゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることで配線抵抗の小さいゲイト配線を形成することが可能となり、応答速度の速いアクティブマトリクス基板を作製することができる。
【０１５６】
なお、本実施例は実施例２、３の構成と組み合わせることも可能である。
【０１５７】
〔実施例５〕
実施例１において、活性層中にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素を添加することは有効である。非晶質珪素膜の成膜時に添加することもできるが、少なくともチャネル形成領域にさえ添加されていれば良いので、ゲイト電極の形成前であれば何時添加しても良い。
【０１５８】
成膜時以外に添加する場合には、イオンインプランテーション法またはプラズマドーピング法による添加、気相中からの拡散による添加、固相中からの拡散による添加などの手段を用いることができる。これらの手段は、例えばＮＴＦＴとＰＴＦＴとで添加する不純物を異ならせるといった具合に選択的な添加が可能であるため有効である。
【０１５９】
また、添加する不純物元素としては、Ｖthをプラス側に移動させるのであれば１３族元素（ボロン、ガリウム又はインジウム）を用い、マイナス側に移動させるのであれば１５元素（リン、砒素又はアンチモン）を用いる。
【０１６０】
なお、本実施例は実施例１〜３の構成と組み合わせることが可能である。
【０１６１】
〔実施例６〕
実施例１または実施例２に示した作製工程では、活性層の表面をゲイト絶縁膜で覆ってから熱酸化工程を行っているが、活性層の表面を覆う絶縁膜は必ずしもゲイト絶縁膜として機能するものでなくても良い。
【０１６２】
その場合、活性層の表面を絶縁膜（酸化珪素膜、窒化珪素膜または酸化窒化珪素膜等）で覆い、その上で熱酸化工程を行って活性層の薄膜化及び粒内欠陥の低減を図る。
【０１６３】
そして、一旦、上記絶縁膜を除去した後に改めてゲイト絶縁膜を形成する様な構成とすることも可能である。なお、改めてゲイト絶縁膜を形成した後に、再び熱酸化工程を行っても良い。
【０１６４】
〔実施例７〕
本実施例では、図３（Ｃ）に示したアクティブマトリクス基板の画素構造についてより具体的に説明する。画素ＴＦＴの断面構造を図１８に示す。図１８は画素ＴＦＴを切断して１万倍に拡大したＴＥＭ写真である。
【０１６５】
図１８に示したＴＥＭ写真は、図１９（Ａ）に示す画素ＴＦＴの上面図をＡ−Ａ’で示される破線で切断した時の断面図である。図１９（Ａ）において、２１は活性層、２２はソース線、２３はゲイト線、２４はドレイン電極、２５はブラックマスク、２６はドレイン電極２４と画素電極２７とを接続するためのコンタクトホールである。
【０１６６】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極２４とブラックマスク２５との間で補助容量を形成する点にある。
【０１６７】
さらに、図１８のＴＥＭ写真を模式的に表したものを図１９（Ｂ）に示す。なお、図１９（Ａ）と図１９（Ｂ）には共通の符号を用いている。
【０１６８】
この様に、ゲイト線２３と重なる様な配置でドレイン電極２５が形成され、誘電体２８を挟んで対向するブラックマスク２５との間に補助容量が形成されている。なお、本実施例ではドレイン電極２５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０１６９】
本実施例の場合、ドレイン電極２５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク２５を形成する。
【０１７０】
この時、ブラックマスク２５の形成前に、後に補助容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が補助容量の誘電体２８として機能するのである。
【０１７１】
〔実施例８〕
実施例１〜７に示した構成を有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図５に示す。図５は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【０１７２】
図５において、５０１は基板（石英、シリコンウェハ、結晶化ガラスのいずれでも良い）、５０２は下地となる絶縁性珪素膜であり、その上に本願発明の作製工程に従って作製された半導体膜でもって複数のＴＦＴが形成されている。
【０１７３】
これらのＴＦＴは基板上に画素マトリクス回路５０３、ゲイト側駆動回路５０４、ソース側駆動回路５０５、ロジック回路５０６を構成する。その様なアクティブマトリクス基板に対して対向基板５０７が貼り合わされる。アクティブマトリクス基板と対向基板５０７との間には液晶層（図示せず）が挟持される。
【０１７４】
また、図５に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。
【０１７５】
また、その一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）５０８を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１７６】
ここで本出願人が試作した液晶モジュールの一例を図２０に示す。仕様は対角2.6 インチ、1280×1024画素で、画素サイズは45μｍ×32μｍである。また、開口率は63％、コントラスト比は 300:1を実現している。
【０１７７】
図２０に示した液晶モジュールは実施例１で述べた様な数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成している。即ち、図１９に示す液晶モジュールはシステム・オン・パネルを具現化したものと言える。
【０１７８】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【０１７９】
なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０１８０】
〔実施例９〕
本願発明は実施例８に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０１８１】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０１８２】
〔実施例１０〕
本実施例では、実施例８や実施例９に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図９に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１８３】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１８４】
図６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０１８５】
図６（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０１８６】
図６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０１８７】
図６（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１８８】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１８９】
図６（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１９０】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０１９１】
【発明の効果】
本願発明を実施することで、非晶質半導体膜の結晶化に利用した触媒元素を結晶化後に効果的に除去することが可能となる。また、活性層を絶縁膜で保護した状態（酸化性雰囲気に触れさせない状態）で熱酸化工程を行うことで、活性層内で起こる金属酸化物の異常成長を防ぐことが可能である。
【０１９２】
そして、この様にして結晶性珪素膜中に残存する触媒元素を除去し、優れた電気特性を有するＴＦＴを実現させ、そのＴＦＴでもって高性能な半導体装置を実現することが可能となる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの構成を示す図。
【図５】 液晶モジュールの構成を示す図。
【図６】 電子機器の構成を示す図。
【図７】 ＳｉＯx の異常成長の様子を示すＳＥＭ写真。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 半導体薄膜の結晶粒界の構造を示すＴＥＭ写真。
【図１０】 半導体薄膜の電子線回折パターンを示す写真。
【図１１】 半導体薄膜の結晶粒を示すＴＥＭ写真。
【図１２】 欠陥の生成および消滅に関するモデルを説明するための図。
【図１３】 半導体薄膜の暗視野像を示すＴＥＭ写真。
【図１４】 半導体薄膜の明視野像を示すＴＥＭ写真。
【図１５】 半導体薄膜の結晶粒界の様子を示すＴＥＭ写真。
【図１６】 半導体薄膜の結晶粒界の様子を示すＴＥＭ写真。
【図１７】 半導体薄膜の結晶粒界の様子を示すＴＥＭ写真。
【図１８】 画素ＴＦＴの断面構造を示すＴＥＭ写真。
【図１９】 画素ＴＦＴの上面及び断面構造を示す図。
【図２０】 液晶モジュールの外観を示す写真。
【表１】
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置の作製方法に関する技術であり、特に結晶性珪素膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）で構成する半導体装置の作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体を利用して機能する装置全般を指すものであり、ＴＦＴの如き単体素子のみならず、電気光学装置や半導体回路及びそれを搭載した電子機器をも半導体装置に含む。
【０００３】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の様な電気光学装置に用いられるＴＦＴの開発が活発に進められている。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにγ補正回路、メモリ回路、クロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００６】
本発明者らは、ガラス基板上に結晶性珪素膜を得るための技術として特開平８−７８３２９号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶性珪素膜を形成するものである。
【０００７】
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を50〜100 ℃も引き下げることが可能であり、結晶化に要する時間も 1/5〜1/10にまで低減することができる。また、珪素膜の結晶化は基板面とほぼ平行に横方向へと進行するため、本発明者らはこの結晶化領域を横成長領域と呼んでいる。
【０００８】
横成長領域は直接的には触媒元素を添加していないので、直接的に添加した場合と比べて膜中に残留する触媒元素が少ないという特徴がある。例えば、直接的に添加した場合には1019オーダーで触媒元素が含有されるが、横成長領域の場合には1018オーダーと１桁少ない。
【０００９】
上記結晶化技術によって良好な結晶性を有する珪素膜を比較的低温で得ることができるようになった反面、膜中に存在する触媒元素を含有しているので、その導入量の制御が微妙であり、再現性や安定性（得られるデバイスの電気的特性の安定性）に問題が生じていた。
【００１０】
また、膜中に残留する触媒元素の影響により、得られる半導体装置の特性の経時変化や、ＴＦＴの特性値であるＯＦＦ値（オフ電流）のバラツキが大きいといった問題も生じていた。
【００１１】
【発明が解決しようとする課題】
本願発明では上述の様な膜中に残存する触媒元素を除去し、優れた電気特性を有するＴＦＴを実現させ、そのＴＦＴでもって高性能な半導体装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
非晶質半導体膜上の一部の領域または全面に対して当該半導体膜の結晶化を助長する触媒元素を添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜の一部の領域または全面を結晶性半導体膜に変成させる工程と、
前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆って絶縁膜を形成する工程と、
前記絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１３】
また、他の発明の構成は、
非晶質半導体上にマスク絶縁膜を選択的に形成する工程と、
前記マスク絶縁膜を用いて前記非晶質半導体膜に対して当該半導体膜の結晶化を助長する触媒元素を選択的に添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜の少なくとも一部を結晶性半導体膜に変成させる工程と、
前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆ってゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１４】
また、他の発明の構成は、
非晶質半導体上にマスク絶縁膜を選択的に形成する工程と、
前記マスク絶縁膜を用いて前記非晶質半導体膜に対して当該半導体膜の結晶化を助長する触媒元素を選択的に添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜の少なくとも一部を結晶性半導体膜に変成させる工程と、
前記マスク絶縁膜をそのまま利用して前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆ってゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１５】
また、他の発明の構成は、
非晶質半導体膜に対して当該半導体膜の結晶化を助長する触媒元素を添加する工程と、
第１の加熱処理を行い、前記非晶質半導体膜を結晶性半導体膜に変成させる工程と、
前記結晶性半導体膜中に１５族から選ばれた元素を選択的に添加する工程と、
第２の加熱処理を行い、前記１５族から選ばれた元素が添加された領域に、当該領域に隣接する領域から前記触媒元素をゲッタリングさせる工程と、
前記結晶性半導体膜をパターニングして活性層を形成する工程と、
前記活性層を覆って絶縁膜を形成する工程と、
前記絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、
を含むことを特徴とする。
【００１６】
【発明の実施の形態】
以上の構成からなる本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本実施例では、同一基板上に形成したＮＴＦＴとＰＴＦＴとを組み合わせて駆動回路、画素マトリクス回路及びロジック回路とを構成し、アクティブマトリクス型の電気光学装置を作製する例を示す。説明には図１〜３を用いる。
【００１８】
まず、耐熱性の高い基板（本実施例では石英基板）１０１を用意し、その上に下地膜として 300nm厚の絶縁性珪素膜１０２を形成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層膜である。
【００１９】
また、石英基板の代わりにシリコン基板を用いても良い。その場合、下地膜は熱酸化膜としても良い。
【００２０】
また、歪点が７５０℃以上であればガラス基板（代表的には結晶化ガラス、ガラスセラミクス等と呼ばれる材料）を利用することもできる。その場合には下地膜を減圧熱ＣＶＤ法で設けて基板全面を絶縁性珪素膜で囲む様にするとガラス基板からの成分物質の流出を抑えられて効果的である。また、基板全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変成させる手段もとれる。
【００２１】
こうして絶縁表面を有する基板が準備できたら、減圧熱ＣＶＤ法により非晶質珪素膜１０３を形成する。非晶質珪素膜１０３の膜厚は20〜100 nm（好ましくは40〜75nm）とすれば良い。本実施例では成膜膜厚を65nmとする。なお、減圧熱ＣＶＤ法で形成した非晶質珪素膜と同等の膜質が得られるのであればプラズマＣＶＤ法を用いても良い。
【００２２】
また、非晶質珪素膜の代わりに非晶質珪素膜中にゲルマニウムを含有させた非晶質半導体膜（Six Ge1-x (0<X<1) で表される）を用いても良い。
【００２３】
次に、非晶質珪素膜１０３上に 120nm厚の酸化珪素膜でなるマスク絶縁膜１０４を形成する。マスク絶縁膜１０４にはパターニングによって開口部を設けておく。この開口部が後に触媒元素の添加領域となる。
【００２４】
次に、特開平８−７８３２９号公報記載の技術に従って結晶化を助長する触媒元素の添加工程を行う。本実施例では触媒元素としてニッケルを選択し、重量換算で10ppm のニッケルを含むニッケル酢酸塩をエタノール溶液に溶かしたものをスピンコート法により塗布する。
【００２５】
勿論、ニッケル以外にもコバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）から選ばれた一種または複数種を用いることもできる。
【００２６】
こうして、マスク絶縁膜１０４の表面にはニッケル含有層１０５が形成される。この時、ニッケルはマスク絶縁膜１０４に設けられた開口部において非晶質珪素膜１０３を接する様な状態となる。
【００２７】
こうして図１（Ａ）の状態が得られたら、450 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気において 500〜700 ℃（代表的には 550〜650 ℃、好ましくは570 ℃）の温度で４〜24時間の加熱処理を加えて非晶質珪素膜１０３の結晶化を行う。本実施例では 570℃14時間の加熱処理を行い、結晶化を進行させる。（図１（Ｂ））
【００２８】
この時、非晶質珪素膜１０３の結晶化はニッケルを添加した領域（ニッケル添加領域）１０６で発生した核から優先的に進行し、基板１０１の基板面に対してほぼ平行に成長した結晶領域（横成長領域）１０７が形成される。横成長領域１０７は比較的揃った状態で個々の結晶粒が集合しているため、全体的な結晶性に優れるという利点がある。
【００２９】
結晶化工程が終了したら、そのままマスク絶縁膜１０４をマスクとして活用してＰ（リン）を添加する。リンは添加領域に 1×1019〜 1×1021atoms/cm3 の濃度（ニッケルの約10倍）で含まれる様に添加することが好ましい。
【００３０】
なお、このリンは珪素膜を通過してリン添加領域の下地（基板も含む）にも打ち込まれる。従って、下地膜または基板中の特定の領域のみに高濃度のリンが含まれる。しかし、この様なリンがＴＦＴ特性に悪影響を与えることはない。
【００３１】
本願発明では横成長領域１０７に残存するニッケルを除去するためにリンのゲッタリング能力を利用する。なお、リン以外にも砒素、アンチモン等の他の１５族元素を用いることもできるが、ゲッタリング能力の高いリンを用いることが望ましい。
【００３２】
本実施例ではイオンインプランテーション法又はプラズマドーピング法等のイオン打ち込み法、気相からの拡散を用いる方法、固相からの拡散を用いる方法のいずれかの手段によりリン添加領域１０８を形成する。また、リンの添加工程でマスクとして活用するマスク絶縁膜１０４は、再度パターニングして新たな開口部を設けても良いが、マスク絶縁膜１０４をそのまま用いることでスループットの向上を図ることもできる。
【００３３】
そして、リン添加領域１０８を形成した後、 500〜800 ℃（好ましくは 600〜650 ℃）で２〜24時間（好ましくは 8〜15時間）の加熱処理を行い、横成長領域中のニッケルをリン添加領域１０８へと移動させる（移動方向は矢印で示す。）こうしてニッケルが 5×1017atoms/cm3 以下（好ましくは 2×1017atoms/cm3 以下）にまで低減された横成長領域１０９が得られる。（図１（Ｃ））
【００３４】
なお、現状ではＳＩＭＳ（質量二次イオン分析）による検出下限が 2×1017atoms/cm3 程度であるため、それ以下の濃度を調べることはできない。しかしながら、本実施例に示すゲッタリング工程を行えば、少なくとも 1×1014〜 1×1015atoms/cm3 程度にまで低減されるものと推定される。
【００３５】
こうしてニッケルのゲッタリング工程が終了したら、マスク絶縁膜１０４を除去した後、横成長領域１０９のみを利用して活性層１１０〜１１２を形成する。この時、ニッケルをゲッタリングした領域１０８は完全に除去してしまうことが望ましい。こうすることでニッケルが再び活性層内へと逆拡散することを防ぐことができる。
【００３６】
次に、活性層１１０〜１１２を覆う様にしてプラズマＣＶＤ法または減圧熱ＣＶＤ法により絶縁性珪素膜でなるゲイト絶縁膜１１３を形成する。このゲイト絶縁膜１１３の膜厚は50〜150 nmとすれば良い。
【００３７】
そして、ゲイト絶縁膜１１３を形成した後、酸化性雰囲気において 800〜1100℃（好ましくは 950〜1050℃）で加熱処理を行い、活性層１１０〜１１２とゲイト絶縁膜１１３の界面に熱酸化膜（図示せず）を形成する。
【００３８】
なお、酸化性雰囲気はドライＯ2 雰囲気、ウェットＯ2 雰囲気又はハロゲン元素（代表的には塩化水素）を含む雰囲気とすれば良い。ハロゲン元素を含ませた場合、活性層上の絶縁膜が薄ければハロゲン元素によるニッケルのゲッタリング効果も期待できる。
【００３９】
また、熱酸化工程の温度と時間はどれだけの熱酸化膜を形成するかとスループットを鑑みて最適な条件を決定すれば良い。本実施例では50nmの熱酸化膜を形成する条件（ 950℃30min ）とする。また、同時に25nmの活性層が減り、最終的に活性層の膜厚は40nmとなる。（図２（Ａ））
【００４０】
なお、この様にゲイト絶縁膜を形成した後で熱酸化工程を行うという構成は本願発明において最も重要である。なぜならば、活性層１１０〜１１２をそのまま酸化すると活性層が切れるという問題が生じうるからである。その事について以下に説明する。
【００４１】
活性層中に残存するニッケルは場合によって偏析することがあり、その様な場所ではニッケルシリサイドが形成される。酸素が十分に供給される状態ではニッケルシリサイドはシリコンよりも酸化速度が速いため、酸化性雰囲気における加熱処理では選択的に酸化されることになる。
【００４２】
即ち、ニッケルシリサイドが優先的に酸化されてＳｉＯx で示される酸化物を形成し、そこから離脱したニッケルが再びシリコンと反応してニッケルシリサイドを形成する。この繰り返しによりニッケルシリサイドを先頭とする酸化物が膜中を異常成長していくと考えられる。
【００４３】
この様な理由からニッケルを触媒として結晶化させた活性層を酸化性雰囲気に触れた状態で酸化すると上述の酸化物の異常成長が起こり、その部分で活性層が分断されてしまう様なことが起こりうるのである。
【００４４】
ここで図７（Ａ）、（Ｂ）に示す写真は、ＳｉＯx で示される酸化物が異常成長した様子を示すＳＥＭ写真である。図７（Ａ）はＴＦＴの活性層を１万倍に拡大して観察した写真であり、図７（Ｂ）は酸化物付近に注目して３万倍に拡大した写真である。図７（Ｂ）ではパターン形成された活性層が酸化物によって殆ど分断されている様子が確認できる。
【００４５】
本発明者らは、この様な現象は活性層が酸化性雰囲気に触れているから起こるのだと考え、その様な状況を作らない様にゲイト絶縁膜を形成してから熱酸化工程を行うという構成を採用している。即ち、この様な構成とすることで前述の様な酸化物の異常成長を防ぐことができたのである。
【００４６】
本発明者らによれば、酸化性雰囲気に触れている状態での上記酸化物の異常成長は、ニッケルシリサイドと酸素との反応律速で進行すると考えられる。ところが、ブロッキング層（本実施例ではゲイト絶縁膜）を設けることで活性層の酸化速度がブロッキング層を介した酸素の供給律速で決まり、その様な場合にはシリコンとニッケルシリサイドとで反応速度に差が見られないため、酸化物の異常成長が起こらないのではないかと考えられる。
【００４７】
また、ゲイト絶縁膜を形成してから熱酸化するという構成は、リンの気相中からの拡散を防ぐ意味合いも有している。このリンとはゲッタリング工程に先立って添加されたリン（ここでは下地膜にまで到達して下地膜に含まれるリンを指す）であり、それが熱酸化工程の雰囲気中に拡散して活性層に再添加される（リンのオートドーピングとも呼ばれる）ことを防いでいるのである。
【００４８】
勿論、本実施例では活性層１１０〜１１２とゲイト絶縁膜１１３との界面を熱酸化することで界面準位を大幅に低減し、界面特性を飛躍的に向上させることも兼ねている。また、ＣＶＤ法で形成されたゲイト絶縁膜１１３の膜質の向上も図れるし、活性層を薄膜化することで光リーク電流の低減も期待できる。さらに、活性層を構成する結晶性珪素膜の粒内欠陥も低減される。
【００４９】
以上の様にしてゲイト絶縁膜の形成及び活性層界面の向上を行ったら、導電性を呈する結晶性珪素膜でなるゲイト電極１１４〜１１６を形成する。本実施例ではＮ型を呈する不純物（リン）を含む結晶性珪素膜（膜厚は 200〜300 nm）を用いる。
【００５０】
ゲイト電極１１４〜１１６を形成したら、ゲイト電極１１４〜１１６をマスクとしてドライエッチング法によりゲイト絶縁膜１１３をエッチングする。本実施例では酸化珪素膜をエッチングするためにＣＨＦ3 ガスを用いる。
【００５１】
この工程によりゲイト電極（及びゲイト配線）の直下のみにゲイト絶縁膜が残存する状態となる。勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。
【００５２】
次に、ＰＴＦＴとなる領域をレジストマスク１１７で隠し、Ｎ型を付与する不純物（本実施例ではリン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時形成される低濃度不純物領域１１８、１１９の一部は後にＬＤＤ（Lightly Doped Drain ）領域となるので、 1×1017〜 5×1018atoms/cm3 の濃度でリンを添加しておく。（図２（Ｂ））
【００５３】
次に、レジストマスク３１０を除去した後、ＮＴＦＴとなる領域をレジストマスク１２０で隠し、Ｐ型を付与する不純物（本実施例ではボロン）をイオンインプランテーション法またはプラズマドーピング法により添加する。この時も、リンの場合と同様に低濃度不純物領域１２１を形成する。（図２（Ｃ））
【００５４】
こうして図２（Ｃ）の状態が得られたら、レジストマスク１２０を除去した後、エッチバック法を用いてサイドウォール１２２〜１２４を形成する。本実施例ではサイドウォール１２２〜１２４を窒化珪素膜を用いて構成する。他にも酸化珪素膜や酸化窒化珪素膜を用いても良い。（図２（Ｄ））
【００５５】
こうしてサイドウォール１２２〜１２４を形成したら、再びＰＴＦＴとなる領域をレジストマスク１２５で隠し、リンを添加する。この時は先程の添加工程よりもドーズ量を高くする。
【００５６】
このリンの添加工程によりＣＭＯＳ回路を構成するＮＴＦＴのソース領域１２６、ドレイン領域１２７、低濃度不純物領域（ＬＤＤ領域）１２８、チャネル形成領域１２９が画定する。また、画素マトリクス回路を構成するＮＴＦＴのソース領域１３０、ドレイン領域１３１、低濃度不純物領域（ＬＤＤ領域）１３２、チャネル形成領域１３３が画定する。（図３（Ａ））
【００５７】
次に、レジストマスク１２５を除去した後、レジストマスク１３４でＮＴＦＴとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。このボロンの添加工程によりＣＭＯＳ回路を構成するＰＴＦＴのソース領域１３５、ドレイン領域１３６、低濃度不純物領域（ＬＤＤ領域）１３７、チャネル形成領域１３８が画定する。（図３（Ｂ））
【００５８】
以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。また、この時、不純物の添加時に活性層が受けた損傷も回復される。
【００５９】
なお、チャネル形成領域１２９、１３３、１３８は全く不純物元素が添加されず、真性または実質的に真性な領域である。ここで実質的に真性であるとは、Ｎ型又はＰ型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×1014〜 1×1017atoms/cm3 の範囲に収まっていることを指す。
【００６０】
次に、25nm厚の窒化珪素膜と 900nm厚の酸化珪素膜との積層膜からなる第１の層間絶縁膜１３９を形成する。そして、Ti/Al/Ti（膜厚は順に100/500/100 nm）からなる積層膜で構成されるソース電極１４０〜１４２、ドレイン電極１４３、１４４を形成する。
【００６１】
次に、50nm厚の窒化珪素膜１４５、20nm厚の酸化珪素膜（図示せず）、１μｍ厚のポリイミド膜１４６の積層構造からなる第２の層間絶縁膜を形成する。なお、ポリイミド以外にもアクリル、ポリアミド等の他の有機性樹脂膜を用いることができる。また、この場合の20nm厚の酸化珪素膜はポリイミド膜１４６をドライエッチングする際のエッチングストッパーとして機能する。
【００６２】
第２の層間絶縁膜を形成したら、後に補助容量を形成する領域においてポリイミド膜１４６をエッチングして開口部を設ける。この時、開口部の底部には窒化珪素膜１４５のみ残すか、窒化珪素膜１４５と酸化珪素膜（図示せず）を残すかのいずれかの状態とする。
【００６３】
そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク１４７を形成する。このブラックマスク１４７は画素マトリクス回路上において、ＴＦＴや配線部など遮光を要する部分に配置される。
【００６４】
この時、前述の開口部では画素マトリクス回路のドレイン電極１４４とブラックマスク１４７とが窒化珪素膜１４５（又は窒化珪素膜と酸化珪素膜との積層膜）を挟んで近接した状態となる。本実施例ではブラックマスク１４７を固定電位に保持して、ドレイン電極１４４を下部電極、ブラックマスク１４７を上部電極とする補助容量１４８を構成する。この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。
【００６５】
こうしてブラックマスク１４７及び補助容量１４８を形成したら、１μｍ厚のポリイミド膜を形成して第３の層間絶縁膜１４９とする。そして、コンタクトホールを形成して透明導電膜（代表的にはＩＴＯ）で構成される画素電極１５０を
120nmの厚さに形成する。
【００６６】
最後に、水素雰囲気中で 350℃２時間程度の加熱処理を行い、素子全体の水素化を行う。こうして図３（Ｃ）に示す様なアクティブマトリクス基板が完成する。後は、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型の液晶表示装置（透過型）が完成する。
【００６７】
なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。即ち、本願発明の構成要件を満たしうる構造であれば、ＴＦＴ構造や回路配置等は実施者が自由に設計することができる。
【００６８】
例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。また、透過型ではアクティブマトリクス基板として透光性基板を用いる必要があるが、反射型の場合には透光性基板を用いる必要はなく、遮光性の基板を用いても構わない。
【００６９】
〔活性層の結晶構造に関する知見〕
上記作製工程に従って形成した活性層は、微視的に見れば複数の棒状または偏平棒状結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【００７０】
ここで、棒状または偏平棒状結晶同士の結晶粒界を 800万倍に拡大したＨＲ−ＴＥＭ写真を図９（Ａ）に示す。なお、本明細書中において結晶粒界とは、棒状または偏平棒状結晶が接した境界に形成される粒界を指すものと定義する。従って、例えば横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【００７１】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。
【００７２】
ＨＲ−ＴＥＭでは結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。なお、格子縞は白と黒の縞模様となって現れるが、コントラストの相違であって原子の位置を示すものではない。
【００７３】
図９（Ａ）は本願発明で得られる結晶性珪素膜（横成長領域）の代表的なＴＥＭ写真であり、異なる二つの結晶粒が接して結晶粒界を形成している。この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの互いに概略｛１１０｝配向であった。
【００７４】
なお、後述するが複数の結晶粒を調べた結果、殆ど全てが概略｛１１０｝配向であることをＸ線回折や電子線回折によって確認している。また、多数観察した中には（０１１）面や（２００）面などもあるはずだが、それら等価な面はまとめて｛１１０｝面と表すことにする。
【００７５】
ところで、図９（Ａ）に図示した様に、面内には｛１１１｝面に対応する格子縞が観察されている。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的に格子縞と格子縞の間隔から確認できる。
【００７６】
なお、図９（Ａ）において格子縞の見え方に差が見られるのは、結晶粒の微妙な傾きの違いによるものである。即ち、片方の結晶粒の結晶面に垂直に電子線が照射される様に設定すると、他方の結晶粒は僅かに斜めから電子線が照射される状態になるため、格子縞の見え方が変わるのである。
【００７７】
ここで｛１１１｝面に対応する格子縞に注目する。図９（Ａ）において白く見える結晶粒（上側）の｛１１１｝面に対応する格子縞は、黒く見える結晶粒（下側）の｛１１１｝面に対応する格子縞と約70°の角度で交わっている。
【００７８】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【００７９】
なお、参考までに従来の高温ポリシリコン膜のＨＲーＴＥＭ写真を図９（Ｂ）に示す。図９（Ｂ）の場合、後述するが結晶面に規則性がなく、｛１１０｝面が主体となる配向ではなかった。ただし、ここでは図９（Ａ）と比較するために｛１１１｝面に対応する格子縞が現れる様な結晶粒を観察した。
【００８０】
図９（Ｂ）を詳細に観察して見ると、図中において矢印で示す様に、結晶粒界では格子縞が途切れた部分が多数確認できる。この様な部分では未結合手（結晶欠陥と呼べる）が存在することになる、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【００８１】
ただし、確かに本願発明の結晶性珪素膜にも図９（Ｂ）に示した様な未結合手は存在する。これは本願発明の結晶性珪素膜が多結晶である以上しかたのないことである。しかしながら、本願発明の結晶性珪素膜を広範囲に渡って詳細にＴＥＭ観察した結果、その様な未結合手は殆ど存在しないことが判明している。
【００８２】
本出願人が調べた限りでは、全体の９０％以上（典型的には９５％以上）の結晶粒界に結晶格子の連続性が見られ、図９（Ｂ）に示した様な未結合手は殆ど見つけることができなかった。この事からも本願発明の結晶性珪素膜は従来の高温ポリシコンとは明らかに異なる半導体膜であると言えよう。
【００８３】
次に、本願発明の結晶性珪素膜を電子線回折によって調べた結果を図１０に示す。ここでは、図１０（Ａ）に本願発明の結晶性珪素膜の代表的な電子線回折パターンを示し、図１０（Ｂ）に参考として従来の高温ポリシリコン膜の代表的な電子線回折パターンを示す。
【００８４】
なお、図１０（Ａ）、（Ｂ）は電子線の照射スポットの径を約１．５μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【００８５】
図１０（Ａ）の場合、〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【００８６】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【００８７】
一方、図１０（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【００８８】
これらの結果が示す様に、本願発明の結晶性珪素膜は殆ど全ての結晶粒が概略｛１１０｝面に配向している。全体として７０％以上（好ましくは９０％以上）の結晶粒が｛１１０｝面に配向していない限り、図１０（Ａ）の様な電子線回折パターンを得ることはできない。
【００８９】
なお、本発明者らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、本願発明の結晶性珪素膜について配向比率を算出した。同公報では下記数１に示す様な算出方法で配向比率を定義している。
【００９０】
【数１】
【００９１】
Ｘ線回折の結果によると、｛２２０｝に相当するピーク（勿論、｛１１０｝面と等価である）が最も強く現れ、明らかに｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【００９２】
以上に示してきた通り、本願発明の結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【００９３】
本出願人は以上の様な結晶構造および特徴を有する本発明の結晶性珪素膜を連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）と呼んでいる。
【００９４】
なお、実施例１の様に本願発明の半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程（図１（Ｅ）に示す工程）を行うことは、結晶粒内の欠陥低減に非常に有効である。その事について説明する。
【００９５】
図１１（Ａ）は実施例１に従って作製された結晶性珪素膜を１００万倍に拡大したＴＥＭ写真である。結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが判る。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することは可能である。
【００９６】
即ち、図１１（Ａ）に示す結晶性珪素膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になり得ないため、単結晶または実質的に単結晶と見なせる。
【００９７】
一方、図１１（Ｂ）は図１（Ｃ）に示したゲッタリング工程までを終了した時点での結晶性珪素膜を１００万倍に拡大したＴＥＭ写真である。結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）には矢印で示される様な欠陥が多数確認できる。この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。
【００９８】
この様に、図１１（Ａ）と（Ｂ）の写真に示した結晶性珪素膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。本発明の結晶性珪素膜が図１１（Ｂ）に示した結晶性珪素膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【００９９】
この現象は、結晶性珪素膜が熱酸化される際に発生する余剰シリコン原子が欠陥へと移動し、Si-Si 結合の生成に大きく寄与していると考えられる。この概念は高温ポリシリコン膜の結晶粒内に欠陥が少ない理由として知られている。
【０１００】
また、本出願人は結晶化温度を超える温度（代表的には 700〜1100℃）で加熱処理を行うことで結晶性珪素膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０１０１】
結晶性珪素膜と下地膜となる酸化珪素膜とでは、熱膨張係数に１０倍近くの差がある。従って、非晶質珪素膜から結晶性珪素膜に変成した段階では、結晶性珪素膜が冷却される時に非常に大きな応力が結晶性珪素膜にかかる。
【０１０２】
この事について、図１２を用いて説明する。図１２（Ａ）は結晶化工程後の結晶性珪素膜にかかる熱履歴を示している。まず、温度（ｔ1 ）で結晶化された結晶性珪素膜は冷却期間（ａ）を経て室温まで冷やされる。
【０１０３】
ここで図１２（Ｂ）に示すのは冷却期間（ａ）にある時の結晶性珪素膜であり、１０は基板、１１は結晶性珪素膜である。この時、結晶性珪素膜１１と基板１０との界面１２における密着性はあまり高くなく、それが原因となって多数の粒内欠陥を発生していると考えられる。
【０１０４】
即ち、熱膨張係数の差によって引っ張られた結晶性珪素膜１１は基板１０上で非常に動きやすく、引っ張り応力などの力によって積層欠陥や転位などの欠陥１３を容易に生じてしまうと考えられる。
【０１０５】
こうして得られた結晶シリコン膜が図１１（Ｂ）に示した様な状態となるのである。この状態はリンによるゲッタリング工程（ 600〜650 ℃）が行われた後もそのまま残ってしまう。
【０１０６】
そしてその後、図１２（Ａ）に示す様に温度（ｔ2 ）で熱酸化工程が施され、その結果、結晶性珪素膜中の欠陥が前述の理由によって消滅する。
【０１０７】
ここで重要なことは熱酸化工程の際に余剰シリコン原子によって欠陥が補償されると同時に結晶性珪素膜が基板に固着され、基板との密着性が高まる点である。即ち、この熱酸化工程は結晶性珪素膜と下地となる基板とを密着させる固着工程を兼ねていると考えられる。
【０１０８】
こうして欠陥補償＋固着工程を終了すると冷却期間（ｂ）を経て室温まで冷やされる。ここで冷却期間（ａ）と異なる点は、基板１０とアニール後の結晶性珪素膜１４との界面１５が非常に密着性の高い状態となっている点である。（図１２（Ｃ））
【０１０９】
この様に密着性が高いと基板１０に対して結晶性珪素膜１４が完全に固着されるので、結晶性珪素膜の冷却段階において結晶性珪素膜に応力が加わっても欠陥を発生するには至らない。即ち、再び欠陥が発生する様なことを防ぐことができる。
【０１１０】
なお、図１２（Ａ）では結晶化工程後に室温まで下げるプロセスを例にとっているが、結晶化が終了したらそのまま温度を上げて欠陥補償＋固着工程を行うこともできる。その様なプロセスを経ても本発明の結晶性珪素膜を得ることは可能である。
【０１１１】
こうして得られた結晶性珪素膜（図１１（Ａ））は、結晶化工程に要した温度以上での熱処理を行う前の結晶性珪素膜（図１１（Ｂ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０１１２】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では実施例１の作製工程に従って作製された結晶性珪素膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１１３】
〔ＴＦＴの電気特性に関する知見〕
本実施例で作製したＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本発明者らが試作したＴＦＴからは次に示す様なデータが得られている。
【０１１４】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで 100〜250cm2/Vs （代表的には 120〜200cm2/Vs ）、Ｐチャネル型ＴＦＴで80〜200cm2/Vs （代表的には 100〜150cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０１１５】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０１１６】
〔回路特性に関する知見〕
次に、本発明の半導体薄膜を利用して作製したＴＦＴを用いて作製したリングオシレータによる周波数特性を示す。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。実験に使用したリングオシレータの構成は次の様になっている。
段数：９段
ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm
ＴＦＴのゲイト長： 0.6μｍ
【０１１７】
このリングオシレータによって発振周波数を調べた結果、最大値で1.04ＧＨｚの発振周波数を得るとができた。また、実際にＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数を確認した。その結果、ゲイト絶縁膜の膜厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路において動作周波数100 ＭＨｚの出力パルスが得られた。
【０１１８】
以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、本発明のＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
【０１１９】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性及び回路特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０１２０】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１２１】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２２】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２３】
本出願人が本願発明の半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０１２４】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０１２５】
従って、図９（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０１２６】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０１２７】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、本願発明の半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０１２８】
ここで、本願発明の半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１３（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０１２９】
図１３（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０１３０】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図１３（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図１３（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０１３１】
また、図１３と同一の場所を明視野で観察した場合のＴＥＭ写真を図１４に示す。また、図１４中においてPoint １を３０万倍に拡大した写真を図１５（Ａ）に、２００万倍に拡大した写真を図１５（Ｂ）に示す。なお、図１５（Ａ）内において四角で囲まれた領域が図１５（Ｂ）に相当する。また、Point １における電子線回折パターン（スポット径 1.7μｍφ）を図１５（Ｃ）に示す。
【０１３２】
さらに、Point １と全く同条件でPoint ２とPoint ３を観察した。Point ２の観察結果を図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）に、Point ３の観察結果を図１７（Ａ）、図１７（Ｂ）、図１７（Ｃ）に示す。
【０１３３】
これらの観察結果から、任意の結晶粒界において結晶格子に連続性が保たれており、平面状粒界が形成されていることが判る。なお、本出願人はここに示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が確保されていることを確認している。
【０１３４】
〔実施例２〕
本実施例では実施例１とは異なる手段で非晶質珪素膜の結晶化工程を行う場合に例について図８を用いて説明する。具体的には特開平７−１３０６５２号公報の実施例１に記載の手段を用いる例を示す。
【０１３５】
まず、石英基板８０１の上に 200nm厚の酸化珪素膜８０２を形成する。そして、その上に非晶質珪素膜８０３を減圧熱ＣＶＤ法により75nmの厚さに形成する。そして、重量換算で10ppm のニッケルを含む酢酸ニッケル水溶液をスピンーコート法により塗布してニッケル含有層８０４を形成する。（図８（Ａ））
【０１３６】
次に、 500℃１時間の水素出しの後、 550℃４時間の加熱処理を行い、結晶性珪素膜８０５を得る。この時、結晶化の後でエキシマレーザーアニールを施して残留非晶質成分の結晶化と粒内欠陥の低減とを行っても良い。（図８（Ｂ））
【０１３７】
こうして結晶性珪素膜８０５が得られたら、リンによるゲッタリング工程を行うための絶縁膜８０６を形成する。本実施例では絶縁膜８０６としてプラズマＣＶＤ法により形成した 150nm厚の酸化珪素膜を用いる。
【０１３８】
この絶縁膜（酸化珪素膜）８０６には複数の開口部が設けられており、この状態でリンを添加してリン添加領域８０７を形成する。本実施例ではプラズマドーピング法によってリン添加領域８０７を形成するが、実施例１に示した様な他の手段によっても良い。
【０１３９】
そして、リン添加領域８０７を形成したら、 600℃12時間の加熱処理を行い、膜中のニッケルをリン添加領域８０７に移動させる（ゲッタリングさせる）。このゲッタリング工程の詳細は実施例１に従えば良い。こうしてニッケルが少なくとも 2×1017atoms/cm3 以下にまで低減された結晶性珪素膜８０８を得る。
【０１４０】
以上の様にして触媒元素のゲッタリング工程まで終了したら、ニッケルをゲッタリングされた結晶性珪素膜のみを用いて活性層８０９〜８１１を形成し、ゲイト絶縁膜８１２で覆った後に熱酸化工程を行う。（図８（Ｅ））
【０１４１】
活性層８０９〜８１１をゲイト絶縁膜８１２で覆ってから熱酸化工程を行う理由は実施例１で説明した通りである。また、熱酸化工程の詳細な条件についても実施例１を参照すれば良い。
【０１４２】
以上の様に、本願発明は触媒元素を非晶質半導体膜の全面に添加する様な結晶化工程を行う場合についても適用することが可能である。
【０１４３】
〔実施例３〕
本実施例では実施例１において基板として結晶化ガラスを用い、それを保護するための保護膜（下地膜を兼ねる）として減圧熱ＣＶＤ法により形成した絶縁性珪素膜を用いた場合の例を図４に示す。
【０１４４】
本実施例の構成とする場合、まず基板４０１としてSiO2: 52.5、Al2O3:26.5、MgO:11.9、TiO2:11.4 を組成成分とする結晶化ガラスを用意する。これは核形成剤としてTiO2を利用した無アルカリのコージュライト系結晶化ガラスである。
【０１４５】
次に、結晶化ガラスの表面、裏面及び側面に対して保護膜として機能しうる絶縁性珪素膜４０２を形成する。本実施例では成膜ガスとしてシラン（SiH4) と亜酸化窒素（N2O)を用いた減圧熱ＣＶＤ法により酸化窒化珪素膜を形成する。
【０１４６】
この場合、成膜温度は 800〜850 ℃（本実施例では850 ℃）で行い、それぞれの成膜ガスの流量はSiH4：10〜30sccm、N2O ： 300〜900sccm とする。また、反応圧力は 0.5〜1.0torr とすれば良い。
【０１４７】
また、成膜ガスとしてシランと二酸化窒素（N2O)又は一酸化窒素(NO)を用いれば 600〜650 ℃の温度で酸化窒化珪素膜を形成することもできる。その場合、反応圧力は 0.1〜1.0torr とし、それぞれのガス流量はSiH4：10〜30sccm、NO2 又はNO： 300〜900sccm とすれば良い。
【０１４８】
本実施例の場合、減圧熱ＣＶＤ法により酸化窒化珪素膜を形成するため、結晶化ガラスの全面が絶縁膜で包まれる形となる。
【０１４９】
また、成膜ガスを異なるものとすることで結晶化ガラスの保護膜として窒化珪素膜を形成することもできる。その場合、成膜ガスとして40〜50sccmのジクロールシラン（SiH2Cl2)と 200〜250sccm のアンモニア（NH3)とを用い、成膜温度を
750〜800 ℃、反応圧力を 0.1〜0.5torr とすれば良い。
【０１５０】
窒化珪素膜はガラス成分の流出を阻止するには最適な絶縁膜であるが応力が強いのでＴＦＴの下地膜としては不向きであった。しかしながら、本願発明では結晶化ガラスの少なくとも表面及び裏面に窒化珪素膜が形成されるので窒化珪素膜の応力が基板の裏表で相殺され、基板の反り等は発生しない。
【０１５１】
本実施例の構成では実施例１に示したアクティブマトリクス基板を作製するにあたって安価なガラス基板を用いるため、電気光学装置の単価を大幅に低減することができる。また、ガラス基板の特徴として大版化が可能であるため、対角数十インチといった大画面に対応するアクティブマトリクス基板を作製することが可能となる。
【０１５２】
〔実施例４〕
実施例１ではゲイト電極としてＮ型導電性を呈する結晶性珪素膜を利用しているが、導電性を有する材料であればあらゆる材料を用いることができる。特に、直視用の液晶表示装置を作製する場合には、画素マトリクス回路の面積が大きくなるため配線抵抗の小さい材料を用いることが好ましい。
【０１５３】
その様な場合には、ゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることが望ましい。本実施例ではゲイト電極として２wt% のスカンジウムを含有したアルミニウム膜を用いる。
【０１５４】
アルミニウムを主成分とする材料をゲイト電極として利用する場合には、本発明者らによる特開平7-135318号公報に記載された技術を利用すると良い。同公報では実施例１で用いたサイドウォールの代わりにゲイト電極を陽極酸化して得られる陽極酸化膜を利用している。
【０１５５】
本実施例の様にゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることで配線抵抗の小さいゲイト配線を形成することが可能となり、応答速度の速いアクティブマトリクス基板を作製することができる。
【０１５６】
なお、本実施例は実施例２、３の構成と組み合わせることも可能である。
【０１５７】
〔実施例５〕
実施例１において、活性層中にＴＦＴのしきい値電圧（Ｖth）を制御するための不純物元素を添加することは有効である。非晶質珪素膜の成膜時に添加することもできるが、少なくともチャネル形成領域にさえ添加されていれば良いので、ゲイト電極の形成前であれば何時添加しても良い。
【０１５８】
成膜時以外に添加する場合には、イオンインプランテーション法またはプラズマドーピング法による添加、気相中からの拡散による添加、固相中からの拡散による添加などの手段を用いることができる。これらの手段は、例えばＮＴＦＴとＰＴＦＴとで添加する不純物を異ならせるといった具合に選択的な添加が可能であるため有効である。
【０１５９】
また、添加する不純物元素としては、Ｖthをプラス側に移動させるのであれば１３族元素（ボロン、ガリウム又はインジウム）を用い、マイナス側に移動させるのであれば１５元素（リン、砒素又はアンチモン）を用いる。
【０１６０】
なお、本実施例は実施例１〜３の構成と組み合わせることが可能である。
【０１６１】
〔実施例６〕
実施例１または実施例２に示した作製工程では、活性層の表面をゲイト絶縁膜で覆ってから熱酸化工程を行っているが、活性層の表面を覆う絶縁膜は必ずしもゲイト絶縁膜として機能するものでなくても良い。
【０１６２】
その場合、活性層の表面を絶縁膜（酸化珪素膜、窒化珪素膜または酸化窒化珪素膜等）で覆い、その上で熱酸化工程を行って活性層の薄膜化及び粒内欠陥の低減を図る。
【０１６３】
そして、一旦、上記絶縁膜を除去した後に改めてゲイト絶縁膜を形成する様な構成とすることも可能である。なお、改めてゲイト絶縁膜を形成した後に、再び熱酸化工程を行っても良い。
【０１６４】
〔実施例７〕
本実施例では、図３（Ｃ）に示したアクティブマトリクス基板の画素構造についてより具体的に説明する。画素ＴＦＴの断面構造を図１８に示す。図１８は画素ＴＦＴを切断して１万倍に拡大したＴＥＭ写真である。
【０１６５】
図１８に示したＴＥＭ写真は、図１９（Ａ）に示す画素ＴＦＴの上面図をＡ−Ａ’で示される破線で切断した時の断面図である。図１９（Ａ）において、２１は活性層、２２はソース線、２３はゲイト線、２４はドレイン電極、２５はブラックマスク、２６はドレイン電極２４と画素電極２７とを接続するためのコンタクトホールである。
【０１６６】
本実施例の特徴は、画素ＴＦＴの上方においてドレイン電極２４とブラックマスク２５との間で補助容量を形成する点にある。
【０１６７】
さらに、図１８のＴＥＭ写真を模式的に表したものを図１９（Ｂ）に示す。なお、図１９（Ａ）と図１９（Ｂ）には共通の符号を用いている。
【０１６８】
この様に、ゲイト線２３と重なる様な配置でドレイン電極２５が形成され、誘電体２８を挟んで対向するブラックマスク２５との間に補助容量が形成されている。なお、本実施例ではドレイン電極２５としてチタン膜をアルミニウム膜で挟んだ三層構造を採用している。
【０１６９】
本実施例の場合、ドレイン電極２５を形成した後で窒化珪素膜／酸化珪素膜／アクリル膜の三層構造でなる層間絶縁膜を形成し、その上にブラックマスク２５を形成する。
【０１７０】
この時、ブラックマスク２５の形成前に、後に補助容量となる領域のアクリル膜のみを除去して開口部を形成しておく。すると、開口部の底には酸化珪素膜と窒化珪素膜しか残らず、この二層構造でなる絶縁層が補助容量の誘電体２８として機能するのである。
【０１７１】
〔実施例８〕
実施例１〜７に示した構成を有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図５に示す。図５は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。
【０１７２】
図５において、５０１は基板（石英、シリコンウェハ、結晶化ガラスのいずれでも良い）、５０２は下地となる絶縁性珪素膜であり、その上に本願発明の作製工程に従って作製された半導体膜でもって複数のＴＦＴが形成されている。
【０１７３】
これらのＴＦＴは基板上に画素マトリクス回路５０３、ゲイト側駆動回路５０４、ソース側駆動回路５０５、ロジック回路５０６を構成する。その様なアクティブマトリクス基板に対して対向基板５０７が貼り合わされる。アクティブマトリクス基板と対向基板５０７との間には液晶層（図示せず）が挟持される。
【０１７４】
また、図５に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。
【０１７５】
また、その一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにＦＰＣ（フレキシブル・プリント・サーキット）５０８を取り付ける。ここには必要に応じてＩＣチップ（単結晶シリコン上に形成されたMOSFETで構成される半導体回路）を搭載しても構わない。一般的に液晶モジュールと呼ばれるのはＦＰＣを取り付けた状態の液晶パネルである。
【０１７６】
ここで本出願人が試作した液晶モジュールの一例を図２０に示す。仕様は対角2.6 インチ、1280×1024画素で、画素サイズは45μｍ×32μｍである。また、開口率は63％、コントラスト比は 300:1を実現している。
【０１７７】
図２０に示した液晶モジュールは実施例１で述べた様な数百ＭＨｚ〜数ＧＨｚの高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成している。即ち、図１９に示す液晶モジュールはシステム・オン・パネルを具現化したものと言える。
【０１７８】
なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型ＥＬ（エレクトロルミネッセンス）表示装置などを構成することも可能である。また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。
【０１７９】
なお、上述の液晶表示装置、ＥＬ表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。
【０１８０】
〔実施例９〕
本願発明は実施例８に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路（または半導体回路）を構成することもできる。例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路（ＭＭＩＣ：マイクロウェイブ・モジュール・ＩＣ）などを構成することもできる。
【０１８１】
さらには、薄膜を用いるＴＦＴの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたＶＬＳＩ回路を構成することも可能である。この様に、本願発明のＴＦＴを用いて非常に機能性に富んだ半導体回路を構成することが可能である。なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。
【０１８２】
〔実施例１０〕
本実施例では、実施例８や実施例９に示された電気光学装置や半導体回路を搭載した電子機器（応用製品）の一例を図９に示す。なお、電子機器とは半導体回路および／または電気光学装置を搭載した製品と定義する。
【０１８３】
本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話、ＰＨＳ等）などが挙げられる。
【０１８４】
図６（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声出力部２００３、表示装置２００４等に適用することができる。
【０１８５】
図６（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６等に適用することができる。
【０１８６】
図６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明はカメラ部２２０２、受像部２２０３、表示装置２２０５等に適用できる。
【０１８７】
図６（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１８８】
図６（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１８９】
図６（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１９０】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。
【０１９１】
【発明の効果】
本願発明を実施することで、非晶質半導体膜の結晶化に利用した触媒元素を結晶化後に効果的に除去することが可能となる。また、活性層を絶縁膜で保護した状態（酸化性雰囲気に触れさせない状態）で熱酸化工程を行うことで、活性層内で起こる金属酸化物の異常成長を防ぐことが可能である。
【０１９２】
そして、この様にして結晶性珪素膜中に残存する触媒元素を除去し、優れた電気特性を有するＴＦＴを実現させ、そのＴＦＴでもって高性能な半導体装置を実現することが可能となる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの構成を示す図。
【図５】 液晶モジュールの構成を示す図。
【図６】 電子機器の構成を示す図。
【図７】 ＳｉＯx の異常成長の様子を示すＳＥＭ写真。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 半導体薄膜の結晶粒界の構造を示すＴＥＭ写真。
【図１０】 半導体薄膜の電子線回折パターンを示す写真。
【図１１】 半導体薄膜の結晶粒を示すＴＥＭ写真。
【図１２】 欠陥の生成および消滅に関するモデルを説明するための図。
【図１３】 半導体薄膜の暗視野像を示すＴＥＭ写真。
【図１４】 半導体薄膜の明視野像を示すＴＥＭ写真。
【図１５】 半導体薄膜の結晶粒界の様子を示すＴＥＭ写真。
【図１６】 半導体薄膜の結晶粒界の様子を示すＴＥＭ写真。
【図１７】 半導体薄膜の結晶粒界の様子を示すＴＥＭ写真。
【図１８】 画素ＴＦＴの断面構造を示すＴＥＭ写真。
【図１９】 画素ＴＦＴの上面及び断面構造を示す図。
【図２０】 液晶モジュールの外観を示す写真。
【表１】
Claims (4)
- 非晶質珪素膜上にマスク絶縁膜を選択的に形成する工程と、
前記マスク絶縁膜を用いて前記非晶質珪素膜にニッケルが添加された領域を形成する工程と、
第１の加熱処理を行い、前記非晶質珪素膜の少なくとも一部を結晶性珪素膜に変成させる工程と、
前記マスク絶縁膜をそのまま利用して前記結晶性珪素膜にリンが添加された領域を形成する工程と、
第２の加熱処理を行い、前記リンが添加された領域に、当該領域に隣接する領域から前記ニッケルをゲッタリングさせる工程と、
前記結晶性珪素膜をパターニングすると共に、前記リンが添加された領域を除去する工程と、
前記パターニングされた結晶性珪素膜を覆ってプラズマＣＶＤ法又は減圧熱ＣＶＤ法によりゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜の形成後に酸化性雰囲気中で加熱処理を行う工程と、を含み、
前記ニッケルが添加された領域と前記リンが添加された領域とは同一の領域であることを特徴とする半導体装置の作製方法。 - 請求項１において、前記リンが添加された領域には１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度で当該リンが添加されることを特徴とする半導体装置の作製方法。
- 請求項１又は２において、前記酸化性雰囲気中で加熱処理を行う工程によって、前記パターニングされた結晶性珪素膜と前記絶縁膜との界面に熱酸化膜を形成することを特徴とする半導体装置の作製方法。
- 請求項３において、前記酸化性雰囲気中で加熱処理を行う工程は、８００〜１１００℃の温度で行うことを特徴とする半導体装置の作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15230598A JP4068219B2 (ja) | 1997-10-21 | 1998-05-16 | 半導体装置の作製方法 |
| TW087117048A TW439092B (en) | 1997-10-21 | 1998-10-14 | Method of manufacturing a semiconductor device |
| US09/172,300 US6348368B1 (en) | 1997-10-21 | 1998-10-14 | Introducing catalytic and gettering elements with a single mask when manufacturing a thin film semiconductor device |
| KR10-1998-0044059A KR100506378B1 (ko) | 1997-10-21 | 1998-10-21 | 반도체장치의제조방법 |
| US10/044,926 US6825072B2 (en) | 1997-10-21 | 2002-01-15 | Method of manufacturing a semiconductor device |
| US10/978,462 US7166500B2 (en) | 1997-10-21 | 2004-11-02 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-308043 | 1997-10-21 | ||
| JP30804397 | 1997-10-21 | ||
| JP15230598A JP4068219B2 (ja) | 1997-10-21 | 1998-05-16 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191628A JPH11191628A (ja) | 1999-07-13 |
| JP4068219B2 true JP4068219B2 (ja) | 2008-03-26 |
Family
ID=26481266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15230598A Expired - Fee Related JP4068219B2 (ja) | 1997-10-21 | 1998-05-16 | 半導体装置の作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6348368B1 (ja) |
| JP (1) | JP4068219B2 (ja) |
| KR (1) | KR100506378B1 (ja) |
| TW (1) | TW439092B (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789284A (en) * | 1994-09-29 | 1998-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US7075002B1 (en) * | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| US6335445B1 (en) * | 1997-03-24 | 2002-01-01 | Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) | Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them |
| JP3830623B2 (ja) | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7141821B1 (en) * | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6277679B1 (en) | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6639244B1 (en) | 1999-01-11 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6576924B1 (en) | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6861670B1 (en) | 1999-04-01 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multi-layer wiring |
| TW518637B (en) | 1999-04-15 | 2003-01-21 | Semiconductor Energy Lab | Electro-optical device and electronic equipment |
| JP4627822B2 (ja) | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW490713B (en) | 1999-07-22 | 2002-06-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW480554B (en) | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP3432187B2 (ja) | 1999-09-22 | 2003-08-04 | シャープ株式会社 | 半導体装置の製造方法 |
| TWI243432B (en) * | 1999-10-29 | 2005-11-11 | Hitachi Ltd | Semiconductor device, method of making the same and liquid crystal display device |
| US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| US7060153B2 (en) | 2000-01-17 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
| US20010053559A1 (en) * | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
| US6639265B2 (en) | 2000-01-26 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP3767305B2 (ja) * | 2000-03-01 | 2006-04-19 | ソニー株式会社 | 表示装置およびその製造方法 |
| US6674774B1 (en) * | 2000-05-10 | 2004-01-06 | Infineon Technologies North America Corp. | Chopped laser driver for low noise applications |
| TWI263336B (en) | 2000-06-12 | 2006-10-01 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP2002083974A (ja) | 2000-06-19 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6828587B2 (en) * | 2000-06-19 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6703265B2 (en) | 2000-08-02 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7538772B1 (en) * | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
| SG103846A1 (en) | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| US7118780B2 (en) | 2001-03-16 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Heat treatment method |
| KR100876927B1 (ko) * | 2001-06-01 | 2009-01-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 열처리장치 및 열처리방법 |
| US7238557B2 (en) | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6908797B2 (en) * | 2002-07-09 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6861338B2 (en) * | 2002-08-22 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP4381675B2 (ja) * | 2002-11-21 | 2009-12-09 | 富士通株式会社 | 半導体装置及びその製造方法、該半導体装置に係る測定用治具 |
| WO2005057658A1 (en) | 2003-12-15 | 2005-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device |
| US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
| US7566010B2 (en) * | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| WO2005076358A1 (en) * | 2004-02-06 | 2005-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| JP5500771B2 (ja) * | 2006-12-05 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置及びマイクロプロセッサ |
| JP5386525B2 (ja) * | 2011-02-15 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 発光装置及び発光装置の作製方法 |
| CN102315120B (zh) * | 2011-09-02 | 2015-02-04 | 上海芯导电子科技有限公司 | 降低半导体芯片漏电流的方法 |
| KR20140026257A (ko) * | 2012-08-23 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP2014126574A (ja) * | 2012-12-25 | 2014-07-07 | Seiko Epson Corp | 電気光学装置用基板の製造方法、電気光学装置、および電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109737A (ja) * | 1991-10-18 | 1993-04-30 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JP2791858B2 (ja) | 1993-06-25 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2004079826A1 (ja) * | 1996-10-22 | 2004-09-16 | Mitsutoshi Miyasaka | 薄膜トランジスタの製造方法、及び表示装置と電子機器 |
-
1998
- 1998-05-16 JP JP15230598A patent/JP4068219B2/ja not_active Expired - Fee Related
- 1998-10-14 US US09/172,300 patent/US6348368B1/en not_active Expired - Fee Related
- 1998-10-14 TW TW087117048A patent/TW439092B/zh not_active IP Right Cessation
- 1998-10-21 KR KR10-1998-0044059A patent/KR100506378B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11191628A (ja) | 1999-07-13 |
| KR19990037250A (ko) | 1999-05-25 |
| TW439092B (en) | 2001-06-07 |
| US6348368B1 (en) | 2002-02-19 |
| KR100506378B1 (ko) | 2005-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068219B2 (ja) | 半導体装置の作製方法 | |
| KR100517394B1 (ko) | 반도체장치및그제조방법 | |
| US6825072B2 (en) | Method of manufacturing a semiconductor device | |
| JP4318768B2 (ja) | 半導体装置の作製方法 | |
| JP4401448B2 (ja) | 半導体装置の作製方法 | |
| US6730932B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4566294B2 (ja) | 連続粒界結晶シリコン膜、半導体装置 | |
| US6307214B1 (en) | Semiconductor thin film and semiconductor device | |
| US7678624B2 (en) | Semiconductor device and method for manufacturing same | |
| US6452211B1 (en) | Semiconductor thin film and semiconductor device | |
| US6624051B1 (en) | Semiconductor thin film and semiconductor device | |
| US7166500B2 (en) | Method of manufacturing a semiconductor device | |
| JP4115589B2 (ja) | 半導体装置の作製方法 | |
| JP4566295B2 (ja) | 半導体装置の作製方法 | |
| JP4115582B2 (ja) | 半導体装置の作製方法 | |
| JP4646343B2 (ja) | 半導体装置の作製方法 | |
| KR100560047B1 (ko) | 반도체박막및반도체장치 | |
| JPH10214975A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |