JP4046140B1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP4046140B1
JP4046140B1 JP2006322095A JP2006322095A JP4046140B1 JP 4046140 B1 JP4046140 B1 JP 4046140B1 JP 2006322095 A JP2006322095 A JP 2006322095A JP 2006322095 A JP2006322095 A JP 2006322095A JP 4046140 B1 JP4046140 B1 JP 4046140B1
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide crystal
semiconductor device
groove
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006322095A
Other languages
English (en)
Other versions
JP2008135653A (ja
Inventor
一洋 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006322095A priority Critical patent/JP4046140B1/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN2007800398106A priority patent/CN101529598B/zh
Priority to PCT/JP2007/065818 priority patent/WO2008065782A1/ja
Priority to EP07792461A priority patent/EP2088626A4/en
Priority to US12/516,684 priority patent/US8043949B2/en
Priority to CA002669949A priority patent/CA2669949A1/en
Priority to KR1020097007568A priority patent/KR101223284B1/ko
Priority to TW096131256A priority patent/TW200828585A/zh
Application granted granted Critical
Publication of JP4046140B1 publication Critical patent/JP4046140B1/ja
Publication of JP2008135653A publication Critical patent/JP2008135653A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供する。
【解決手段】第１導電型炭化珪素結晶基板と第１導電型炭化珪素結晶層と第２導電型炭化珪素結晶層と第１導電型半導体領域とを含む半導体積層基板に対して、第１導電型半導体領域および第２導電型炭化珪素結晶層を貫通し、第１導電型炭化珪素結晶層を底面とする溝を形成する工程と、溝の少なくとも一部に珪素膜を形成する工程と、珪素膜が形成された半導体積層基板を珪素膜の溶融温度以上に加熱する工程と、加熱後の珪素膜を除去する工程と、珪素膜の除去後の露出面上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面上にゲート電極層を形成する工程と、を含む、炭化珪素半導体装置の製造方法である。
【選択図】図６

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上することができる炭化珪素半導体装置の製造方法に関する。
従来の炭化珪素半導体装置としては、たとえば、低オン抵抗および高耐圧に優れた溝ゲート型パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が提案されている（たとえば、特許文献１および特許文献２参照）。
この従来の溝ゲート型パワーＭＯＳＦＥＴは、たとえば図１６に示すように、ｎ+型炭化珪素結晶基板１と、ｎ+型炭化珪素結晶基板１上に形成されたｎ-型炭化珪素結晶層２と、ｎ-型炭化珪素結晶層２上に形成されたｐ型炭化珪素結晶層３と、ｐ型炭化珪素結晶層３の表面に形成されたｎ+型ソース領域５およびｐ+型領域６を含む半導体積層基板４が構成されている。ここで、炭化珪素結晶としては、六方晶炭化珪素結晶が用いられており、半導体積層基板４の上面（主表面）は、略（０００１−）面のカーボン面となっている。
また、この従来の溝ゲート型パワーＭＯＳＦＥＴにおいては、半導体積層基板４の表面からｎ+型ソース領域５およびｐ型炭化珪素結晶層３を貫通し、ｎ-型炭化珪素結晶層２に達する溝７が形成されている。この溝７は、ｎ-型炭化珪素結晶層２の表面に垂直な側面７ａおよびｎ-型炭化珪素結晶層２の表面に平行な底面７ｂを有している。
そして、溝７の側面７ａにはｎ型の炭化珪素結晶からなる薄膜半導体層８がエピタキシャル成長により形成されており、薄膜半導体層８の表面上にゲート絶縁膜９が形成されている。さらに、ゲート絶縁膜９中にはゲート電極層１０が埋め込まれている。また、ゲート電極層１０上には層間絶縁膜１１が形成されており、層間絶縁膜１１上を含めたｎ+型ソース領域５上およびｐ型炭化珪素結晶層３上にはソース電極層１２が形成されている。また、ｎ+型炭化珪素結晶基板１の表面（半導体積層基板４の下面）にはドレイン電極層１３が形成されている。
このような構成の従来の炭化珪素半導体装置においては、ゲート電極層１０に電圧を印加してゲート絶縁膜９に電界を印加することにより、薄膜半導体層８のに蓄積型チャネルを誘起させて、ソース電極層１２とドレイン電極層１３との間に電流が流れる。
特開平９−１９９７２４号公報 特開平１０−２４７７３２号公報
上記の特許文献１および特許文献２に開示された従来の炭化珪素半導体装置においては、溝７の側面７ａを［１１−００］方向または［１１２−０］方向に平行に形成することによって、低オン抵抗および高耐圧の特性を実現している。
しかしながら、特許文献１および特許文献２に開示されている方法においてはＲＩＥ（Reactive Ion Etching）により溝７を形成しているが、ＲＩＥの際にフォトリソグラフィ工程を利用した場合でも溝７の側面７ａを上記の所定の方向に完全に合わせて形成することは困難であった。
また、特許文献１および特許文献２に開示されている方法においてはＲＩＥにより溝７を形成しているため、溝７の形成時に溝７の側面７ａにダメージを生じることがあった。
したがって、特許文献１および特許文献２に開示された従来の炭化珪素半導体装置においては、溝７の側面７ａを構成する結晶面にずれやダメージが生じたりすることによって、そのような結晶面上に形成される薄膜半導体層８の結晶面にもずれやダメージが生じることがある。これにより、チャネルとなる薄膜半導体層８の表面に表面準位が発生し、その表面準位によってキャリアの移動が阻害されるため、チャネルにおけるキャリアの移動度が十分ではなく、低オン抵抗などの特性に優れた炭化珪素半導体装置にはならないという問題があった。
そこで、本発明の目的は、チャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供することにある。
本発明は、第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶基板と第１導電型炭化珪素結晶基板上に形成された第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶層と第１導電型炭化珪素結晶層上に形成された第２導電型の六方晶炭化珪素結晶からなる第２導電型炭化珪素結晶層と第２導電型炭化珪素結晶層の表面に形成された第１導電型半導体領域とを含む半導体積層基板に対して、半導体積層基板の表面から第１導電型半導体領域および第２導電型炭化珪素結晶層を貫通し、第１導電型炭化珪素結晶層を底面とする溝を形成する工程と、溝の少なくとも一部に珪素膜を形成する工程と、珪素膜が形成された半導体積層基板を珪素膜の溶融温度以上に加熱する工程と、加熱後の珪素膜を除去する工程と、珪素膜の除去後の露出面上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面上にゲート電極層を形成する工程と、を含む、炭化珪素半導体装置の製造方法である。このような構成とすることにより、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上させ、低オン抵抗などの特性に優れた炭化珪素半導体装置を作製することができる。
ここで、本発明の炭化珪素半導体装置の製造方法において、溝は、溝の側面が［１１−００］方向に対して平行となるように形成されることが好ましい。このような構成とすることにより、加熱後の珪素膜を除去した後の露出面を構成する結晶面のずれやダメージをより低減することができるため、炭化珪素半導体装置のチャネルにおけるキャリアの移動度をさらに向上させ、低オン抵抗などの特性に優れた炭化珪素半導体装置を作製することができる傾向にある。
また、本発明の炭化珪素半導体装置の製造方法において、溝は、半導体積層基板の表面において各内角が等しい六角形となるように形成されることがより好ましい。このような構成とすることにより、溝のいずれの側面も結晶工学的に等価な面となるため、キャリアの移動度を向上させたチャネルをより多く有する、低オン抵抗などの特性に優れた炭化珪素半導体装置を作製することができる傾向にある。
本発明によれば、チャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
図１から図１２を参照して、本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程を説明する。まず、図１の模式的断面図に示すように、主表面が（０００１−）結晶面のカーボン面であるｎ型六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶基板としてのｎ+型炭化珪素結晶基板１の表面上にｎ型六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶層としてのｎ-型炭化珪素結晶層２をエピタキシャル成長させる。ここで、本発明において、（０００１−）結晶面とは、（０００１−）結晶面に対して±８°以下の角度で傾斜している結晶面（（０００１−）結晶面に対して傾斜していない結晶面を含む。）を意味する。また、ｎ+型炭化珪素結晶基板１のキャリア濃度はｎ-型炭化珪素結晶層２のキャリア濃度よりも高くなっている。
次に、図２の模式的断面図に示すように、ｎ-型炭化珪素結晶層２の表面上にｐ型六方晶炭化珪素結晶からなる第２導電型炭化珪素結晶層としてのｐ型炭化珪素結晶層３をエピタキシャル成長させる。次いで、図３の模式的断面図に示すように、たとえば窒素のイオン注入などにより、ｐ型炭化珪素結晶層３の表面の一部に第１導電型半導体領域としてのｎ+型ソース領域５を形成する。さらに、ｐ型炭化珪素結晶層３の表面のｎ+型ソース領域５が形成されていない部分に、たとえばアルミニウムのイオン注入などにより、ｐ+型領域６を形成する。これにより、半導体積層基板４が形成される。なお、ｐ+型領域６のキャリア濃度はｐ型炭化珪素結晶層３のキャリア濃度よりも高くなっている。
続いて、図４の模式的断面図に示すように、ドライエッチング法としてＲＩＥを用いて、ｎ+型ソース領域５およびｐ型炭化珪素結晶層３をともに貫通してｎ-型炭化珪素結晶層２に達し、ｎ-型炭化珪素結晶層２の表面を底面７ｂとする溝７を形成する。このとき溝の側面７ａが［１１−００］方向に対して平行となるように形成されることが好ましい。ここで、本発明において、溝の側面７ａを［１１−００］方向に対して平行となるように形成する場合には、溝の側面７ａが＜１１−００＞、＜１０１−０＞、＜０１１−０＞、＜１−１００＞、＜１−０１０＞または＜０１−１０＞の６つの方向のいずれか１つと平行となるように形成されればよい。また、本発明において、［１１−００］方向に対して平行とは、上記の６つの方向のいずれか１つに対して±８°以下の角度で傾斜していること（上記の角度が０°の場合を含む。）を意味する。
また、溝の側面７ａが［１１−００］方向に対して平行となるように溝７を形成した場合には、半導体積層基板４の表面における溝７の平面形状は、たとえば図５の模式的平面図に示すような各内角が等しい六角形となる。ここで、本発明において、各内角が等しい六角形とは、内角の最大角と最小角との差の絶対値が３２°以下である六角形のことを意味する。
続いて、図６の模式的断面図に示すように、半導体積層基板４の表面上に珪素膜１４を形成する。このとき、溝７の側面７ａは珪素膜１４によって被覆される。ここで、珪素膜１４は、たとえばスパッタ法により形成することができる。
次いで、珪素膜１４が形成された半導体積層基板４を珪素膜１４の溶融温度以上に加熱する。このとき溝７の側面７ａを構成する結晶面が再構成され、溝７の側面７ａがエネルギ的に安定な結晶面となる傾向にある。すなわち、溝７の側面７ａに形成された珪素膜１４を珪素膜１４の溶融温度以上に加熱して、溝７の側面７ａを構成する結晶面を再構成する工程を行なうことによって、溝７の側面７ａに結晶面のずれやダメージが生じている場合でも、その結晶面のずれやダメージを回復することができる。したがって、本発明においては、チャネルにおける結晶面のずれやダメージに起因する表面準位の発生を低減することができるため、チャネルにおけるキャリアの移動度を向上することができるのである。
ここで、本発明において、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上する観点からは、溝７の側面７ａに珪素膜１４が形成された半導体積層基板４を１３００℃以上１７００℃以下の温度で加熱することが好ましい。また、本発明において、炭化珪素半導体装置のチャネルにおけるキャリアの移動度を向上する観点からは、溝７の側面７ａに珪素膜１４が形成された半導体積層基板４を、好ましくは１３００℃以上１７００℃以下の温度で２０分以上加熱することが好ましい。
そして、図７の模式的断面図に示すように、半導体積層基板４の表面上に形成された上記の加熱後の珪素膜１４を除去する。ここで、珪素膜１４は、たとえばフッ硝酸などに浸漬することにより除去される。
次に、図８の模式的断面図に示すように、半導体積層基板４の表面、溝７の側面７ａおよび溝７の底面７ｂを覆うようにしてゲート絶縁膜９を形成する。
次いで、図９の模式的断面図に示すように、溝７内のゲート絶縁膜９の内側にゲート電極層１０を形成する。そして、図１０の模式的断面図に示すように、ゲート電極層１０を含む半導体積層基板４の表面上に層間絶縁膜１１を形成する。
その後、ゲート絶縁膜９および層間絶縁膜１１の一部を除去した後に、図１１の模式的断面図に示すように、層間絶縁膜１１上を含むｎ+型ソース領域５上およびｐ+型領域６上にソース電極層１２を形成する。次いで、図１２の模式的断面図に示すように、半導体積層基板４の裏面（ｎ+型炭化珪素結晶基板１の裏面）上にドレイン電極層１３を形成する。これにより、本発明の炭化珪素半導体装置の一例である溝ゲート型パワーＭＯＳＦＥＴが完成する。
このようにして得られた本発明の炭化珪素半導体装置の一例である溝ゲート型パワーＭＯＳＦＥＴにおいては、加熱後の珪素膜を除去した後の露出面の結晶面のばらつきやダメージが少なく表面準位の少ない結晶面とすることができ、そのような結晶面からなるチャネルにおけるキャリアの移動度を向上することができる。
これにより、チャネルにおける表面準位密度を低く制御できることから、低オン抵抗などの特性に優れた溝ゲート型パワーＭＯＳＦＥＴの作製が可能となる。
なお、本発明において、ゲート電極層１０、ソース電極層１２およびドレイン電極層１３の材質はそれぞれ導電性であれば特に限定はされない。また、層間絶縁膜１１の材質は絶縁性であれば特に限定はされない。
また、上記においては、ｐ+型領域６を形成しているが、本発明においては、ｐ+型領域６を形成しなくてもよい。
また、上記においては、溝７の側面７ａは半導体積層基板４の表面に対して垂直に形成されているが、本発明においては、溝７の側面７ａと半導体積層基板４の表面とが為す角度は必ずしも垂直になっていなくてもよい。
また、本発明においては、たとえば図１３の模式的断面図に示すように、溝７は底面７ｂを有しないＶ字型となっていてもよい。また、本発明においては、たとえば図１４の模式的断面図に示すように、溝７の側面７ａは曲面となっていてもよい。
また、本発明においては、たとえば図１５の模式的断面図に示すように、ゲート電極層１０の上部の少なくとも一部がｎ+型ソース領域５の上方に位置する形状にゲート電極層１０を形成してもよい。
また、本発明においては、上記のｎ型とｐ型の導電型をすべて入れ替えても良い。
なお、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本明細書においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の後に「−」を付して表現している。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、チャネルにおけるキャリアの移動度を向上することにより、低オン抵抗などの特性に優れた炭化珪素半導体装置の製造方法を提供することができる。
本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明において形成される溝の平面形状の好ましい一例の模式的な平面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の製造工程の一部を示す模式的な断面図である。 本発明の炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい一例の模式的な断面図である。 本発明により得られた炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい他の一例の模式的な断面図である。 本発明により得られた炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい他の一例の模式的な断面図である。 本発明により得られた炭化珪素半導体装置としての溝ゲート型パワーＭＯＳＦＥＴの好ましい他の一例の模式的な断面図である。 従来の溝ゲート型パワーＭＯＳＦＥＴの模式的な断面図である。
符号の説明
１ ｎ+型炭化珪素結晶基板、２ ｎ-型炭化珪素結晶層、３ ｐ型炭化珪素結晶層、４ 半導体積層基板、５ ｎ+型ソース領域、６ ｐ+型領域、７ 溝、７ａ 側面、７ｂ 底面、８ 薄膜半導体層、９ ゲート絶縁膜、１０ ゲート電極層、１１ 層間絶縁膜、１２ ソース電極層、１３ ドレイン電極層、１４ 珪素膜。

Claims (3)

  1. 第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶基板と前記第１導電型炭化珪素結晶基板上に形成された第１導電型の六方晶炭化珪素結晶からなる第１導電型炭化珪素結晶層と前記第１導電型炭化珪素結晶層上に形成された第２導電型の六方晶炭化珪素結晶からなる第２導電型炭化珪素結晶層と前記第２導電型炭化珪素結晶層の表面に形成された第１導電型半導体領域とを含む半導体積層基板に対して、前記半導体積層基板の表面から前記第１導電型半導体領域および前記第２導電型炭化珪素結晶層を貫通し、前記第１導電型炭化珪素結晶層を底面とする溝を形成する工程と、
    前記溝の少なくとも一部に珪素膜を形成する工程と、
    前記珪素膜が形成された前記半導体積層基板を前記珪素膜の溶融温度以上に加熱する工程と、
    前記加熱後の珪素膜を除去する工程と、
    前記珪素膜の除去後の露出面上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の表面上にゲート電極層を形成する工程と、
    を含む、炭化珪素半導体装置の製造方法。
  2. 前記溝は、前記溝の側面が［１１−００］方向に対して平行となるように形成されることを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記溝は、前記半導体積層基板の表面において各内角が等しい六角形となるように形成されることを特徴とする、請求項１または２に記載の炭化珪素半導体装置の製造方法。
JP2006322095A 2006-11-29 2006-11-29 炭化珪素半導体装置の製造方法 Expired - Fee Related JP4046140B1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006322095A JP4046140B1 (ja) 2006-11-29 2006-11-29 炭化珪素半導体装置の製造方法
PCT/JP2007/065818 WO2008065782A1 (fr) 2006-11-29 2007-08-13 Procédé de fabrication d'un dispositif semi-conducteur au carbure de silicium
EP07792461A EP2088626A4 (en) 2006-11-29 2007-08-13 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH SILICON CARBIDE
US12/516,684 US8043949B2 (en) 2006-11-29 2007-08-13 Method of manufacturing silicon carbide semiconductor device
CN2007800398106A CN101529598B (zh) 2006-11-29 2007-08-13 碳化硅半导体器件的制造方法
CA002669949A CA2669949A1 (en) 2006-11-29 2007-08-13 Method of manufacturing silicon carbide semiconductor device
KR1020097007568A KR101223284B1 (ko) 2006-11-29 2007-08-13 탄화규소 반도체 장치의 제조 방법
TW096131256A TW200828585A (en) 2006-11-29 2007-08-23 Process for producing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006322095A JP4046140B1 (ja) 2006-11-29 2006-11-29 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP4046140B1 true JP4046140B1 (ja) 2008-02-13
JP2008135653A JP2008135653A (ja) 2008-06-12

Family

ID=39124558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006322095A Expired - Fee Related JP4046140B1 (ja) 2006-11-29 2006-11-29 炭化珪素半導体装置の製造方法

Country Status (8)

Country Link
US (1) US8043949B2 (ja)
EP (1) EP2088626A4 (ja)
JP (1) JP4046140B1 (ja)
KR (1) KR101223284B1 (ja)
CN (1) CN101529598B (ja)
CA (1) CA2669949A1 (ja)
TW (1) TW200828585A (ja)
WO (1) WO2008065782A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056829C (zh) * 1995-10-20 2000-09-27 清华大学 催化硝化制备硝基氯苯的方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935821B2 (ja) * 2008-12-01 2016-06-15 富士電機株式会社 炭化珪素半導体素子の製造方法および炭化珪素半導体素子
JP2010219109A (ja) * 2009-03-13 2010-09-30 Sanken Electric Co Ltd トレンチゲート型半導体装置とその製造方法
US8981384B2 (en) * 2010-08-03 2015-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
WO2012125898A1 (en) * 2011-03-17 2012-09-20 Georgia Tech Research Corporation Patterned graphene structures on silicon carbide
JP2012209422A (ja) * 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ
JP5668576B2 (ja) 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP5667926B2 (ja) * 2011-05-12 2015-02-12 新電元工業株式会社 半導体素子
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9018699B2 (en) 2011-09-22 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor element and method for fabricating the same
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9171907B2 (en) 2011-09-27 2015-10-27 Georgia Tech Research Corporation Graphene transistor
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5870672B2 (ja) * 2011-12-19 2016-03-01 住友電気工業株式会社 半導体装置
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN104969357B (zh) * 2013-02-05 2019-02-01 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
JP6098447B2 (ja) * 2013-09-06 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015099845A (ja) * 2013-11-19 2015-05-28 住友電気工業株式会社 半導体装置
JP2015156429A (ja) * 2014-02-20 2015-08-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6256148B2 (ja) * 2014-03-27 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN108735795B (zh) * 2017-04-21 2021-09-03 苏州能屋电子科技有限公司 (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
KR102518586B1 (ko) * 2018-10-05 2023-04-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7230477B2 (ja) * 2018-12-12 2023-03-01 株式会社デンソー トレンチゲート型のスイッチング素子の製造方法
CN115513297B (zh) * 2022-11-09 2023-09-22 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208189B2 (ja) * 1992-10-09 2001-09-10 株式会社東芝 液晶表示装置
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
JP3471509B2 (ja) 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JP3719323B2 (ja) 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JP3610721B2 (ja) 1997-03-05 2005-01-19 株式会社デンソー 炭化珪素半導体装置
KR100238161B1 (ko) 1997-03-31 2000-01-15 손욱 광배향성 고분자, 이로부터 형성된 배향막 및 이 배향막을 구비하고 있는 액정표시소자
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
EP1342271B1 (en) * 2000-12-11 2013-11-20 Cree, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
JP4096569B2 (ja) 2002-01-31 2008-06-04 株式会社デンソー 炭化珪素半導体装置とその製造方法
CN1251315C (zh) * 2003-04-15 2006-04-12 财团法人工业技术研究院 碳化硅沟槽式金属氧化物半导体场效应晶体管
US7407837B2 (en) * 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4862254B2 (ja) * 2004-09-28 2012-01-25 日産自動車株式会社 半導体装置の製造方法
JP5228291B2 (ja) * 2006-07-06 2013-07-03 日産自動車株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056829C (zh) * 1995-10-20 2000-09-27 清华大学 催化硝化制备硝基氯苯的方法

Also Published As

Publication number Publication date
CN101529598B (zh) 2012-04-04
EP2088626A1 (en) 2009-08-12
US20100062582A1 (en) 2010-03-11
EP2088626A4 (en) 2010-12-01
WO2008065782A1 (fr) 2008-06-05
CN101529598A (zh) 2009-09-09
US8043949B2 (en) 2011-10-25
JP2008135653A (ja) 2008-06-12
CA2669949A1 (en) 2008-06-05
TW200828585A (en) 2008-07-01
KR20090094220A (ko) 2009-09-04
KR101223284B1 (ko) 2013-01-16

Similar Documents

Publication Publication Date Title
JP4046140B1 (ja) 炭化珪素半導体装置の製造方法
JP5510309B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4877286B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7106881B2 (ja) 炭化珪素基板および炭化珪素半導体装置
JP5500002B2 (ja) 炭化珪素半導体装置の製造方法
JP5671779B2 (ja) エピタキシャルウエハの製造方法および半導体装置の製造方法
JP5017855B2 (ja) 半導体装置の製造方法
JP5621340B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
US9269781B2 (en) Semiconductor device and method for manufacturing the same
WO2013042327A1 (ja) 炭化珪素半導体装置の製造方法
JP5817204B2 (ja) 炭化珪素半導体装置
WO2012105170A1 (ja) 半導体装置およびその製造方法
JP2021044518A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2016082096A (ja) 絶縁ゲート型スイッチング素子と、その製造方法
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2008282859A (ja) 半導体装置
JP2021093461A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP5059989B1 (ja) 半導体装置とその製造方法
JP5879763B2 (ja) 半導体装置の製造方法
WO2015076020A1 (ja) 半導体装置
JP2016025324A (ja) 半導体装置およびその制御方法
JP2016082099A (ja) トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法
JP2024097715A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees