JP3582130B2 - Television signal recording device, reproducing device, and recording / reproducing device - Google Patents

Television signal recording device, reproducing device, and recording / reproducing device Download PDF

Info

Publication number
JP3582130B2
JP3582130B2 JP04360595A JP4360595A JP3582130B2 JP 3582130 B2 JP3582130 B2 JP 3582130B2 JP 04360595 A JP04360595 A JP 04360595A JP 4360595 A JP4360595 A JP 4360595A JP 3582130 B2 JP3582130 B2 JP 3582130B2
Authority
JP
Japan
Prior art keywords
signal
recording
data
reproducing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04360595A
Other languages
Japanese (ja)
Other versions
JPH08223600A (en
Inventor
正樹 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04360595A priority Critical patent/JP3582130B2/en
Publication of JPH08223600A publication Critical patent/JPH08223600A/en
Application granted granted Critical
Publication of JP3582130B2 publication Critical patent/JP3582130B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、テレビジョン信号の記録或るいは再生等を行うための装置に関し、特に、高解像度成分を分離して伝送することにより高画質画像を提供できるように構成したテレビジョン信号を記録媒体に記録するための記録装置、及び該記録媒体から該テレビジョン信号を再生する再生装置、更に、該テレビジョン信号を記録媒体を使用して記録再生するための記録再生装置に関するものである。
【０００２】
【従来の技術】
現在のテレビジョン放送の標準方式であるＮＴＳＣ方式との互換性を維持しつつ、該方式のテレビジョン信号に比しより高解像度化、ワイド化された画像を提供できるテレビジョン方式として、第２世代のＥｘｔｅｎｄｅｄ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ（以下、ＥＤＴＶ−２という）が提唱されており、近々実用化が予定されている。
【０００３】
このＥＤＴＶ−２は、ＮＴＳＣ方式に準じたフォーマットを用いて０〜６ＭＨｚの帯域幅を有する映像信号の伝送を可能としたものであり、ＥＤＴＶ−２のデコーダを備えた受像機においてはアスペクト比１６：９のワイド画像を表現することができる。また、通常のＮＴＳＣ方式受像機で受信した場合には画面中央部（主画部）にアスペクト比１６：９の画像が表示されると共に、その上下部分に画像の表示されない無画部が現れる。
【０００４】
そして、ＥＤＴＶ−２では、以上のような高解像度のワイド画像を提供するために、ＮＴＳＣ方式と同じ帯域を有する輝度信号及び色度信号の外に、水平解像度補強信号、垂直解像度補強信号、及びＥＤＴＶ信号に関連する諸制御情報及び識別情報を含む識別制御信号が補助的な信号として伝送される。以下に、これらの補助的な信号のフォーマットについて、その概略を説明する。
【０００５】
１） 水平解像度補強信号
ＥＤＴＶ−２においては走査線数５２５本、出力信号帯域幅６ＭＨｚの順次走査のテレビカメラが使用され、有効走査線を構成する４８０本の映像信号は４−３変換によってレターボックス形式の３６０本の映像信号に変換された後、飛び越し走査の信号に変換される。そして、この飛び越し走査に変換された信号からＮＴＳＣ方式輝度信号の帯域を越える４．２ＭＨｚ〜６ＭＨｚの高域成分ＨＨを分離し、次にこのＨＨ信号を搬送波抑圧振幅変調により「吹抜ホール」へ周波数シフトした信号ＨＨ’を水平解像度補強信号として画面中央の３６０本の走査線（主画部）に多重して伝送する。なお、この周波数シフトのための搬送波としては、１６／７ｆｓｃをライン毎、フレーム毎に極性反転して同一位相が垂直−時間領域でフィールド毎に下降する特性の搬送波を使用する。
【０００６】
図１２の〔１〕に０〜４．２ＭＨｚの輝度信号ＹＬ、色信号Ｃ、及び水平解像度補強信号ＨＨ’の信号スペクトルを示す。なお、信号ＨＨ’は、垂直周波数（ν）−時間周波数（ｆ）空間では同図の〔２〕に示されるように色信号と共役な第１、第３象限のホールに存在する。
【０００７】
２） 垂直解像度補強信号
垂直解像度補強信号は、ＶＴ信号及びＶＨ’信号から構成される。
ここで、ＶＴ信号は、上記の４−３変換を施された映像信号に対して垂直周波数軸上でハイパスフィルタ処理を行った後、飛び越し走査形式へ変換した信号であり、この信号は、飛び越し走査形式への変換の際に失われる垂直時間高域成分を表す。このＶＴ信号は、順次走査による画像表示の際に用いられるが、飛び越し走査による画像表示の場合でも、動き成分の斜め方向成分に対し、ＶＴ信号を用いると折り返し歪除去に効果がある。
【０００８】
また、ＶＨ’信号は、順次走査の映像信号から抽出した垂直高域成分ＶＨをライン反転操作により垂直低域へ垂直周波数シフトし、更に４−３変換した後、飛び越し走査に変換することにより得られる。このＶＨ’信号は、４−３変換の際に失われる垂直輝度高域成分を表し、静止画時のみ伝送される。
【０００９】
これらのＶＴ信号，ＶＨ’信号は、それぞれ水平帯域制限後、水平方向に１／３に圧縮・並べ換えを行い、ＶＨ’信号についてはライン毎・フレーム毎に極性反転した後、ＶＴ信号と加算される。この加算出力は、Ｑ軸の色副搬送波を用いて変調された後、主画部の上下に位置するそれぞれ６０本のラインから成る無画部へ多重されて伝送される。なお、ＶＴ信号及びＶＨ’信号の垂直周波数（ν）−時間周波数（ｆ）空間におけるスペクトル（但し、水平周波数μ＝±ｆｓｃ断面）は、図１３のように表される。
【００１０】
なお、放送局側において以上のようなＶＴ／ＶＨ’信号を無画部に多重して送信する際には、ＥＤＴＶ−２デコーダを備えていない通常の受像機でＥＤＴＶ−２信号を受信したときに、この無画部の多重信号が画面上で目立たないように、以下に述べるような適応型セットアップ低下処理を施している。
即ち、送信側でＶＴ／ＶＨ’信号を０ＩＲＥのペデスタルに多重して送信する際に、このＶＴ／ＶＨ’信号の振幅レベルに応じて多重されるペデスタルレベルを低下させるようにしている。
【００１１】
図１４を参照して説明すると、この図において、Ａは多重する前のＶＴ／ＶＨ’信号の変調信号を示し、Ｂは、この変調信号が多重されるセットアップ低下信号を表す。このように変調信号の振幅レベルに応じてセットアップの低下された信号に多重することにより、多重出力のピーク値が０ＩＲＥを越える場合が少なくなり、受像機の無画部においてノイズとして観察されることが殆ど無くなる。
【００１２】
この適応型セットアップ低下を行うための具体回路をディジタル回路で構成した例を図１５に示す。この回路において、変調されたＶＴ／ＶＨ’信号（Ａ）をＢＰＦ９２０へ供給して色副搬送帯域の成分を抽出してから、絶対値化回路ＡＢＳ９２１で振幅を取り出し、更に、非線型回路９２２に通すことにより、図１６に示されるようにレベル１ＩＲＥでコアリングを行うと共に、レベル５ＩＲＥでクリップを行う。即ち、適応型セットアップ低下信号の負方向のピーク値は、−５ＩＲＥよりも下がることは無い。次にＬＰＦ９２３で低域成分を取り出し、更にこれを極性反転して図１４のＢに示されるような適応型セットアップ低下信号を得る。この信号をもとの変調信号Ａと多重することにより所望の多重出力が得られる。
【００１３】
３） 識別制御信号
識別制御信号は、図１７に示されるフォーマットを備え、第２２ライン及び第２８５ラインに挿入される。この識別制御信号によって、アスペクト比、各種補強信号の有無、補強信号の位相基準の制御情報等が図示されるＢ１〜Ｂ２７からなる２７ビットの情報で伝送される。各ビットの内容は、ビットＢ１及びＢ２ は、それぞれ「１」及び「０」とされてリファレンスタイミングを規定する。ビットＢ３はレターボックスのとき「１」とされる。ビットＢ６はフィールド番号を、ビットＢ７はＨＨ変調搬送波の位相及びＶＨの垂直−時間変調キャリアの極性をそれぞれ表す。また、ビットＢ８はＶＴ信号の有無を、ビットＢ９はＶＨ信号の有無を、ビットＢ１０はＨＨ信号の有無を、それぞれ表し、これらのビットは「１」のとき「有り」、「０」のとき「無し」を意味するものと定義されている。
【００１４】
なお、ビットＢ１〜Ｂ５及びビットＢ２４はＮＲＺ波形で構成される。また、ビットＢ６〜Ｂ２３の情報は、色副搬送波の搬送波抑圧振幅変調で表され、この場合、各ビットの「１」及び「０」と対応して色副搬送波の位相がそれぞれ０及びπとされる。更に、ビットＢ２５〜Ｂ２７は、既存の映像信号と識別制御信号とを区別するための確認用の正弦波（２．０４ＭＨｚ）とされている。
【００１５】
ＥＤＴＶ−２における１フレーム分の伝送信号の詳細を図１８に示す。この図では、１ラインがサンプル周波数４ｆｓｃによる９１０個のサンプルで構成され、網点のかけられた部分は信号の存在しない部分を表している。そして、第５３ライン〜第２３２ライン及び第３１６ライン〜第４９５ラインの各１８０ラインは、前述のＨＨ’信号が多重された主画部を構成し、これらの主画部の上部の第２３ライン〜第５２ライン及び第２８６ライン〜第３１５ラインの各３０ラインは上部無画部を、また、主画部の下部に位置する第２３３ライン〜第２６２ライン及び第４９６ライン〜第５２５ラインの各３０ラインは下部無画部を、それぞれ構成し、前述のＶＴ信号及びＶＨ’信号が多重される。
【００１６】
【発明が解決しようとする課題】
ところで、現在、ＮＴＳＣ方式のテレビジョン信号を能率良く高品質に記録再生するための記録再生装置として、画像信号を４：１：１フォーマットでサンプリングしてディジタル化した後、ＤＣＴ変換及び可変長符号化等の処理によりデータ圧縮して記録を行う画像圧縮記録方式ディジタルＶＴＲ（この方式のディジタルＶＴＲを以下においては、単に「ディジタルＶＴＲ」と記す）が提案されており、これも近々実用化される予定である。
【００１７】
そして、このディジタルＶＴＲでは、輝度信号及び色差信号がコンポーネント形式で記録されるが、この場合、１フレーム当たりの記録される有効画像エリアは、記録の際のＤＣＴ変換処理を行い易いように独自に決められており、具体的には、第２３ライン〜第２６２ライン、及び第２８５ライン〜第５２４ラインの各２４０ラインからなる合計４８０ラインが有効画像エリアに設定されている。
【００１８】
ところで、前述のディジタルＶＴＲにおいて輝度信号及び色差信号をＡＤ変換して記録する際のＡＤ変換特性は、図１９に示すように設定されている。
即ち、輝度信号のペデスタルレベル（０ＩＲＥ）は量子化値「１６」に、白ピーク（１００ＩＲＥ）は量子化値「２３５」に、色差信号の中心レベルは量子化値「１２８」に、正方向の最大ピークは量子化値「２４０」に、負方向の最大ピークは量子化値「１６」に、それぞれ変換される。
【００１９】
そして、この場合、特に、輝度信号のＡＤ変換においては、通常、ペデスタルレベル以下の信号部分のＡＤ変換は不要であるため、ペデスタルレベル以上、即ち、０ＩＲＥ以上の信号部分についてのみＡＤ変換が行われるように構成されており、ペデスタルレベル以下の信号部分についてはＡＤ変換出力が全て量子化値「１６」となるように設定されている。
【００２０】
従って、このようなディジタルＶＴＲにおいては、前述の適応型セットアップ低下信号を正確に記録再生することは不可能である。即ち、放送されてきたＥＤＴＶ−２信号を直接受像機で表示した場合と、ディジタルＶＴＲで記録したＥＤＴＶ−２信号を再生して受像機で表示した場合とでは、無画部に現れるノイズレベルが大きく異なったものとなる。
【００２１】
なお、ＥＤＴＶ−２対応型のディジタルＶＴＲとしてその再生側に特別に適応型セットアップ低下信号を発生するための回路を設けたとしても、このディジタルＶＴＲによってＥＤＴＶ−２信号の記録されたテープを、ＥＤＴＶ−２非対応のディジタルＶＴＲで再生して場合には、同じく受像機の画面上の無画部でＶＴ／ＶＨ’信号が強いノイズとなって現れることが十分考えられる。
本発明の課題は、以上の問題点を解決してＥＤＴＶ−２信号をディジタルＶＴＲに記録できるようにすることである。
【００２２】
【課題を解決するための手段】
請求項１にかかる発明は、輝度信号と、色信号と、所定ラインの適応型セットアップ低下処理を施された信号に多重された垂直解像度補強信号とを有するテレビジョン信号を記録媒体に記録する記録装置において、
上記テレビジョン信号から輝度信号、色信号、垂直解像度補強信号、及び適応型セットアップ低下信号をそれぞれ分離する分離手段と、
該分離手段によって分離された輝度信号をＡＤ変換する輝度信号ＡＤ変換手段を備え、かつ、該輝度信号ＡＤ変換手段の出力を記録のための信号形態に変換して記録媒体に記録する輝度信号処理回路と、
前記分離手段によって分離された色信号をＡＤ変換する色信号ＡＤ変換手段を備え、かつ、該色信号ＡＤ変換手段の出力を記録のための信号形態に変換して記録媒体に記録する色信号処理回路と、
前記分離手段によって分離された垂直解像度補強信号を、前記色信号処理回路を介して記録媒体に記録する垂直解像度補強信号記録手段と、
前記分離手段によって分離された適応型セットアップ低下信号を前記輝度信号処理回路を介して記録媒体に記録する適応型セットアップ低下信号記録手段とを備え、
かつ、前記輝度信号処理回路は、更に、前記輝度信号ＡＤ変換手段においてＡＤ変換される輝度信号のレベル範囲を設定する設定手段を備え、該設定手段は、該レベル範囲の下限レベルを、輝度信号のペデスタルレベルよりも低く設定するものである。
【００２３】
請求項２にかかる発明は、輝度信号と、色信号と、所定ラインの適応型セットアップ低下処理を施された信号に多重された垂直解像度補強信号とを有するテレビジョン信号が記録媒体からテレビジョン信号を再生するテレビジョン信号の再生装置において、
記録媒体を走査する再生手段と、
該再生手段の出力信号から適応型セットアップ低下信号が多重された輝度信号を再生する輝度信号再生手段と、
該再生手段の出力信号から前記色信号を再生する色信号再生手段と、
該再生手段の出力信号から垂直解像度補強信号を再生する垂直解像度補強信号再生手段と、
該垂直解像度補強信号再生手段の出力と前記色信号再生手段の出力とを多重する多重手段と、
該多重手段の出力信号を外部へ出力するための第１の出力信号端子と、
前記輝度信号再生手段の出力信号を外部へ出力するための第２の出力信号端子とを備えるものである。
【００２４】
請求項３にかかる発明は、輝度信号と、色信号と、所定ラインの適応型セットアップ低下処理を施された信号に多重された垂直解像度補強信号とを有するテレビジョン信号を、記録媒体を用いて記録再生する記録再生装置において、
上記テレビジョン信号から輝度信号、色信号、垂直解像度補強信号、及び適応型セットアップ低下信号をそれぞれ分離する分離手段と、
該分離手段によって分離された輝度信号をＡＤ変換する輝度信号ＡＤ変換手段を備え、かつ、該輝度信号ＡＤ変換手段の出力を記録のための信号形態へ変換して記録媒体に記録する輝度信号処理回路と、
前記分離手段によって分離された色信号をＡＤ変換する色信号ＡＤ変換手段を備え、かつ、該色信号ＡＤ変換手段の出力を記録のための信号形態へ変換して記録媒体に記録する色信号処理回路と、
前記分離手段によって分離された垂直解像度補強信号を、前記色信号処理回路を介して記録媒体に記録する垂直解像度補強信号記録手段と、
前記分離手段によって分離された適応型セットアップ低下信号を前記輝度信号処理回路を介して記録媒体に記録する適応型セットアップ低下信号記録手段と、
記録媒体を走査する再生手段と、
該再生手段の出力信号から適応型セットアップ低下信号が多重された輝度信号を再生する輝度信号再生手段と、
該再生手段の出力信号から前記色信号を再生する色信号再生手段と、
該再生手段の出力信号から垂直解像度補強信号を再生する垂直解像度補強信号再生手段と、
該垂直解像度補強信号再生手段の出力と前記色信号再生手段の出力とを多重する多重手段と、
該多重手段の出力信号を外部へ出力するための第１の出力信号端子と、
前記輝度信号再生手段の出力信号を外部へ出力するための第２の出力信号端子とを備え、
かつ、前記輝度信号処理回路は、更に、前記輝度信号ＡＤ変換手段においてＡＤ変換される輝度信号のレベル範囲を設定する設定手段を備え、該設定手段は、該レベル範囲の下限レベルを、輝度信号のペデスタルレベルよりも低く設定するものである。
【００２５】
【作用】
ＥＤＴＶ−２信号の無画部に伝送されてくる適応型セットアップ低下信号が忠実に記録再生される。
適応型セットアップ低下信号の多重された輝度信号と、垂直解像度補強信号の多重された色信号とがそれぞれ専用の出力端子から分離して出力される。
【００２６】
【実施例】
まず、本発明に基づいてＥＤＴＶ−２信号を記録できるように構成した記録装置について説明し、次に、かかる記録装置によって記録されたＥＤＴＶ−２信号を再生するための再生装置について説明する。
【００２７】
〔１〕記録装置
かかる記録装置の実施例の全体的構成を図２０に示す。
この実施例は、図に示されるように、チューナー７００、ＥＤＴＶ−２記録回路６００、及び前述のディジタルＶＴＲの記録部８００から構成され、チューナーから出力されるコンポジット映像信号は、ＥＤＴＶ−２記録回路においてＹ信号、及び色差信号ＣＢ，ＣＲに分離されてディジタルＶＴＲ記録部の各入力端子へ供給される。また、オーディオ信号は、チューナーから直接ディジタルＶＴＲ記録部の音声信号入力端子へ供給される。なお、チューナーからの入力信号がＮＴＳＣ方式の信号ではなくＥＤＴＶ−２信号である場合には、以上の各信号の外にスイッチング情報、識別制御信号データ、及びＨＨデコードフラグがＥＤＴＶ−２記録回路からディジタルＶＴＲ記録部の所定の入力端子へ入力される。
【００２８】
以下に、ＥＤＴＶ−２記録回路及びディジタルＶＴＲ記録部について詳細に説明する。
１．ＥＤＴＶ−２記録回路
ＥＤＴＶ−２記録回路の具体的構成の１例を図２１に示す。
この図において、チューナーからの入力信号は同期分離回路５０５へ供給され、ここで分離された同期信号をラインデコーダスイッチ回路５０６へ入力することにより第２２ライン期間及び第２８５ライン期間に対応したゲートパルスＧを生成する。このゲートパルスをＥＤＴＶ−２ＩＤデコーダ５０４へ入力して、その入力部に設けられているゲート回路（図示せず）をオンさせ、これらのラインにおけるチューナーからの信号をデコードする。
【００２９】
チューナーからの入力信号がＥＤＴＶ−２信号である場合には、上記のゲート動作によって該デコーダへＥＤＴＶ−２の識別制御信号が取り込まれ、この信号がデコードされることにより、ＥＤＴＶ−２信号であることを認知した判別信号Ｄが該デコーダからラインデコーダスイッチ回路５０６及びチャンネル分割装置５１０へ供給される。そして、該スイッチ回路は、この判別信号Ｄに基づいてＥＤＴＶ−２信号受信時のみ切換信号をスイッチ５９７へ出力すると共に、第２８５ラインの期間を表すスイッチング情報を生成して端子５１８からディジタルＶＴＲ記録部へ入力する（このスイッチング情報の役割については後述する）。また、チャンネル分割装置は、判別信号Ｄに基づいてＥＤＴＶ−２信号受信時のみオン状態とされ、チャンネル分割動作を実行する。
【００３０】
上記の切換信号は、スイッチ５９７の可動端子を無画部期間のみＶＴ／ＶＨ’復調装置５０２の入力端子側へ接続し、それ以外の期間は３次元Ｙ／Ｃ分離回路５０３の入力端子側へ接続するようにスイッチ５９７を制御する。一方、ＥＤＴＶ−２ＩＤデコーダ５０４においてデコードされた識別制御信号内のＨＨ信号の有無を表すビットＢ１６のデータ（ＨＨデコードフラグ）は、端子５１７からディジタルＶＴＲ記録部へ出力されると共に、ＨＨ’デコーダ５０７内の制御回路（図示せず）へも入力され、該制御回路は、このフラグが「１」（ＨＨ信号有り）のときのみデコーダ５０７のデコード動作を実行させる。
【００３１】
これにより、３次元Ｙ／Ｃ分離回路５０３において分離されたＥＤＴＶ−２信号内のＨＨ’信号は、デコーダ５０７で同期検波されてＨＨ信号へ復調された後、加算回路５０９でＹ信号と合成され、帯域が６ＭＨｚまで拡張された広帯域のＹ信号が端子５１３からディジタルＶＴＲ記録部へ出力されて記録される。なお、本実施例では、識別制御信号をデコーダ５０４においてデコードした識別制御信号データが、端子５１６からディジタルＶＴＲへ入力されて記録される。
【００３２】
但し、この場合、ディジタルＶＴＲに記録される輝度信号は、前述のようにＨＨ’信号を変換したＨＨ信号の付加された広帯域の輝度信号となっているので、出力端子５１６からディジタルＶＴＲ記録部へ出力される識別制御信号データ内のＨＨデコードフラグの値は、常に「０」に書き換えられている（この理由は、本実施例のディジタルＶＴＲに記録されたＥＤＴＶ−２信号を再生してＥＤＴＶ−２デコーダ内蔵のテレビ受像機に入力した場合、既に色度信号帯域にはＨＨ’信号が存在しないので、この受像機内においてＨＨ’信号をＨＨ信号へ変換する操作が不要であることによる）。
【００３３】
また、ＶＴ／ＶＨ’復調装置５０２の具体回路の１例を図２２に示す。
この図において、入力された無画部の信号は、ＢＰＦ５６１とＬＰＦ５６３とによって、Ｑ軸の色副搬送波によって変調されたＶＴ／ＶＨ’信号とこれより低域の適応型セットアップ低下を表す信号とに分離される。前者の信号は、復調器５６２においてベースバンドのＶＴ／ＶＨ’信号（但しこれらの信号は１／３に時間軸圧縮されている）に戻された後、チャンネル分割装置５１０において２つのチャンネルに分割され、更に、加算回路５１１及び５１２を経て出力端子５１４及び５１５からディジタルＶＴＲ記録部の色差信号入力端子へ供給される。
【００３４】
即ち、本実施例では復調したＶＴ／ＶＨ’信号をディジタルＶＴＲの色信号チャンネルに記録する。なお、装置５１０によってチャンネル分割を行う理由は、上記のベースバンドのＶＴ／ＶＨ’信号が４ＭＨｚ程度の帯域を持っているのに対して、４：１：１のサンプリングフォーマットのディジタルＶＴＲにおける色信号記録チャンネルは、記録可能帯域が２ＭＨｚ程度であるため、ＶＴ／ＶＨ’信号をチャンネル分割することによってその帯域を半減させるためである。
【００３５】
装置５１０の具体回路は、例えば、図２３のように構成することができる。この図では、ＡＤ変換されたＶＴ／ＶＨ’信号を、サンプル分配回路５５１によって奇数番目のサンプルと偶数番目のサンプルとに選り分けてサンプルレートを半減させ、これにより、ＤＡ変換回路５５２及び５５３の各出力の帯域をもとの入力信号の帯域の１／２にしている。なお、この図では省略されているが、前述のように、ＥＤＴＶ−２ＩＤデコーダ５０４から判別信号Ｄがこれらの回路５５０〜５５３へ供給されていて、ＥＤＴＶ−２信号受信時のみ装置５１０が動作するように構成されており、ＮＴＳＣ信号受信時に装置５１０からノイズ等が色信号チャンネルへ混入するのを防止している。
【００３６】
なお、図２のＬＰＦ５６３から取り出された適応型セットアップ低下信号は、図２１の加算回路５０９から出力端子５１３を経てディジタルＶＴＲ記録部へ供給され、その輝度信号チャンネルに記録される。
【００３７】
なお、ＶＴ／ＶＨ’信号をディジタルＶＴＲに記録する際の記録チャンネルとしては、この信号をディジタルＶＴＲの輝度信号チャンネルに記録する方法も考えられるが、このような方法を採用した場合には、次のような問題が生じる。
即ち、ＶＴ／ＶＨ’信号は±１５ＩＲＥ程度の振幅を持っているので、例えば、ペデスタルレベルに対して１５ＩＲＥ程度のセットアップを行った信号にＶＴ／ＶＨ’信号を多重してから記録する必要があるが、このようにセットアップして記録されたテープを、ＥＤＴＶ−２非対応の通常のディジタルＶＴＲで再生したときには、上記の多重された信号はセットアップされたまま無画部に現れるのでこれが強いノイズとなって観察される。
【００３８】
これに対し、本実施例では、ＶＴ／ＶＨ’信号を色信号チャンネルに記録するようにしているので、適応型セットアップ低下信号を輝度信号チャンネルを用いて記録することができ、本実施例のディジタルＶＴＲから再生されたＥＤＴＶ−２信号を、ＥＤＴＶ−２デコーダを備えていないテレビ受像機に入力しても、画面上で無画部のＶＴ／ＶＨ’信号が目立つことがない。勿論、本実施例において記録されたテープを、ＥＤＴＶ−２非対応の通常のディジタルＶＴＲで再生した場合、前述のＶＴ／ＶＨ’信号を輝度信号チャンネルに記録する方法を採用したテープを再生したときのような問題は起きない。
【００３９】
次に、チューナーからの入力信号がＮＴＳＣ信号である場合の動作について説明する。
この場合には、ＥＤＴＶ−２ＩＤデコーダにおいて判別信号Ｄが生成されず、識別制御信号データの出力も禁止される。また、ＨＨデコードフラグの値は強制的に「０」にセットされる。これらの動作によって、ＨＨ’デコーダ及びチャンネル分割装置の動作が停止されると共に、ラインデコーダスイッチ回路５０６におけるスイッチング情報及び切換信号の生成が停止される。
【００４０】
そして、スイッチ５９７への該切換信号の供給が停止することにより、該スイッチの可動端子は３次元Ｙ／Ｃ分離回路の入力端子側に固定される。これらの動作によって、結局、３次元ＹＣ分離回路で分離されたＹ信号と、色復調装置５０８で復調された色差信号のみが記録されるべきビデオデータとしてディジタルＶＴＲ記録部へ出力され、また、値「０」のＨＨデコードフラグが端子５１７からディジタルＶＴＲ記録部へ出力される。
【００４１】
２．ディジタルＶＴＲ記録部
次に、ディジタルＶＴＲ記録部８００について、以下の項目に従って順次説明する。
２─１． ディジタルＶＴＲの記録フォーマット
（１） ＩＴＩエリア
（２） ＡＵＤＩＯエリア
（３） ＶＩＤＥＯエリア
（４） ＳＵＢＣＯＤＥエリア
（５） ＩＤ部の構造
（６） ＭＩＣ
（７） パックの構造及び種類
（８） 付随情報記録エリアの構造
（９） アプリケーションＩＤシステム
２─２． ディジタルＶＴＲ記録部の回路構成
【００４２】
本実施例のディジタルＶＴＲ記録部におけるテープ上の記録フォーマットを図２４に示す。
この図において、トラックの両端にはマージンが設けられる。そして、その内側には記録始端側から、アフレコを確実に行うためのＩＴＩエリア、音声信号を記録するＡＵＤＩＯエリア、画像信号を記録するＶＩＤＥＯエリア、副次的データを記録するためのＳＵＢＣＯＤＥエリアが設けられる。なお各エリアの間には、エリア確保のためのインターブロックギャップ（ＩＢＧ）が設けられる。
【００４３】
次に上記の各エリアに記録される信号の詳細を説明する。
（１） ＩＴＩエリア
ＩＴＩエリアは図２４の拡大部分に示されているように、１４００ビットのプリアンブル、１８３０ビットのＳＳＡ（Ｓｔａｒｔ−Ｓｙｎｃ Ｂｌｏｃｋ Ａｒｅａ）、９０ビットのＴＩＡ（Ｔｒａｃｋ Ｉｎｆｏｒｍａｔｉｏｎ Ａｒｅａ）及び２８０ビットのポストアンブルから構成されている。
【００４４】
ここで、プリアンブルは再生時のＰＬＬのランイン等の機能を持ち、ポストアンブルはマージンを稼ぐための役割を持つ。そして、ＳＳＡ及びＴＩＡは、３０ビットのブロックデータを単位として構成されており、各ブロックデータの先頭１０ビットには所定のＳＹＮＣパターン（ＩＴＩ−ＳＹＮＣ）が記録される。
【００４５】
このＳＹＮＣパターンに続く２０ビットの部分には、ＳＳＡにおいては主にＳＹＮＣブロック番号（０〜６０）が記録され、また、ＴＩＡにおいては主に３ビットのＡＰＴ情報（ＡＰＴ２〜ＡＰＯ）、記録モードを識別するＳＰ／ＬＰフラグ、及びサーボシステムの基準フレームを示すＰＦフラグが記録される。なお、ＡＰＴはトラック上のデータ構造を規定するＩＤデータであり、本実施例のディジタルＶＴＲでは値「０００」をとる。
【００４６】
以上の説明から分かるように、ＩＴＩエリアにはコード長の短いシンクブロックが磁気テープ上の固定された位置に多数記録されているので、再生データから例えばＳＳＡの６１番目のＳＹＮＣパターンが検出された位置をトラック上のアフレコ位置を規定する基準として使用することにより、アフレコ時に書換えられる位置を高精度に規定し、良好なアフレコを行うことができる。なお、本実施例のディジタルＶＴＲは、後述するように外の種々のディジタル信号記録再生装置へ容易に商品展開できるように設計されているが、どのようなディジタル信号記録再生装置においても特定のエリアのデータの書換えは必要となるので、このトラック入口側のＩＴＩエリアは必ず設けられている。
【００４７】
（２） ＡＵＤＩＯエリア
オーディオエリアは、図２４の拡大部分に示されるように、その前後にプリアンブルとポストアンブルを有しており、プリアンブルはＰＬＬ引き込み用のランアップ、及びオーディオＳＹＮＣブロックの前検出のためのプリＳＹＮＣから構成されている。また、ポストアンブルは、オーディオエリアの終了を確認するためのポストＳＹＮＣと、ビデオデータアフレコ時にオーディオエリアを保護するためのガードエリアとから構成されている。
【００４８】
ここで、プリＳＹＮＣ及びポストＳＹＮＣの各ＳＹＮＣブロックは、図２５の（１）及び（２）に示すように構成され、プリＳＹＮＣはＳＹＮＣブロック２個から、ポストＳＹＮＣはＳＹＮＣブロック１個から構成されている。そして、プリＳＹＮＣの６バイト目には、ＳＰ／ＬＰの識別バイトが記録される。これはＦＦｈでＳＰ、００ｈでＬＰを表し、前述のＩＴＩエリアに記録されたＳＰ／ＬＰフラグが読み取り不可の時にはこのプリＳＹＮＣのＳＰ／ＬＰの識別バイトの値が採用される。
【００４９】
以上のようなアンブルエリアに挟まれたエリアに記録されるオーディオデータは次のようにして生成される。
まず、記録すべき１トラック分の音声信号は、ＡＤ変換及びシャフリングを施された後フレーミングが行われ、更にパリティを付加される。このフレーミングを行ってパリティを付加したフォーマットを図２６の（１）に示す。この図において、７２バイトのオーディオデータの先頭に５バイトの音声付随データ（これをＡＡＵＸデータと言う）を付加して１ブロック７７バイトのデータを形成し、これを垂直に９ブロック積み重ねてフレーミングを行い、これに８ビットの水平パリティＣ１とブロック５個分に相当すると垂直パリティＣ２とが付加される。
【００５０】
これらのパリティが付加されたデータは各ブロック単位で読み出されて、各ブロックの先頭側に３バイトのＩＤを付加され、更に、記録変調回路において２バイトのＳＹＮＣ信号を挿入されて、図２６の（２）に示されるようなデータ長９０バイトの１ＳＹＮＣブロックの信号へ成形される。そして、この信号がテープに記録される。
【００５１】
（３） ＶＩＤＥＯエリア
ビデオエリアは図２４の拡大部分に示されるようにオーディオエリアと同様のプリアンブル及びポストアンブルを持つ。但し、ガードエリアがより長く形成されている点でオーディオエリアのものと異なっている。これらのアンブルエリアに挟まれたビデオデータは次のようにして生成される。
【００５２】
まず、Ｙ信号を１３．５ＭＨｚのサンプル周波数で、また、色差信号をその１／４の周波数で、それぞれＡＤ変換し、このＡＤ変換出力から１フィールド分の有効走査エリアのデータを抽出する。この１フィールド分の抽出データは、Ｙ信号のＡＤ変換出力（ＤＹ）については、水平方向７２０サンプル、垂直方向２４０ラインで構成され、また、Ｒ−Ｙ信号のＡＤ変換出力（ＤＲ）及びＢ−Ｙ信号のＡＤ変換出力（ＤＢ）については、それぞれ水平方向１８０サンプル、垂直方向２４０ラインで構成される。そしてこれらの抽出データは、水平方向８サンプル、垂直方向４ラインのブロックに分割される。このブロッキング処理を１フレーム分のＤＹについて示すと図２７のようになる。
【００５３】
次に、このようにブロッキングされたフィールド１及びフィールド２の各対応する位置のブロックの４ラインのデータを互いに間挿させて図２８の（１）に示されるように水平方向８サンプル、垂直方向８ラインのブロックを形成する（例えば、図２７におけるブロック１−１’と１−１”とを間挿させて図２８の（１）における１−１のブロックを生成する）。同様の操作を色差信号ＤＲ及びＤＢについても行い、図２８の（２）に示されるように１フレーム分のデータに対するブロッキング処理を実行する。ただし、色差信号の場合、これらのフィールドにおける右端部分のブロックは水平方向４サンプルしかないので、上下に隣接する２個のブロックをまとめて１個のブロックとする。以上のブロッキング処理によって１フレームにつきＤＹ、ＤＲ、ＤＢで合計８１００個の８サンプル×８ラインのブロックが形成される。なお、この水平方向８サンプル、垂直方向８ラインで構成されるブロックをＤＣＴブロックと言う。
【００５４】
次に、これらのブロッキングされたデータを所定のシャフリングパターンに従ってシャフリングした後、ＤＣＴブロック単位でＤＣＴ変換し、続いて量子化及び可変長符号化を行う。ここで、量子化ステップは３０ＤＣＴブロック毎に設定され、この量子化ステップの値は、３０個のＤＣＴブロックを量子化して可変長符号化した出力データの総量が所定値以下となるように設定される。即ち、ビデオデータを、ＤＣＴブロック３０個ごとに固定長化する。このＤＣＴブロック３０個分のデータをバッファリングユニットと言う。
【００５５】
以上のようにして固定長化したデータについて、その１トラック分のデータ毎にビデオ付随データ（これをＶＡＵＸデータと言う）と共にフレーミングを施し、その後、誤り訂正符号を付加する。
このフレーミングを施して誤り訂正符号を付加した状態のフォーマットを図２９に示す。
【００５６】
この図において、ＢＵＦ０〜ＢＵＦ２６はそれぞれが１個のバッファリングユニットを表す。そして、１個のバッファリングユニットは、図３０の（１）に示すように垂直方向に５つのブロックに分割された構造を有し、各ブロックは７７バイトのデータ量を持つ。また、各ブロックの先頭側の１バイトには量子化に関するパラメータを格納するエリアＱが設けられる。
【００５７】
この量子化データに続く７６バイトのエリアにビデオデータが格納される。そして、図２９に示されているように、これらの垂直方向に２７個配置されたバッファリングユニットの上部には上記のバッファリングユニット内のブロック２個分に相当するＶＡＵＸデータα及びβが配置されると共に、その下部にはブロック１個分に相当するＶＡＵＸデータγが配置され、これらのフレーミングされたデータに対して８バイトの水平パリティＣ１及びブロック１１個分に相当する垂直パリティＣ２が付加される。
【００５８】
このようにパリティが付加された信号は各ブロック単位で読み出されて各ブロックの先頭側に３バイトのＩＤ信号を付加され、更に、記録変調回路において２バイトのＳＹＮＣ信号が挿入される。これにより、ビデオデータのブロックについては図３０の（２）に示されるようなデータ量９０バイトの１ＳＹＮＣブロックの信号が形成され、また、ＶＡＵＸデータのブロックについては同図の（３）に示されるような１ＳＹＮＣブロックの信号が形成される。この１ＳＹＮＣブロック毎の信号が順次テープに記録される。
【００５９】
以上に説明したフレーミングフォーマットでは、１トラック分のビデオデータを表わす２７個のバッファリングユニットはＤＣＴブロック８１０個分のデータを有するので、１フレーム分のデータ（ＤＣＴブロック８１００個分）は１０個のトラックに分けて記録されることになる。
【００６０】
（４） ＳＵＢＣＯＤＥエリア
ＳＵＢＣＯＤＥエリアは主に高速サーチ用の情報を記録するために設けられたエリアであり、その拡大図を図３１に示す。この図に示されるように、ＳＵＢＣＯＤＥエリアは１２バイトのデータ長を持つ１２個のＳＹＮＣブロックを含み、その前後にプリアンブル及びポストアンブルが設けられる。但し、オーディオエリア及びビデオエリアのようにプリＳＹＮＣ及びポストＳＹＮＣは設けられない。そして、１２個の各ＳＹＮＣブロックには、５バイトの付随データ（ＡＵＸデータ）を記録するデータ部が設けられている。また、この５バイトの付随データを保護するパリティとしては２バイトの水平パリティＣ１のみが用いられ、垂直パリティは使用されない。
【００６１】
なお、以上に説明したＡＵＤＩＯエリア、ＶＩＤＥＯエリア、ＳＵＢＣＯＤＥエリアを構成している各ＳＹＮＣブロックは、記録変調の際に２４／２５変換（記録信号の２４ビット毎のデータを２５ビットへ変換することにより、記録符号にトラッキング制御用パイロット周波数成分を付与するようにした記録変調方式）を施されるため、各エリアの記録データ量は図５に示されているようなビット数になる。
【００６２】
（５） ＩＤ部の構造
以上の図２５，図２６，図３０，及び図３１に示されている各ＳＹＮＣブロックの構成から明らかなように、ＡＵＤＩＯエリア、ＶＩＤＥＯエリア、及びＳＵＢＯＣＯＤＥエリアに記録されるＳＹＮＣブロックは、２バイトのＳＹＮＣ信号の後にＩＤ０、ＩＤ１及びＩＤＰ（ＩＤ０，ＩＤ１を保護するパリティ）からなる３バイトのＩＤ部が設けられる点で共通の構造となっている。そして、このＩＤ部の内のＩＤ０、ＩＤ１は、オーディオエリア及びビデオエリアにおいては図３２に示すようにデータの構造が定められる。
【００６３】
即ち、ＩＤ１にはオーディオエリアのプリＳＹＮＣからビデオエリアのポストＳＹＮＣまでのトラック内ＳＹＮＣ番号が２進数で格納される。そして、ＩＤ０の下位４ビットには１フレーム内のトラック番号が格納される。
また、ＩＤ０の上位４ビットには、ＡＡＵＸ＋オーディオデータ、及びビデオデータの各ＳＹＮＣブロックにおいてはこの図の（１）に示されるように４ビットのシーケンス番号が格納される。
【００６４】
一方、オーディオエリアのプリＳＹＮＣブロック、ポストＳＹＮＣブロック及びパリティＣ２のＳＹＮＣブロックにおいてはオーディオエリアのデータ構造を規定する３ビットのＩＤデータＡＰ１が格納され、また、ビデオエリアのプリＳＹＮＣブロック、ポストＳＹＮＣブロック及びパリティＣ２のＳＹＮＣブロックにおいてはビデオエリアのデータ構造を規定する３ビットのＩＤデータＡＰ２が格納される（この図の（２）参照）。なお、これらのＡＰ１及びＡＰ２の値は、本実施例のディジタルＶＴＲでは「０００」をとる。
【００６５】
また、上記のシーケンス番号は、「００００」から「１０１１」までの１２通りの番号を各フレーム毎に記録するものであり、このシーケンス番号を見ることにより、変速再生時に得られたデータが同一フレーム内のものかどうかを判断できる。
一方、ＳＵＢＣＯＤＥエリアにおけるＳＹＮＣブロックのＩＤ部の構造は図３３のように規定されている。
【００６６】
この図はＳＵＢＣＯＤＥエリアの１トラック分のＳＹＮＣブロック番号０から１１までの各ＩＤ部の構造を示したものであり、ＩＤ０の最上位ビットにはＦＲフラグが設けられる。このフラグはフレームの前半５トラックであるか否かを示し、前半５トラックにおいては「０」、後半５トラックにおいては「１」の値をとる。その次の３ビットには、ＳＹＮＣブロック番号が「０」及び「６」であるＳＹＮＣブロックにおいてはＳＵＢＣＯＤＥエリアのデータ構造を規定するＩＤデータＡＰ３が記録されると共に、ＳＹＮＣブロック番号「１１」のＳＹＮＣブロックにおいてはトラック上のデータ構造を規定するＩＤデータＡＰＴが記録され、その外のＳＹＮＣブロックにおいてはＴＡＧコードが記録される。なお、上記ＡＰ３の値は、本実施例のディジタルＶＴＲでは「０００」をとる。
【００６７】
また、上記ＴＡＧコードは、この図に拡大して示されているようにサーチ用の３種類のＩＤ信号、即ち、従来から行われているＩＮＤＥＸサーチのためのＩＮＤＥＸ ＩＤ、コマーシャル等の不要場面をカットするためのＳＫＩＰ ＩＤ、及び静止画サーチのためのＰＰ ＩＤ（Ｐｈｏｔｏ／Ｐｉｃｔｕｒｅ ＩＤ）から構成される。また、ＩＤ０の下位４ビットとＩＤ１の上位４ビットとを使用してトラックの絶対番号（テープの先頭からの通しのトラック番号）が記録される。但し、この図に示されるようにＳＹＮＣブロック３個分の合計２４ビットを用いて１個の絶対トラック番号が記録される。ＩＤ１の下位４ビットにはＳＵＢＣＯＤＥエリアのＳＹＮＣブロック番号が記録される。
【００６８】
（６） ＭＩＣ
本実施例のディジタルＶＴＲでは、以上に説明したようにテープ上に規定されている各エリアに付随データを記録するようにしているが、この外にテープの収納されるカセットにメモリＩＣの設けられた回路基板を搭載し、このメモリＩＣにも付随データを記録するようにしている。そして、このカセットがディジタルＶＴＲに装着されるとこのメモリＩＣに書き込まれた付随データが読み出されてディジタルＶＴＲの運転・操作の補助が行われるようにしている。このメモリＩＣを本願ではＭＩＣ（Ｍｅｍｏｒｙ Ｉｎ Ｃａｓｓｅｔｔｅ）と呼び、そのデータ構造については後で詳述する。
【００６９】
（７） パックの構造及び種類
以上に説明したように、本実施例のディジタルＶＴＲでは、付随データを記録するエリアとして、テープ上のオーディオエリアのＡＡＵＸエリア、ビデオエリアのＶＡＵＸエリア、及びＳＵＢＣＯＤＥエリアのＡＵＸデータ記録エリアが使用され、また、この外にテープカセットに搭載されたＭＩＣの記録エリアが使用される。そして、これらの各エリアは、いずれも５バイトの固定長をもつパックを単位として構成される。
【００７０】
つぎに、これらのパックの構造及び種類について説明する。
パックは図３４に示される５バイトの基本構造を持つ。この５バイトについて、最初のバイト（ＰＣ０）がデータの内容を示すアイテムデータ（パックヘッダーとも言う）とされる。そして、このアイテムデータに対応して後続する４バイト（ＰＣ１〜４）の書式が定められ、この書式に従って任意のデータが設けられる。
【００７１】
このアイテムデータは上下４ビットずつに分割され、上位４ビットは大アイテム、下位４ビットは小アイテムと称される。そして上位４ビットの大アイテムは例えば後続データの用途を示すデータとされ、この大アイテムによってパックは図３５の〔１〕の表に示されるように、コントロール「００００」、タイトル「０００１」、チャプター「００１０」、パート「００１１」、プログラム「０１００」、音声補助データ（ＡＡＵＸ）「０１０１」、画像補助データ（ＶＡＵＸ）「０１１０」、カメラ「０１１１」、ライン「１０００」、ソフトモード「１１１１」の１０種類のグループに展開されている。
【００７２】
このように大アイテムによって展開されたパックの各グループは、それぞれが更に小アイテム（これによって例えば後続データの具体的な内容が表される）によって１６個のパックに展開され、結局、これらのアイテムを用いて最大２５６種類のパックを定義することができる。
なお、図３５の〔１〕の表における大アイテム「１００１」〜「１１１０」は追加用に残された未定義の部分を表している。従って、未だ定義されていないアイテムデータのコードを使用して新たなアイテムデータ（ヘッダー）を定義することにより、将来任意に新しいデータの記録を行うことができる。またヘッダーを読むことによりパックに格納されているデータの内容を把握できるので、パックを記録するテープ上の位置も任意に設定できる。
【００７３】
次に、パックの具体例を図３５の〔２〕及び〔３〕、並びに図３６〜図３８を用いて説明する。
図３５の〔２〕及び〔３〕、並びに図３６の〔１〕〜〔５〕に示される各パックは、そのアイテムデータの値から分かるように図３５の〔１〕の表におけるＶＡＵＸのグループに所属するものであり、画像に関する付随データの記録に使用される。
【００７４】
これらのパックの記録内容について説明すると、図３５の〔２〕に示されるＶＡＵＸ ＳＯＵＲＣＥパックには、記録信号源のチャンネル番号、記録信号が白黒信号であるか否かを示すフラグ（Ｂ／Ｗ）、カラーフレーミングを表すコード（ＣＦＬ）、ＣＦＬが有効であるか否かを示すフラグ（ＥＮ）、記録信号源がカメラ／ライン／ケーブル／チューナー／ソフトテープ等のいずれであるかを示すコード（ＳＯＵＲＣＥ ＣＯＤＥ）、テレビジョン信号の方式に関するデータ（５０／６０、及びＳＴＹＰＥ）、ＵＶ放送／衛星放送等の識別に関するデータ（ＴＵＮＥＲ ＣＡＴＥＧＯＲＹ）が記録される。
【００７５】
同図の〔３〕に示されるＶＡＵＸ ＳＯＵＲＣＥ ＣＯＮＴＲＯＬパックには、ＳＣＭＳデータ（上位ビットが著作権の有無を表し、下位ビットがオリジナルテープか否かを表す）、ＩＳＲデータ（直前に行われた記録信号がアナログ信号源からのものか否か等を表す）、ＣＭＰデータ（ｃｏｍｐｒｅｓｓｉｏｎの回数を表す）、ＳＳデータ（記録信号がスクランブルされているものであるか否か等の情報を表す）、記録開始フレームか否かを示すフラグ（ＲＥＣ ＳＴ）、記録される信号が高域のＨＨ信号成分を有するものであるか否かを示すＨＨフラグ（「０」のときＨＨ信号成分有り、「１」のときＨＨ信号成分無しを表す）、オリジナル記録／アフレコ記録／インサート記録等の記録モードデータ（ＲＥＣ ＭＯＤＥ）が記録されると共に、更に、アスペクト比等に関するデータ（ＢＣＳＹＳ及びＤＩＳＰ）、奇偶フィールドのうちの一方のフィールドの信号のみを２回反復して出力するか否かに関するフラグ（ＦＦ）、フィールド１の期間にフィールド１の信号を出力するかフィールド２の信号を出力するかに関するフラグ（ＦＳ）、フレームの画像データが前のフレームの画像データと異なっているか否かに関するフラグ（ＦＣ）、インターレースであるか否かに関するフラグ（ＩＬ）、記録画像が静止画であるか否かに関するフラグ（ＳＴ）、記録画像がスチルカメラモードで記録されたものであるか否かを示すフラグ（ＳＣ）、及び記録内容のジャンルが記録される。
【００７６】
また、図３６の〔１〕に示されるＶＡＵＸ ＲＥＣ ＤＡＴＥパックには記録日に関するデータが記録され、同図の〔２〕に示されるＶＡＵＸ ＲＥＣ ＴＩＭＥパックには記録時間に関するデータが記録され、同図の〔３〕に示されるＢＩＮＡＲＹ ＧＲＯＵＰのパックにはタイムコードのバイナリー群のデータが記録される。同図の〔４〕に示されるＣＬＯＳＥＤ ＣＡＰＴＩＯＮパックにはテレビジョン信号の垂直帰線期間に伝送されるクローズドキャプション情報が記録される。
【００７７】
同図の〔５〕のＶＡＵＸ ＴＲパックには、主に垂直ブランキング期間に伝送されてくるシステムデータが格納される。この記録されるシステムデータの種類は、ＰＣ１の下位４ビットのＤＡＴＡ ＴＹＰＥの値に応じて、以下のように定義されている。
００００＝Ｖｉｄｅｏ ＩＤ ｄａｔａ
０００１＝ＷＳＳ ｄａｔａ
００１０＝ＥＤＴＶ−２ ＩＤ ｉｎ ２２ ｌｉｎｅ
００１１＝ＥＤＴＶ−２ ＩＤ ｉｎ ２８５ ｌｉｎｅ
１１１１＝Ｎｏ ｉｎｆｏｒｍａｔｉｏｎ
その他＝Ｒｅｓｅｒｖｅｄ
即ち、このディジタルＶＴＲでは、ＥＤＴＶ−２記録回路６００から入力された識別制御信号データは、このＶＡＵＸ ＴＲパックに格納されて記録される。
【００７８】
また、図３７の（１）のＣＡＳＳＥＴＴＥ ＩＤパック、及び同図の（２）のＴＡＰＥ ＬＥＮＧＴＨパックは、図３５におけるＣＯＮＴＲＯＬのグループに属するパックであり、ＣＡＳＳＥＴＥ ＩＤパックには、ＭＩＣに記録されているデータがカセットのテープ上に記録されているデータと対応しているかどうかを示すフラグＭＥ、メモリ（ＭＩＣ）の種類、メモリのサイズに関する情報、及びテープ厚みの情報（ＰＣ４）が記録される。
【００７９】
そして、ＴＡＰＥ ＬＥＮＧＴＨパックには、ビデオテープにおけるリーダーテープを除いた磁気テープ本体の全長がトラック本数に換算された２３ビットのデータとして記録される。この場合のトラック本数は、ＳＰモード時のトラックピッチ（１０ミクロン）で計算する。
図３７の（３）に示されるＴＩＴＬＥ ＥＮＤパックには、テープ上の最終録画位置の絶対トラック番号が記録される。この最終録画位置は、テープ上における記録が行われた領域のうち最もテープエンドに近い位置を意味し、この位置以降は未記録エリアとなる。
【００８０】
なお、テープ上の途中に無記録部分（ブランク）があるときはテープ上の各トラックに記録される絶対トラック番号に不連続部分を生ずることになるが、上記のパック内におけるフラグＢＦは、このパックに記録された絶対トラック番号より前の位置にこのような不連続な部分があるかどうかを示すフラグである。また、フラグＳＬは、この最終記録位置における記録モードがＳＰモード及びＬＰモードのうちいずれであるかを示すフラグであり、フラグＲＥは、テープ上に消去してはならない録画内容が存在するかどうかを示すフラグである。
【００８１】
また、図３８の（１）〜（３）に示されるパックは、そのアイテムから分かるように図３５の〔１〕の表におけるプログラムのグループに属するものであり、上記の（１）のＰＲＯＧＲＡＭ ＳＴＡＲＴパック及び（２）のＰＲＯＧＲＡＭＥＮＤパックには、テープ上に記録された各プログラムの開始位置及び終了位置が記録される。即ち、これらのパックの２番目〜４番目のバイト（ＰＣ１〜ＰＣ３）には、それぞれ、プログラム開始点及びプログラム終了点が２３ビットの絶対トラック番号によって格納される。
【００８２】
なお、ＰＲＯＧＲＡＭ ＳＴＡＲＴパックのＰＣ４におけるフラグＴＥＸＴは、このプログラムについてのテキスト情報がＭＩＣ上に記録されているかどうかを表すフラグである（０：テキスト情報あり，１：テキスト情報なし）。但し、このパックがテープ上に記録される場合は、このＴＥＸＴフラグは常に値「１」をとる。また、ＴＴフラグは、ＭＩＣに記録されているテープ記録開始位置データが実際にテープ上に記録されているテープ記録開始位置データと対応しているかどうかを示すフラグである。ＧＥＮＲＥ ＣＡＴＥＧＯＲＹは、記録内容のジャンル（例えば、「野球」、「映画」、「旅行」、「ドラマ」等）を表すコードである。
【００８３】
また、ＰＲＯＧＲＡＭ ＥＮＤパック内に格納されているＲＰフラグは、記録内容の消去の可否に関するフラグであり、ＰＤフラグは、タイマー録画等によってこのプログラムを録画した後に１度でも再生したかどうかを示すフラグであり、ＴＮＴコードは、このプログラムに関してＭＩＣ内に記録されているテキストイベント（イベントについては後述する）の個数を表すコードである。
【００８４】
また、同図の（３）のＰＲＯＧＲＡＭ ＲＥＣ ＤＡＴＥ ＴＩＭＥパックには、テープ上に記録された当該プログラムの記録年月日、時分、曜日等が記録される。なお、このパック内のＲＭは、記録モードがビデオ、オーディオ等のいずれであるかを示すコードである。
【００８５】
なお、パックの特殊例として、アイテムコードがオール１のパックは、無情報のパック（Ｎｏ Ｉｎｆｏｒｍａｔｉｏｎ パック）として定義されている。
以上の説明から分かるように、本実施例のディジタルＶＴＲでは、付随データの構造が上述のような各エリアに共通なパック構造となっているので、これらのデータを記録再生する場合のソフトウェアを共通にでき、処理が簡単になる。また記録再生時のタイミングが一定になるために、時間調整のために余分にＲＡＭ等のメモリを設ける必要がなく、さらに新たな機種の開発などの場合にも、そのソフトウェアの開発を容易に行うことができる。
【００８６】
またパック構造にすることによって、例えば再生時にエラーが発生した場合にも、次のパックを容易に取り出すことができる。このためエラーの伝播等によって大量のデータが破壊されてしまうようなことがない。
なお、前述のＭＩＣにテキストデータを記憶する場合には、記憶容量の小さいＭＩＣの記憶エリアの使用領域を節約するために、パックの構造を例外的に１個のパックの中に記録対象であるテキストデータが全部格納される可変長パックの構造としており、これによってＭＩＣの記憶領域の消費量を節約している。
【００８７】
（８） 付随情報記録エリアの構造
次に、パックを用いて多種多様な付随データが記録されるＡＡＵＸエリア、ＶＡＵＸエリア、ＳＵＢＣＯＤＥエリアのデータエリア、及びテープカセットに搭載されたＭＩＣの記録エリアの具体的構造について説明する。
【００８８】
▲１▼ ＡＡＵＸエリア
ＡＡＵＸエリアでは、図２６の（２）に示される１ＳＹＮＣブロックのフォーマットにおいて、５バイトのＡＡＵＸエリアで１個のパックが構成される。従って、ＡＡＵＸエリアは１トラックにつき９個のパックで構成される。本実施例のディジタルＶＴＲでは１フレームのデータを１０トラックで記録するので、１フレーム分のＡＡＵＸエリアは図３９のように表される。
【００８９】
この図において１つの区画が１個のパックを表す。そして、区画に記入されている番号５０〜５５は、その区画のパックのアイテムコードを１６進数表示したものであり、これらの６種類のパックをメインパックと呼び、これらのメインパックが記録されるエリアをＡＡＵＸメインエリアと言う。また、これ以外のエリアはＡＡＵＸオプショナルエリアと言い、多種多様なパックの中から任意のパックを選んで記録することができる。
【００９０】
▲２▼ ＶＡＵＸエリア
ＶＡＵＸエリアについては、１トラックにおけるＶＡＵＸエリアが図２９に示されるように３個のＳＹＮＣブロックα、β、γから構成され、そのパック個数は、図４０に示されるように１ＳＹＮＣブロックにつき１５個、１トラックで４５個となる。なお、１ＳＹＮＣブロックにおけるエラーコードＣ１の直前の２バイトのエリアは、予備的な記録エリアとして使用する。
【００９１】
１フレーム分のＶＡＵＸエリアについて、そのパック構成を示すと図４１のようになる。この図において１６進数表示のアイテムコード６０〜６４、及び６６が付されているパックはＶＡＵＸメインエリアを構成するＶＡＵＸメインパックであり、図３５の〔２〕及び〔３〕、並びに図３６の〔１〕〜〔３〕、及び〔５〕に示したパックがこれに相当している。その外のパックはＶＡＵＸオプショナルエリアを構成する。
なお、本実施例のＥＤＴＶ−２信号或るいはＮＴＳＣ信号の記録においては、Ｃｌｏｓｅｄ Ｃａｐｔｉｏｎ信号は記録されないので、図４１にはこのパックが記されていない。
【００９２】
▲３▼ ＳＵＢＣＯＤＥエリアのデータエリア
ＳＵＢＣＯＤＥエリアのデータエリアは、図３１に示されるように、ＳＹＮＣブロック番号０〜１１の各ＳＹＮＣブロックの中に５バイトづつ書き込まれ、それぞれが１パックを構成している。即ち、１トラックで１２個のパックが記録され、そのうちＳＹＮＣブロック番号３〜５及び９〜１１のパックがメインエリアを構成し、その外のパックはオプショナルエリアを構成する。
【００９３】
このＳＵＢＣＯＤＥエリアにおける１フレーム分のデータは、図４２に示されるようなフォーマットで反復的に記録される。この図において大文字のアルファベットはメインエリアのパックを表し、タイムコード、記録年月日等の高速サーチに必要なデータが記録される。小文字のアルファベットはオプショナルエリアのパックを表し、このエリアには任意のパックを選択して任意のデータを記録することができる。
【００９４】
なお、以上に説明した各エリアにおけるメインエリアには、あらゆるテープについて共通的な基本のデータ項目に関する付随的情報が格納されたパックが記録されるという特徴がある。一方、オプショナルエリアには、ソフトテープメーカー或るいは、ユーザー等が自由に任意の付随データを書き込むことができる。そのような付随的情報としては、例えば、種々の文字情報、文字放送信号データ、垂直ブランキング期間内の種々のシステムデータ或るいは有効走査期間内の任意のラインのテレビジョン信号データ、コンピューターグラフィックスのデータ等がある。
【００９５】
なお、メインエリアに位置するパック（例えば、図４１におけるアイテムコード「６６」のパック）であっても、そこに格納すべきデータが何も無いときには、このアイテムコード「６６」のパックに代え、前述のＮｏ Ｉｎｆｏｒｍａｔｉｏｎパックを記録することができる。
【００９６】
▲４▼ ＭＩＣの記録エリア
図４３に、ＭＩＣの記録エリアのデータ構造を示す。この記録エリアもメインエリアとオプショナルエリアに分かれており、先頭の１バイトと未使用エリア（ＦＦｈ）を除いてすべてパック構造で記述される。前述のようにテキストデータだけは、可変長のパック構造で、それ以外はＶＡＵＸ、ＡＡＵＸ、ＳＵＢＣＯＤＥの各エリアと同じ５バイト固定長のパック構造で記録される。
【００９７】
ＭＩＣメインエリアの先頭のアドレス０には、ＭＩＣのデータ構造を規定するＩＤデータであるＡＰＭ３ビットとＢＣＩＤ（Ｂａｓｉｃ ＣａｓｓｅｔｔｅＩＤ）４ビットが記録される。ここで、ＡＰＭの値は、本実施例のディジタルＶＴＲでは「０００」をとる。また、ＢＣＩＤは、基本カセットＩＤであり、ＭＩＣ無しカセットでのＩＤ認識（テープ厚み、テープ種類、テープグレード）用のＩＤボードと同じ内容である。ＩＤボードは、ＭＩＣ読み取り端子を従来の８ミリＶＴＲのレコグニションホールと同じ役目をさせるもので、これにより従来のようにカセットハーフに穴を空ける必要がなくなる。
【００９８】
アドレス１以降に順に、前述の「カセットＩＤ」パック、「テープ長さ」パック、「タイトルエンド」パックの３個のパックが記録される。なお、先頭のアドレス０からこのＴＩＴＬＥ ＥＮＤパックまでの記録エリアをメインエリアと呼び、このエリアにはどのカセットのＭＩＣにおいてもこれらの決まった内容に関するデータが記録される。
また、このメインエリアに続く記録エリアはオプショナルエリアと呼ばれ、任意個数のイベントから構成される。即ち、メインエリアが、アドレス０から１５まで１６バイトの固定エリアだったのに対し、オプショナルエリアはアドレス１６以降にある可変エリアである。
【００９９】
オプショナルエリアは、文字どおりオプションで、おもにＴＯＣ（Ｔａｂｌｅｏｆ Ｃｏｎｔｅｎｔｓ）やテープ上のポイント（例、スチル再生を行うポイント）を示すタグ情報、それにプログラムに関するタイトル等のテキストデータ等がイベントを単位として記録される。
【０１００】
ここで、イベントとは、通常、複数個のパックから構成された１つのデータグループを意味し、その先頭に位置するパックをイベントヘッダーと言う。このイベントヘッダーとなるパックは、それぞれのイベントの内容に応じて予め特定のパックが決められている。例えば、図３５〜図３８において説明したパックの中では、ＰＲＯＧＲＡＭ ＳＴＡＲＴパックがプログラムイベントのイベントヘッダーとして定義されている。そして、この場合、１つのイベントの中に外の種類のイベントのイベントヘッダーとして定義されているパックを入れることは禁じられている。即ち、１つのイベントヘッダーから始まって次のイベントヘッダーが現れるまでで１つのイベントが構成される。
【０１０１】
次に、ＭＩＣのオプショナルエリアに記録されるイベントの具体例を図４４を参照して説明する。
この図は、ＰＲＯＧＲＡＭ ＳＴＡＲＴパック、ＰＲＯＧＲＡＭ ＥＮＤパック、ＰＲＯＧＲＡＭ ＲＥＣ ＤＡＴＥパック、ＶＡＵＸ ＳＯＵＲＣＥ ＣＯＮＴＲＯＬパックから構成されたプログラムイベントの例を表現したもので、これによってＴＯＣにより表示すべきテープ上に記録された特定の１つのプログラムの情報が与えられる。
【０１０２】
即ち、ユーザーは、ディジタルＶＴＲの動作を停止させてテープを再生していない状態であっても、ディジタルＶＴＲ内のモード処理マイコン（後述する）へ指令を出してこれらのＭＩＣ内のイベントデータを表示させることにより、テープ上に記録されている所望のプログラムの記録年月日、及びＨＨ信号を含む広帯域の画像信号により記録されたプログラムであるか否か等を知ることができる。なお、ディジタルＶＴＲがテープ再生動作中である場合には、モード処理マイコンに指令を出してテープ上のＶＡＵＸメインエリアから再生されたＶＡＵＸＳＯＵＲＣＥ ＣＯＮＴＲＯＬパック内のＨＨフラグの内容を表示させることにより、現在再生されているプログラムがＨＨ信号を含む広帯域の映像信号による画像であるか否かを知ることもできる。
【０１０３】
（９） アプリケーションＩＤシステム
以上、本実施例におけるディジタルＶＴＲの記録フォーマットについて説明したが、このフォーマットは、ＮＴＳＣ信号用の画像圧縮記録方式ディジタルＶＴＲに限らずそれ以外の種々のディジタル信号記録再生装置として容易に商品展開できるように基本設計されている。そして、前述のフォーマットの説明の中で現れたＩＤデータＡＰＴ，ＡＰ１〜ＡＰ３，ＡＰＭが、このような種々のディジタル信号記録装置への展開を可能ならしめる役割を担うものであり、これらのＩＤデータを一括してアプリケーションＩＤと呼ぶ。
【０１０４】
そこで、次に、このアプリケーションＩＤシステムについて補足説明する。
なお、上記のアプリケーションＩＤは、ディジタルＶＴＲの応用例を決めるＩＤではなく単に記録媒体のエリアのデータ構造を決定するだけのＩＤであり、ＡＰＴ及びＡＰＭについては前述のとおり以下の意味付けがなされている。
ＡＰＴ・・・トラック上のデータ構造を決める。
ＡＰＭ・・・ＭＩＣのデータ構造を決める。
【０１０５】
即ち、まず、ＡＰＴの値により、このディジタル信号記録再生装置におけるトラック上のデータ構造が規定される。つまり、ＩＴＩエリア以降のトラックが、ＡＰＴの値に応じて図４５のようにいくつかのエリアに分割され、それらのトラック上の位置、ＳＹＮＣブロック構成、エラーからデータを保護するためのＥＣＣ構成等のデータ構造が一義的に決まる。さらに各エリアには、それぞれそのエリアのデータ構造を決めるアプリケーションＩＤが存在する。その意味付けは以下のようになる。
エリアｎのアプリケーションＩＤ・・・エリアｎのデータ構造を決める。
【０１０６】
そして、テープ上のアプリケーションＩＤは、図４６のような階層構造を持つ。すなわち、おおもとのアプリケーションＩＤであるＡＰＴによりトラック上のエリアが規定され、その各エリアにさらにＡＰ１〜ＡＰｎが規定される。エリアの数は、ＡＰＴにより定義される。図４６では二階層で書いてあるが、必要ならさらにその下に階層を設けてもよい。このようにＡＰＴ，ＡＰ１〜ＡＰｎの値を指定することによって、このディジタル信号記録再生装置の具体的信号処理の構成及び該装置の用途が特定される。
【０１０７】
なお、ＭＩＣ内のアプリケーションＩＤであるＡＰＭは一階層のみであり、その値は、そのディジタル信号記録再生装置によりそのＡＰＴと同じ値が書き込まれる。
このアプリケーションＩＤシステムにより、前述のディジタルＶＴＲを、そのカセット、メカニズム、サーボシステム、ＩＴＩエリアの生成検出回路等をそのまま流用して、全く別の商品群、例えばデータストリーマーやマルチトラック・ディジタルオーディオテープレコーダーのようなものを作り上げることが可能である。また１つのエリアが決まっても、その中味をさらにそのエリアのアプリケーションＩＤで定義できるので、あるアプリケーションＩＤの値の時はそこはビデオデータ、別の値の時はビデオ・オーディオデータ、またはコンピューターデータというように非常に広範な商品展開が可能である。
【０１０８】
次に、アプリケーションＩＤの値が指定された場合の具体例について説明する。
まず、ＡＰＴ＝０００の時の様子を図４７に示す。この時トラック上にエリア１、エリア２、エリア３が規定される。そしてそれらのトラック上の位置、ＳＹＮＣブロック構成、エラーからデータを保護するためのＥＣＣ構成、それに各エリアを保証するためのギャップや重ね書きを保証するためのオーバイライトマージンが決まる。さらに各エリアには、それぞれそのエリアのデータ構造を決めるアプリケーションＩＤが存在する。その意味付けは以下のようになる。
【０１０９】
ＡＰ１・・・エリア１のデータ構造を決める。
ＡＰ２・・・エリア２のデータ構造を決める。
ＡＰ３・・・エリア３のデータ構造を決める。
そしてこの各エリアのＡｐｐｌｉｃａｔｉｏｎ ＩＤが、０００の時を以下のように定義する。
【０１１０】
ＡＰ１＝０００・・・画像圧縮記録方式民生用ディジタルＶＴＲのオーディオ、ＡＡＵＸのデータ構造を採る
ＡＰ２＝０００・・・画像圧縮記録方式民生用ディジタルＶＴＲのオーディオ、ＡＡＵＸのデータ構造を採る
ＡＰ３＝０００・・・画像圧縮記録方式民生用ディジタルＶＴＲのサブコード、ＩＤのデータ構造を採る
すなわち、画像圧縮記録方式民生用ディジタルＶＴＲを実現するときは、ＡＰＴ、ＡＰ１、ＡＰ２、ＡＰ３＝０００となる。このとき、当然、ＡＰＭも０００となる。
【０１１１】
２─２． ディジタルＶＴＲ記録部の回路構成
本実施例のディジタルＶＴＲの記録部では、以上に説明した記録フォーマットに従ってテープ及びＭＩＣへの記録が行われるが、次に、このような記録を実行する該記録部の具体的回路構成及びその動作について説明する。
かかる記録部の回路構成を図４８に示す。
【０１１２】
この図において、入力されたＹ，Ｒ−Ｙ，Ｒ−Ｙの各コンポーネント信号は、クランパー５９４及びスライサー９１０を介してＡ／Ｄ変換器４２へ供給されると共に、Ｙ信号は同期分離回路４４へも供給され、ここで分離された同期信号がクロック発生器４５へ供給される。クロック発生器４５はＡ／Ｄ変換器４２及びブロッキング・シャフリング回路４３のためのクロック信号を生成すると共に、クランパー５９４において使用するクランプパルスも生成する。
【０１１３】
なお、クランパー５９４は、ＡＤ変換のための前処理としてのクランプ動作を実行するが、前述のようにライン２８５の識別制御信号をほかの画像信号と同様に記録することは望ましくないので、クランパー内において、この識別制御信号期間の信号レベルを無信号レベルへ抑圧する動作も行う。クランパーの回路構成を図４９に示す。この図において、輝度信号用クランプ電圧発生回路５８２は量子化レベル「１６」に対応する直流電圧を発生し、色差信号用クランプ電圧発生回路５８９は量子化レベル「１２８」に対応する直流電圧を発生する。これにより、Ｙ信号のペデスタルレベルは量子化レベル「１６」に対応する電位にクランプされ、色差信号の中心レベルは量子化レベル「１２８」に対応する電位にクランプされる（図１９参照）。
【０１１４】
また、ＥＤＴＶ−２記録回路から入力されたライン２８５を表すスイッチング情報が走査期間パルス生成回路５９０へ供給され、該発生回路においてライン２８５の走査期間に対応したパルスが生成される。この走査期間パルスがスイッチ５８４、５８６、５８７へ供給されることにより、これらのスイッチの可動端子は、この走査期間のみ下側の固定端子に接続され、クランパーから出力されるＹ信号及び色差信号のレベルがライン２８５の期間には上記の各クランプ電圧に固定される。
【０１１５】
なお、図２７のようにブロッキング処理を行うと、図１８における無画部と主画部との境界付近では、これらの両方の部分にまたがって１つのブロックが形成されることになる。即ち、ライン５１〜５４、ライン２３１〜２３４、ライン３１３〜３１６、ライン４９２〜４９５の各４個のラインのデータが１つのブロックの中に含まれることになり、１つのブロックの中に主画部の信号と無画部の信号とが混在する状態となる。このため、画像内容によっては、ＤＣＴ変換してデータ圧縮を行ったときに無画部の垂直解像度補強信号成分に悪影響を生じ、ディジタルＶＴＲから再生された画面の中央付近に横線等の画像障害を発生する場合がある。
【０１１６】
そこで、このような障害を避ける方法として、上記の各ブロックに含まれる画像信号（即ち、ライン５３、５４、２３１、２３２、３１６、４９３〜４９５の各画像信号）を０レベルに抑圧するようにしてもよい。具体的方法としては、例えば、ＥＤＴＶ−２記録回路内のＥＤＴＶ−２ＩＤデコーダにおいて、前述のスイッチング情報の外に更に上記の８個のラインを表す情報も発生して、これらの情報を上記のクランパーへ供給することにより、該８個のラインの走査期間においてもＹ信号及び色差信号のレベルを前記の各クランプ電圧に固定するようにすればよい。
【０１１７】
なお、以上のようにクランパーにおいて走査期間の信号レベルの抑圧を行う代わりに、図４８におけるＡ／Ｄ変換回路４２の出力側でＤＹ，ＤＲ，ＤＢの各値を量子化値「１６」及び「１２８」に切り換えることにより抑圧を行うようにしてもよい。
【０１１８】
次に、図４８におけるスライサー９１０について説明する。このスライサーは、次のＡ／Ｄ変換器４２においてＡＤ変換される信号のレベル範囲を設定する機能を持つ。参考までに、スライサー内に設けられるスライス回路の原理的構成を図５０に示す。スライス回路が輝度信号路及び各色差信号路にそれぞれ設置される。この回路によって、入力信号は、その最大ピーク電圧が、高電位側クリップ電圧発生回路９２５から供給される直流電圧Ｖ２よりも高くなるとその値がＶ２に抑えられ、また、その最小電圧が、低高電位側クリップ電圧発生回路９２６から供給される直流電圧Ｖ１よりも低くなるとその値がＶ１に抑えられる。
【０１１９】
この信号スライス処理を、特に本発明に関係する輝度信号路に設けたスライス回路について説明すると、図５１は、従来のディジタルＶＴＲにおける輝度信号路でのスライス処理を示し、低電位側クリップ電圧が丁度ペデスタルレベルに設定されている。これによって、この図の〔１〕に示されるようなセットアップ低下信号が入力されたときには、スライス回路の出力は、この図の〔２〕に示されるようにセットアップ低下部分の電位がペデスタルレベルに固定されてしまい、セットアップ低下部分の信号レベルを忠実にディジタルＶＴＲに記録することができない。
【０１２０】
一方、図１は、本発明によるスライス処理を示したものであり、低電位側クリップ電圧Ｖ１が、適応型セットアップ低下信号の下限電位である−５ＩＲＥ以下に設定されている。これによって、スライス回路の出力側には、適応型セットアップ低下信号が正確に現れる。そして、図１９において説明したように、輝度信号用ＡＤ変換器のＡＤ変換特性は、ペデスタルレベルの０ＩＲＥが量子化値「１６」に、白ピークの１００ＩＲＥが量子化値「２３５」に設定されているので、量子化値「０」は、およそ−７ＩＲＥ程度に対応し、適応型セットアップ低下信号の下限電位である−５ＩＲＥは、十分ＡＤ変換することが可能である。
以上のようにして本実施例では、ディジタルＶＴＲに適応型セットアップ低下信号を記録することを可能にしている。
【０１２１】
次に、図４８に戻って説明を続けると、Ａ／Ｄ変換器４２へ入力されたコンポーネント信号は、Ｙ信号は１３．５ＭＨｚ、色差信号は１３．５／４ＭＨｚのサンプリング周波数でＡ／Ｄ変換が行われる。そして、これらのＡ／Ｄ変換出力のうち有効走査期間のデータＤＹ，ＤＲ，ＤＢのみがブロッキング・シャフリング回路４３へ供給される。
【０１２２】
このブロッキング・シャフリング回路４３において、前述のように有効データＤＹ，ＤＲ，ＤＢは、水平方向８サンプル、垂直方向８ラインから構成されるブロックへ変換され、さらにＤＹのブロック４個、ＤＲとＤＢのブロックを１個ずつ、計６個のブロックを単位として画像データの圧縮効率を上げ、かつ再生時のエラーを分散させるためのシャフリングを実行し、次に、圧縮符号化部へ供給される。
【０１２３】
圧縮符号化部は、入力された水平方向８サンプル、垂直方向８ラインのブロックデータに対してＤＣＴ（離散コサイン変換）を行う圧縮回路４６、その結果を所定のデータ量まで圧縮できたかを見積もる見積器４８、及びその判断結果を基に最終的に量子化ステップを決定し、可変長符号化を用いたデータ圧縮を行う量子化器４７とから構成される。量子化器４７の出力は、フレーミング回路４９において図２９において説明したフォーマットにフレーム化される。
【０１２４】
図４８におけるモード処理マイコン６７は、人間とのマンマシンインターフェースを取り持つマイコンで、テレビジョン信号の垂直同期の周波数に同期して動作する。また、信号処理マイコン５５は、よりマシンに近い側で動作するものであり、ドラムの回転数９０００ｒｐｍ，１５０Ｈｚに同期して動作する。
【０１２５】
そして、ＶＡＵＸ，ＡＡＵＸ，ＳＵＢＣＯＤＥの各エリアのパックデータは、基本的にモード処理マイコンで生成される（図４８において、前述のＶＡＵＸＴＲパックに格納するための識別制御信号データ、及びＶＡＵＸ ＳＯＵＲＣＥＣＯＮＴＲＯＬパックに格納するためのＨＨデコードフラグが、ＥＤＴＶ−２記録回路からモード処理マイコン６７へ入力される）と共に、「タイトルエンド」パック等に含まれる絶対トラック番号は信号処理マイコン５５で生成され、後で所定の位置に嵌め込む処理が実行される。ＳＵＢＣＯＤＥ内に格納されるタイムコードデータも信号処理マイコン５５で生成される。
【０１２６】
これらの結果は、マイコンとハードウエアとの間を取り持つインターフェースＶＡＵＸ用ＩＣ５６、ＳＵＢＣＯＤＥ用ＩＣ５７及びＡＡＵＸ用ＩＣ５８に与えられる。ＶＡＵＸ用ＩＣ５６は、タイミングをはかって合成器５０でフレーミング回路４９の出力と合成する。また、ＳＵＢＣＯＤＥ用ＩＣ５７は、ＡＰ３、ＳＵＢＣＯＤＥのＩＤであるＳＩＤ、及びＳＵＢＣＯＤＥのパックデータＳＤＡＴＡを生成する。
【０１２７】
一方、入力オーディオ信号はＡ／Ｄ変換器５１によりディジタルオーディオ信号に変換される。なお、ビデオ信号及びオーディオ信号のＡＤ変換の際には、この図には示されていないが、サンプリング回路の前段にそのサンプリング周波数に応じたＬＰＦを設けることが必要である。ＡＤ変換されたオーディオデータは、シャフリング回路５２によりデータの分散処理を受けた後、フレーミング回路５３において図２６において説明したフォーマットにフレーム化される。この時ＡＡＵＸ用ＩＣ５８は、ＡＡＵＸのパックデータを生成しタイミングを見計らって、合成回路５４にてオーディオのＳＹＮＣブロック内の所定の場所にそれらを詰め込む。
【０１２８】
次にＶＡＵＸを例にパックデータの記録回路を説明する。図２にその全体の流れを示す。まずモード処理マイコン６７でＶＡＵＸに格納すべきパックデータを生成する。それをＰ／Ｓ変換回路１１８にてシリアルデータに変換し、マイコン間の通信プロトコルに従って信号処理マイコン５５に送る。ここでＳ／Ｐ変換回路１１９にてパラレルデータに戻し、スイッチ１２２を介してバッファメモリ１２３に格納する。
【０１２９】
送られたパックデータのうちその５バイト毎の先頭のヘッダー部をパックヘッダー検出回路１２０にて抜き出し、そのパックが絶対トラック番号を必要とするパックかどうかを調べる。必要ならスイッチ１２２を切り換えて絶対トラック番号生成回路１２１から２３ビットのデータを８ビット刻みで格納する。格納エリアは、個々のパック構造において説明したようにすべて格納すべきパックのＰＣ１、ＰＣ２、ＰＣ３の固定位置である。
【０１３０】
ここで回路１１９は、マイコン内にあるシリアルＩ／Ｏであり、回路１２０、１２１、１２２はマイコンプログラムで構成され、回路１２３は、マイコン内のＲＡＭである。このようにパック構造の処理は、わざわざハードで組まなくても、マイコンの処理時間で間に合うためコスト的に有利なマイコンを使用する。
こうしてバッファメモリ１２３に格納されたデータは、ＶＡＵＸ用ＩＣ５６のライト側タイミングコントローラ１２５からの指示により、順々に読みだされる。この時前半の６パック分はメインエリア用、その後の３９０パック分はオプショナルエリア用として、スイッチ１２４を切り換える。
【０１３１】
メインエリア用のＦＩＦＯ１２６は３０バイト、オプショナルエリアのＦＩＦＯ１２７は１９５０バイトの容量を持つ。
ＶＡＵＸは、図３の〔１〕に示されるようにトラック内ＳＹＮＣ番号１９、２０、１５６の所に格納される。またフレーム内トラック番号が、１、３、５、７、９の時、＋アジマスでＳＹＮＣ番号１９の前半にメインエリアが、フレーム内トラック番号が、０、２、４、６、８の時、−アジマスでＳＹＮＣ番号１５６の後半にメインエリアがある。これを１ビデオフレームでまとめて描いたのが、図３の〔２〕である。このようにタイミング信号ｎＭＡＩＮ＝「Ｌ」の時が、メインエリアとなる。このような信号をリード側タイミングコントローラ１２９にて生成し、スイッチ１２８を切り換えその出力を合成回路５０へ渡す。
【０１３２】
ここで、ｎＭＡＩＮ＝「Ｌ」の時には、メインエリア用ＦＩＦＯ１２６のデータを繰り返し１０回（５２５／６０）、若しくは１２回（６２５／５０）読み取ることになる。ｎＭＡＩＮ＝「Ｈ」の時は、オプショナルエリア用ＦＩＦＯ１２７を読みだす。これは、１ビデオフレームに一回だけ読む。
図４にモード処理マイコン内のパックデータ生成部を主として示す。まず大きく分けて回路は、マインエリア用とオプショナルエリア用とに分かれる。回路１３１は、メインエリア用データ収集生成回路である。デジタルバスやチューナーから図のようなデータを受け取ると共に内部で１３９に示すようなデータ群を生成する。これをメインパックのビットバイト構造に組み立て、スイッチ１３２によりパックヘッダーを付加し、スイッチ１３６を介してＰ／Ｓ変換回路１１８に入力する。
【０１３３】
オプショナルエリア用データ収集生成回路１３３には、例えばチューナーからＴＥＬＥＴＥＸＴデータや番組タイトル等が入力され、これらを格納したパックデータが生成される。どのオプショナルエリアに記録するかはＶＴＲセットが個々に決定する。そのパックヘッダーを回路１３４により設定してスイッチ１３５により付加し、スイッチ１３６を介してＰ／Ｓ変換回路１３８に入力する。これらのタイミングは、タイミング調整回路１３７により行う。
ここでも前述のように回路１１８は、マイコン内にあるシリアルＩ／Ｏであり、回路１３１〜１３７はマイコンプログラムで構成される。
【０１３４】
また、図４８における発生器５９では、ＡＶ（Ａｕｄｉｏ／Ｖｉｄｅｏ）の各ＩＤ部とプリＳＹＮＣ、ポストＳＹＮＣの生成を行う。ここでは、ＡＰ１、ＡＰ２も生成し所定のＩＤ部にはめ込む。発生器５９の出力と、ＡＤＡＴＡ（ＡＵＤＩＯ ＤＡＴＡ）、ＶＤＡＴＡ（ＶＩＤＥＯ ＤＡＴＡ）、ＳＩＤ（ＳＵＢＣＯＤＥ ＩＤ）、ＳＤＡＴＡ（ＳＵＢＣＯＤＥ ＤＡＴＡ）は、第１のスイッチング回路ＳＷ１によりタイミングを見て切り換えられる。
【０１３５】
そして、第１のスイッチング回路ＳＷ１の出力はパリティ生成回路６０において、所定のパリティが付加され、乱数化回路６１、２４／２５変換回路６２へ供給される。ここで、乱数化回路６１はデータの直流成分をなくすために入力データを乱数化する。また、２４／２５変換回路６２は、データの２４ビット毎に１ビットを付加してパイロット信号成分を付与する処理、及びディジタル記録に適したプリコード処理（パーシャルレスポンスクラスＩＶ）を行う。
【０１３６】
こうして得られたデータは合成器６３へ供給され、ここでＡ／Ｖ ＳＹＮＣ，及びＳＵＢＣＯＤＥ ＳＹＮＣの発生器６４が生成したオーディオ、ビデオ及びＳＵＢＣＯＤＥのＳＹＮＣパターンが合成される。合成器６３の出力は第２のスイッチング回路ＳＷ２へ供給される。また、ＩＴＩ発生器６５が出力するＩＴＩデータとアンブルパターン発生器６６が出力するアンブルパターンも、第２のスイッチング回路ＳＷ２へ供給される。
【０１３７】
ＩＴＩ発生器６５には、モード処理マイコン６７からＡＰＴ，ＳＰ／ＬＰ，ＰＦの各データが供給される。ＩＴＩ発生器６５はこれらのデータをＴＩＡの所定の位置に嵌め込んで第２のスイッチング回路ＳＷ２へ供給する。したがって、スイッチング回路ＳＷ２を所定のタイミングで切り替えることにより、合成器６３の出力にアンブルパターン及びＩＴＩデータが付加される。第２のスイッチング回路ＳＷ２の出力は記録アンプ（図示せず）により増幅され、磁気ヘッド（図示せず）により磁気テープ（図示せず）に記録される。
【０１３８】
モード処理マイコン６７はディジタルＶＴＲ全体のモード管理を行う。このマイコンに接続された第３のスイッチング回路ＳＷ３は、ＶＴＲ本体の外部スイッチで、記録動作及び再生動作等に限らずその外の様々な動作を指示するスイッチ群であり、このなかにはＳＰ／ＬＰの記録モード設定スイッチも含まれている。このスイッチ群による設定結果はモード処理マイコン６７により検出され、マイコン間通信により信号処理マイコン５５、ＭＩＣマイコン６９及びメカ制御マイコン（図示せず）へ与えられる。
【０１３９】
次に、ＭＩＣマイコンにおけるパックデータ生成について図５を参照して説明する。この図において、モード処理マイコン６７から入力されるシリアルデータは、Ｓ／Ｐ変換回路９においてパラレルデータ化されマイコン内部で処理される。
図４３に示されるメインエリアにおいてＶＴＲ側が書き換えるのは、アドレス０のＡＰＭ、ＣＡＳＳＥＴＴＥ ＩＤパック内のＭＥフラグ、及びＴＩＴＬＥＥＮＤパックである（なお、ＴＡＰＥ ＬＥＮＧＴＨパック内のデータは、テープメーカーによって書き込まれる）。この中で、ＲＥフラグとＭＥフラグはＭＩＣマイコン内部で生成されるが、そのほかについてはモード処理マイコン６７からデータを受け取る。なお、絶対トラック番号とＳＬフラグ及びＢＦフラグは信号処理マイコンで生成され、モード処理マイコン経由で受け取る。
【０１４０】
こうして得られたデータは、ＭＩＣの動作に応じて組み立てられ、ＭＩＣ６８に書き込まれる。スイッチ１２は、ＴＩＴＬＥ ＥＮＤパック書込み時そのパックヘッダーを供給するためのものであり、この時だけ上側に切り換わっている。ＭＩＣのオプショナルエリアには様々なイベントが記録される。例えば、ユーザーがモード処理マイコンへ必要なデータを入力してプログラムイベントに使用する種々のパックを作成してこれをＭＩＣマイコンへ伝送し、これらをＭＩＣマイコンが必要に応じて組み立ててプログラムイベントを作成し、ＭＩＣへ伝送する。
【０１４１】
ＭＩＣマイコンで組み立てられたデータは、回路８でＭＩＣ通信プロトコルであるＩＩＣバスフォーマットに変換されてからＭＩＣへ伝送される。図における回路８，９以外はマイコンプログラムであるが、実際には回路１，３のデータはマイコン内部のＲＡＭに蓄えられる。
【０１４２】
以上の一連の記録動作は、モード処理マイコン６７を中心に、メカ制御マイコンや信号処理マイコン５５と各パート担当のＩＣとの連携動作で行われる。
なお、ＭＩＣマイコン６９はＭＩＣ処理用のマイコンである。ここでＭＩＣ内のパックデータやＡＰＭ等を生成し、ＭＩＣ接点（図示せず）を介してＭＩＣ付きカセット（図示せず）内のＭＩＣ６８へ与える。
【０１４３】
本実施例の記録装置では、以上のようにしてＥＤＴＶ−２信号が記録媒体に記録されるが、次に、このように記録された記録媒体からＥＤＴＶ−２信号を再生するための再生装置の実施例について説明する。
【０１４４】
〔２〕再生装置
かかる再生装置の実施例の全体的構成を図６に示す。
図に示されるように、この実施例では、ディジタルＶＴＲ再生部８０１とテレビ受像機９００との間にＥＤＴＶ−２再生回路６０１が設けられ、ディジタルＶＴＲ再生部８０１において記録媒体から再生処理して導出されたコンポーネント信号Ｙ，Ｂ−Ｙ，Ｒ−Ｙが、ＥＤＴＶ−２再生回路６０１のＹ入力端子、ＣＢ入力端子、ＣＲ入力端子へそれぞれ入力される。また、この外に、ＶＡＵＸ ＴＲパックデータもＥＤＴＶ−２再生回路に入力される。ＥＤＴＶ−２再生回路は、これらの入力信号に基づいてＥＤＴＶ−２信号もしくはＮＴＳＣ方式のコンポジット信号を生成してテレビ受像機へ出力する。なお、ディジタルＶＴＲ再生部で再生された音声信号は、直接テレビ受像機へ入力される。
【０１４５】
以下に、ディジタルＶＴＲ再生部８０１及びＥＤＴＶ−２再生回路６０１について詳細に説明する。
１．ディジタルＶＴＲ再生部
本実施例におけるディジタルＶＴＲ再生部の詳細を、図７及び図８を参照しながら説明する。
図７において、磁気ヘッド（図示せず）により磁気テープ（図示せず）から再生された微弱信号は、ヘッドアンプ（図示せず）により増幅され、イコライザー回路７１へ加えられる。イコライザー回路７１は、記録時に磁気テープと磁気ヘッドとの電磁変換特性を向上させるために行ったエンファシス処理（例えばパーシャルレスポンスクラスＩＶ）の逆処理を行うものである。
【０１４６】
イコライザー回路７１の出力からクロック抽出回路７２によりクロックＣＫを抜き出す。このクロックＣＫをＡ／Ｄ変換器７３へ供給し、イコライザー回路７１の出力をディジタル値化する。こうして得られた１ビットデータをクロックＣＫを用いてＦＩＦＯ７４に書き込む。
このクロックＣＫは、回転ヘッドドラムのジッター成分を含んだ時間的に不安定な信号である。しかしＡ／Ｄ変換する前のデータ自身もジッター成分を含んでいるので、サンプリングすること自体には問題はない。ところが、これから画像データ等を抜き出す時には、時間的に安定したデータになっていないと取り出せないので、ＦＩＦＯ７４を用いて時間軸調整を行う。つまり書き込みは不安定なクロックで行うが、読み出しは水晶発信子等を用いた自励発信器（図示せず）からの安定したクロックＳＣＫで行う。ＦＩＦＯ７４の深さとしては、入力データの入力スピードよりも速く読み出さないような余裕のあるものにする。
【０１４７】
ＦＩＦＯ７４の各段の出力はＳＹＮＣパターン検出回路７５に加えられる。ここには、第５のスイッチング回路ＳＷ５により、各エリアのＳＹＮＣパターンが、タイミング回路７９により切り替えられて与えられる。ＳＹＮＣパターン検出回路７５はフライホイール構成になっており、一度ＳＹＮＣパターンを検出すると、それから所定のＳＹＮＣブロック長後に再び同じＳＹＮＣパターンが来るかどうかを見る。それが例えば３回以上正しければ真とみなすような構成にして、誤検出を防いでいる。ＦＩＦＯ７４の深さはこの数分は必要である。
【０１４８】
こうしてＳＹＮＣパターンが検出されると、ＦＩＦＯ７４の各段の出力からどの部分を抜き出せば一つのＳＹＮＣブロックが取り出せるか、そのシフト量が決定されるので、それを基に第４のスイッチング回路ＳＷ４を閉じて、必要なビットをＳＹＮＣブロック確定ラッチ７７に取り込む。これにより、取り込んだＳＹＮＣ番号をＳＹＮＣ番号抽出回路７８において取り出し、タイミング回路７９へ供給する。この読み込んだＳＹＮＣ番号によりトラック上のどの位置をヘッドが走査しているかがわかるので、それにより第５のスイッチング回路ＳＷ５及び第６のスイッチング回路ＳＷ６を切り替える。
【０１４９】
第６のスイッチング回路ＳＷ６は、ヘッドがＩＴＩエリアを走査している時下側に切り替わっており、減算器８０によりＩＴＩＳＹＮＣパターンを取り除いて、ＩＴＩデコーダ８１に加える。ＩＴＩエリアはコーディングして記録してあるので、それをデコードすることにより、ＡＰＴ、ＳＰ／ＬＰ、ＰＦの各データを取り出せる。これらのデータは、モード処理マイコン８２へ与えられる。なお、このモード処理マイコン８２には、ＳＰ／ＬＰモード等の種々の指令を入力するためのスイッチ群である第７のスイッチング回路ＳＷ７が接続されている。モード処理マイコン８２はディジタルＶＴＲ全体の動作モード等を決めるものであり、メカ制御マイコン８５や図８における信号処理マイコン１００と連携を取って、セット全体のシステムコントロールを行う。
【０１５０】
モード処理マイコン８２には、ＡＰＭ等を管理するＭＩＣマイコン８３が接続されている。ＭＩＣ付きカセット（図示せず）内のＭＩＣ８４からの情報は、ＭＩＣ接点スイッチ（図示せず）を介してこのＭＩＣマイコン８３に与えられ、モード処理マイコン８２と役割分担しながら、ＭＩＣの処理を行う。セットによっては、このＭＩＣマイコン８３を省略してモード処理マイコン８２でＭＩＣ処理を行うように構成することもできる。
【０１５１】
ヘッドがオーディオエリア、ビデオエリア、或るいはＳＵＢＣＯＤＥエリアを走査している時には、第６のスイッチング回路ＳＷ６は上側に切り替わっている。減算器８６により各エリアのＳＹＮＣパターンを抜き出した後、２４／２５逆変換回路８７を通し、さらに逆乱数化回路８８に加えて、元のデータ列に戻す。こうして取り出したデータをエラー訂正回路８９に加える。
【０１５２】
エラー訂正回路８９では、記録側で付加されたパリティを用いて、エラーデータの検出、訂正を行うが、どうしても取りきれなかったデータはＥＲＲＯＲフラグをつけて出力する。各データは第８のスイッチング回路ＳＷ８により切り替えられて出力される。ＡＶ ＩＤ，プリＳＹＮＣ，ポストＳＹＮＣ抽出回路９０は、Ａ／Ｖエリア及びプリＳＹＮＣとポストＳＹＮＣに格納されていたＳＹＮＣ番号、トラック番号、それにプリＳＹＮＣに格納されていたＳＰ／ＬＰの各信号を抜き出す。これらはタイミング回路７９に与えられ各種タイミングの生成に使用される。なお、上記抽出回路９０においては、ＡＰ１、ＡＰ２も抜き出され、これはモード処理マイコン８２ヘ供給されてチェックが行われる。ＡＰ１、ＡＰ２＝０００の時には通常通り動作するが、それ以外の値の時は警告処理等のウォーニング動作を行う。
【０１５３】
ＳＰ／ＬＰについては、モード処理マイコン８２がＩＴＩから得られたものとの比較検討を行う。ＩＴＩエリアには、その中のＴＩＡエリアに３回ＳＰ／ＬＰ情報が書かれており、そこだけで多数決等を取って信頼性を高める。プリＳＹＮＣは、オーディオ、ビデオにそれぞれ２ＳＹＮＣづつあり、計４箇所ＳＰ／ＬＰ情報が書かれている。ここもそこだけで多数決等を取って信頼性を高める。そして最終的に両者が一致しなかった場合には、ＩＴＩエリアのものを優先して採用する。
【０１５４】
第８のスイッチング回路ＳＷ８から出力されたＶＤＡＴＡは、図８に示される第９のスイッチング回路ＳＷ９によりビデオデータとビデオ付随データに切り分けられる。そして、ビデオデータはエラーフラグと共にデフレーミング回路９４に与えられる。
デフレーミング回路９４は記録側のフレーミングの逆変換をする所で、その中に詰め込まれたデータの性質を把握している。そして、あるデータに取りきれなかったエラーがあったとき、それがそのほかのデータにどう影響を及ぼすかを理解しているので、ここで伝播エラー処理を行う。これによりＥＲＲＯＲフラグは、新たに伝播エラーを含んだＶＥＲＲＯＲフラグとなる。また、エラーを有するデータであっても画像再現上重要でないものは、その画像データにある細工をして、エラーフラグを消してしまう処理も、このデフレーミング回路９４で行う。
【０１５５】
ビデオデータは逆量子化回路９５、逆圧縮回路９６を通して、圧縮前のデータに戻される。次にデシャフリング・デブロッキング回路９７により、データをもとの画像空間配置に戻す。この実画像空間にデータを戻して初めて、ＶＥＲＲＯＲフラグを基に画像の補修が可能になる。つまり、例えば常に１フレーム前の画像データをメモリに記憶させておき、エラーとなった画像ブロックを前の画像データで代用してしまうような処理が行われる。
【０１５６】
さてデシャフリング以降は、ＤＹ，ＤＲ，ＤＢの３系統にデータを分けて扱う。そしてＤ／Ａ変換器１０１〜１０３によりＹ、Ｒ−Ｙ、Ｂ−Ｙの各アナログ成分に戻される。この時のクロックは、Ｙについては１３．５ＭＨＺ 、Ｒ−Ｙ、Ｂ−Ｙについては３．３７５ＭＨＺ である。
【０１５７】
こうして得られた３つの信号成分は、Ｙ／Ｃ合成回路１０４において合成され、さらに合成器１０５において同期信号発生回路９３からのコンポジット同期信号と合成され、コンポジットビデオ信号として端子１０６から出力される。
なお、このディジタルＶＴＲ再生部には、この図に示されるようにコンポーネント信号出力端子も設けられており、このコンポーネント信号がＥＤＴＶ−２再生回路へ供給される。そして、このコンポーネント信号においては、同期信号発生回路９３からのコンポジット同期信号がＹ信号へ合成される（合成回路５９５）。
【０１５８】
また、これらのコンポーネント信号にはキャラクター表示制御回路５９８からのキャラクター表示用画像信号も合成される（合成回路５９９、５４０、５４１）。このキャラクター表示は、図７におけるモード処理マイコン８２からの入力データに応じて実行され、例えば、モード処理マイコンに対してユーザーがＴＯＣ表示の指令を出した場合のＴＯＣ表示とか、或るいは、ディジタルＶＴＲの再生動作中に、現在再生されている画像がＨＨ信号を含む広帯域の画像信号による再生画像であるかどうかを知りたい場合に、広帯域画像信号であるか否かを表示させる（即ち、モード処理マイコンが、現在ＶＡＵＸメインエリアから再生されているＶＡＵＸ ＳＯＵＲＣＥ ＣＯＮＴＲＯＬパック内のＨＨフラグの内容を識別して、その結果をキャラクター表示制御回路５９８を介して画面上に表示する）とき等に使用される。なお、このキャラクター表示用画像信号は、端子１０６から出力されるコンポジット信号へも合成されるが、この図では省略している。
【０１５９】
第８のスイッチング回路ＳＷ８から出力されたＡＤＡＴＡは、図８に示される第１０のスイッチング回路ＳＷ１０によりオーディオデータとオーディオ付随データに切り分けられる。そして、オーディオデータはＥＲＲＯＲフラグと共にデフレーミング回路１０７に与えられる。
【０１６０】
デフレーミング回路１０７は、記録側のフレーミングの逆変換をする所で、その中に詰め込まれたデータの性質を把握している。そして、あるデータに取りきれなかったエラーがあったとき、それがそのほかのデータにどう影響を及ぼすかを理解しているので、ここで伝播エラー処理を行う。例えば、１６ビットサンプリングの時、１つのデータは８ビット単位なので、１つのＥＲＲＯＲフラグは、新たに伝播エラーを含んだＡＥＲＲＯＲフラグとなる。
【０１６１】
オーディオデータは、次のデシャフリング回路１０８により元の時間軸上に戻される。この時、先ほどのＡＥＲＲＯＲフラグを基にオーディオデータの補修作業を行う。つまり、エラー直前の音で代用する前値ホールド等の処理を行う。エラー期間があまりに長く、補修が効かない場合には、ミューティング等の処置をして音そのものを止めてしまう。
【０１６２】
このような処置をした後、Ｄ／Ａ変換器１０９によりアナログ値に戻し、画像データとのリップシンク等のタイミングを取りながら、アナログオーディオ出力端子１１０から出力する。
さて、第９のスイッチング回路ＳＷ９及び第１０のスイッチング回路ＳＷ１０により切り分けられたＶＡＵＸ、ＡＡＵＸの各データは、それぞれＶＡＵＸ用ＩＣ９８及びＡＡＵＸ用ＩＣ１１１においてエラーフラグも参考にしながら多数決処理等の前処理を行う。
【０１６３】
また、第８のスイッチング回路ＳＷ８から出力されたＳＵＢＣＯＤＥエリアのＩＤデータＳＩＤとパックデータＳＤＡＴＡは、ＳＵＢＣＯＤＥ用ＩＣ１１２に与えられ、ここでもエラーフラグも参考にしながら多数決処理等の前処理を行う。これらの前処理が行われたデータは、その後、信号処理マイコン１００に与えられ、最終的な読み取り動作を行う。そして、前処理において取りきれなかったエラーは、それぞれＶＡＵＸＥＲ、ＳＵＢＥＲ、ＡＡＵＸＥＲとして信号処理マイコン１００に与えられる。
【０１６４】
ここでＳＵＢＣＯＤＥ用ＩＣ１１２はＡＰ３、及びＡＰＴを抜き出し、これらを信号処理マイコン１００を介してモード処理マイコン８２に渡してチェックをする。モード処理マイコン８２は、ＩＴＩからのＡＰＴ、及びＳＵＢＣＯＤＥからのＡＰＴにもとづいてＡＰＴの値を確定すると共に、この値が「０００」でない時は警告処理等の動作を行う。また、ＡＰ３＝０００の時には通常通り動作するが、それ以外の値の時は警告処理等のウォーニング動作を行う。
【０１６５】
ここで、パックデータのエラー処理について補足すると、各々のエリアにはメインエリアとオプショナルエリアがある。そして、メインエリアには同じデータが１０回書かれているので、そのうちいくつかがエラーしていても、その他のデータで補足再現できるのでそこのＥＲＲＯＲフラグはもはやエラーではなくなる。ただしＳＵＢＣＯＤＥ以外のオプショナルエリアについてはデータは１回書きなので、エラーはそのままＶＡＵＸＥＲ、ＡＡＵＸＥＲとして残ることになる。
【０１６６】
信号処理マイコン１００は、さらに各データのパックの前後関係などから類推して、伝播エラー処理やデータの補修処理等を行う。こうして判断した結果は、モード処理マイコン８２に与えられ、セット全体の挙動を決める材料にする。
次にＶＡＵＸを例にＶＡＵＸ用ＩＣ９８及び信号処理マイコン１００におけるパックデータの再生回路を説明する。ここでは、前処理として多数決処理ではなく、エラーの場合にはメモリに書き込まないという単純な処理方式を用いた構成例について説明する。図９にＶＡＵＸ用ＩＣ９８の回路例を示す。まずスイッチング回路ＳＷ９からきたＶＡＵＸパックデータを、ライト側コントローラ１４２により図３のｎＭＡＩＮ＝「Ｌ」のタイミングで、スイッチ１４１を切り換えることによりメインエリア用メモリ１４５及びオプショナルエリア用ＦＩＦＯ１４８に振り分ける。
【０１６７】
メインエリアのパックデータは、パックヘッダー検出回路１４３によりそのヘッダーを読み取ってスイッチ１４４を切り換える。そしてＥＲＲＯＲでない時だけデータをメインエリア用メモリに書き込む。このメモリは、９ビット構成になっており、図で網点がかかっている部分はエラーフラグの格納ビットである。
メインエリア用メモリの初期設定としては、１ビデオフレーム毎にその内容をすべてオール１（＝情報無し）にしておく。そしてＥＲＲＯＲだったらなにもせず、ＥＲＲＯＲでなければそのデータを書き込むと共にエラーフラグに０を書き込んでおく。メインエリアには１フレームにつき同じパックが１０回、もしくは１２回書きされているので１ビデオフレーム終了時点でエラーフラグに１が立っているところが、最終的にエラーと認識される。
【０１６８】
オプショナルエリアは、基本的に１回書きなので、ＥＲＲＯＲフラグをそのままデータと共にオプショナルエリア用ＦＩＦＯ１４８に書き込む。これらをリード側タイミングコントローラ１４９によって切り換えられるスイッチ１４６、１４７を介して信号処理マイコン１００へ送る。
信号処理マイコン１００では、送られてきたパックデータとエラーフラグから解析を行う。信号処理マイコン１００における処理動作を図１０を参照して説明する。この図に於てパックヘッダー識別回路１５０により、ＶＡＵＸ用ＩＣ９８から送られてきたパックデータ（ＶＡＵＸＤＴ）の振り分けを行い、メモリ１５１に貯える。これは、メインエリア、オプショナルエリアの区別は特にしない。
【０１６９】
メインエリアのパックの場合には、ＶＡＵＸ用ＩＣ９８と同じく、ＶＡＵＸＥＲにエラーフラグ「１」が立っている時には書き込み処理を行わない。これにより少なくとも１ビデオフレーム前の値で補修ができる。メインエリアの内容は、１ビデオフレーム前の値と非常に相関が強いと考えられるので、この処理で代用してしまっても特に問題は生じない。
【０１７０】
一方、オプショナルエリアのパックの場合には、１ビデオフレーム前の値と全く相関がないと考えられるので、そのパック単位でエラー伝播処理を行う。
この方法は、基本的には５バイト固定長のパックデータの中にエラーが有れば全データをＦＦｈとする「情報無しパック」に変更することにより行われるが、パック個別対応も必要となる。例えば、Ｔｅｌｅｔｅｘｔデータが格納される「Ｔｅｌｅｔｅｘｔ」パックの場合には、そのパックがいくつも続く関係から、その間のパックヘッダーにエラーがあっても容易にＴｅｌｅｔｘｔパックヘッダーに置き換えが可能である。またデータ部にエラーがあっても、パックヘッダーにエラーが無ければそのパックを「情報無しパック」に変更することはしない。これは、そのＴｅｌｅｔｅｘｔデータの復元を、Ｔｅｌｅｔｅｘｔデコーダーのパリティチェックに委ねているからで、エラーとわかってもデータはそのままにしておく。
【０１７１】
即ち、本実施例のディジタルＶＴＲにおいては、図８の再生回路では記載を省略しているが、テキストデータ、Ｔｅｌｅｔｅｘｔデータ等のようにデータ量が多く、かつ、１連のデータシーケンスとして特徴のあるパックデータについては、それぞれ信号処理マイコン１００から専用のデータ処理回路へ受け渡して、より高能率のエラー補正を実行すると共に、モード処理マイコン８２に対する負荷の軽減を行うようにしている。
【０１７２】
以上のような信号処理マイコン１００における処理により整えられたデータには、すでにエラーフラグは存在しない。これらをＰ／Ｓ変換回路１５２にてシリアルデータに変換し、マイコン間の通信プロトコルに従ってモード処理マイコン８２に送る。ここでＳ／Ｐ変換回路１５３にてパラレルデータに戻し、パックデータ分解解析を行う。
【０１７３】
ここで回路１５０、１５５、及びスイッチ１５４はマイコンのプログラムで構成されると共に、メモリ１５１はマイコン内部のメモリ、回路１５２、及び１５３はマイコン内部のシリアルＩ／Ｏである。
モード処理マイコン８２におけるパックデータの分解解析においては、確定されたパックヘッダーに基づいてパックデータの解析を行い、解析結果として得られる種々の制御情報、表示情報等をそれぞれの制御回路、表示回路等へ供給する。例えば、前述のように、ＴＯＣ表示用データ等を図８におけるキャラクター表示制御回路５９８へ供給するが、この外に、図７に示されるようにＶＡＵＸ ＴＲパックデータをインターフェース（図示せず）を介してＥＤＴＶ−２再生回路へ供給するようにしている。
【０１７４】
２．ＥＤＴＶ−２再生回路
次に、以上に説明したディジタルＶＴＲ再生部からのコンポーネント信号及びＶＡＵＸ ＴＲパックデータを入力して所望のコンポジット信号を生成するＥＤＴＶ−２再生回路６０１について説明する。
【０１７５】
かかる再生回路６０１の具体回路の１例を図１１に示す。
この図において、ディジタルＶＴＲ再生部のモード処理マイコンから供給されたＶＡＵＸ ＴＲパックデータは、端子５２０からＤＡＴＡ ＴＹＰＥ識別回路５７０へ入力され、ここで、該パックのＰＣ１の下位４ビットに格納されているＤＡＴＡ ＴＹＰＥが調べられる（なお、モード処理マイコンは、テープ上のＶＡＵＸ領域のメインエリアにＶＡＵＸ ＴＲパックが記録されていない場合には、ＰＣ１〜ＰＣ４にすべて「１」が格納されているＮｏ Ｉｎｆｏｒｍａｔｉｏｎパックを上記端子５２０へ供給する）。
【０１７６】
該識別回路５７０は、ＤＡＴＡ ＴＹＰＥがＥＤＴＶ−２データであることを表す「００１０」或るいは「００１１」のときのみ、判別信号ＤＳをＥＤＴＶ−２ＩＤエンコーダ５２４、ラインデコーダスイッチ回路５３０、及びＶＴ／ＶＨ’信号変調装置５３１へ供給してこれらの回路ブロックの動作をオン状態とする。このとき、ラインデコーダスイッチ回路５３０では無画部期間のみ制御信号▲１▼を生成して、この制御信号をチャンネル合成装置５２８及び色変調装置５２６へ出力し、この無画部期間においてチャンネル合成装置５２８をオン状態に、また、色変調装置をオフ状態に維持する。
【０１７７】
これにより、無画部期間に色差信号記録チャンネルを介して記録媒体に記録されていたＶＴ／ＶＨ’信号は、チャンネル合成装置において図２１のチャンネル分割装置で受けた変換処理とは逆の変換処理を施され、更に、ＶＴ／ＶＨ’信号変調装置５３１においてＱ軸の色副搬送波を変調した後、加算回路５２９において色変調装置５２６からのクロマ信号と合成される。なお、色変調装置５２６において色変調の際に使用する色副搬送波は、同期分離回路５２５において分離したバースト信号を色変調装置内の色副搬送波再生回路（図示せず）へ供給して得る。
【０１７８】
また、ラインデコーダスイッチ回路５３０は、第２２ライン及び第２８５ラインの期間に対応したゲートパルスＧをＥＤＴＶ−２ＩＤエンコーダ５２４へ出力する。一方、該エンコーダ５２４は、ＤＡＴＡ ＴＹＰＥ識別回路から入力されたＶＡＵＸ ＴＲパックデータに基づいてＥＤＴＶ−２で定義された識別制御信号を生成し、この識別制御信号を、上記ゲートパルスが入力されたライン期間に加算回路５２７へ出力し、端子５２１から入力された再生輝度信号（なお、無画部期間には、この端子から再生された適応型セットアップ低下信号が入力される）と合成する。
【０１７９】
加算回路５２７から得られる輝度信号及び識別制御信号と、加算回路５２９から得られるクロマ信号及びＶＴ／ＶＨ’信号は、更にＹ／Ｃ合成回路５３２において合成されることによりＥＤＴＶ−２信号が生成され、端子５３３からテレビ受像機へ出力される。
なお、出力端子５３４及び５３５は、輝度信号及びクロマ信号の分離された入力端子を備えたテレビ受像機へ出力するための端子であり、このような受像機でレターボックス画面表示を行う場合にも、無画部における障害が目立たない。
【０１８０】
なお、ディジタルＶＴＲ再生部において再生された信号がＮＴＳＣ方式のものであった場合には、ＤＡＴＡ ＴＹＰＥ識別回路５７０から判別信号ＤＳが出力されないためエンコーダ５２４、スイッチ回路５３０、及び変調装置５３１がオフ状態とされると共に、色変調装置５２６は常にオン状態に維持され、更に、前記のゲートパルスＧも出力されないので、Ｙ／Ｃ合成回路５３２の出力側には、端子５２１へ入力された輝度信号と色変調装置５２６から出力されるクロマ信号とを合成したＮＴＳＣ信号が得られる。
【０１８１】
以上、本発明による記録装置、及び再生装置の実施例について説明したが、勿論、これらの実施例を組み合わせて記録再生装置を構成することも直ちにできる。かかる記録再生装置の実施例の具体的構成及び回路動作は、上記記録装置及び再生装置の各実施例の回路構成及び各回路動作に示されるとおりのものを採用出来るので、それらの説明については省略する。
【０１８２】
【発明の効果】
ＥＤＴＶ−２デコーダを備えていない受像機へディジタルＶＴＲからの再生信号を入力した場合に、放送局からのＥＤＴＶ−２信号を直接受像したときと同様に、無画部の垂直解像度補強信号が目立たない。
輝度信号と色信号とをそれぞれ専用の入力端子を用いて分離して入力できる受像機においても、ＥＤＴＶ−２信号に基づく画像をレターボックス画面で表示した場合に、無画部の垂直解像度補強信号が目立たない。
【図面の簡単な説明】
【図１】本発明の実施例におけるスライス処理を説明する図である。
【図２】ディジタルＶＴＲの記録回路におけるパックデータの生成を説明する図である。
【図３】記録トラック上のメインエリアを説明する図である。
【図４】モード処理マイコンにおけるパックデータの生成を説明する図である。
【図５】ＭＩＣマイコンにおけるパックデータの生成を説明する図である。
【図６】再生装置の全体的構成を示す図である。
【図７】ディジタルＶＴＲ再生部の１部分の構成を示す図である。
【図８】ディジタルＶＴＲ再生部の他の部分の構成を示す図である。
【図９】ＶＡＵＸ用ＩＣにおける再生パックデータの処理を説明する図である。
【図１０】信号処理マイコンにおける再生パックデータの処理を説明する図である。
【図１１】ＥＤＴＶ−２再生回路の構成例を示す図である。
【図１２】ＥＤＴＶ−２信号における輝度信号、色信号、及び水平解像度補強信号の分布を説明する図である。
【図１３】垂直解像度補強信号の分布を説明する図である。
【図１４】適応型セットアップ低下処理を説明する図である。
【図１５】適応型セットアップ低下処理を行う具体回路例を示す図である。
【図１６】適応型セットアップ低下処理回路に使用する非線型回路の特性を示す図である。
【図１７】識別制御信号のフォーマットを示す図である。
【図１８】１フレーム分のＥＤＴＶ−２信号のフォーマットを説明する図である。
【図１９】輝度信号及び色差信号をＡＤ変換する際の変換特性を説明する図である。
【図２０】記録装置の全体的構成を示す図である。
【図２１】ＥＤＴＶ−２記録回路の回路構成例を示す図である。
【図２２】ＶＴ／ＶＨ’復調装置の回路構成例を示す図である。
【図２３】チャンネル分割装置の具体回路例を示す図である。
【図２４】ディジタルＶＴＲの１トラックの記録フォーマットを示す図である。
【図２５】プリＳＹＮＮＣブロック、及びポストＳＹＮＣブロックの構造を示す図である。
【図２６】ＡＵＤＩＯのフレーミングフォーマット及び１ＳＹＮＣブロックの構造を説明する図である。
【図２７】１フレーム分の画像データのブロッキングを説明する図である。
【図２８】１フレーム分のＤＣＴブロックの生成を説明する図である。
【図２９】誤り訂正符号が付加されたＶＩＤＥＯのフレーミングフォーマットを示す図である。
【図３０】ＶＩＤＥＯのバッファリングユニット、及び１ＳＹＮＣブロックの構成を示す図である。
【図３１】１トラック分のＳＵＢＣＯＤＥエリアの構造を説明する図である。
【図３２】ＡＵＤＩＯエリア、及びＶＩＤＥＯエリアにおけるＳＹＮＣブロックのＩＤ部の構造を説明する図である。
【図３３】ＳＵＢＣＯＤＥエリアにおけるＳＹＮＣブロックのＩＤ部の構造を説明する図である。
【図３４】パックの基本構造を示す図である。
【図３５】大アイテムによるパックのグループの定義、及びＶＡＵＸ ＳＯＵＲＣＥパックとＶＡＵＸ ＳＯＵＲＣＥ ＣＯＮＴＲＯＬパックの詳細を示す図である。
【図３６】ＶＡＵＸ ＲＥＣ ＤＡＴＥパック、ＶＡＵＸ ＲＥＣ ＴＩＭＥパック、ＶＡＵＸ ＲＥＣ ＴＩＭＥ ＢＩＮＡＲＹ ＧＲＯＵＰパック、ＣＬＯＳＥＤＣＡＰＴＩＯＮパック、及びＶＡＵＸ ＴＲパックの詳細を示す図である。
【図３７】ＣＡＳＳＥＴＴＥ ＩＤパック、ＴＡＰＥ ＬＥＮＧＴＨパック、及びＴＩＴＬＥ ＥＮＤパックの詳細を示す図である。
【図３８】ＰＲＯＧＲＡＭ ＳＴＡＲＴパック、ＰＲＯＧＲＡＭ ＥＮＤパック、及びＰＲＯＧＲＡＭ ＲＥＣ ＤＡＴＥ ＴＩＭＥパックの詳細を示す図である。
【図３９】１フレーム分のＡＡＵＸ領域の構造を説明する図である。
【図４０】１トラック分のＶＡＵＸ領域の構造を説明する図である。
【図４１】１フレーム分のＶＡＵＸ領域のパック構造を説明する図である。
【図４２】ＳＵＢＣＯＤＥエリアのパックデータの多重書きを説明する図である。
【図４３】メモリインカセットのメモリーマップを説明する図である。
【図４４】プログラムイベントの例を示す図である。
【図４５】ＡＰＴによるトラックフォーマットの定義付けを説明する図である。
【図４６】アプリケーションＩＤの階層構造を説明する図である。
【図４７】アプリケーションＩＤが「０００」の場合のトラック上のフォーマットを説明する図である。
【図４８】ディジタルＶＴＲの記録回路を示す図である。
【図４９】クランパーの回路例を示す図である。
【図５０】スライサーの原理的構成を示す図である。
【図５１】従来のディジタルＶＴＲにおけるスライス処理を説明する図である。
【符号の説明】
６００…ＥＤＴＶ−２記録回路、 ５０２…ＶＴ／ＶＨ’復調装置、
５０３…３次元Ｙ／Ｃ分離回路、 ５０４…ＥＤＴＶ−２ＩＤデコーダ、
５０６，５３０…ラインデコーダスイッチ回路、
５０７…ＨＨ’信号デコーダ、 ５１０…チャンネル分割装置、
５２４…ＥＤＴＶ−２ＩＤエンコーダ、 ５２８…チャンネル合成装置、
５３１…ＶＴ／ＶＨ’信号変調装置、 ５７０…ＤＡＴＡ ＴＹＰＥ識別回路
９１０…スライサー、[0001]
[Industrial applications]
The present invention relates to a device for recording or reproducing a television signal, and more particularly to a television signal recording medium configured to provide a high-quality image by separating and transmitting a high-resolution component. And a reproducing apparatus for reproducing the television signal from the recording medium, and a recording / reproducing apparatus for recording / reproducing the television signal using a recording medium.
[0002]
[Prior art]
As a television system capable of providing a higher resolution and wider image than a television signal of the same system while maintaining compatibility with the NTSC system which is the current standard system of television broadcasting, A generation of Extended Definition Television (hereinafter referred to as EDTV-2) has been proposed and is expected to be put to practical use soon.
[0003]
The EDTV-2 is capable of transmitting a video signal having a bandwidth of 0 to 6 MHz by using a format conforming to the NTSC system. In a receiver having an EDTV-2 decoder, an aspect ratio of 16 is used. : 9 wide images can be expressed. When the image is received by an ordinary NTSC receiver, an image having an aspect ratio of 16: 9 is displayed at the center of the screen (main image area), and non-image areas where no image is displayed appear above and below the image.
[0004]
In the EDTV-2, in order to provide a high-resolution wide image as described above, in addition to a luminance signal and a chromaticity signal having the same band as the NTSC system, a horizontal resolution reinforcement signal, a vertical resolution reinforcement signal, and An identification control signal including various control information and identification information related to the EDTV signal is transmitted as an auxiliary signal. The outline of the format of these auxiliary signals will be described below.
[0005]
1) Horizontal resolution enhancement signal
In the EDTV-2, a progressive scanning television camera having 525 scanning lines and an output signal bandwidth of 6 MHz is used, and 480 video signals constituting effective scanning lines are converted into 360 letter boxes in a letter box format by 4-3 conversion. After being converted to a video signal, it is converted to a signal for interlaced scanning. Then, a 4.2 MHz to 6 MHz high frequency component HH exceeding the band of the NTSC system luminance signal is separated from the signal converted to the interlaced scanning, and then the HH signal is frequency-converted into a “blowing hole” by carrier suppression amplitude modulation. The shifted signal HH 'is multiplexed and transmitted to 360 scanning lines (main image portions) at the center of the screen as a horizontal resolution enhancement signal. As a carrier for this frequency shift, a carrier having the characteristic that the polarity of 16/7 fsc is inverted for each line and for each frame and the same phase falls for each field in the vertical-time domain is used.
[0006]
FIG. 12A shows signal spectra of a luminance signal YL of 0 to 4.2 MHz, a color signal C, and a horizontal resolution enhancement signal HH ′. The signal HH ′ exists in the first and third quadrant holes conjugate to the color signal in the vertical frequency (ν) -time frequency (f) space as shown in [2] of FIG.
[0007]
2) Vertical resolution enhancement signal
The vertical resolution enhancement signal is composed of a VT signal and a VH 'signal.
Here, the VT signal is a signal obtained by performing a high-pass filter process on the vertical frequency axis on the video signal that has been subjected to the above-described 4-3 conversion, and then converting the video signal into an interlaced scanning format. Represents the vertical temporal high-frequency component lost during conversion to the scanning format. The VT signal is used for displaying an image by sequential scanning. Even in the case of displaying an image by interlaced scanning, the use of the VT signal for the oblique component of the motion component is effective in removing aliasing distortion.
[0008]
The VH 'signal is obtained by vertically shifting the vertical high-frequency component VH extracted from the progressively scanned video signal to a vertical low frequency by a line inversion operation, further performing 4-3 conversion, and then converting to interlaced scanning. Can be This VH 'signal represents a vertical luminance high frequency component lost at the time of 4-3 conversion, and is transmitted only at the time of a still image.
[0009]
These VT signals and VH 'signals are compressed and rearranged to 1/3 in the horizontal direction after limiting the horizontal band, respectively. The polarity of the VH' signal is inverted for each line and each frame, and then added to the VT signal. You. The added output is modulated using the color subcarrier of the Q axis, and then multiplexed and transmitted to the non-picture part composed of 60 lines each located above and below the main picture part. Note that the spectrum of the VT signal and VH ′ signal in the vertical frequency (ν) -time frequency (f) space (however, the horizontal frequency μ = ± fsc cross section) is represented as shown in FIG.
[0010]
When the broadcast station multiplexes the above VT / VH 'signal in the non-picture portion and transmits the VT / VH' signal, the VT / VH 'signal is received when the EDTV-2 signal is received by a normal receiver without an EDTV-2 decoder. In order to make the multiplexed signal in the non-image portion inconspicuous on the screen, an adaptive setup lowering process described below is performed.
That is, when the transmitting side multiplexes the VT / VH 'signal on the 0IRE pedestal and transmits it, the pedestal level to be multiplexed is reduced according to the amplitude level of the VT / VH' signal.
[0011]
Referring to FIG. 14, in this figure, A indicates a modulated signal of the VT / VH 'signal before multiplexing, and B indicates a setup reduction signal in which the modulated signal is multiplexed. By multiplexing the signal whose setup has been reduced according to the amplitude level of the modulation signal in this manner, the case where the peak value of the multiplexed output exceeds 0IRE is reduced, and is observed as noise in the non-image portion of the receiver. Almost disappears.
[0012]
FIG. 15 shows an example in which a specific circuit for performing the adaptive setup reduction is constituted by a digital circuit. In this circuit, the modulated VT / VH ′ signal (A) is supplied to the BPF 920 to extract the components of the color sub-carrier band, and then the amplitude is extracted by the absolute value conversion circuit ABS 921. As shown in FIG. 16, coring is performed at the level 1 IRE and clipping is performed at the level 5 IRE. That is, the negative peak value of the adaptive setup lowering signal does not fall below -5IRE. Next, a low-frequency component is extracted by the LPF 923, and the polarity of the low-frequency component is inverted to obtain an adaptive setup lowering signal as shown in FIG. 14B. By multiplexing this signal with the original modulation signal A, a desired multiplexed output is obtained.
[0013]
3) Identification control signal
The identification control signal has the format shown in FIG. 17 and is inserted into the 22nd and 285th lines. In accordance with the identification control signal, the aspect ratio, the presence / absence of various reinforcement signals, control information of the phase reference of the reinforcement signal, and the like are transmitted as 27-bit information including B1 to B27 shown in the drawing. Regarding the contents of each bit, bits B1 and B2 are set to "1" and "0", respectively, to define the reference timing. Bit B3 is set to "1" in a letter box. Bit B6 represents the field number, and bit B7 represents the phase of the HH modulated carrier and the polarity of the VH vertical-time modulated carrier, respectively. Bit B8 indicates the presence or absence of a VT signal, bit B9 indicates the presence or absence of a VH signal, and bit B10 indicates the presence or absence of an HH signal. These bits are "1", "present", and "0". It is defined to mean "none."
[0014]
Note that bits B1 to B5 and bit B24 are configured with an NRZ waveform. The information of bits B6 to B23 is represented by carrier suppression amplitude modulation of the chrominance subcarrier, and in this case, the phases of the chrominance subcarrier are 0 and π corresponding to “1” and “0” of each bit, respectively. Is done. Further, bits B25 to B27 are sine waves (2.04 MHz) for confirmation for distinguishing the existing video signal from the identification control signal.
[0015]
FIG. 18 shows details of a transmission signal for one frame in EDTV-2. In this figure, one line is composed of 910 samples at a sample frequency of 4 fsc, and the shaded portions represent portions where no signal is present. The 180th line from the 53rd line to the 232nd line and the 316th line to the 495th line constitute a main image portion on which the above-described HH 'signal is multiplexed, and the 23rd line above the main image portion. The 30th line from the 52nd line and the 286th line to the 315th line represents the upper non-image area, and the 233rd to 262th lines and the 496th to 525th lines located below the main image area. Thirty lines each constitute a lower non-image part, and the above-mentioned VT signal and VH 'signal are multiplexed.
[0016]
[Problems to be solved by the invention]
Currently, as a recording / reproducing apparatus for efficiently recording and reproducing NTSC television signals with high quality, image signals are sampled in a 4: 1: 1 format, digitized, and then subjected to DCT conversion and variable length coding. There has been proposed an image compression recording digital VTR (hereinafter, this digital VTR is simply referred to as a "digital VTR") in which data is compressed and recorded by a process such as conversion. It is planned.
[0017]
In this digital VTR, a luminance signal and a chrominance signal are recorded in a component format. In this case, an effective image area to be recorded per frame is uniquely designed to facilitate DCT conversion processing at the time of recording. Specifically, a total of 480 lines including the 23rd line to the 262nd line and the 240th line from the 285th line to the 524th line are set as the effective image area.
[0018]
By the way, the AD conversion characteristic when the luminance signal and the color difference signal are AD-converted and recorded in the above-mentioned digital VTR is set as shown in FIG.
That is, the pedestal level (0IRE) of the luminance signal has a quantization value of "16", the white peak (100IRE) has a quantization value of "235", the center level of the color difference signal has a quantization value of "128", and the positive direction has a positive value. The maximum peak is converted into a quantization value “240”, and the maximum negative peak is converted into a quantization value “16”.
[0019]
In this case, in particular, in the AD conversion of the luminance signal, since the AD conversion of the signal portion below the pedestal level is usually unnecessary, the AD conversion is performed only on the signal portion above the pedestal level, that is, the signal portion above 0IRE. The configuration is such that the AD conversion output for all signal portions below the pedestal level is the quantized value “16”.
[0020]
Therefore, in such a digital VTR, it is impossible to accurately record and reproduce the above-mentioned adaptive setup lowering signal. That is, when the broadcasted EDTV-2 signal is directly displayed on the receiver, and when the EDTV-2 signal recorded by the digital VTR is reproduced and displayed on the receiver, the noise level appearing in the non-image portion is different. It will be very different.
[0021]
Even if a circuit for generating a special adaptive setup lowering signal is provided on the reproduction side as an EDTV-2 compatible digital VTR, the tape on which the EDTV-2 signal is recorded by this digital VTR can be used as an EDTV-2. In the case of reproduction by a digital VTR that does not support -2, the VT / VH 'signal may appear as strong noise in a non-image area on the screen of the receiver.
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems and to enable EDTV-2 signals to be recorded on a digital VTR.
[0022]
[Means for Solving the Problems]
According to the first aspect of the present invention, there is provided a recording method for recording a television signal having a luminance signal, a chrominance signal, and a vertical resolution enhancement signal multiplexed on a signal subjected to adaptive setup reduction processing of a predetermined line on a recording medium. In the device,
Separation means for separating the luminance signal, the color signal, the vertical resolution enhancement signal, and the adaptive setup reduction signal from the television signal,
A luminance signal AD converter for AD-converting the luminance signal separated by the separator, and a luminance signal processing for converting an output of the luminance signal AD converter into a signal form for recording and recording on a recording medium; Circuit and
A color signal AD converter for AD converting the color signal separated by the separator, and a color signal processing for converting an output of the color signal AD converter into a signal form for recording and recording the signal on a recording medium Circuit and
Vertical resolution enhancement signal recording means for recording the vertical resolution enhancement signal separated by the separation means on a recording medium via the color signal processing circuit,
An adaptive setup lowering signal recording unit that records the adaptive setup lowering signal separated by the separating unit on a recording medium via the luminance signal processing circuit,
The luminance signal processing circuit further includes setting means for setting a level range of the luminance signal to be AD-converted by the luminance signal AD conversion means, and the setting means sets a lower limit level of the level range to a luminance signal. Is set lower than the pedestal level.
[0023]
According to a second aspect of the present invention, a television signal having a luminance signal, a chrominance signal, and a vertical resolution enhancement signal multiplexed on a signal subjected to adaptive setup reduction processing of a predetermined line is output from a recording medium. In a television signal reproducing apparatus for reproducing
Reproducing means for scanning the recording medium;
A luminance signal reproducing means for reproducing a luminance signal in which an adaptive setup lowering signal is multiplexed from an output signal of the reproducing means;
A color signal reproducing means for reproducing the color signal from an output signal of the reproducing means;
A vertical resolution reinforcement signal reproducing means for reproducing a vertical resolution reinforcement signal from an output signal of the reproduction means;
Multiplexing means for multiplexing the output of the vertical resolution reinforcement signal reproducing means and the output of the color signal reproducing means,
A first output signal terminal for outputting an output signal of the multiplexing means to the outside,
A second output signal terminal for outputting an output signal of the luminance signal reproducing means to the outside.
[0024]
A television signal having a luminance signal, a chrominance signal, and a vertical resolution enhancement signal multiplexed on a signal subjected to adaptive setup reduction processing of a predetermined line is recorded on a recording medium. In a recording and reproducing apparatus for recording and reproducing,
Separation means for separating the luminance signal, the color signal, the vertical resolution enhancement signal, and the adaptive setup reduction signal from the television signal,
A luminance signal processing unit that includes a luminance signal A / D conversion unit that performs A / D conversion of the luminance signal separated by the separation unit, and that converts an output of the luminance signal A / D conversion unit into a signal form for recording and records it on a recording medium Circuit and
A color signal AD converter for AD-converting the color signal separated by the separator, and a color signal processing for converting an output of the color signal AD converter into a signal form for recording and recording on a recording medium Circuit and
Vertical resolution enhancement signal recording means for recording the vertical resolution enhancement signal separated by the separation means on a recording medium via the color signal processing circuit,
Adaptive setup reduction signal recording means for recording the adaptive setup reduction signal separated by the separation means on a recording medium via the luminance signal processing circuit;
Reproducing means for scanning the recording medium;
A luminance signal reproducing means for reproducing a luminance signal in which an adaptive setup lowering signal is multiplexed from an output signal of the reproducing means;
A color signal reproducing means for reproducing the color signal from an output signal of the reproducing means;
A vertical resolution reinforcement signal reproducing means for reproducing a vertical resolution reinforcement signal from an output signal of the reproduction means;
Multiplexing means for multiplexing the output of the vertical resolution reinforcement signal reproducing means and the output of the color signal reproducing means,
A first output signal terminal for outputting an output signal of the multiplexing means to the outside,
A second output signal terminal for outputting an output signal of the luminance signal reproducing means to the outside,
The luminance signal processing circuit further includes setting means for setting a level range of the luminance signal to be AD-converted by the luminance signal AD conversion means, and the setting means sets a lower limit level of the level range to a luminance signal. Is set lower than the pedestal level.
[0025]
[Action]
The adaptive setup lowering signal transmitted to the non-image portion of the EDTV-2 signal is recorded and reproduced faithfully.
The multiplexed luminance signal of the adaptive setup lowering signal and the multiplexed chrominance signal of the vertical resolution enhancement signal are separately output from dedicated output terminals.
[0026]
【Example】
First, a recording device configured to record an EDTV-2 signal according to the present invention will be described, and then a reproducing device for reproducing the EDTV-2 signal recorded by the recording device will be described.
[0027]
[1] Recording device
FIG. 20 shows the overall configuration of an embodiment of such a recording apparatus.
As shown in the figure, this embodiment includes a tuner 700, an EDTV-2 recording circuit 600, and a recording section 800 of the above-described digital VTR. A composite video signal output from the tuner is output to an EDTV-2 recording circuit. At the same time, they are separated into a Y signal and color difference signals CB and CR and supplied to each input terminal of the digital VTR recording unit. The audio signal is supplied directly from the tuner to the audio signal input terminal of the digital VTR recording unit. When the input signal from the tuner is not an NTSC signal but an EDTV-2 signal, in addition to the above signals, switching information, identification control signal data, and an HH decode flag are transmitted from the EDTV-2 recording circuit. It is input to a predetermined input terminal of the digital VTR recording unit.
[0028]
Hereinafter, the EDTV-2 recording circuit and the digital VTR recording section will be described in detail.
1. EDTV-2 recording circuit
FIG. 21 shows an example of a specific configuration of the EDTV-2 recording circuit.
In this figure, an input signal from a tuner is supplied to a sync separation circuit 505, and the separated sync signal is input to a line decoder switch circuit 506, so that gate pulses corresponding to the 22nd line period and the 285th line period Generate G. The gate pulse is input to the EDTV-2ID decoder 504 to turn on a gate circuit (not shown) provided at the input portion, and decode signals from these tuners in these lines.
[0029]
When the input signal from the tuner is an EDTV-2 signal, the above-described gate operation takes in the EDTV-2 identification control signal into the decoder, and the signal is decoded to be an EDTV-2 signal. The discrimination signal D that recognizes the fact is supplied from the decoder to the line decoder switch circuit 506 and the channel dividing device 510. The switch circuit outputs a switching signal to the switch 597 only when the EDTV-2 signal is received based on the determination signal D, and generates switching information indicating a period of the 285th line to record the digital VTR from the terminal 518. (The role of the switching information will be described later). Further, the channel dividing device is turned on only when the EDTV-2 signal is received based on the determination signal D, and performs the channel dividing operation.
[0030]
The above switching signal connects the movable terminal of the switch 597 to the input terminal side of the VT / VH 'demodulator 502 only during the non-image period, and to the input terminal side of the three-dimensional Y / C separation circuit 503 during the other periods. The switch 597 is controlled so as to be connected. On the other hand, the data of bit B16 (HH decode flag) indicating the presence or absence of the HH signal in the identification control signal decoded by the EDTV-2ID decoder 504 is output from the terminal 517 to the digital VTR recording unit, and the HH 'decoder 507 The control circuit causes the decoder 507 to execute the decoding operation only when this flag is “1” (HH signal is present).
[0031]
Thus, the HH ′ signal in the EDTV-2 signal separated by the three-dimensional Y / C separation circuit 503 is synchronously detected by the decoder 507 and demodulated into an HH signal, and then combined with the Y signal by the addition circuit 509. A wide band Y signal whose band has been extended to 6 MHz is output from a terminal 513 to a digital VTR recording unit and recorded. In this embodiment, the identification control signal data obtained by decoding the identification control signal in the decoder 504 is input from the terminal 516 to the digital VTR and recorded.
[0032]
However, in this case, since the luminance signal recorded on the digital VTR is a broadband luminance signal to which the HH signal obtained by converting the HH ′ signal is added as described above, the luminance signal is output from the output terminal 516 to the digital VTR recording section. The value of the HH decode flag in the output discrimination control signal data is always rewritten to "0". (This is because the EDTV-2 signal recorded on the digital VTR of the present embodiment is reproduced and the EDTV- If the signal is input to a television receiver with a built-in 2-decoder, the HH 'signal does not already exist in the chromaticity signal band, so that it is not necessary to convert the HH' signal into an HH signal in this receiver.
[0033]
FIG. 22 shows an example of a specific circuit of the VT / VH 'demodulator 502.
In this figure, the input non-image portion signal is converted into a VT / VH 'signal modulated by a Q-axis chrominance subcarrier by a BPF 561 and an LPF 563, and a signal representing an adaptive setup reduction in a lower frequency band. Separated. The former signal is returned to a baseband VT / VH 'signal (these signals are compressed on the time axis to 1/3) in a demodulator 562, and then divided into two channels in a channel dividing device 510. Then, the signals are supplied from output terminals 514 and 515 via adders 511 and 512 to a color difference signal input terminal of the digital VTR recording unit.
[0034]
That is, in this embodiment, the demodulated VT / VH 'signal is recorded on the color signal channel of the digital VTR. The reason why the channel division is performed by the device 510 is that the above-mentioned baseband VT / VH 'signal has a band of about 4 MHz, while the color signal in the digital VTR of the 4: 1: 1 sampling format is used. Since the recording channel has a recordable band of about 2 MHz, the band is halved by dividing the VT / VH 'signal into channels.
[0035]
The specific circuit of the device 510 can be configured, for example, as shown in FIG. In this figure, the AD-converted VT / VH 'signal is selected by the sample distribution circuit 551 into odd-numbered samples and even-numbered samples to halve the sample rate, thereby reducing the sampling rate of each of the DA conversion circuits 552 and 553. The output band is １ ／ of the original input signal band. Although not shown in this figure, as described above, the discrimination signal D is supplied from the EDTV-2 ID decoder 504 to these circuits 550 to 553, and the device 510 operates only when the EDTV-2 signal is received. This prevents noise or the like from entering the color signal channel from the device 510 when receiving the NTSC signal.
[0036]
Note that the adaptive setup lowering signal extracted from the LPF 563 in FIG. 2 is supplied from the adding circuit 509 in FIG. 21 to the digital VTR recording unit via the output terminal 513, and is recorded in the luminance signal channel.
[0037]
As a recording channel for recording the VT / VH 'signal on the digital VTR, a method of recording this signal on a luminance signal channel of the digital VTR is conceivable. However, when such a method is adopted, the following method is used. The following problems occur.
That is, since the VT / VH 'signal has an amplitude of about ± 15 IRE, it is necessary to record the VT / VH' signal after multiplexing the VT / VH 'signal with a signal obtained by setting up about 15 IRE with respect to the pedestal level, for example. However, when the tape set up and recorded as described above is reproduced on a normal digital VTR not supporting EDTV-2, the multiplexed signal appears in a non-picture portion as it is set up. Observed.
[0038]
On the other hand, in the present embodiment, the VT / VH 'signal is recorded on the chrominance signal channel, so that the adaptive setup lowering signal can be recorded using the luminance signal channel. Even if the EDTV-2 signal reproduced from the VTR is input to a television receiver not provided with an EDTV-2 decoder, the VT / VH 'signal of the non-image portion does not stand out on the screen. Of course, when the tape recorded in the present embodiment is reproduced by a normal digital VTR that does not support EDTV-2, when the tape adopting the method of recording the VT / VH 'signal on the luminance signal channel is reproduced. No such problems occur.
[0039]
Next, the operation when the input signal from the tuner is an NTSC signal will be described.
In this case, the discrimination signal D is not generated in the EDTV-2ID decoder, and the output of the discrimination control signal data is also prohibited. Further, the value of the HH decode flag is forcibly set to "0". By these operations, the operations of the HH 'decoder and the channel dividing device are stopped, and the generation of the switching information and the switching signal in the line decoder switch circuit 506 is stopped.
[0040]
Then, when the supply of the switching signal to the switch 597 is stopped, the movable terminal of the switch is fixed to the input terminal side of the three-dimensional Y / C separation circuit. By these operations, after all, only the Y signal separated by the three-dimensional YC separation circuit and the color difference signal demodulated by the color demodulator 508 are output to the digital VTR recording unit as video data to be recorded. An HH decode flag of “0” is output from the terminal 517 to the digital VTR recording unit.
[0041]
2. Digital VTR recording section
Next, the digital VTR recording section 800 will be described sequentially according to the following items.
2-1. Recording format of digital VTR
(1) ITI area
(2) AUDIO area
(3) VIDEO area
(4) SUBCODE area
(5) Structure of ID part
(6) MIC
(7) Pack structure and type
(8) Structure of incidental information recording area
(9) Application ID system
2─2. Circuit configuration of digital VTR recording unit
[0042]
FIG. 24 shows a recording format on a tape in the digital VTR recording section of this embodiment.
In this figure, margins are provided at both ends of the track. On the inner side, an ITI area for reliably performing after-recording, an AUDIO area for recording an audio signal, a VIDEO area for recording an image signal, and a SUBCODE area for recording secondary data are provided from the recording start end side. Can be An inter-block gap (IBG) is provided between the areas to secure the area.
[0043]
Next, the details of the signals recorded in each of the above areas will be described.
(1) ITI area
As shown in the enlarged portion of FIG. 24, the ITI area includes a 1400-bit preamble, an 1830-bit SSA (Start-Sync Block Area), a 90-bit TIA (Track Information Area), and a 280-bit postamble. Have been.
[0044]
Here, the preamble has a function such as a run-in of the PLL at the time of reproduction, and the postamble has a role to gain a margin. The SSA and TIA are configured in units of 30-bit block data, and a predetermined SYNC pattern (ITI-SYNC) is recorded in the first 10 bits of each block data.
[0045]
In the 20-bit portion following the SYNC pattern, the SYNC block number (0 to 60) is mainly recorded in the SSA, and the 3-bit APT information (APT2 to APO) and the recording mode are mainly recorded in the TIA. An SP / LP flag for identification and a PF flag indicating a reference frame of the servo system are recorded. APT is ID data that defines a data structure on a track, and takes a value “000” in the digital VTR of this embodiment.
[0046]
As can be understood from the above description, since a large number of sync blocks with a short code length are recorded at fixed positions on the magnetic tape in the ITI area, for example, the 61st SYNC pattern of SSA was detected from the reproduced data. By using the position as a reference for defining the after-recording position on the track, the position to be rewritten at the time of after-recording can be defined with high accuracy, and good after-recording can be performed. The digital VTR of the present embodiment is designed so that it can be easily developed into various digital signal recording / reproducing apparatuses outside as described later. Therefore, the ITI area on the track entrance side is always provided.
[0047]
(2) AUDIO area
The audio area has a preamble and a postamble before and after the audio area as shown in the enlarged part of FIG. 24. The preamble includes a run-up for PLL pull-in and a pre-SYNC for pre-detection of an audio SYNC block. It is configured. The postamble includes a post SYNC for confirming the end of the audio area, and a guard area for protecting the audio area during video data dubbing.
[0048]
Here, the pre-SYNC and post-SYNC SYNC blocks are configured as shown in (1) and (2) of FIG. 25, and the pre-SYNC is composed of two SYNC blocks, and the post SYNC is composed of one SYNC block. ing. Then, in the sixth byte of the pre-SYNC, the SP / LP identification byte is recorded. This indicates SP in FFh and LP in 00h. When the SP / LP flag recorded in the above-mentioned ITI area cannot be read, the value of the SP / LP identification byte of the pre-SYNC is adopted.
[0049]
The audio data recorded in the area sandwiched between the amble areas as described above is generated as follows.
First, an audio signal for one track to be recorded is subjected to A / D conversion and shuffling, and thereafter, is subjected to framing and further added with parity. A format in which the framing is performed and a parity is added is shown in (1) of FIG. In this figure, 5-byte audio accompanying data (referred to as AAUX data) is added to the head of 72-byte audio data to form 77-byte data per block, and these are vertically stacked in 9 blocks for framing. Then, an 8-bit horizontal parity C1 and a vertical parity C2 corresponding to five blocks are added thereto.
[0050]
The data to which the parity is added is read out in units of each block, a 3-byte ID is added to the head of each block, and a 2-byte SYNC signal is inserted in the recording modulation circuit. The signal is formed into a signal of 1 SYNC block having a data length of 90 bytes as shown in (2). Then, this signal is recorded on the tape.
[0051]
(3) VIDEO area
The video area has the same preamble and postamble as the audio area as shown in the enlarged portion of FIG. However, it differs from that of the audio area in that the guard area is formed longer. Video data sandwiched between these amble areas is generated as follows.
[0052]
First, the Y signal is AD-converted at a sample frequency of 13.5 MHz, and the color difference signal is AD-converted at a quarter frequency thereof, and data of an effective scanning area for one field is extracted from the AD conversion output. The extracted data for one field is composed of 720 samples in the horizontal direction and 240 lines in the vertical direction for the AD conversion output (DY) of the Y signal. The AD conversion output (DR) of the RY signal and the B- The AD conversion output (DB) of the Y signal is composed of 180 samples in the horizontal direction and 240 lines in the vertical direction. These extracted data are divided into blocks of 8 samples in the horizontal direction and 4 lines in the vertical direction. FIG. 27 shows this blocking process for DY for one frame.
[0053]
Next, the data of the four lines of the block at the corresponding positions of the field 1 and the field 2 thus blocked are interleaved with each other to obtain eight samples in the horizontal direction and the vertical direction as shown in FIG. An 8-line block is formed (for example, the block 1-1 ′ and 1-1 ″ in FIG. 27 are interposed to generate the block 1-1 in FIG. 28A). The processing is also performed on the color difference signals DR and DB, and the blocking process is performed on the data for one frame as shown in (2) of Fig. 28. However, in the case of the color difference signal, the rightmost block in these fields is in the horizontal direction. Since there are only four samples, two blocks vertically adjacent to each other are combined into one block. A total of 8100 blocks of 8 samples × 8 lines are formed by DY, DR and DB, and a block composed of 8 samples in the horizontal direction and 8 lines in the vertical direction is called a DCT block.
[0054]
Next, these blocked data are shuffled according to a predetermined shuffling pattern, and then DCT-transformed in DCT block units, followed by quantization and variable length coding. Here, the quantization step is set for every 30 DCT blocks, and the value of this quantization step is set so that the total amount of output data obtained by quantizing the 30 DCT blocks and performing variable length coding is equal to or less than a predetermined value. You. That is, the video data is fixed length every 30 DCT blocks. The data for 30 DCT blocks is called a buffering unit.
[0055]
The data fixed in length as described above is subjected to framing together with video accompanying data (hereinafter referred to as VAUX data) for each data of one track, and thereafter, an error correction code is added.
FIG. 29 shows a format in which the framing is performed and the error correction code is added.
[0056]
In this figure, BUF0 to BUF26 each represent one buffering unit. One buffering unit has a structure divided into five blocks in the vertical direction as shown in FIG. 30A, and each block has a data amount of 77 bytes. An area Q for storing parameters related to quantization is provided in the first byte of each block.
[0057]
Video data is stored in a 76-byte area following the quantized data. As shown in FIG. 29, VAUX data α and β corresponding to two blocks in the buffering unit are arranged above the 27 buffering units arranged in the vertical direction. At the bottom, VAUX data γ corresponding to one block is arranged, and a horizontal parity C1 of 8 bytes and a vertical parity C2 corresponding to 11 blocks are added to these framed data. Is done.
[0058]
The signal to which parity is added in this manner is read out in units of each block, a 3-byte ID signal is added to the head of each block, and a 2-byte SYNC signal is inserted in the recording modulation circuit. Thus, a 1-SYNC block signal having a data amount of 90 bytes as shown in (2) of FIG. 30 is formed for the video data block, and a (3) of the VAUX data block is formed for the VAUX data block. Such a signal of one SYNC block is formed. The signal for each 1 SYNC block is sequentially recorded on the tape.
[0059]
In the framing format described above, since 27 buffering units representing video data for one track have data for 810 DCT blocks, data for one frame (for 8100 DCT blocks) has 10 data. It will be recorded in tracks separately.
[0060]
(4) SUBCODE area
The SUBCODE area is an area provided mainly for recording high-speed search information, and its enlarged view is shown in FIG. As shown in this figure, the SUBCODE area includes 12 SYNC blocks having a data length of 12 bytes, and a preamble and a postamble are provided before and after the SYNC block. However, a pre-SYNC and a post-SYNC are not provided unlike the audio area and the video area. Each of the twelve SYNC blocks is provided with a data portion for recording 5-byte accompanying data (AUX data). Further, as the parity for protecting the 5-byte associated data, only the 2-byte horizontal parity C1 is used, and the vertical parity is not used.
[0061]
Each of the SYNC blocks constituting the AUDIO area, VIDEO area, and SUBCODE area described above is subjected to 24/25 conversion (by converting data of every 24 bits of a recording signal into 25 bits) during recording modulation. In this case, a recording modulation scheme in which a tracking control pilot frequency component is added to the recording code is performed, so that the recording data amount in each area has the number of bits as shown in FIG.
[0062]
(5) Structure of ID part
As is clear from the configuration of each SYNC block shown in FIGS. 25, 26, 30, and 31, the SYNC block recorded in the AUDIO area, VIDEO area, and SUBOCODE area has two bytes. It has a common structure in that a 3-byte ID portion composed of ID0, ID1, and IDP (parity protecting ID0 and ID1) is provided after the SYNC signal. The data structure of ID0 and ID1 in the ID area is determined in the audio area and the video area as shown in FIG.
[0063]
That is, in the ID1, the SYNC number in the track from the pre-SYNC of the audio area to the post-SYNC of the video area is stored in a binary number. The track number in one frame is stored in the lower 4 bits of ID0.
In the upper 4 bits of ID0, a 4-bit sequence number is stored in each SYNC block of AAUX + audio data and video data as shown in (1) of FIG.
[0064]
On the other hand, in the pre-SYNC block, post-SYNC block and parity C2 SYNC block of the audio area, 3-bit ID data AP1 defining the data structure of the audio area is stored, and the pre-SYNC block and post-SYNC block of the video area are stored. And, in the SYNC block of the parity C2, 3-bit ID data AP2 defining the data structure of the video area is stored (see (2) in this figure). The values of AP1 and AP2 take "000" in the digital VTR of the present embodiment.
[0065]
The sequence number records 12 types of numbers from "0000" to "1011" for each frame. By looking at this sequence number, data obtained at the time of variable-speed reproduction can be stored in the same frame. You can judge whether it is inside.
On the other hand, the structure of the ID part of the SYNC block in the SUBCODE area is defined as shown in FIG.
[0066]
This figure shows the structure of each ID part of SYNC block numbers 0 to 11 for one track of the SUBCODE area, and the FR flag is provided in the most significant bit of ID0. This flag indicates whether or not it is the first five tracks of the frame, and takes a value of "0" in the first five tracks and "1" in the latter five tracks. In the next three bits, ID data AP3 that defines the data structure of the SUBCODE area is recorded in the SYNC blocks having the SYNC block numbers “0” and “6”, and the SYNC of the SYNC block number “11” is recorded. In the block, ID data APT defining the data structure on the track is recorded, and in the other SYNC blocks, a TAG code is recorded. The value of AP3 is "000" in the digital VTR of this embodiment.
[0067]
The TAG code includes three types of ID signals for search, that is, unnecessary scenes such as an INDEX ID for a conventional INDEX search and a commercial, as shown in an enlarged view in FIG. It is composed of a SKIP ID for cutting and a PP ID (Photo / Picture ID) for still image search. The absolute number of the track (the continuous track number from the beginning of the tape) is recorded using the lower 4 bits of ID0 and the upper 4 bits of ID1. However, as shown in this figure, one absolute track number is recorded using a total of 24 bits for three SYNC blocks. The SYNC block number of the SUBCODE area is recorded in the lower 4 bits of ID1.
[0068]
(6) MIC
In the digital VTR of the present embodiment, as described above, the accompanying data is recorded in each area defined on the tape. However, a memory IC is provided outside the cassette in which the tape is stored. The accompanying circuit board is mounted, and the accompanying data is also recorded in this memory IC. When the cassette is mounted on the digital VTR, the accompanying data written in the memory IC is read out to assist the operation and operation of the digital VTR. In the present application, this memory IC is referred to as MIC (Memory In Cassette), and its data structure will be described later in detail.
[0069]
(7) Pack structure and type
As described above, in the digital VTR of the present embodiment, the AAUX area of the audio area on the tape, the VAUX area of the video area, and the AUX data recording area of the SUBCODE area are used as areas for recording the accompanying data. In addition, a recording area of the MIC mounted on the tape cassette is used. Each of these areas is constituted by a pack having a fixed length of 5 bytes.
[0070]
Next, the structures and types of these packs will be described.
The pack has a basic structure of 5 bytes shown in FIG. Of these 5 bytes, the first byte (PC0) is used as item data (also referred to as a pack header) indicating the content of the data. Then, the format of the succeeding 4 bytes (PC1 to 4) is determined corresponding to the item data, and arbitrary data is provided according to this format.
[0071]
This item data is divided into upper and lower 4 bits, and the upper 4 bits are called a large item and the lower 4 bits are called a small item. The large item of the upper 4 bits is, for example, data indicating the use of the subsequent data, and the pack is used to pack the control "0000", the title "0001", the chapter "0001" as shown in the table of [1] of FIG. “0010”, part “0011”, program “0100”, audio auxiliary data (AAUX) “0101”, image auxiliary data (VAUX) “0110”, camera “0111”, line “1000”, soft mode “1111” There are ten types of groups.
[0072]
Each group of packs expanded by large items in this way is further expanded into 16 packs, each with a further small item (which, for example, represents the specific content of the subsequent data), and eventually these items Can be used to define up to 256 types of packs.
The large items “1001” to “1110” in the table of [1] in FIG. 35 represent undefined portions left for addition. Therefore, by defining new item data (header) using an undefined item data code, new data can be arbitrarily recorded in the future. Further, since the contents of the data stored in the pack can be grasped by reading the header, the position on the tape where the pack is recorded can be set arbitrarily.
[0073]
Next, a specific example of the pack will be described with reference to [2] and [3] of FIG. 35 and FIGS. 36 to 38.
Each pack shown in [2] and [3] in FIG. 35 and [1] to [5] in FIG. 36 has a group of VAUX in the table in [1] in FIG. And is used to record accompanying data relating to an image.
[0074]
Explaining the recording contents of these packs, the VAUX SOURCE pack shown in [2] of FIG. 35 has a channel number of a recording signal source and a flag (B / W) indicating whether or not the recording signal is a monochrome signal. , A code (CFL) indicating color framing, a flag (EN) indicating whether the CFL is valid, and a code (SOURCE) indicating whether the recording signal source is a camera / line / cable / tuner / soft tape or the like. CODE), data (50/60 and STYPE) related to the television signal system, and data (TUNER CATEGORY) related to identification such as UV broadcast / satellite broadcast.
[0075]
In the VAUX SOURCE CONTROL pack shown in [3] of the figure, SCMS data (upper bits indicate the presence or absence of copyright, lower bits indicate whether or not the original tape), ISR data (recording performed immediately before) Recording indicates whether or not the signal is from an analog signal source), CMP data (representing the number of compressions), SS data (representing information such as whether or not the recording signal is scrambled), recording A flag (REC ST) indicating whether or not the frame is a start frame, an HH flag indicating whether or not a signal to be recorded has a high-frequency HH signal component (HH signal component when “0”, “1” , Indicates that there is no HH signal component), and recording mode data (REC MODE) such as original recording / after-recording recording / insert recording is recorded. Further, data (BCSYS and DISP) relating to the aspect ratio and the like, a flag (FF) relating to whether or not only the signal of one of the odd and even fields is output twice, and a flag (FF) of the field 1 during the field 1 A flag (FS) for outputting a signal or a field 2 signal, a flag (FC) for determining whether or not image data of a frame is different from the image data of a previous frame, and a flag for determining whether or not an image is interlaced. (IL), a flag (ST) regarding whether the recorded image is a still image, a flag (SC) indicating whether the recorded image is recorded in the still camera mode, and a genre of the recorded content. Is done.
[0076]
Also, data relating to the recording date is recorded in the VAUX REC DATE pack shown in [1] of FIG. 36, and data relating to the recording time is recorded in the VAUX REC TIME pack shown in [2] of FIG. In the BINARY GROUP pack shown in [3], data of a time code binary group is recorded. The closed caption information transmitted during the vertical blanking period of the television signal is recorded in the closed caption pack shown in [4] of FIG.
[0077]
The VAUX TR pack [5] in the figure stores system data mainly transmitted during the vertical blanking period. The type of system data to be recorded is defined as follows according to the value of DATA TYPE of the lower 4 bits of PC1.
0000 = Video ID data
0001 = WSS data
0010 = EDTV-2 ID in 22 line
0011 = EDTV-2 ID in 285 line
1111 = No information
Other = Reserved
That is, in this digital VTR, the identification control signal data input from the EDTV-2 recording circuit 600 is stored and recorded in the VAUX TR pack.
[0078]
The CASSETTE ID pack in FIG. 37A and the TAPE LENGTH pack in FIG. 37B are packs belonging to the CONTROL group in FIG. 35, and are recorded in the MIC in the CASSETE ID pack. A flag ME indicating whether the data corresponds to data recorded on the tape of the cassette, information on the type of memory (MIC), memory size, and information on the tape thickness (PC4) are recorded.
[0079]
Then, in the TAPE LENGTH pack, the entire length of the magnetic tape main body excluding the leader tape in the video tape is recorded as 23-bit data converted into the number of tracks. The number of tracks in this case is calculated based on the track pitch (10 microns) in the SP mode.
In the TITLE END pack shown in (3) of FIG. 37, the absolute track number of the last recording position on the tape is recorded. This final recording position means the position closest to the tape end in the recording area on the tape, and from this position onward, it is an unrecorded area.
[0080]
If there is a non-recording portion (blank) in the middle of the tape, a discontinuity will occur in the absolute track number recorded on each track on the tape. This flag indicates whether there is such a discontinuous portion at a position before the absolute track number recorded in the pack. The flag SL is a flag indicating whether the recording mode at the final recording position is the SP mode or the LP mode, and the flag RE is a flag indicating whether or not there is recorded content which must not be erased on the tape. Is a flag that indicates
[0081]
The packs shown in (1) to (3) of FIG. 38 belong to the program group in the table of [1] of FIG. 35 as can be seen from the items, and the PROGRAM START of (1) is used. In the pack and the PROGRAMEND pack of (2), the start position and the end position of each program recorded on the tape are recorded. That is, in the second to fourth bytes (PC1 to PC3) of these packs, the program start point and the program end point are stored as 23-bit absolute track numbers.
[0082]
The flag TEXT in the PC 4 of the PROGRAM START pack is a flag indicating whether text information on this program is recorded on the MIC (0: text information is present, 1: text information is not present). However, when this pack is recorded on a tape, this TEXT flag always takes the value “1”. The TT flag is a flag indicating whether or not the tape recording start position data recorded on the MIC corresponds to the tape recording start position data actually recorded on the tape. The GENRE CATEGORY is a code indicating the genre of the recorded content (for example, “baseball”, “movie”, “travel”, “drama”, etc.).
[0083]
The RP flag stored in the PROGRAM END pack is a flag relating to whether or not the recorded contents can be erased, and the PD flag is a flag indicating whether or not the program has been reproduced at least once after being recorded by timer recording or the like. The TNT code is a code representing the number of text events (events will be described later) recorded in the MIC for this program.
[0084]
Further, in the PROGRAM REC DATE TIME pack (3) of the same figure, the recording date, hour, minute, day of the week, etc. of the program recorded on the tape are recorded. The RM in this pack is a code indicating whether the recording mode is video, audio, or the like.
[0085]
As a special example of a pack, a pack with an item code of all 1s is defined as a pack with no information (No Information pack).
As can be understood from the above description, in the digital VTR of the present embodiment, the structure of the accompanying data is a pack structure common to each area as described above, so that software for recording and reproducing these data is common. And the processing becomes simple. Further, since the timing at the time of recording / reproducing becomes constant, there is no need to provide an extra memory such as a RAM for time adjustment, and the software can be easily developed even when a new model is developed. be able to.
[0086]
Further, by adopting the pack structure, for example, even when an error occurs during reproduction, the next pack can be easily taken out. Therefore, a large amount of data is not destroyed due to propagation of an error.
When text data is stored in the MIC, the pack structure is exceptionally recorded in one pack in order to save the used area of the storage area of the MIC having a small storage capacity. The variable length pack has a structure in which all text data is stored, thereby reducing the consumption of the storage area of the MIC.
[0087]
(8) Structure of incidental information recording area
Next, the specific structures of the AAUX area, VAUX area, SUBCODE area data area in which various accompanying data are recorded using the pack, and the recording area of the MIC mounted on the tape cassette will be described.
[0088]
(1) AAUX area
In the AAUX area, one pack is composed of a 5-byte AAUX area in the format of one SYNC block shown in (2) of FIG. Therefore, the AAUX area is composed of nine packs per track. In the digital VTR according to the present embodiment, one frame of data is recorded on ten tracks, so the AAUX area for one frame is represented as shown in FIG.
[0089]
In this figure, one section represents one pack. The numbers 50 to 55 written in the sections indicate the item codes of the packs in the section in hexadecimal notation. These six types of packs are called main packs, and these main packs are recorded. The area is called an AAUX main area. The other area is called an AAUX optional area, and an arbitrary pack can be selected from various packs and recorded.
[0090]
(2) VAUX area
As for the VAUX area, the VAUX area in one track is composed of three SYNC blocks α, β, and γ as shown in FIG. 29, and the number of packs is 15 per SYNC block as shown in FIG. There are 45 tracks in one track. The 2-byte area immediately before the error code C1 in one SYNC block is used as a spare recording area.
[0091]
FIG. 41 shows the pack configuration of the VAUX area for one frame. In this figure, the packs to which the item codes 60 to 64 and 66 in hexadecimal notation are attached are VAUX main packs constituting a VAUX main area, and [2] and [3] in FIG. 35 and [ The packs shown in [1] to [3] and [5] correspond to this. The other packs constitute a VAUX optional area.
Note that, in the recording of the EDTV-2 signal or the NTSC signal of the present embodiment, since the Closed Caption signal is not recorded, this pack is not shown in FIG.
[0092]
(3) Data area of SUBCODE area
As shown in FIG. 31, the data area of the SUBCODE area is written into each of the SYNC blocks of the SYNC block numbers 0 to 11 by 5 bytes, each of which forms one pack. That is, 12 packs are recorded on one track, of which the packs with SYNC block numbers 3 to 5 and 9 to 11 form the main area, and the other packs form the optional area.
[0093]
One frame of data in the SUBCODE area is repeatedly recorded in a format as shown in FIG. In this figure, uppercase alphabets represent packs in the main area, in which data necessary for high-speed search such as time code and recording date is recorded. The lower case alphabet indicates a pack in an optional area, and an arbitrary pack can be selected and arbitrary data can be recorded in this area.
[0094]
The main area in each area described above is characterized in that a pack storing auxiliary information on basic data items common to all tapes is recorded. On the other hand, a soft tape maker or a user can freely write arbitrary accompanying data in the optional area. Such additional information includes, for example, various character information, teletext signal data, various system data in a vertical blanking period, television signal data of an arbitrary line in an effective scanning period, and computer graphic. And other data.
[0095]
Even if the pack is located in the main area (for example, the pack having the item code “66” in FIG. 41), when there is no data to be stored therein, the pack having the item code “66” is replaced with the pack having the item code “66”. The above-mentioned No Information pack can be recorded.
[0096]
(4) MIC recording area
FIG. 43 shows the data structure of the recording area of the MIC. This recording area is also divided into a main area and an optional area, and all are described in a pack structure except for the first byte and an unused area (FFh). As described above, only text data is recorded in a variable-length pack structure, and the rest is recorded in the same 5-byte fixed-length pack structure as each of the VAUX, AAUX, and SUBCODE areas.
[0097]
At the top address 0 of the MIC main area, 3 bits of APM and 4 bits of BCID (Basic Cassette ID), which are ID data defining the data structure of the MIC, are recorded. Here, the value of APM is “000” in the digital VTR of the present embodiment. The BCID is a basic cassette ID, and has the same content as an ID board for ID recognition (tape thickness, tape type, tape grade) in a cassette without MIC. The ID board allows the MIC reading terminal to perform the same function as the conventional 8 mm VTR recognition hole, thereby eliminating the need to make a hole in the cassette half as in the conventional case.
[0098]
The three packs of the above-described “cassette ID” pack, “tape length” pack, and “title end” pack are recorded in order from address 1. The recording area from the first address 0 to the TITLE END pack is called a main area, and in this area, data relating to these determined contents is recorded in the MIC of any cassette.
The recording area following the main area is called an optional area, and includes an arbitrary number of events. That is, the main area is a fixed area of 16 bytes from addresses 0 to 15, whereas the optional area is a variable area located after address 16.
[0099]
The optional area is literally optional, and mainly includes TOC (Table of Contents), tag information indicating a point on a tape (eg, a point at which still reproduction is performed), and text data such as a title related to a program are recorded in units of events. .
[0100]
Here, the event usually means one data group composed of a plurality of packs, and the pack located at the head thereof is called an event header. As the pack serving as the event header, a specific pack is determined in advance according to the content of each event. For example, in the packs described in FIGS. 35 to 38, the PROGRAM START pack is defined as an event header of a program event. In this case, it is prohibited to include a pack defined as an event header of an external event in one event. That is, one event is formed from one event header to the next event header.
[0101]
Next, a specific example of an event recorded in the optional area of the MIC will be described with reference to FIG.
This figure represents an example of a program event composed of a PROGRAM START pack, a PROGRAM END pack, a PROGRAM REC DATE pack, and a VAUX SOURCE CONTROL pack, whereby a specific event recorded on the tape to be displayed by the TOC is displayed. Information of one program is given.
[0102]
That is, even if the user stops the operation of the digital VTR and does not play the tape, the user issues a command to a mode processing microcomputer (described later) in the digital VTR to display the event data in these MICs. By doing so, it is possible to know the recording date of the desired program recorded on the tape, and whether or not the program is recorded by a wideband image signal including an HH signal. When the digital VTR is performing a tape reproducing operation, a command is issued to the mode processing microcomputer to display the contents of the HH flag in the VAUXSOURCE CONTROL pack reproduced from the VAUX main area on the tape, thereby reproducing the current data. It is also possible to know whether or not the program being executed is an image based on a wideband video signal including an HH signal.
[0103]
(9) Application ID system
The recording format of the digital VTR in this embodiment has been described above, but this format is not limited to the image compression recording type digital VTR for NTSC signals, and can be easily developed as various digital signal recording / reproducing devices. Basically designed. The ID data APT, AP1 to AP3, and APM appearing in the above description of the format play a role in enabling development to such various digital signal recording devices. Are collectively referred to as an application ID.
[0104]
Therefore, next, the application ID system will be supplementarily described.
Note that the application ID is not an ID that determines an application example of the digital VTR but an ID that merely determines the data structure of the area of the recording medium. APT and APM have the following meanings as described above. I have.
APT: Determines the data structure on the track.
APM: Determines the data structure of the MIC.
[0105]
That is, first, the data structure on the track in the digital signal recording / reproducing apparatus is defined by the value of APT. That is, the track after the ITI area is divided into several areas as shown in FIG. 45 according to the value of the APT, and their positions on the track, the SYNC block configuration, the ECC configuration for protecting data from errors, and the like. Is uniquely determined. Further, each area has an application ID that determines the data structure of that area. The meaning is as follows.
Application ID of area n: Determines the data structure of area n.
[0106]
The application ID on the tape has a hierarchical structure as shown in FIG. That is, the area on the track is defined by the original application ID APT, and AP1 to APn are further defined in each area. The number of areas is defined by the APT. Although FIG. 46 shows two layers, a layer may be provided further below the layer if necessary. By specifying the values of APT and AP1 to APn in this manner, the specific signal processing configuration of the digital signal recording / reproducing apparatus and the application of the apparatus are specified.
[0107]
The APM, which is the application ID in the MIC, has only one layer, and the same value as that of the APT is written by the digital signal recording / reproducing apparatus.
With this application ID system, the above-mentioned digital VTR can be used as it is with its cassette, mechanism, servo system, ITI area generation / detection circuit, etc. as it is, and a completely different product group such as a data streamer or a multi-track digital audio tape recorder It is possible to create something like Even if one area is determined, its contents can be further defined by the application ID of the area, so if there is a certain application ID value, there is video data, if another value is video / audio data, or computer data. Thus, a very wide range of product development is possible.
[0108]
Next, a specific example when the value of the application ID is specified will be described.
First, FIG. 47 shows a state when APT = 000. At this time, area 1, area 2, and area 3 are defined on the track. The position on the track, the SYNC block configuration, the ECC configuration for protecting data from errors, the gap for guaranteeing each area, and the overwrite margin for guaranteeing overwriting are determined. Further, each area has an application ID that determines the data structure of that area. The meaning is as follows.
[0109]
AP1... Determine the data structure of area 1.
AP2: Determine the data structure of area 2.
AP3: Determine the data structure of area 3.
The time when the Application ID of each area is 000 is defined as follows.
[0110]
AP1 = 000: adopts audio and AAUX data structure of image compression recording method digital VTR for consumer use
AP2 = 000: adopts the data structure of audio and AAUX of image compression recording method consumer digital VTR
AP3 = 000: adopts data structure of subcode and ID of image compression recording method consumer digital VTR
That is, when the image compression recording method consumer digital VTR is realized, APT, AP1, AP2, AP3 = 000. At this time, the APM naturally becomes 000.
[0111]
2─2. Circuit configuration of digital VTR recording unit
In the recording section of the digital VTR according to the present embodiment, recording is performed on the tape and the MIC according to the recording format described above. Next, a specific circuit configuration of the recording section for performing such recording and its operation will be described. Will be described.
FIG. 48 shows a circuit configuration of such a recording unit.
[0112]
In this figure, input Y, RY, and RY component signals are supplied to the A / D converter 42 via the clamper 594 and the slicer 910, and the Y signal is transmitted to the sync separation circuit 44. , And the separated synchronization signal is supplied to the clock generator 45. The clock generator 45 generates a clock signal for the A / D converter 42 and the blocking / shuffling circuit 43, and also generates a clamp pulse used in the clamper 594.
[0113]
The clamper 594 performs a clamp operation as preprocessing for AD conversion. However, as described above, it is not desirable to record the identification control signal of the line 285 in the same manner as other image signals. In this case, an operation of suppressing the signal level during the discrimination control signal period to a no-signal level is also performed. FIG. 49 shows a circuit configuration of the clamper. In this figure, a clamp signal generation circuit 582 for a luminance signal generates a DC voltage corresponding to a quantization level “16”, and a clamp voltage generation circuit 589 for a chrominance signal generates a DC voltage corresponding to a quantization level “128”. I do. As a result, the pedestal level of the Y signal is clamped to the potential corresponding to the quantization level “16”, and the center level of the color difference signal is clamped to the potential corresponding to the quantization level “128” (see FIG. 19).
[0114]
Further, switching information representing the line 285 input from the EDTV-2 recording circuit is supplied to the scanning period pulse generation circuit 590, and a pulse corresponding to the scanning period of the line 285 is generated in the generation circuit. When the scanning period pulse is supplied to the switches 584, 586, 587, the movable terminals of these switches are connected to the lower fixed terminal only during this scanning period, and the Y signal and the color difference signal output from the clamper are connected. The level is fixed to each of the clamp voltages during the period of the line 285.
[0115]
When the blocking process is performed as shown in FIG. 27, one block is formed in the vicinity of the boundary between the non-image portion and the main image portion in FIG. 18 over both of these portions. That is, the data of the four lines of lines 51 to 54, lines 231 to 234, lines 313 to 316, and lines 492 to 495 are included in one block, and the main image is included in one block. In this state, the signal of the part and the signal of the non-image part are mixed. For this reason, depending on the image content, when DCT conversion and data compression are performed, the vertical resolution enhancement signal component in the non-image portion is adversely affected, and an image obstacle such as a horizontal line near the center of the screen reproduced from the digital VTR is generated. May occur.
[0116]
Therefore, as a method of avoiding such an obstacle, the image signals (that is, the image signals of the lines 53, 54, 231, 232, 316, and 493 to 495) included in the above blocks are suppressed to the 0 level. You may. As a specific method, for example, in the EDTV-2 ID decoder in the EDTV-2 recording circuit, in addition to the above-mentioned switching information, information indicating the above-mentioned eight lines is further generated, and these information are transferred to the clamper. In this case, the levels of the Y signal and the color difference signal may be fixed to the respective clamp voltages even during the scanning period of the eight lines.
[0117]
It should be noted that instead of suppressing the signal level during the scanning period in the clamper as described above, the DY, DR, and DB values are quantized at “16” and “16” at the output side of the A / D conversion circuit 42 in FIG. 128 may be suppressed.
[0118]
Next, the slicer 910 in FIG. 48 will be described. This slicer has a function of setting a level range of a signal to be AD-converted in the next A / D converter 42. For reference, FIG. 50 shows a basic configuration of a slice circuit provided in the slicer. A slice circuit is provided on each of the luminance signal path and each color difference signal path. With this circuit, when the maximum peak voltage of the input signal becomes higher than the DC voltage V2 supplied from the high-potential side clipping voltage generation circuit 925, the value of the input signal is suppressed to V2, and the minimum voltage of the input signal becomes low or high. When the voltage becomes lower than the DC voltage V1 supplied from the potential side clip voltage generation circuit 926, the value is suppressed to V1.
[0119]
This signal slicing process will be described in particular with respect to a slice circuit provided in a luminance signal path related to the present invention. FIG. 51 shows slicing processing in a luminance signal path in a conventional digital VTR. Set to pedestal level. As a result, when the setup lowering signal as shown in [1] of this figure is inputted, the output of the slice circuit is such that the potential of the setup lowering portion is fixed at the pedestal level as shown in [2] of this figure. As a result, it is impossible to faithfully record the signal level of the reduced setup portion on the digital VTR.
[0120]
On the other hand, FIG. 1 shows the slicing process according to the present invention, in which the low-potential-side clip voltage V1 is set to -5IRE or lower, which is the lower limit potential of the adaptive setup lowering signal. As a result, the adaptive setup lowering signal appears exactly at the output of the slice circuit. As described with reference to FIG. 19, the AD conversion characteristics of the luminance signal AD converter are such that 0IRE at the pedestal level is set to the quantization value “16” and 100IRE at the white peak is set to the quantization value “235”. Therefore, the quantization value “0” corresponds to about −7 IRE, and −5 IRE, which is the lower limit potential of the adaptive setup lowering signal, can be sufficiently A / D converted.
As described above, in the present embodiment, it is possible to record the adaptive setup lowering signal on the digital VTR.
[0121]
Next, returning to FIG. 48 and continuing the description, the component signals input to the A / D converter 42 are A / D converted at a sampling frequency of 13.5 MHz for the Y signal and 13.5 / 4 MHz for the color difference signal. Is performed. Then, of these A / D conversion outputs, only the data DY, DR, and DB in the effective scanning period are supplied to the blocking / shuffling circuit 43.
[0122]
In the blocking / shuffling circuit 43, as described above, the valid data DY, DR, and DB are converted into a block composed of eight samples in the horizontal direction and eight lines in the vertical direction. Are shuffled to increase the compression efficiency of the image data and disperse errors during reproduction in units of a total of six blocks, one block at a time, and then supplied to the compression encoding unit. .
[0123]
The compression encoding unit performs a DCT (discrete cosine transform) on the input block data of 8 samples in the horizontal direction and 8 lines in the vertical direction, and estimates whether the result has been compressed to a predetermined data amount. And a quantizer 47 that finally determines a quantization step based on the determination result and performs data compression using variable-length coding. The output of the quantizer 47 is framed by the framing circuit 49 into the format described in FIG.
[0124]
The mode processing microcomputer 67 in FIG. 48 is a microcomputer having a man-machine interface with humans, and operates in synchronization with the frequency of the vertical synchronization of the television signal. The signal processing microcomputer 55 operates on the side closer to the machine, and operates in synchronization with the drum rotation speed of 9000 rpm and 150 Hz.
[0125]
The pack data of each area of VAUX, AAUX, and SUBCODE is basically generated by the mode processing microcomputer (in FIG. 48, the identification control signal data for storing in the VAUXTR pack and the VAUX SOURCE CONTROL pack). The HH decode flag is input from the EDTV-2 recording circuit to the mode processing microcomputer 67), and the absolute track number included in the “title end” pack or the like is generated by the signal processing microcomputer 55, and later specified. The process of fitting into the position is executed. The time code data stored in the SUBCODE is also generated by the signal processing microcomputer 55.
[0126]
These results are given to the interface VAUX IC 56, the SUBCODE IC 57, and the AAUX IC 58 interposed between the microcomputer and the hardware. The VAUX IC 56 combines the output of the framing circuit 49 with the combiner 50 at an appropriate timing. The SUBCODE IC 57 generates the AP3, the SID that is the SUBCODE ID, and the SUBCODE pack data SDATA.
[0127]
On the other hand, the input audio signal is converted by the A / D converter 51 into a digital audio signal. In addition, at the time of A / D conversion of a video signal and an audio signal, although not shown in this figure, it is necessary to provide an LPF corresponding to the sampling frequency in a preceding stage of the sampling circuit. The A / D converted audio data is subjected to a data distribution process by a shuffling circuit 52, and then is framed by a framing circuit 53 into the format described in FIG. At this time, the AAUX IC 58 generates the AAUX pack data, measures the timing, and packs them in a predetermined location in the audio SYNC block by the synthesizing circuit 54.
[0128]
Next, a pack data recording circuit will be described using VAUX as an example. FIG. 2 shows the overall flow. First, the mode processing microcomputer 67 generates pack data to be stored in the VAUX. The data is converted into serial data by the P / S conversion circuit 118 and sent to the signal processing microcomputer 55 according to the communication protocol between the microcomputers. Here, the data is converted back to parallel data by the S / P conversion circuit 119 and stored in the buffer memory 123 via the switch 122.
[0129]
From the sent pack data, the leading header portion of every 5 bytes is extracted by the pack header detection circuit 120, and it is checked whether the pack requires an absolute track number. If necessary, the switch 122 is switched to store the 23-bit data from the absolute track number generation circuit 121 in units of 8 bits. The storage area is the fixed position of PC1, PC2, PC3 of the pack to be stored as described in the individual pack structure.
[0130]
Here, the circuit 119 is a serial I / O in the microcomputer, the circuits 120, 121, and 122 are configured by a microcomputer program, and the circuit 123 is a RAM in the microcomputer. In this way, the processing of the pack structure uses a microcomputer which is advantageous in cost because the processing time of the microcomputer is sufficient even if the processing is not performed by hardware.
The data thus stored in the buffer memory 123 is sequentially read out according to an instruction from the write-side timing controller 125 of the VAUX IC 56. At this time, the switch 124 is switched for the first six packs for the main area and for the subsequent 390 packs for the optional area.
[0131]
The FIFO 126 for the main area has a capacity of 30 bytes, and the FIFO 127 for the optional area has a capacity of 1950 bytes.
The VAUX is stored at the SYNC numbers 19, 20, and 156 in the track as shown in [1] of FIG. When the track number in the frame is 1, 3, 5, 7, and 9, the main area is + azimuth in the first half of the SYNC number 19, and when the track number in the frame is 0, 2, 4, 6, and 8, -There is a main area in the latter half of SYNC number 156 in azimuth. This is drawn together in one video frame in [2] of FIG. As described above, the time when the timing signal nMAIN = “L” is the main area. Such a signal is generated by the read-side timing controller 129, the switch 128 is switched, and the output is passed to the synthesis circuit 50.
[0132]
Here, when nMAIN = “L”, the data of the main area FIFO 126 is repeatedly read 10 times (525/60) or 12 times (625/50). When nMAIN = “H”, the optional area FIFO 127 is read. It reads only once per video frame.
FIG. 4 mainly shows a pack data generation unit in the mode processing microcomputer. First, the circuits are roughly divided into those for the main area and those for the optional area. The circuit 131 is a main area data collection and generation circuit. Data as shown in the figure is received from a digital bus or tuner, and a data group as shown at 139 is generated internally. This is assembled into a bit byte structure of a main pack, a pack header is added by a switch 132, and input to a P / S conversion circuit 118 via a switch 136.
[0133]
The optional area data collection and generation circuit 133 receives, for example, TELETEXT data and a program title from a tuner, and generates pack data storing these. The VTR set determines which optional area is to be recorded. The pack header is set by the circuit 134, added by the switch 135, and input to the P / S conversion circuit 138 via the switch 136. These timings are performed by the timing adjustment circuit 137.
Here, as described above, the circuit 118 is a serial I / O in the microcomputer, and the circuits 131 to 137 are configured by a microcomputer program.
[0134]
The generator 59 in FIG. 48 generates each ID part of AV (Audio / Video), pre-SYNC, and post-SYNC. Here, AP1 and AP2 are also generated and inserted into a predetermined ID portion. The output of the generator 59, and ADATA (AUDIO DATA), VDATA (VIDEO DATA), SID (SUBCODE ID), and SDATA (SUBCODE DATA) are switched by the first switching circuit SW1 at a proper timing.
[0135]
The output of the first switching circuit SW1 is added with a predetermined parity in a parity generation circuit 60 and supplied to a randomization circuit 61 and a 24/25 conversion circuit 62. Here, the randomizing circuit 61 converts input data into random numbers in order to eliminate DC components of the data. Further, the 24/25 conversion circuit 62 performs a process of adding a pilot signal component by adding one bit for every 24 bits of data, and a precoding process (partial response class IV) suitable for digital recording.
[0136]
The data thus obtained is supplied to the synthesizer 63, where the audio, video and SUBCODE SYNC patterns generated by the A / V SYNC and SUBCODE SYNC generator 64 are synthesized. The output of the synthesizer 63 is supplied to the second switching circuit SW2. The ITI data output from the ITI generator 65 and the amble pattern output from the amble pattern generator 66 are also supplied to the second switching circuit SW2.
[0137]
The APT, SP / LP, and PF data are supplied from the mode processing microcomputer 67 to the ITI generator 65. The ITI generator 65 fits these data into predetermined positions of the TIA and supplies the data to the second switching circuit SW2. Therefore, by switching the switching circuit SW2 at a predetermined timing, the amble pattern and the ITI data are added to the output of the combiner 63. The output of the second switching circuit SW2 is amplified by a recording amplifier (not shown) and recorded on a magnetic tape (not shown) by a magnetic head (not shown).
[0138]
The mode processing microcomputer 67 manages the mode of the entire digital VTR. A third switching circuit SW3 connected to this microcomputer is a group of switches for instructing not only a recording operation and a reproducing operation but also various other operations other than an external switch of the VTR main body. A recording mode setting switch is also included. The result of the setting by the switch group is detected by the mode processing microcomputer 67, and is provided to the signal processing microcomputer 55, the MIC microcomputer 69, and the mechanical control microcomputer (not shown) by communication between the microcomputers.
[0139]
Next, pack data generation in the MIC microcomputer will be described with reference to FIG. In this figure, serial data input from the mode processing microcomputer 67 is converted into parallel data by the S / P conversion circuit 9 and processed inside the microcomputer.
In the main area shown in FIG. 43, the VTR rewrites the APM at address 0, the ME flag in the CASSETTE ID pack, and the TITLEEND pack (the data in the TAPE LENGTH pack is written by the tape maker). Among them, the RE flag and the ME flag are generated inside the MIC microcomputer, and the others receive data from the mode processing microcomputer 67. Note that the absolute track number, the SL flag, and the BF flag are generated by the signal processing microcomputer and received via the mode processing microcomputer.
[0140]
The data thus obtained is assembled according to the operation of the MIC, and written into the MIC 68. The switch 12 is for supplying the pack header when writing the TITLE END pack, and is switched upward only at this time. Various events are recorded in the optional area of the MIC. For example, the user inputs necessary data to the mode processing microcomputer, creates various packs to be used for program events, transmits them to the MIC microcomputer, and assembles these as necessary to create program events. And transmits it to the MIC.
[0141]
The data assembled by the MIC microcomputer is converted by the circuit 8 into an IIC bus format, which is an MIC communication protocol, and then transmitted to the MIC. The circuits other than the circuits 8 and 9 in the figure are microcomputer programs, but the data of the circuits 1 and 3 are actually stored in the RAM inside the microcomputer.
[0142]
The above-described series of recording operations are performed mainly by the mode processing microcomputer 67 in cooperation with the mechanical control microcomputer or the signal processing microcomputer 55 and the IC in charge of each part.
The MIC microcomputer 69 is a MIC processing microcomputer. Here, pack data, APM, and the like in the MIC are generated and provided to the MIC 68 in a MIC-equipped cassette (not shown) via MIC contacts (not shown).
[0143]
In the recording apparatus of the present embodiment, the EDTV-2 signal is recorded on the recording medium as described above. Next, the reproducing apparatus for reproducing the EDTV-2 signal from the recording medium recorded in this manner is used. An example will be described.
[0144]
[2] Reproduction device
FIG. 6 shows the overall configuration of an embodiment of such a reproducing apparatus.
As shown in the figure, in this embodiment, an EDTV-2 reproducing circuit 601 is provided between the digital VTR reproducing section 801 and the television receiver 900, and the digital VTR reproducing section 801 reproduces and derives from a recording medium. The obtained component signals Y, BY, and RY are input to a Y input terminal, a CB input terminal, and a CR input terminal of the EDTV-2 reproduction circuit 601 respectively. In addition, VAUX TR pack data is also input to the EDTV-2 reproducing circuit. The EDTV-2 reproduction circuit generates an EDTV-2 signal or an NTSC composite signal based on these input signals and outputs the signal to a television receiver. The audio signal reproduced by the digital VTR reproducing section is directly input to the television receiver.
[0145]
Hereinafter, the digital VTR reproducing unit 801 and the EDTV-2 reproducing circuit 601 will be described in detail.
1. Digital VTR playback unit
The details of the digital VTR reproducing section in the present embodiment will be described with reference to FIGS.
In FIG. 7, a weak signal reproduced from a magnetic tape (not shown) by a magnetic head (not shown) is amplified by a head amplifier (not shown) and applied to an equalizer circuit 71. The equalizer circuit 71 performs an inverse process of an emphasis process (for example, a partial response class IV) performed for improving electromagnetic conversion characteristics between a magnetic tape and a magnetic head during recording.
[0146]
The clock CK is extracted from the output of the equalizer circuit 71 by the clock extraction circuit 72. The clock CK is supplied to the A / D converter 73, and the output of the equalizer circuit 71 is converted into a digital value. The 1-bit data thus obtained is written into the FIFO 74 using the clock CK.
This clock CK is a temporally unstable signal including a jitter component of the rotating head drum. However, since the data itself before A / D conversion also includes a jitter component, there is no problem in sampling itself. However, when extracting image data or the like from this point, since the data cannot be extracted unless the data is stable over time, the time axis is adjusted using the FIFO 74. That is, writing is performed with an unstable clock, while reading is performed with a stable clock SCK from a self-excited oscillator (not shown) using a crystal oscillator or the like. The depth of the FIFO 74 should be large enough to prevent the data from being read out faster than the input speed of the input data.
[0147]
The output of each stage of the FIFO 74 is applied to a SYNC pattern detection circuit 75. Here, the SYNC pattern of each area is switched by the fifth switching circuit SW5 and given by the timing circuit 79. The SYNC pattern detection circuit 75 has a flywheel configuration. Once a SYNC pattern is detected, it is checked whether the same SYNC pattern comes again after a predetermined SYNC block length. For example, if it is correct three or more times, it is regarded as true to prevent erroneous detection. The depth of the FIFO 74 is necessary for several minutes.
[0148]
When the SYNC pattern is detected in this manner, the shift amount is determined as to which part is extracted from the output of each stage of the FIFO 74 to extract one SYNC block, and the fourth switching circuit SW4 is closed based on the shift amount. Then, necessary bits are taken into the SYNC block determination latch 77. As a result, the SYNC number taken out is taken out by the SYNC number extraction circuit 78 and supplied to the timing circuit 79. Since the position on the track where the head is scanning can be known from the read SYNC number, the fifth switching circuit SW5 and the sixth switching circuit SW6 are switched accordingly.
[0149]
The sixth switching circuit SW6 is switched to the lower side when the head is scanning the ITI area. The sixth switching circuit SW6 removes the ITISYNC pattern by the subtractor 80 and adds the same to the ITI decoder 81. Since the ITI area is coded and recorded, the APT, SP / LP, and PF data can be extracted by decoding it. These data are given to the mode processing microcomputer 82. The mode processing microcomputer 82 is connected to a seventh switching circuit SW7, which is a switch group for inputting various commands such as SP / LP mode. The mode processing microcomputer 82 determines the operation mode and the like of the entire digital VTR, and performs system control of the entire set in cooperation with the mechanical control microcomputer 85 and the signal processing microcomputer 100 in FIG.
[0150]
An MIC microcomputer 83 that manages APM and the like is connected to the mode processing microcomputer 82. Information from the MIC 84 in the MIC-equipped cassette (not shown) is given to the MIC microcomputer 83 via an MIC contact switch (not shown), and performs MIC processing while sharing the role with the mode processing microcomputer 82. . In some sets, the MIC microcomputer 83 may be omitted, and the MIC processing may be performed by the mode processing microcomputer 82.
[0151]
When the head is scanning the audio area, the video area, or the SUBCODE area, the sixth switching circuit SW6 is switched to the upper side. After the SYNC pattern of each area is extracted by the subtractor 86, the data is passed through a 24/25 inverse conversion circuit 87, further applied to an inverse random number generation circuit 88, and returned to the original data sequence. The data thus extracted is added to the error correction circuit 89.
[0152]
The error correction circuit 89 detects and corrects error data using the parity added on the recording side, but outputs data that could not be completely removed with an ERROR flag. Each data is switched and output by the eighth switching circuit SW8. The AV ID, pre-SYNC, post-SYNC extraction circuit 90 extracts the A / V area, the SYNC number and the track number stored in the pre-SYNC and post-SYNC, and the SP / LP signal stored in the pre-SYNC. . These are given to the timing circuit 79 and used to generate various timings. In the extraction circuit 90, AP1 and AP2 are also extracted and supplied to the mode processing microcomputer 82 for checking. When AP1 and AP2 = 000, the normal operation is performed, but when the value is other than that, a warning operation such as a warning process is performed.
[0153]
For the SP / LP, the mode processing microcomputer 82 performs a comparative study with the one obtained from the ITI. In the ITI area, the SP / LP information is written three times in the TIA area in the ITI area. The pre-SYNC has 2 SYNCs each for audio and video, and SP / LP information is written at four places in total. Here, too, a majority vote is taken to improve reliability. If the two do not finally match, the one in the ITI area is preferentially adopted.
[0154]
VDATA output from the eighth switching circuit SW8 is separated into video data and video accompanying data by the ninth switching circuit SW9 shown in FIG. Then, the video data is supplied to the deframing circuit 94 together with the error flag.
The deframing circuit 94 performs the inverse conversion of the framing on the recording side, and grasps the nature of the data packed therein. Then, when there is an error that cannot be removed from certain data, the propagation error processing is performed here because it is understood how the error affects other data. As a result, the ERROR flag becomes a VERROR flag including a new propagation error. Further, even if the data has an error and is not important for image reproduction, the deframing circuit 94 also performs a process for modifying the image data to remove the error flag.
[0155]
The video data is returned to the data before compression through the inverse quantization circuit 95 and the inverse compression circuit 96. Next, the data is returned to the original image space arrangement by the deshuffling / deblocking circuit 97. Only after the data is returned to the real image space can the image be repaired based on the VERROR flag. That is, for example, a process is performed in which the image data of one frame before is always stored in the memory, and the image block in which the error occurred is substituted with the previous image data.
[0156]
Now, after deshuffling, the data is divided into three systems, DY, DR, and DB. The D / A converters 101 to 103 return the analog components to Y, RY, and BY. The clock at this time is 13.5 MHz for Y. Z , RY, BY for 3.375 MH Z It is.
[0157]
The three signal components thus obtained are combined in the Y / C combining circuit 104, further combined in the combiner 105 with the composite synchronization signal from the synchronization signal generating circuit 93, and output from the terminal 106 as a composite video signal.
The digital VTR reproducing section is also provided with a component signal output terminal as shown in FIG. 1, and this component signal is supplied to the EDTV-2 reproducing circuit. Then, in this component signal, the composite synchronization signal from the synchronization signal generation circuit 93 is combined with the Y signal (combination circuit 595).
[0158]
In addition, a character display image signal from the character display control circuit 598 is also synthesized with these component signals (synthesis circuits 599, 540, and 541). This character display is executed in accordance with the input data from the mode processing microcomputer 82 in FIG. 7, and for example, a TOC display when a user issues a TOC display command to the mode processing microcomputer, or a digital display, During the reproduction operation of the VTR, if it is desired to know whether or not the currently reproduced image is a reproduced image based on a wideband image signal including an HH signal, whether or not the image is a wideband image signal is displayed (that is, a mode is displayed). The processing microcomputer identifies the contents of the HH flag in the VAUX SOURCE CONTROL pack currently being reproduced from the VAUX main area, and displays the result on the screen via the character display control circuit 598). You. Note that this character display image signal is also synthesized with the composite signal output from the terminal 106, but is omitted in this figure.
[0159]
ADATA output from the eighth switching circuit SW8 is divided into audio data and audio accompanying data by the tenth switching circuit SW10 shown in FIG. Then, the audio data is supplied to the deframing circuit 107 together with the ERROR flag.
[0160]
The deframing circuit 107 performs the inverse conversion of the framing on the recording side, and grasps the nature of the data packed therein. Then, when there is an error that cannot be removed from certain data, the propagation error processing is performed here because it is understood how the error affects other data. For example, at the time of 16-bit sampling, one data is a unit of 8 bits, so that one ERROR flag becomes an AERROR flag newly including a propagation error.
[0161]
The audio data is returned to the original time axis by the next deshuffling circuit 108. At this time, the audio data is repaired based on the AERROR flag. In other words, processing such as a previous value hold in which the sound immediately before the error is substituted is performed. If the error period is too long and the repair is not effective, the sound itself is stopped by performing a process such as muting.
[0162]
After such processing, the analog value is returned to the analog value by the D / A converter 109, and output from the analog audio output terminal 110 while taking timing such as lip sync with the image data.
The data of VAUX and AAUX separated by the ninth switching circuit SW9 and the tenth switching circuit SW10 are subjected to preprocessing such as majority processing in the VAUX IC 98 and the AAUX IC 111 with reference to the error flag. .
[0163]
Further, the ID data SID and the pack data SDATA of the SUBCODE area output from the eighth switching circuit SW8 are supplied to the SUBCODE IC 112, where preprocessing such as majority processing is also performed with reference to the error flag. The data on which these pre-processes have been performed are then provided to the signal processing microcomputer 100 to perform a final reading operation. Then, the errors that cannot be removed in the preprocessing are given to the signal processing microcomputer 100 as VAUXER, SUBER, and AAUXER, respectively.
[0164]
Here, the SUBCODE IC 112 extracts AP3 and APT, passes them to the mode processing microcomputer 82 via the signal processing microcomputer 100, and checks them. The mode processing microcomputer 82 determines the value of the APT based on the APT from the ITI and the APT from the SUBCODE, and performs an operation such as a warning process when the value is not “000”. When AP3 = 000, normal operation is performed. When the value is other than that, a warning operation such as a warning process is performed.
[0165]
Here, supplementing the error processing of the pack data, each area has a main area and an optional area. Since the same data is written ten times in the main area, even if some of them have an error, the ERROR flag there is no longer an error because the data can be supplementarily reproduced with other data. However, since data is written once for optional areas other than SUBCODE, errors remain as VAUXER and AAUXER.
[0166]
The signal processing microcomputer 100 further performs a propagation error process, a data repair process, and the like by analogy with the context of each data pack. The result of this determination is given to the mode processing microcomputer 82, and is used as a material for determining the behavior of the entire set.
Next, a pack data reproducing circuit in the VAUX IC 98 and the signal processing microcomputer 100 will be described using a VAUX as an example. Here, a description will be given of a configuration example using a simple processing method in which an error is not written to a memory in the case of an error, instead of the majority processing as preprocessing. FIG. 9 shows a circuit example of the VAUX IC 98. First, the VAUX pack data from the switching circuit SW9 is distributed to the main area memory 145 and the optional area FIFO 148 by switching the switch 141 by the write controller 142 at the timing of nMAIN = “L” in FIG.
[0167]
The pack data in the main area is read by the pack header detection circuit 143 and the switch 144 is switched. Then, the data is written to the main area memory only when it is not ERROR. This memory has a 9-bit configuration, and the shaded portions in the figure are bits for storing error flags.
As the initial setting of the main area memory, all the contents are set to all 1 (= no information) for each video frame. If it is ERROR, nothing is done. If it is not ERROR, the data is written and 0 is written in the error flag. Since the same pack is written 10 or 12 times for one frame in the main area, an error flag set to 1 at the end of one video frame is finally recognized as an error.
[0168]
Since the optional area is basically written once, the ERROR flag is written as it is to the optional area FIFO 148 together with the data. These are sent to the signal processing microcomputer 100 via switches 146 and 147 switched by the read-side timing controller 149.
The signal processing microcomputer 100 analyzes the received pack data and the error flag. The processing operation of the signal processing microcomputer 100 will be described with reference to FIG. In this figure, the pack header identification circuit 150 sorts the pack data (VAUXDT) sent from the VAUX IC 98 and stores it in the memory 151. This does not particularly distinguish between the main area and the optional area.
[0169]
In the case of the pack in the main area, as in the case of the VAUX IC 98, the writing process is not performed when the error flag "1" is set in VAUXER. As a result, repair can be performed with a value at least one video frame before. Since the content of the main area is considered to have a very strong correlation with the value one video frame before, there is no particular problem even if this processing is substituted.
[0170]
On the other hand, in the case of the pack in the optional area, it is considered that there is no correlation with the value one video frame before, so that the error propagation processing is performed for each pack.
This method is basically performed by changing the data to a "pack without information" in which all data is FFh if there is an error in the 5-byte fixed-length pack data. . For example, in the case of a “Teletext” pack in which Teletext data is stored, even if there is an error in the pack header between the packs, it is possible to easily replace the pack with a Teletext pack header. Even if there is an error in the data portion, if there is no error in the pack header, the pack is not changed to the "pack without information". This is because the restoration of the Teletext data is left to the parity check of the Teletext decoder, so that even if an error is found, the data is left as it is.
[0171]
That is, in the digital VTR of this embodiment, although not shown in the reproduction circuit of FIG. 8, the data amount is large, such as text data, Teletext data, etc., and it is characterized as a continuous data sequence. Each of the pack data is transferred from the signal processing microcomputer 100 to a dedicated data processing circuit, so that a more efficient error correction is performed and the load on the mode processing microcomputer 82 is reduced.
[0172]
An error flag does not already exist in the data prepared by the processing in the signal processing microcomputer 100 as described above. These are converted into serial data by the P / S conversion circuit 152 and sent to the mode processing microcomputer 82 according to the communication protocol between the microcomputers. Here, the data is converted back to parallel data by the S / P conversion circuit 153, and pack data decomposition analysis is performed.
[0173]
Here, the circuits 150 and 155 and the switch 154 are configured by a microcomputer program, the memory 151 is a memory inside the microcomputer, and the circuits 152 and 153 are serial I / Os inside the microcomputer.
In the disassembly and analysis of the pack data in the mode processing microcomputer 82, the pack data is analyzed based on the determined pack header, and various control information and display information obtained as an analysis result are respectively controlled by control circuits and display circuits. Supply to For example, as described above, TOC display data and the like are supplied to the character display control circuit 598 in FIG. 8, but in addition, VAUX TR pack data is supplied via an interface (not shown) as shown in FIG. To the EDTV-2 reproducing circuit.
[0174]
2. EDTV-2 playback circuit
Next, a description will be given of an EDTV-2 reproducing circuit 601 which receives a component signal and a VAUX TR pack data from the digital VTR reproducing unit described above and generates a desired composite signal.
[0175]
One example of a specific circuit of the reproducing circuit 601 is shown in FIG.
In this figure, VAUX TR pack data supplied from the mode processing microcomputer of the digital VTR reproduction unit is input from a terminal 520 to a DATA TYPE identification circuit 570, where it is stored in the lower 4 bits of PC1 of the pack. The DATA TYPE is checked. (If the VAUX TR pack is not recorded in the main area of the VAUX area on the tape, the mode processing microcomputer checks the No Information pack in which all “1” s are stored in PC1 to PC4. Is supplied to the terminal 520).
[0176]
Only when the DATA TYPE is “0010” or “0011” indicating that the DATA TYPE is EDTV-2 data, the identification circuit 570 outputs the determination signal DS to the EDTV-2ID encoder 524, the line decoder switch circuit 530, and the VT / The signals are supplied to the VH 'signal modulator 531 to turn on the operations of these circuit blocks. At this time, the line decoder switch circuit 530 generates the control signal {circle around (1)} only during the non-image portion period, and outputs the control signal to the channel synthesizing device 528 and the color modulation device 526. 528 is kept on and the color modulator is kept off.
[0177]
As a result, the VT / VH ′ signal recorded on the recording medium via the color difference signal recording channel during the non-image portion period is converted by the channel synthesizing device in a manner reverse to the conversion process received by the channel dividing device shown in FIG. Further, the VT / VH ′ signal modulator 531 modulates the Q-axis color sub-carrier, and is combined with the chroma signal from the color modulator 526 in the adder circuit 529. The color subcarrier used for color modulation in the color modulation device 526 is obtained by supplying a burst signal separated in the synchronization separation circuit 525 to a color subcarrier reproduction circuit (not shown) in the color modulation device.
[0178]
Further, the line decoder switch circuit 530 outputs the gate pulse G corresponding to the period of the 22nd line and the 285th line to the EDTV-2ID encoder 524. On the other hand, the encoder 524 generates an identification control signal defined by EDTV-2 based on the VAUX TR pack data input from the DATA TYPE identification circuit, and converts the identification control signal to the line to which the gate pulse is input. During the period, the signal is output to the addition circuit 527, and is synthesized with the reproduced luminance signal input from the terminal 521 (the adaptive setup lowering signal reproduced from this terminal is input during the non-image portion period).
[0179]
The luminance signal and the discrimination control signal obtained from the addition circuit 527 and the chroma signal and the VT / VH 'signal obtained from the addition circuit 529 are further combined in a Y / C combination circuit 532 to generate an EDTV-2 signal. , And output from the terminal 533 to the television receiver.
Note that the output terminals 534 and 535 are terminals for outputting to a television receiver having an input terminal in which a luminance signal and a chroma signal are separated, and even when such a receiver performs letter box screen display. The obstacles in the non-image area are not noticeable.
[0180]
If the signal reproduced by the digital VTR reproducing unit is of the NTSC system, the discrimination signal DS is not output from the DATA TYPE discriminating circuit 570, so that the encoder 524, the switch circuit 530, and the modulator 531 are turned off. At the same time, the color modulation device 526 is always kept on, and the gate pulse G is not output, so that the output side of the Y / C synthesizing circuit 532 outputs the luminance signal input to the terminal 521 and An NTSC signal synthesized with the chroma signal output from the color modulation device 526 is obtained.
[0181]
As described above, the embodiments of the recording apparatus and the reproducing apparatus according to the present invention have been described. However, it is needless to say that the recording and reproducing apparatus can be constructed by combining these embodiments. The specific configuration and circuit operation of the embodiment of the recording / reproducing apparatus can be the same as those shown in the circuit configuration and circuit operation of each of the above-described recording apparatus and reproducing apparatus. I do.
[0182]
【The invention's effect】
When a reproduction signal from a digital VTR is input to a receiver not equipped with an EDTV-2 decoder, the vertical resolution enhancement signal in the non-image portion is conspicuous as in the case of directly receiving an EDTV-2 signal from a broadcasting station. Absent.
Even in a receiver capable of separately inputting a luminance signal and a chrominance signal using dedicated input terminals, when an image based on the EDTV-2 signal is displayed on a letterbox screen, a vertical resolution enhancement signal of a non-image portion is displayed. Is not noticeable.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a slice process according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating generation of pack data in a recording circuit of a digital VTR.
FIG. 3 is a diagram illustrating a main area on a recording track.
FIG. 4 is a diagram illustrating generation of pack data in a mode processing microcomputer.
FIG. 5 is a diagram illustrating generation of pack data in an MIC microcomputer.
FIG. 6 is a diagram illustrating an overall configuration of a playback device.
FIG. 7 is a diagram showing a configuration of a part of a digital VTR reproducing unit.
FIG. 8 is a diagram showing the configuration of another part of the digital VTR reproducing unit.
FIG. 9 is a diagram for explaining processing of reproduced pack data in a VAUX IC.
FIG. 10 is a diagram illustrating processing of reproduced pack data in the signal processing microcomputer.
FIG. 11 is a diagram illustrating a configuration example of an EDTV-2 reproduction circuit.
FIG. 12 is a diagram illustrating distributions of a luminance signal, a chrominance signal, and a horizontal resolution enhancement signal in an EDTV-2 signal.
FIG. 13 is a diagram illustrating a distribution of a vertical resolution enhancement signal.
FIG. 14 is a diagram illustrating an adaptive setup lowering process.
FIG. 15 is a diagram illustrating a specific example of a circuit that performs an adaptive setup lowering process.
FIG. 16 is a diagram illustrating characteristics of a non-linear circuit used in an adaptive setup reduction processing circuit.
FIG. 17 is a diagram showing a format of an identification control signal.
FIG. 18 is a diagram illustrating the format of an EDTV-2 signal for one frame.
FIG. 19 is a diagram illustrating conversion characteristics when AD converting a luminance signal and a color difference signal.
FIG. 20 is a diagram illustrating an overall configuration of a recording apparatus.
FIG. 21 is a diagram illustrating a circuit configuration example of an EDTV-2 recording circuit.
FIG. 22 is a diagram illustrating an example of a circuit configuration of a VT / VH ′ demodulator.
FIG. 23 is a diagram illustrating a specific circuit example of a channel dividing device.
FIG. 24 is a diagram showing a recording format of one track of a digital VTR.
FIG. 25 is a diagram illustrating the structure of a pre-SYNC block and a post-SYNC block.
FIG. 26 is a diagram illustrating the framing format of AUDIO and the structure of one SYNC block.
FIG. 27 is a diagram illustrating blocking of image data for one frame.
FIG. 28 is a diagram illustrating generation of a DCT block for one frame.
FIG. 29 is a diagram showing a VIDEO framing format to which an error correction code is added.
FIG. 30 is a diagram showing the configuration of a VIDEO buffering unit and one SYNC block.
FIG. 31 is a diagram illustrating the structure of a SUBCODE area for one track.
FIG. 32 is a diagram illustrating a structure of an ID portion of a SYNC block in an AUDIO area and a VIDEO area.
FIG. 33 is a diagram illustrating the structure of an ID part of a SYNC block in a SUBCODE area.
FIG. 34 is a diagram showing a basic structure of a pack.
FIG. 35 is a diagram showing a definition of a group of packs by large items, and details of a VAUX SOURCE pack and a VAUX SOURCE CONTROL pack.
FIG. 36 is a diagram showing details of a VAUX REC DATE pack, a VAUX REC TIME pack, a VAUX REC TIME BINARY GROUP pack, a CLOSEDCAPTION pack, and a VAUX TR pack.
FIG. 37 is a diagram showing details of a CASSETTE ID pack, a TAPE LENGTH pack, and a TITLE END pack.
FIG. 38 is a diagram showing details of a PROGRAM START pack, a PROGRAM END pack, and a PROGRAM REC DATE TIME pack.
FIG. 39 is a diagram illustrating the structure of an AAUX area for one frame.
FIG. 40 is a diagram illustrating the structure of a VAUX area for one track.
FIG. 41 is a diagram illustrating a pack structure of a VAUX area for one frame.
FIG. 42 is a diagram illustrating multiple writing of pack data in a SUBCODE area.
FIG. 43 is a diagram illustrating a memory map of a memory-in cassette.
FIG. 44 is a diagram showing an example of a program event.
FIG. 45 is a diagram for describing definition of a track format by APT.
FIG. 46 is a diagram illustrating a hierarchical structure of an application ID.
FIG. 47 is a diagram illustrating a format on a track when the application ID is “000”.
FIG. 48 is a diagram showing a recording circuit of a digital VTR.
FIG. 49 is a diagram illustrating a circuit example of a clamper.
FIG. 50 is a diagram showing a basic configuration of a slicer.
FIG. 51 is a diagram illustrating slice processing in a conventional digital VTR.
[Explanation of symbols]
600: EDTV-2 recording circuit, 502: VT / VH 'demodulator,
503: three-dimensional Y / C separation circuit, 504: EDTV-2ID decoder,
506, 530 ... line decoder switch circuit,
507: HH 'signal decoder, 510: channel dividing device,
524: EDTV-2ID encoder, 528: Channel synthesizing device,
531: VT / VH 'signal modulator, 570: DATA TYPE identification circuit
910 ... Slicer,

Claims (3)

輝度信号と、色信号と、所定ラインの適応型セットアップ低下処理を施された信号に多重された垂直解像度補強信号とを有するテレビジョン信号を記録媒体に記録する記録装置において、
（１）上記テレビジョン信号から輝度信号、色信号、垂直解像度補強信号、及び適応型セットアップ低下信号をそれぞれ分離する分離手段と、
（２）該分離手段によって分離された輝度信号をＡＤ変換する輝度信号ＡＤ変換手段を備え、かつ、該輝度信号ＡＤ変換手段の出力を記録のための信号形態に変換して記録媒体に記録する輝度信号処理回路と、
（３）前記分離手段によって分離された色信号をＡＤ変換する色信号ＡＤ変換手段を備え、かつ、該色信号ＡＤ変換手段の出力を記録のための信号形態に変換して記録媒体に記録する色信号処理回路と、
（４）前記分離手段によって分離された垂直解像度補強信号を、前記色信号処理回路を介して記録媒体に記録する垂直解像度補強信号記録手段と、
（５）前記分離手段によって分離された適応型セットアップ低下信号を前記輝度信号処理回路を介して記録媒体に記録する適応型セットアップ低下信号記録手段と、
を備え、かつ、前記輝度信号処理回路は、更に、前記輝度信号ＡＤ変換手段においてＡＤ変換される輝度信号のレベル範囲を設定する設定手段を備え、該設定手段は、該レベル範囲の下限レベルを、輝度信号のペデスタルレベルよりも低く設定することを特徴とするテレビジョン信号の記録装置。In a recording apparatus for recording a television signal having a luminance signal, a color signal, and a vertical resolution enhancement signal multiplexed on a signal subjected to adaptive setup reduction processing of a predetermined line on a recording medium,
(1) separation means for respectively separating a luminance signal, a chrominance signal, a vertical resolution enhancement signal, and an adaptive setup lowering signal from the television signal;
(2) A luminance signal A / D converter for AD converting the luminance signal separated by the separator is provided, and an output of the luminance signal A / D converter is converted into a signal form for recording and recorded on a recording medium. A luminance signal processing circuit;
(3) Color signal A / D conversion means for performing A / D conversion of the color signal separated by the separation means, and the output of the color signal A / D conversion means is converted into a signal form for recording and recorded on a recording medium. A color signal processing circuit;
(4) a vertical resolution enhancement signal recording means for recording the vertical resolution enhancement signal separated by the separation means on a recording medium via the color signal processing circuit;
(5) adaptive setup reduction signal recording means for recording the adaptive setup reduction signal separated by the separation means on a recording medium via the luminance signal processing circuit;
And the luminance signal processing circuit further includes setting means for setting a level range of the luminance signal to be AD-converted by the luminance signal AD conversion means, and the setting means sets a lower limit level of the level range. A television signal recording device, which is set to be lower than a pedestal level of a luminance signal. 輝度信号と、色信号と、所定ラインの適応型セットアップ低下処理を施された信号に多重された垂直解像度補強信号とを有するテレビジョン信号が記録媒体からテレビジョン信号を再生するテレビジョン信号の再生装置において、
（１）記録媒体を走査する再生手段と、
（２）該再生手段の出力信号から適応型セットアップ低下信号が多重された輝度信号を再生する輝度信号再生手段と、
（３）該再生手段の出力信号から前記色信号を再生する色信号再生手段と、
（４）該再生手段の出力信号から垂直解像度補強信号を再生する垂直解像度補強信号再生手段と、
（５）該垂直解像度補強信号再生手段の出力と前記色信号再生手段の出力とを多重する多重手段と、
（６）該多重手段の出力信号を外部へ出力するための第１の出力信号端子と、
（７）前記輝度信号再生手段の出力信号を外部へ出力するための第２の出力信号端子と、
を備えていることを特徴とするテレビジョン信号の再生装置。A television signal having a luminance signal, a chrominance signal, and a vertical resolution enhancement signal multiplexed on a signal subjected to adaptive setup reduction processing of a predetermined line, reproducing the television signal from a recording medium. In the device,
(1) reproducing means for scanning a recording medium;
(2) a luminance signal reproducing means for reproducing a luminance signal in which an adaptive setup lowering signal is multiplexed from an output signal of the reproducing means;
(3) color signal reproducing means for reproducing the color signal from an output signal of the reproducing means;
(4) a vertical resolution reinforcing signal reproducing means for reproducing a vertical resolution reinforcing signal from an output signal of the reproducing means;
(5) multiplexing means for multiplexing the output of the vertical resolution reinforcement signal reproducing means and the output of the color signal reproducing means;
(6) a first output signal terminal for outputting an output signal of the multiplexing means to the outside;
(7) a second output signal terminal for outputting an output signal of the luminance signal reproducing means to the outside;
A television signal reproducing apparatus, comprising: 輝度信号と、色信号と、所定ラインの適応型セットアップ低下処理を施された信号に多重された垂直解像度補強信号とを有するテレビジョン信号を、記録媒体を用いて記録再生する記録再生装置において、
（１）上記テレビジョン信号から輝度信号、色信号、垂直解像度補強信号、及び適応型セットアップ低下信号をそれぞれ分離する分離手段と、
（２）該分離手段によって分離された輝度信号をＡＤ変換する輝度信号ＡＤ変換手段を備え、かつ、該輝度信号ＡＤ変換手段の出力を記録のための信号形態へ変換して記録媒体に記録する輝度信号処理回路と、
（３）前記分離手段によって分離された色信号をＡＤ変換する色信号ＡＤ変換手段を備え、かつ、該色信号ＡＤ変換手段の出力を記録のための信号形態へ変換して記録媒体に記録する色信号処理回路と、
（４）前記分離手段によって分離された垂直解像度補強信号を、前記色信号処理回路を介して記録媒体に記録する垂直解像度補強信号記録手段と、
（５）前記分離手段によって分離された適応型セットアップ低下信号を前記輝度信号処理回路を介して記録媒体に記録する適応型セットアップ低下信号記録手段と、
（６）記録媒体を走査する再生手段と、
（７）該再生手段の出力信号から適応型セットアップ低下信号が多重された輝度信号を再生する輝度信号再生手段と、
（８）該再生手段の出力信号から前記色信号を再生する色信号再生手段と、
（９）該再生手段の出力信号から垂直解像度補強信号を再生する垂直解像度補強信号再生手段と、
（１０）該垂直解像度補強信号再生手段の出力と前記色信号再生手段の出力とを多重する多重手段と、
（１１）該多重手段の出力信号を外部へ出力するための第１の出力信号端子と、
（１２）前記輝度信号再生手段の出力信号を外部へ出力するための第２の出力信号端子と、
を備え、かつ、前記輝度信号処理回路は、更に、前記輝度信号ＡＤ変換手段においてＡＤ変換される輝度信号のレベル範囲を設定する設定手段を備え、該設定手段は、該レベル範囲の下限レベルを、輝度信号のペデスタルレベルよりも低く設定することを特徴とするテレビジョン信号の記録再生装置。A luminance signal, a chrominance signal, and a television signal having a vertical resolution enhancement signal multiplexed on a signal subjected to adaptive setup reduction processing of a predetermined line, in a recording and reproducing apparatus for recording and reproducing using a recording medium,
(1) separation means for respectively separating a luminance signal, a chrominance signal, a vertical resolution enhancement signal, and an adaptive setup lowering signal from the television signal;
(2) A luminance signal A / D converter for AD converting the luminance signal separated by the separator is provided, and an output of the luminance signal A / D converter is converted into a signal form for recording and recorded on a recording medium. A luminance signal processing circuit;
(3) Color signal AD conversion means for AD converting the color signal separated by the separation means is provided, and the output of the color signal AD conversion means is converted into a signal form for recording and recorded on a recording medium. A color signal processing circuit;
(4) a vertical resolution enhancement signal recording means for recording the vertical resolution enhancement signal separated by the separation means on a recording medium via the color signal processing circuit;
(5) adaptive setup reduction signal recording means for recording the adaptive setup reduction signal separated by the separation means on a recording medium via the luminance signal processing circuit;
(6) reproducing means for scanning the recording medium;
(7) a luminance signal reproducing means for reproducing a luminance signal in which an adaptive setup lowering signal is multiplexed from an output signal of the reproducing means;
(8) a color signal reproducing means for reproducing the color signal from an output signal of the reproducing means;
(9) a vertical resolution reinforcing signal reproducing means for reproducing a vertical resolution reinforcing signal from an output signal of the reproducing means;
(10) multiplexing means for multiplexing the output of the vertical resolution reinforcement signal reproducing means and the output of the color signal reproducing means;
(11) a first output signal terminal for outputting an output signal of the multiplexing means to the outside;
(12) a second output signal terminal for outputting an output signal of the luminance signal reproducing means to the outside;
And the luminance signal processing circuit further includes setting means for setting a level range of the luminance signal to be AD-converted by the luminance signal AD conversion means, and the setting means sets a lower limit level of the level range. A recording / reproducing apparatus for a television signal, wherein the setting is made lower than a pedestal level of a luminance signal.
JP04360595A 1995-02-08 1995-02-08 Television signal recording device, reproducing device, and recording / reproducing device Expired - Fee Related JP3582130B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04360595A JP3582130B2 (en) 1995-02-08 1995-02-08 Television signal recording device, reproducing device, and recording / reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04360595A JP3582130B2 (en) 1995-02-08 1995-02-08 Television signal recording device, reproducing device, and recording / reproducing device

Publications (2)

Publication Number Publication Date
JPH08223600A JPH08223600A (en) 1996-08-30
JP3582130B2 true JP3582130B2 (en) 2004-10-27

Family

ID=12668467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04360595A Expired - Fee Related JP3582130B2 (en) 1995-02-08 1995-02-08 Television signal recording device, reproducing device, and recording / reproducing device

Country Status (1)

Country Link
JP (1) JP3582130B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105554587B (en) * 2015-12-10 2018-08-31 青岛海信电器股份有限公司 A kind of display control method, device and display device

Also Published As

Publication number Publication date
JPH08223600A (en) 1996-08-30

Similar Documents

Publication Publication Date Title
KR100417552B1 (en) Digital audio channel with voice multiple display
JPH0951501A (en) Device and method for multiplexing image data, device and method for recording image data, device and method for displaying image, and image data recording medium
KR100329692B1 (en) Digital image and audio signal recorder
KR100344510B1 (en) Recording/reproducing apparatus and input/output device
KR100420236B1 (en) Television signal recording and reproducing apparatus and method
US6104858A (en) Apparatus for reproducing a video signal and a corrective signal and for correcting the video signal in response to the corrective signal
EP0633692B1 (en) Apparatus and method for transmitting digital video and audio data in different formats for recording
EP0748131B1 (en) Signal recording and reproduction
JP3582130B2 (en) Television signal recording device, reproducing device, and recording / reproducing device
KR100255734B1 (en) Apparatus for generating a composite video signal
JPH08307897A (en) Television signal recorder
US5115323A (en) Video disc apparatus recording time-expanded luminance signals and time-compressed chrominance signals
JP3582129B2 (en) Television signal recording device, reproducing device, and recording / reproducing device
JP3575041B2 (en) Digital image / audio signal recording / reproducing device
JP3521495B2 (en) Audio signal recording method, audio signal reproducing apparatus, and audio signal recording / reproducing method
JP3572651B2 (en) Digital image / audio signal recording / reproducing device
JP3598554B2 (en) Digital video signal recording device and reproducing device
JP3612797B2 (en) Television signal recording / reproducing apparatus and recording / reproducing method
JP3538941B2 (en) Television signal recording method and television signal recording / reproducing device
KR0149474B1 (en) Recording and reproducing apparatus of video signal
JP3550826B2 (en) Television signal processing device and television signal processing method
JP3513957B2 (en) Digital video signal recording device and reproducing device
JP3624468B2 (en) Television signal recording / reproducing apparatus and recording / reproducing method
JPH08140114A (en) Device and method for recording/reproducing television signal
JPH06342584A (en) Video signal magnetic recording device and video signal magnetic reproducing device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees