JP3477029B2 - Synchronous double current power supply - Google Patents

Synchronous double current power supply

Info

Publication number
JP3477029B2
JP3477029B2 JP14585897A JP14585897A JP3477029B2 JP 3477029 B2 JP3477029 B2 JP 3477029B2 JP 14585897 A JP14585897 A JP 14585897A JP 14585897 A JP14585897 A JP 14585897A JP 3477029 B2 JP3477029 B2 JP 3477029B2
Authority
JP
Japan
Prior art keywords
voltage
current
phase
power supply
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14585897A
Other languages
Japanese (ja)
Other versions
JPH10323034A (en
Inventor
勲 高橋
善秋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP14585897A priority Critical patent/JP3477029B2/en
Publication of JPH10323034A publication Critical patent/JPH10323034A/en
Application granted granted Critical
Publication of JP3477029B2 publication Critical patent/JP3477029B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は電源の技術分野にか
かり、特に、二次側整流回路が一次側フルブリッジ回路
と同期制御される倍電流電源に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the technical field of power supplies, and more particularly to a double current power supply in which a secondary side rectifier circuit is synchronously controlled with a primary side full bridge circuit.

【0002】[0002]

【従来の技術】電源は電子装置にとって欠かせない回路
であり、電源装置として電子装置とは独立して設置され
る他、電子装置中に組み込まれたり、プリント基板上の
一部分に他の回路と共存した状態で設けられる等、供給
すべき電力量に応じて多種多様な設置方式を選択できる
ようになっている。
2. Description of the Related Art A power supply is an indispensable circuit for an electronic device. The power supply is installed as a power supply device independently of the electronic device, incorporated in the electronic device, or partly on a printed circuit board with another circuit. A variety of installation methods can be selected according to the amount of power to be supplied, such as being installed in a coexisting state.

【0003】図10の符号101に示したものは、AC
100Vの商用電圧を降下させ、大容量の出力電流を得
るのに適した電源回路であり、トランス120を有して
おり、一次側と二次側とが絶縁されている。
Reference numeral 101 in FIG. 10 indicates an AC.
The power supply circuit is suitable for dropping a commercial voltage of 100 V to obtain a large-capacity output current, has a transformer 120, and the primary side and the secondary side are insulated.

【0004】一次側には、ダイオードブリッジ回路13
0、平滑コンデンサ141、4個のトランジスタ111
〜114、トランス120内の一次巻線121が設けら
れており、各トランジスタ111〜114と一次巻線1
21とで、フルブリッジ回路110が構成されている。
On the primary side, a diode bridge circuit 13
0, smoothing capacitor 141, four transistors 111
To 114, the primary winding 121 in the transformer 120 is provided, and each of the transistors 111 to 114 and the primary winding 1 is provided.
21 forms a full bridge circuit 110.

【0005】ダイオードブリッジ回路130には商用電
源142が接続されており、商用電圧AC100Vを全
波整流し、平滑コンデンサ141によって平滑し、生成
された直流電圧をフルブリッジ回路110に供給してお
り、フルブリッジ回路が動作すると、一次巻線121に
交流電流を流せるように構成されている。
A commercial power supply 142 is connected to the diode bridge circuit 130. The commercial voltage AC100V is full-wave rectified, smoothed by a smoothing capacitor 141, and the generated DC voltage is supplied to the full bridge circuit 110. When the full bridge circuit operates, an alternating current can flow through the primary winding 121.

【0006】二次側には、トランス120内の二次巻線
122と、4個のダイオード231〜234と、平滑コ
イル243と、出力コンデンサ241とが設けられてお
り、二次巻線122は一次巻線121と磁気結合され、
一次巻線121に流れた交流電流によって、二次巻線1
22に交流の誘導起電力が生じるように構成されてい
る。
On the secondary side, a secondary winding 122 in the transformer 120, four diodes 231-234, a smoothing coil 243, and an output capacitor 241 are provided. Magnetically coupled to the primary winding 121,
By the alternating current flowing through the primary winding 121, the secondary winding 1
22 is configured to generate an alternating electromotive force.

【0007】前記各ダイオード231〜234はダイオ
ードブリッジ接続され、二次側整流回路230を構成し
ており、二次巻線122に誘導された交流電圧を全波整
流して平滑コイル243と出力コンデンサ241に供給
し、該平滑コイル243と出力コンデンサ241によっ
て直流電圧化された出力電圧を、負荷200に供給でき
るように構成されている。
Each of the diodes 231 to 234 is diode-bridge connected to form a secondary side rectification circuit 230. The AC voltage induced in the secondary winding 122 is full-wave rectified to obtain a smoothing coil 243 and an output capacitor. It is configured so that the output voltage supplied to the load 241 and converted into a DC voltage by the smoothing coil 243 and the output capacitor 241 can be supplied to the load 200.

【0008】このような構成の電源回路101では、出
力電圧を検出し、図示しないフォトカプラ等によって一
次側にフィードバックすると、一次側と二次側とを電気
的に絶縁させながらフルブリッジ回路110の制御を行
うことができるので、安全に、出力電圧を定電圧にする
ことが可能となっている。
In the power supply circuit 101 having such a configuration, when the output voltage is detected and fed back to the primary side by a photo coupler (not shown) or the like, the full bridge circuit 110 of the full bridge circuit 110 is electrically insulated from the primary side and the secondary side. Since the control can be performed, it is possible to safely make the output voltage a constant voltage.

【0009】しかしながら、上述の電源回路101で
は、二次巻線122に流れる電流は、スイッチング周波
数の半サイクル期間に、必ず二次側整流回路230内の
2個のダイオードを流れるため、電圧降下による損失が
大きく、効率が悪いという問題がある。
However, in the above-described power supply circuit 101, the current flowing through the secondary winding 122 always flows through the two diodes in the secondary side rectifying circuit 230 during the half cycle period of the switching frequency. There is a problem of large loss and poor efficiency.

【0010】そこで従来技術でも対策が採られており、
二次側整流回路230内の各ダイオード231〜234
に、低VFダイオードやショットキーダイオードを用
い、損失の低減が図られていたが、低電圧大電流出力の
電源にとっては十分ではなく、その対策が望まれてい
た。
Therefore, measures have been taken even in the prior art,
Each diode 231-234 in the secondary side rectifier circuit 230
In addition, although a low V F diode or a Schottky diode has been used to reduce the loss, it is not sufficient for a low-voltage, large-current output power supply, and a countermeasure against it has been desired.

【0011】[0011]

【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、高効率の電源を提供することにある。
SUMMARY OF THE INVENTION The present invention was created to solve the above-mentioned disadvantages of the prior art, and its object is to provide a highly efficient power source.

【0012】また、本発明の他の目的は、二次側インダ
クタンス部品が小容量で済み、また、簡単な平滑回路で
済む電源を提供することにある。
Another object of the present invention is to provide a power supply which requires only a small capacity of the secondary side inductance component and a simple smoothing circuit.

【0013】[0013]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、一次巻線と二次巻線とが設
けられたトランスを有し、一次側には前記一次巻線に交
流電圧を流す一次側電流制御手段が設けられ、二次側に
は整流素子とインダクタンス素子とが直列接続された回
路が並列接続されて構成された二次側整流回路が設けら
れ、前記二次巻線の両端は、前記整流素子と前記インダ
クタンス素子との接続部分にそれぞれ接続され、前記二
次側整流回路によって整流された電圧を平滑すると、直
流電圧が得られるように構成された電源回路であって、
前記整流素子はMOSFETで構成され、各MOSFE
Tが前記一次側電流制御手段と同期制御され、前記一次
側電流制御手段によって前記一次巻線に交流電流を流し
たときに前記二次巻線に誘起される誘導起電力と前記同
期制御によって、前記MOSFETは第三象限動作を
し、前記二次巻線に流れる誘導電流は、そのMOSFE
Tと前記インダクタンス素子とを流れるように構成され
たことを特徴とする。
In order to solve the above-mentioned problems, the invention according to claim 1 has a transformer provided with a primary winding and a secondary winding, and the primary winding is provided on the primary side. A primary side current control means for flowing an AC voltage in the line is provided, and a secondary side rectification circuit configured by connecting in parallel a circuit in which a rectifying element and an inductance element are connected in series is provided on the secondary side, and Both ends of the secondary winding are respectively connected to connection portions of the rectifying element and the inductance element, and a power supply configured to obtain a DC voltage by smoothing the voltage rectified by the secondary side rectifying circuit. A circuit,
The rectifying element is composed of MOSFETs, and each MOSFE
T is synchronously controlled with the primary side current control means, and the induced electromotive force induced in the secondary winding when the primary side current control means causes an alternating current to flow through the primary winding, and the synchronous control, The MOSFET operates in the third quadrant, and the induced current flowing in the secondary winding is
It is characterized in that it is configured to flow through T and the inductance element.

【0014】その一次側電流制御手段については、請求
項2記載の発明のように、前記一次巻線と少なくとも4
個のトランジスタによって構成されたフルブリッジ回路
を設け、前記MOSFETは、前記4個のトランジスタ
のうちの相が異なる2個のトランジスタとそれぞれ同期
制御させることができる。
With respect to the primary side current control means, as in the invention described in claim 2, at least 4 parts are provided for the primary winding and the primary winding.
A full-bridge circuit composed of a plurality of transistors is provided, and the MOSFET can be synchronously controlled with two transistors having different phases from the four transistors.

【0015】更に、前記一次巻線に流す前記交流電流量
を制御する際には、請求項3記載の発明のように、前記
フルブリッジ回路内のトランジスタの導通時間を一定に
し、位相をずらすことで行うことができる。
Further, when controlling the amount of the alternating current flowing through the primary winding, the conduction time of the transistor in the full bridge circuit is made constant and the phases are shifted as in the invention of claim 3. It can be carried out.

【0016】なお、請求項1乃至請求項3のいずれか1
項記載の電源回路については、請求項4記載の発明のよ
うに、外付け、内蔵を問わず、電子機器に設けることが
できる。
Incidentally, any one of claims 1 to 3
The power supply circuit described in the paragraph (4) can be provided in the electronic device regardless of whether it is externally mounted or built in like the invention of the fourth aspect.

【0017】上述の本発明の電源の構成によれば、一次
巻線と二次巻線とが設けられたトランスを有しており、
一次側には、一次巻線に交流電圧を印加して交流電流を
流す一次側電流制御手段が設けられている。二次側に
は、整流素子とインダクタンス素子とが直列接続された
回路が並列接続され、その回路によって構成された二次
側整流回路が設けられており、二次巻線の両端は、整流
素子とインダクタンス素子との接続部分にそれぞれ接続
されている。
According to the structure of the power supply of the present invention described above, the transformer has the transformer provided with the primary winding and the secondary winding,
On the primary side, primary side current control means for applying an alternating voltage to the primary winding to flow an alternating current is provided. A circuit in which a rectifying element and an inductance element are connected in series is connected in parallel on the secondary side, and a secondary side rectifying circuit configured by the circuit is provided. And the inductance element are respectively connected.

【0018】二次側整流回路内の整流素子はMOSFE
Tで構成されており、そのMOSFETは、一次側電流
制御手段に同期制御されている。その同期制御は、一次
巻線に交流電流が流れ、二次巻線に生じた電圧によっ
て、ソース・ドレイン間が、スイッチング素子として使
用される通常の場合とは逆方向にバイアスされるMOS
FETに対し、ゲート端子に電圧を印加し、そのMOS
FETに第三象限動作をさせるように構成されている。
The rectifying element in the secondary side rectifying circuit is a MOSFE
It is composed of T, and its MOSFET is synchronously controlled by the primary side current control means. The synchronous control is a MOS in which an alternating current flows in the primary winding and a voltage generated in the secondary winding biases the source and drain in the opposite direction from the normal case used as a switching element.
A voltage is applied to the gate terminal of the FET, and its MOS
The FET is configured to operate in the third quadrant.

【0019】MOSFETの第三象限動作をnチャネル
MOSFETを例にとって概説すると、一般に、電源回
路等の電力供給に用いられるMOSFETは、図9に示
すような拡散構造になっており、ソース端子に対してゲ
ート端子にスレッショルド電圧以上の正電圧を印加する
と、バックゲート領域の表面近傍にチャネルが形成さ
れ、ソース領域とドレイン領域とが電気的に接続される
ようになっている。
The third quadrant operation of the MOSFET will be outlined by taking an n-channel MOSFET as an example. Generally, a MOSFET used for supplying power to a power supply circuit or the like has a diffusion structure as shown in FIG. When a positive voltage equal to or higher than the threshold voltage is applied to the gate terminal, a channel is formed near the surface of the back gate region and the source region and the drain region are electrically connected.

【0020】その状態で、通常は、ソース端子に対して
ドレイン端子に正電圧を印加し(VDS>0)、ドレイ
ン端子からソース端子に向けて電流を流しており、ゲー
ト端子の電圧を制御することで、MOSFETをスイッ
チ素子として用いている。この状態では、バックゲート
領域とドレイン領域とで形成されるpn接合は逆バイア
スされるので、そのpn接合に電流が流れることはな
い。
In that state, normally, a positive voltage is applied to the drain terminal with respect to the source terminal (V DS > 0), and a current is passed from the drain terminal to the source terminal to control the voltage of the gate terminal. By doing so, the MOSFET is used as a switch element. In this state, the pn junction formed by the back gate region and the drain region is reverse-biased, so that no current flows in the pn junction.

【0021】逆に、ゲート端子にスレッショルド電圧以
上の電圧を印加した状態で、ドレイン端子に対してソー
ス端子に正電圧を印加した場合(VDS<0)、ソース
端子からドレイン端子に向けて電流が流れる。
On the contrary, when a positive voltage is applied to the source terminal with respect to the drain terminal (V DS <0) while a voltage higher than the threshold voltage is applied to the gate terminal, a current flows from the source terminal to the drain terminal. Flows.

【0022】この状態では、上記pn接合は順バイアス
されるため、ドレイン端子とソース端子の間の電圧がp
n接合の順方向導通電圧を超えると、pn接合にも電流
が流れるようになる。
In this state, the pn junction is forward biased, so that the voltage between the drain terminal and the source terminal is p.
When the forward conduction voltage of the n-junction is exceeded, current also flows in the pn-junction.

【0023】ドレイン・ソース間に流れるドレイン電流
を縦軸、ドレイン・ソース間の電圧VDSを横軸に
とり、nチャネルMOSFETの特性を図4のグラフに
示す。X−Y平面の第一象限にある曲線が、通常の方向
に電流を流し、スイッチ素子として使用する場合(ソー
ス端子に対してドレイン端子に正電圧を印加した場合)
の特性を示しており、第三象限にある曲線が、通常とは
逆方向に電流を流す場合(ドレイン端子に対してソース
端子に正電圧を印加した場合)の特性を示している。
The vertical axis represents the drain current I D flowing between the drain and the source, and the horizontal axis represents the voltage V DS between the drain and the source. The characteristics of the n-channel MOSFET are shown in the graph of FIG. The curve in the first quadrant of the XY plane is used as a switch element with current flowing in the normal direction (when a positive voltage is applied to the drain terminal with respect to the source terminal)
The curve in the third quadrant shows the characteristic when a current flows in a direction opposite to the normal direction (when a positive voltage is applied to the source terminal with respect to the drain terminal).

【0024】第三象限中の破線で示した曲線は、ゲート
端子に電圧を印加しない場合の特性であり、上記pn接
合のダイオード特性を示している。
The curve shown by the broken line in the third quadrant is the characteristic when no voltage is applied to the gate terminal, and shows the diode characteristic of the pn junction.

【0025】この図4のグラフの第三象限では、ソース
からドレインに向けて流れるドレイン電流IDがIMAX
下であれば、ゲート端子に電圧を印加した場合の電圧降
下は、印加しない場合の電圧降下に比べて小さい。従っ
て、pn接合ダイオードに替え、MOSFETの第三象
限の特性を利用した整流素子を用いると、整流素子の電
圧降下による損失を低減できるという大きな特徴があ
り、このようなMOSFETの動作状態は、第三象限動
作と呼ばれている。
In the third quadrant of the graph of FIG. 4, if the drain current I D flowing from the source to the drain is equal to or less than I MAX , the voltage drop when the voltage is applied to the gate terminal is as follows. Small compared to the voltage drop. Therefore, when a rectifying element utilizing the characteristics of the third quadrant of the MOSFET is used instead of the pn junction diode, there is a great feature that the loss due to the voltage drop of the rectifying element can be reduced. It is called three-quadrant motion.

【0026】本発明の電源回路では、二次巻線に生じた
電圧によって、MOSFETのソース・ドレイン間に第
1象限の範囲にある電圧が印加されるときは、一次側電
流制御手段との同期制御によって、そのMOSFETの
ゲート端子には電圧は印加されず、遮断した状態にある
ように構成されている。
In the power supply circuit of the present invention, when a voltage in the range of the first quadrant is applied between the source and drain of the MOSFET due to the voltage generated in the secondary winding, it is synchronized with the primary side current control means. By control, no voltage is applied to the gate terminal of the MOSFET, and the MOSFET is in a cutoff state.

【0027】他方、MOSFETのソース・ドレイン間
が第三象限の範囲にある電圧を印加されるときには、同
期制御によって、ゲート端子に電圧が印加され、MOS
FETが第三象限動作をするように構成されている。従
って、MOSFETにはダイオードと同じ整流作用を持
たされている。
On the other hand, when a voltage in the range of the third quadrant is applied between the source and drain of the MOSFET, the voltage is applied to the gate terminal by synchronous control, and the MOS is applied.
The FET is configured to operate in the third quadrant. Therefore, the MOSFET has the same rectifying action as the diode.

【0028】二次巻線に生じた電圧が、第三象限動作を
するMOSFETによってインダクタンス素子に印加さ
れ、インダクタンス素子に電流が流れると、そのインダ
クタンス素子にエネルギーが蓄積される。そのインダク
タンス素子が蓄積されたエネルギーを放出するときは、
定電流源のように動作し、流れる電流を一定値に維持し
ようとする。
When the voltage generated in the secondary winding is applied to the inductance element by the MOSFET which operates in the third quadrant and a current flows through the inductance element, energy is accumulated in the inductance element. When the inductance element releases the stored energy,
It operates like a constant current source and tries to maintain the flowing current at a constant value.

【0029】従って、エネルギーを開放しているインダ
クタンス素子の内部インピーダンスは非常に大きいた
め、逆方向の電流が流れるような電圧を印加しても、イ
ンダクタンス素子は定電流を維持する。従って、定電流
動作をしているインダクタンス素子には、ダイオードと
同じ整流作用がある。
Therefore, since the internal impedance of the inductance element that releases energy is very large, the inductance element maintains a constant current even when a voltage such that a current flows in the opposite direction is applied. Therefore, the inductance element operating in constant current has the same rectifying action as the diode.

【0030】このように、本発明の電源回路に用いられ
る二次側整流回路は、ダイオードブリッジ回路と同様の
整流作用があるため、二次巻線に生じた交流電圧を整流
でき、整流後の電圧を平滑すると直流電圧を得ることが
できる。
As described above, since the secondary side rectifier circuit used in the power supply circuit of the present invention has the same rectifying action as the diode bridge circuit, the AC voltage generated in the secondary winding can be rectified, and A DC voltage can be obtained by smoothing the voltage.

【0031】本発明の二次側整流回路とダイオードブリ
ッジ回路とを比較した場合、ダイオードブリッジ回路で
は、スイッチング周波数の半周期毎に流れる電流によっ
て、ダイオード2個分の電圧降下が発生する。それに対
し、本発明の電源回路の二次側整流回路では、第三象限
動作をする1個のMOSFETの電圧降下だけで済む。
従って、本発明の電源回路では、損失が少なく、高効率
になる。また、インダクタンス素子がチョークコイルの
働きをし、1個のチョークコイルを用いた場合よりもリ
ップル成分が小さいので、平滑回路をコンデンサだけで
構成することができる。
Comparing the secondary side rectifying circuit of the present invention and the diode bridge circuit, in the diode bridge circuit, a voltage drop of two diodes occurs due to the current flowing every half cycle of the switching frequency. On the other hand, in the secondary side rectifier circuit of the power supply circuit of the present invention, only the voltage drop of one MOSFET operating in the third quadrant is sufficient.
Therefore, the power supply circuit of the present invention has low loss and high efficiency. Further, since the inductance element functions as a choke coil and the ripple component is smaller than in the case where one choke coil is used, the smoothing circuit can be composed of only the capacitor.

【0032】なお、上述したような一次側電流制御手段
には、4個のトランジスタと一次巻線とで構成されるフ
ルブリッジ回路を設け、各トランジスタを制御して一次
巻線に交流電流を流すことができる。
The primary side current control means as described above is provided with a full bridge circuit composed of four transistors and a primary winding, and each transistor is controlled to flow an alternating current through the primary winding. be able to.

【0033】その場合、二次側整流回路内のMOSFE
Tの第三象限動作を、フルブリッジ回路の動作と同期制
御する必要があるが、例えば、2個のMOSFETを、
フルブリッジ回路内の異なる相の2個のトランジスタと
それぞれ同期させてゲート端子に電圧を印加するように
すればよい。
In that case, the MOSFE in the secondary side rectifier circuit
It is necessary to control the third quadrant operation of T in synchronization with the operation of the full bridge circuit.
The voltage may be applied to the gate terminal in synchronization with the two transistors of different phases in the full bridge circuit.

【0034】このような同期制御を行う場合、トランジ
スタの導通時間を変化させることで一次巻線に流す交流
電流量を制御しようとすると、同期制御が複雑になって
しまう。そこで、本発明では、フルブリッジ回路内のト
ランジスタの導通時間を一定にし、位相をずらすことで
同相の2個のトランジスタが共に導通する時間を変化さ
せ、一次巻線に流れる交流電流量を制御している。
In the case of performing such synchronization control, if the conduction time of the transistor is changed to control the amount of alternating current flowing in the primary winding, the synchronization control becomes complicated. Therefore, in the present invention, the conduction time of the transistors in the full-bridge circuit is made constant and the phases are shifted to change the conduction time of two transistors of the same phase, thereby controlling the amount of alternating current flowing in the primary winding. There is.

【0035】[0035]

【発明の実施の形態】図1の符号1は、本発明の一例の
同期倍電流電源であり、一次巻線21と二次巻線22が
設けられたトランスTを有している。
BEST MODE FOR CARRYING OUT THE INVENTION Reference numeral 1 in FIG. 1 is a synchronous double-current power supply according to an example of the present invention, and has a transformer T provided with a primary winding 21 and a secondary winding 22.

【0036】この同期倍電流電源回路1の一次側には、
ダイオードブリッジ回路(一次側整流回路)43、平滑コ
ンデンサC1、nチャネルMOSFETで構成された4
個のトランジスタQ1〜Q4が設けられており、各トラン
ジスタQ1〜Q4と一次巻線21とで、フルブリッジ回路
10が構成されている。
On the primary side of this synchronous double current power supply circuit 1,
Diode bridge circuit (primary side rectifier circuit) 43, smoothing capacitor C 1 , 4 composed of n-channel MOSFET
The individual transistors Q 1 to Q 4 are provided, and the transistors Q 1 to Q 4 and the primary winding 21 form a full bridge circuit 10.

【0037】ダイオードブリッジ回路43には商用電源
42が接続されており、投入される商用電圧AC100
Vを全波整流し、平滑コンデンサC1によって平滑化
し、フルブリッジ回路10に直流電圧を供給するように
構成されている。
A commercial power supply 42 is connected to the diode bridge circuit 43, and a commercial voltage AC100 to be applied is supplied.
V is full-wave rectified, smoothed by a smoothing capacitor C 1 , and a DC voltage is supplied to the full bridge circuit 10.

【0038】4個のトランジスタQ1〜Q4のうち、一方
の組のトランジスタQ1、Q4をA相、もう一方の組のト
ランジスタQ2、Q3をB相とした場合、A相とB相とを
交互に導通状態にすると、一次巻線21に交流電流を流
すことができる。
Of the four transistors Q 1 to Q 4 , when one set of transistors Q 1 and Q 4 is in the A phase and the other set of transistors Q 2 and Q 3 is in the B phase, it is in the A phase. When the B-phase and the B-phase are alternately turned on, an alternating current can be passed through the primary winding 21.

【0039】二次側には、出力コンデンサC2と、A相
とB相のインダクタンス素子L1、L2と、A相とB相の
MOSFET31、32が設けられており、インダクタ
ンス素子L1、L2とMOSFET31、32とで、二次
側整流回路30が構成されている。二次巻線22は一次
巻線21と磁気結合されており、一次巻線21に電流が
流れると、二次巻線22の両端に誘導起電力が生じるよ
うに構成されている。
On the secondary side, an output capacitor C 2 , A-phase and B-phase inductance elements L 1 and L 2 , and A-phase and B-phase MOSFETs 31 and 32 are provided, and the inductance element L 1 and A secondary side rectifier circuit 30 is configured by L 2 and MOSFETs 31 and 32. The secondary winding 22 is magnetically coupled to the primary winding 21, and when a current flows through the primary winding 21, an induced electromotive force is generated at both ends of the secondary winding 22.

【0040】4個のトランジスタQ1〜Q4と、A相、B
相のMOSFET31、32は、それぞれインハーンス
メント型のnチャネルMOSFETで構成されており、
A相、B相の各インダクタンス素子L1、L2の一端は、
それぞれA相、B相のMOSFET31、32のドレイ
ン端子に接続されており、他端は互いに接続され、出力
コンデンサC2の高電圧側の端子に接続されている。他
方、A相、B相の各MOSFET31、32のソース端
子同士は互いに接続され、出力コンデンサC2の低電圧
側の端子に接続されている。
Four transistors Q 1 to Q 4 , A phase, B
The phase MOSFETs 31 and 32 are each composed of an impairment type n-channel MOSFET,
One end of each of the A-phase and B-phase inductance elements L 1 and L 2 is
They are connected to the drain terminals of the A-phase and B-phase MOSFETs 31 and 32, respectively, and the other ends thereof are connected to each other and to the high voltage side terminal of the output capacitor C 2 . On the other hand, the source terminals of the A-phase and B-phase MOSFETs 31 and 32 are connected to each other and to the low voltage side terminal of the output capacitor C 2 .

【0041】この同期倍電流電源回路1の一次側には、
誤差信号生成器81、PI調整器82、位相シフト回路
83が設けられており、フルブリッジ回路10と共に、
一次側電流制御手段が構成されている。
On the primary side of the synchronous double current power supply circuit 1,
An error signal generator 81, a PI adjuster 82, and a phase shift circuit 83 are provided, and together with the full bridge circuit 10,
Primary side current control means is configured.

【0042】位相シフト回路83には、PI調整器82
が出力する誤差信号VPIと、周波数50kHzのクロッ
ク信号とが入力されており、その位相シフト回路83内
では、入力されたクロック信号から100kHzの鋸歯
状波が生成されている。
The phase shift circuit 83 includes a PI adjuster 82.
The error signal V PI outputted by the above and the clock signal having a frequency of 50 kHz are inputted, and in the phase shift circuit 83, a sawtooth wave of 100 kHz is generated from the inputted clock signal.

【0043】4個のトランジスタQ1〜Q4の導通時間と
遮断期間は、鋸歯状波の所定個数分(ここでは2個分)の
一定時間になるように設定されており、各トランジスタ
1〜Q4のうち、A相の高電圧側のトランジスタQ1
B相の低電圧側のトランジスタQ3は、鋸歯状波の立上
りによって導通を開始し、A相の低電圧側のトランジス
タQ4とB相の高電圧側のトランジスタQ2は、鋸歯状波
と誤差信号VPIとが一致したときに導通が開始するよう
に構成されている。
The conduction time and the cut-off period of the four transistors Q 1 to Q 4 are set so as to be a fixed time of a predetermined number of sawtooth waves (here, two), and each transistor Q 1 of to Q 4, transistor Q 3 of the low voltage side of the transistor Q 1, B-phase high-voltage side of the a-phase, begin to conduct by the rising sawtooth, the low voltage side of the a-phase transistor Q 4 The B-phase high-voltage side transistor Q 2 is configured to start conduction when the sawtooth wave and the error signal V PI match.

【0044】A相の2個のトランジスタQ1、Q4間と、
B相の2個のトランジスタQ2、Q3間の導通状態を説明
すると、誤差信号VPIが鋸歯状波の振幅範囲よりも大き
くなったときに導通期間が一致し、振幅範囲よりも低下
すると、鋸歯状波1個分だけトランジスタQ4、Q3の導
通開始時期が早まるように構成されている。
Between two A-phase transistors Q 1 and Q 4 ,
The conduction state between the two B-phase transistors Q 2 and Q 3 will be described. When the error signal V PI becomes larger than the amplitude range of the sawtooth wave, the conduction periods coincide and fall below the amplitude range. , The conduction start timing of the transistors Q 4 and Q 3 is advanced by one sawtooth wave.

【0045】この場合、誤差信号VPIが鋸歯状波の振幅
範囲内にあると、誤差信号VPIが鋸歯状波のピーク電圧
よりも小さい期間だけ、A相の低電圧側のトランジスタ
4とB相の高電圧側のトランジスタQ2の導通開始時期
が早まるように構成されている。
In this case, when the error signal V PI is within the amplitude range of the sawtooth wave, the error signal V PI and the transistor Q 4 on the low voltage side of the A phase are connected to each other for a period of time smaller than the peak voltage of the sawtooth wave. The B-phase high-voltage side transistor Q 2 is configured so that the conduction start time is advanced.

【0046】従って、A相の2個のトランジスタQ1
4間と、B相の2個のトランジスタQ2、Q3間では、
導通位相は一致した状態(位相のずれはゼロ)から、三角
波一個分の位相のπ/4だけずれた状態まで変化できる
ことになる(A相とB相とを合計すると、ずれ位相量は
最大でπ/2)。
Therefore, the two A-phase transistors Q 1 ,
Between Q 4 and the two B-phase transistors Q 2 and Q 3 ,
The conduction phase can be changed from the matched state (phase shift is zero) to the state shifted by π / 4 of the phase of one triangular wave (the sum of the A phase and the B phase indicates the maximum shift phase amount). π / 2).

【0047】A相側では、2個のトランジスタQ1、Q4
の両方が導通したときに導通状態となり、一次巻線21
に電圧が印加され、B相側では2個のトランジスタ
2、Q3の両方が導通したときに導通状態となり、一次
巻線21にはA相が導通状態となったときと逆極性の電
圧が印加されるから、A相の導通期間とB相の導通期
間、即ち各相によって一次巻線へ電圧が印加される期間
は、A相、B相共にそれぞれ最大1/2デューティ、最
小1/4デューティとなる。
On the A phase side, two transistors Q 1 and Q 4
Becomes conductive when both of the
When a voltage is applied to the B-phase side, both transistors Q 2 and Q 3 become conductive on the B-phase side, and the primary winding 21 has a voltage of the opposite polarity to that when the A-phase becomes conductive. Therefore, during the A-phase conduction period and the B-phase conduction period, that is, the period in which the voltage is applied to the primary winding by each phase, the maximum A duty and the minimum B duty are 1 / min and 1 / min, respectively. It becomes 4 duty.

【0048】なお、A相が導通状態になったときと、B
相が導通状態になったときとでは一次巻線21には逆極
性の電圧VTが印加されるので、一次巻線21に流れる
電流は互いに逆向きとなり、一次巻線21には交流電流
が流れることになる。
When the phase A becomes conductive,
Since the voltage V T of the opposite polarity is applied to the primary winding 21 when the phases are in the conducting state, the currents flowing through the primary winding 21 are in opposite directions, and an alternating current flows through the primary winding 21. It will flow.

【0049】いま、商用電源142が投入され、A相が
導通状態になり、図5に示すように、一次側電流JA
一次巻線21に流れたものとすると、一次巻線21の端
子Aと同極性の二次巻線22の端子Cに正電圧、一次巻
線21の端子Bと同極性の二次巻線の端子Dに負電圧が
誘起される。
Now, assuming that the commercial power supply 142 is turned on, the phase A is in a conducting state, and the primary side current J A has flown into the primary winding 21, as shown in FIG. 5, the terminals of the primary winding 21. A positive voltage is induced at the terminal C of the secondary winding 22 having the same polarity as A, and a negative voltage is induced at the terminal D of the secondary winding having the same polarity as the terminal B of the primary winding 21.

【0050】このとき、A相のMOSFET31のゲー
ト端子には、位相シフト回路83によってトランジスタ
1と同期した状態で電圧が印加されており、また、二
次巻線22の両端に誘起された電圧により、ソース端子
の電位がドレイン端子の電位よりも高くなっているの
で、A相のMOSFET31は第三象限動作をし、二次
巻線22に誘起された電圧により、端子C→A相のイン
ダクタンス素子L1→負荷側(出力コンデンサC2と負荷
90の並列回路)→A相のMOSFET31→端子D、
の経路で二次側電流IAが流れ、A相のインダクタンス
素子L1にエネルギーが蓄積される。
At this time, a voltage is applied to the gate terminal of the A-phase MOSFET 31 by the phase shift circuit 83 in synchronization with the transistor Q 1, and the voltage induced across the secondary winding 22 is applied. As a result, the potential of the source terminal is higher than the potential of the drain terminal, so that the A-phase MOSFET 31 operates in the third quadrant, and the voltage induced in the secondary winding 22 causes the inductance of the terminal C → A-phase. Element L 1 → load side (parallel circuit of output capacitor C 2 and load 90) → A-phase MOSFET 31 → terminal D,
The secondary-side current I A flows through the path, and energy is stored in the A-phase inductance element L 1 .

【0051】その状態でトランジスタQ4が遮断する
と、一次側には、トランジスタQ1と、トランジスタQ2
に逆並列接続されたダイオード(ここではトランジスタ
2内のpn接合)とで形成される閉ループに電流が流
れ、次いで、トランジスタQ1も遮断すると、流れてい
た電流は電源回生される。
In that state, when the transistor Q 4 is cut off, the transistor Q 1 and the transistor Q 2 are provided on the primary side.
When a current flows in a closed loop formed by a diode (here, a pn junction in the transistor Q 2 ) connected in anti-parallel to the transistor, and then the transistor Q 1 is also cut off, the current that has been flowing is regenerated.

【0052】それらの電流を、図6(a)の符号J'Aで示
す。この状態では、B相のMOSFET32にはゲート
電圧は印加されておらず、B相のMOSFET32は遮
断状態となり、電流は流れない。他方、A相のインダク
タンス素子L1は蓄積していたエネルギーを放出し、定
電流源となって二次側電流IAを維持する。
[0052] their current, indicated by symbol J 'A in FIG. 6 (a). In this state, the gate voltage is not applied to the B-phase MOSFET 32, the B-phase MOSFET 32 is cut off, and no current flows. On the other hand, the A-phase inductance element L 1 releases the accumulated energy and becomes a constant current source to maintain the secondary side current I A.

【0053】その状態から、図6(b)に示すように、B
相のトランジスタQ2、Q3が導通すると、一次巻線21
には、A相が導通状態にあったときとは逆向きの一次側
電流JBが流れ、二次巻線22の端子Dに正電圧、端子
Cに負電圧が誘起される。
From that state, as shown in FIG.
When the phase transistors Q 2 and Q 3 are turned on, the primary winding 21
, A primary-side current J B flows in the opposite direction to that when the phase A was in a conducting state, and a positive voltage is induced at the terminal D of the secondary winding 22 and a negative voltage is induced at the terminal C.

【0054】このとき、B相のMOSFET32のゲー
ト端子には、トランジスタQ3と同期した状態で電圧が
印加されており、また、二次巻線22に誘起された電圧
によって、ソース端子の電位がドレイン端子の電位より
も高くなっているので、B相のMOSFET32は第三
象限動作をし、二次巻線22の両端に誘起された電圧に
より、端子D→B相のインダクタンス素子L2→負荷側
→B相のMOSFET32→端子C、の経路で二次側電
流IBが流れ、B相のインダクタンス素子L2にエネルギ
ーが蓄積される。
At this time, a voltage is applied to the gate terminal of the B-phase MOSFET 32 in synchronization with the transistor Q 3, and the voltage induced in the secondary winding 22 causes the potential of the source terminal to rise. Since it is higher than the potential of the drain terminal, the B-phase MOSFET 32 operates in the third quadrant, and the voltage induced across the secondary winding 22 causes the terminal D → B-phase inductance element L 2 → load. The secondary side current I B flows through the path of side → B-phase MOSFET 32 → terminal C, and energy is stored in the B-phase inductance element L 2 .

【0055】B相のインダクタンス素子L2にエネルギ
ーが蓄積される際、A相のインダクタンス素子L1
は、エネルギー放出による二次側電流IAを流す方向と
は逆向きの電圧が印加されるが、A相のインダクタンス
素子L1は、定電流動作を行っているため内部インピー
ダンスが高く、流す二次側電流IAを維持する。従っ
て、負荷側には、A相とB相の2個のインダクタンス素
子L1、L2の各々から、二次側電流IA、IBが供給され
る。
When energy is stored in the B-phase inductance element L 2 , a voltage is applied to the A-phase inductance element L 1 in the direction opposite to the direction in which the secondary side current I A due to energy emission flows. However, the A-phase inductance element L 1 has a high internal impedance because it is performing a constant current operation, and maintains the secondary current I A that flows. Therefore, the secondary side currents I A and I B are supplied to the load side from the two inductance elements L 1 and L 2 of the A phase and the B phase, respectively.

【0056】このときは、A相のMOSFET31には
ゲート電圧は印加されておらず、ドレイン端子の電位が
ソース端子の電位よりも高いため、遮断状態にあり、電
流は流れない。
At this time, since the gate voltage is not applied to the A-phase MOSFET 31 and the potential of the drain terminal is higher than the potential of the source terminal, it is in the cutoff state and no current flows.

【0057】その状態から、B相のトランジスタQ2
3がこの順に遮断すると、一次側では電流J'Bが流れ
る。二次側では、2個のインダクタンス素子L1、L
2が、蓄積されたエネルギーによって定電流源として動
作し、図7(c)に示すように、負荷側に二次側電流
A、IBをそれぞれ供給し続ける。
From that state, the B-phase transistor Q 2 ,
When Q 3 is cut off in this order, a current J ′ B flows on the primary side. On the secondary side, two inductance elements L 1 and L
2 operates as a constant current source by the accumulated energy, and continues to supply the secondary side currents I A and I B to the load side, respectively, as shown in FIG. 7 (c).

【0058】次に、A相が導通状態になり、図7(d)に
示すように、一次巻線21に一次側電流JAが再度流れ
ると、図6(a)に示した状態と同様に、二次巻線22の
端子Cに正電圧、端子Dに負電圧が誘起される。二次巻
線22に誘起された電圧により、端子C、A相のインダ
クタンス素子L1、負荷側、A相のMOSFET31、
端子Dの経路で二次側電流IAが流れ、A相のインダク
タンス素子L1にエネルギーが蓄積される。このとき、
B相のインダクタンス素子L2は定電流源として動作
し、流れる二次側電流IBを維持する。B相のMOSF
ET32は遮断状態にあり、電流は流れない。
Next, when the phase A becomes conductive and the primary side current J A flows through the primary winding 21 again as shown in FIG. 7 (d), it is the same as the state shown in FIG. 6 (a). Then, a positive voltage is induced at the terminal C and a negative voltage is induced at the terminal D of the secondary winding 22. Due to the voltage induced in the secondary winding 22, the terminal C, the A-phase inductance element L 1 , the load side, the A-phase MOSFET 31,
The secondary current I A flows through the path of the terminal D, and energy is stored in the A-phase inductance element L 1 . At this time,
The B-phase inductance element L 2 operates as a constant current source and maintains the flowing secondary current I B. B-phase MOSF
The ET32 is in a cutoff state and no current flows.

【0059】このように、2個のインダクタンス素子L
1、L2へは、それぞれA相、B相が導通状態にある期間
中エネルギーの蓄積が行われ、他の期間中は蓄積された
エネルギーによって二次側電流IA、IBを流しており、
各インダクタンス素子L1、L2は、各々の二次側電流I
A、IBを一緒に負荷側に供給する。二次側電流IA、IB
の同士の位相は異なっており、異なる時期にリップルの
ピークが位置するため、平滑回路を出力コンデンサC2
で構成しても、そのリップルは容易に除去することがで
きる。従って、平滑され、直流電圧化された状態の出力
電圧Voutが負荷90に供給される。
Thus, the two inductance elements L
Energy is stored in 1 and L 2 during the period in which the A-phase and B-phase are in the conducting state, respectively, and secondary currents I A and I B are supplied by the stored energy during the other periods. ,
Each of the inductance elements L 1 and L 2 has a secondary current I
A, supplied to the load side together I B. Secondary side current I A , I B
Since the phases of the two are different and the peak of the ripple is located at a different time, the smoothing circuit is connected to the output capacitor C 2
The ripple can be easily removed even if it is composed of. Therefore, the output voltage V out in a smoothed and DC voltage state is supplied to the load 90.

【0060】出力電圧Voutは図示しない電圧検出回路
によって検出され、電圧信号VLとして、フォトカプラ
によって電気的に絶縁した状態で、一次側の誤差信号生
成器81に出力されている。誤差信号生成器81には、
電圧信号VLと共に指令値VL *が入力されており、電圧
信号VLと指令値VL *との差がとられ、誤差信号VPI
してPI調整器82に出力される。PI調整器82は、
誤差信号VPIの値が小さくなるように位相シフト回路8
3を制御し、各トランジスタQ1〜Q4間の位相差を変化
させており、出力電圧Voutはかくて定電圧化される。
The output voltage V out is detected by a voltage detection circuit (not shown), and is output as a voltage signal V L to the error signal generator 81 on the primary side in a state of being electrically insulated by a photo coupler. The error signal generator 81 has
And the command value V L * along with the voltage signal V L is input, the difference between the voltage signal V L command value V L * is taken and output to PI regulator 82 as an error signal V PI. The PI adjuster 82 is
The phase shift circuit 8 is arranged so that the value of the error signal V PI becomes small.
3 is controlled to change the phase difference between the transistors Q 1 to Q 4 , and the output voltage V out is thus made constant.

【0061】以上説明したように、2個のインダクタン
ス素子L1、L2には常に二次側電流IA、IBが流れてい
る状態なので、負荷側には、1個のインダクタンス素子
を用いた場合の2倍の電流を供給することができる。従
って、本発明の同期倍電流電源回路1は、低圧大電流出
力に適している。
As described above, since the secondary side currents I A and I B are always flowing through the two inductance elements L 1 and L 2 , one inductance element is used on the load side. It is possible to supply twice as much current as in the case where it is in use. Therefore, the synchronous double current power supply circuit 1 of the present invention is suitable for low voltage large current output.

【0062】なお、上述の同期倍電流電源回路1では、
A相側では、高電圧側のトランジスタQ1が低電圧側の
トランジスタQ4よりも先に導通し、B相側では、低電
圧側のトランジスタQ3が高電圧側のトランジスタQ2
りも先に導通したが、その順序は逆であってもよい。ま
た、三角波4個分で1周期にしたが、三角波2個分で1
周期とすれば、A相とB相で、それぞれずれ位相量を0
〜πにすることができる。
In the above synchronous double current power supply circuit 1,
On the A-phase side, the high-voltage side transistor Q 1 conducts before the low-voltage side transistor Q 4 , and on the B-phase side, the low-voltage side transistor Q 3 precedes the high-voltage side transistor Q 2. However, the order may be reversed. Also, one cycle is made up of four triangular waves, but one cycle is made up of two triangular waves.
If it is a cycle, the phase shift amount is 0 for A phase and B phase, respectively.
It can be ~ π.

【0063】この同期倍電流電源回路1において、一次
巻線と二次巻線の巻線比を15:1(一次:二次)にし、
A相、B相のインダクタンス素子L1、L2に1ターンの
コイル(0.69μH)を用い、出力電圧を3Vに設定し
た。負荷に可変抵抗を用い、出力電流Ioutを変化させ
て特性を測定した。出力容量(Vout×Iout)と効率、出
力電圧の関係を測定した。一次側商用電源42は、AC
100Vである。
In this synchronous double current power supply circuit 1, the winding ratio of the primary winding to the secondary winding is set to 15: 1 (primary: secondary),
A one-turn coil (0.69 μH) was used for the A-phase and B-phase inductance elements L 1 and L 2 , and the output voltage was set to 3V. A variable resistor was used as a load, and the output current I out was changed to measure the characteristics. The relationship between the output capacity (V out × I out ) and the efficiency / output voltage was measured. The primary commercial power supply 42 is an AC
It is 100V.

【0064】その測定結果を、横軸に出力容量(W)を、
左縦軸に効率(%)、右縦軸に出力電圧(V)をとって、図
8のグラフに示す。軽負荷時、重負荷時に効率の低下が
見られ、250〜350Wの間が最も効率が高い。最大
効率は340(W)時の78.1%である。出力電圧変動
は7.3%であった。
The measurement results are shown on the abscissa with the output capacity (W).
The efficiency (%) is plotted on the left vertical axis and the output voltage (V) is plotted on the right vertical axis, which is shown in the graph of FIG. When the load is light or heavy, the efficiency is decreased, and the efficiency is highest between 250 and 350W. The maximum efficiency is 78.1% at 340 (W). The output voltage fluctuation was 7.3%.

【0065】図3に、各トランジスタQ1〜Q4のオンデ
ューティを1/2より小さくした場合の動作波形、一次
巻線21の電圧VT、A相、B相のインダクタンス素子
1、L2に流れる電流IL1、IL2、出力コンデンサC2
に流れる電流ICの各波形をタイミングチャートにして
示す(トランジスタQ1〜Q4の動作波形は、ハイ状態で
オン、ロー状態でオフを表すものとする)。
FIG. 3 shows operation waveforms when the on-duty of each of the transistors Q 1 to Q 4 is smaller than 1/2, the voltage V T of the primary winding 21, the A-phase and B-phase inductance elements L 1 and L. Current I L1 , I L2 flowing through 2 and output capacitor C 2
The respective waveforms of the current I C flowing through are shown in a timing chart (the operating waveforms of the transistors Q 1 to Q 4 represent ON in the high state and OFF in the low state).

【0066】2個のインダクタンス素子L1、L2を使用
しているので、出力コンデンサへのリップル電流は小さ
くなっていることが分かる。出力コンデンサに流れ込む
電流ICは、インダクタンス素子L1、L2に流れる電流
L1、IL2の和になっている。
Since the two inductance elements L 1 and L 2 are used, it can be seen that the ripple current to the output capacitor is small. The current I C flowing into the output capacitor is the sum of the currents I L1 and I L2 flowing through the inductance elements L 1 and L 2 .

【0067】以上説明したように、本発明の同期倍電流
電源回路1を用いれば、小容量のインダクタンス素子
で、低損失、大出力の電源を得ることができる。
As described above, by using the synchronous double-current power supply circuit 1 of the present invention, it is possible to obtain a low-loss, high-output power supply with a small capacity inductance element.

【0068】なお、上記同期倍電流電源回路1では、n
チャネルMOSFETによってフルブリッジ回路を構成
したが、高電圧側をpチャネルMOSFET、低電圧側
をnチャネルMOSFETにすることができる。また、
エミッタ・コレクタ間にフライバックダイオードが設け
られたバイポーラトランジスタでによって構成してもよ
い。
In the above synchronous double current power supply circuit 1, n
Although the full bridge circuit is configured by the channel MOSFET, the high voltage side can be a p-channel MOSFET and the low voltage side can be an n-channel MOSFET. Also,
It may be constituted by a bipolar transistor having a flyback diode provided between the emitter and the collector.

【0069】上述の同期倍電流電源回路1では、一次側
と二次側の絶縁にフォトカプラを用いたが、他の手段、
例えばパルストランス等を用いることができる。
In the synchronous double current power supply circuit 1 described above, the photocoupler is used for the insulation between the primary side and the secondary side, but other means,
For example, a pulse transformer or the like can be used.

【0070】以上は電源回路について説明したが、本発
明は電源回路だけではなく、その電源回路を有する電源
装置、測定装置、製造装置等の電子機器を広く含むもの
である。
Although the power supply circuit has been described above, the present invention broadly includes not only the power supply circuit but also electronic devices such as a power supply device, a measuring device, and a manufacturing device having the power supply circuit.

【0071】[0071]

【発明の効果】小容量のインダクタンス素子によって大
電流を効率よく取り出すことができる。そのインダクタ
ンス素子の整流作用を利用するので、整流素子の数が少
なくて済む。二次側整流回路を一次側フルブリッジ回路
と同期動作させるだけで、高効率の電源が得られる。損
失が小さいので、電源装置を小型化できる。
The large current can be efficiently taken out by the small-capacity inductance element. Since the rectifying action of the inductance element is used, the number of rectifying elements can be small. A highly efficient power supply can be obtained simply by operating the secondary side rectification circuit in synchronization with the primary side full bridge circuit. Since the loss is small, the power supply device can be downsized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電源回路の一例FIG. 1 is an example of a power supply circuit of the present invention

【図2】その電源回路中のフルブリッジ回路の制御方法
を説明するためのタイミングチャート
FIG. 2 is a timing chart for explaining a control method of a full bridge circuit in the power supply circuit.

【図3】動作状態を説明するためのタイミングチャートFIG. 3 is a timing chart for explaining an operating state.

【図4】MOSFETの第三象限動作を説明するための
グラフ
FIG. 4 is a graph for explaining the third quadrant operation of MOSFET.

【図5】フルブリッジ回路が動作を開始したときに流れ
る電流経路を説明するための図
FIG. 5 is a diagram for explaining a current path that flows when a full bridge circuit starts operating.

【図6】(a):動作を開始したA相側が遮断したときに
流れる電流経路を説明するための図 (b):その状態
からB相側が導通したときに流れる電流経路を説明する
ための図
6A is a diagram for explaining a current path that flows when the A-phase side that started operation is cut off. FIG. 6B is a diagram for explaining a current path that flows when the B-phase side is conductive from that state. Figure

【図7】(c):次いでB相側が遮断したときに流れる電
流経路を説明するための図 (d):再度A相側が導通
したときに流れる電流経路を説明するための図
FIG. 7 (c): A diagram for explaining a current path that flows when the B-phase side is subsequently cut off. (D): A diagram for explaining a current path that flows when the A-phase side is conducted again.

【図8】出力容量と効率及び出力電圧の関係を示すグラ
FIG. 8 is a graph showing the relationship between output capacity, efficiency, and output voltage.

【図9】nチャネルMOSFETの拡散構造を説明する
ための断面図
FIG. 9 is a sectional view for explaining a diffusion structure of an n-channel MOSFET.

【図10】従来技術の電源回路の一例FIG. 10 shows an example of a conventional power supply circuit.

【符号の説明】[Explanation of symbols]

1……同期倍電流電源回路 10……フルブリッジ回
路 21……一次巻線 22……二次巻線 30……二次側整流回路 3
1、32……2個の整流素子(MOSFET) 43…
…一次側整流回路(ダイオードブリッジ回路) T……トランス Q1〜Q4……4個のトランジスタ
1、L2……2個のインダクタンス素子
1 …… Synchronous double current power supply circuit 10 …… Full bridge circuit 21 …… Primary winding 22 …… Secondary winding 30 …… Secondary side rectifier circuit 3
1, 32 ... Two rectifying elements (MOSFETs) 43 ...
… Primary side rectifier circuit (diode bridge circuit) T …… Transformer Q 1 to Q 4 … 4 transistors
L 1 , L 2 ... 2 inductance elements

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−149635(JP,A) 特開 平8−317508(JP,A) 特開 平8−317575(JP,A) 特開 平6−54528(JP,A) 米国特許5179512(US,A) 国際公開98/033267(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335 H02M 7/21 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-9-149635 (JP, A) JP-A-8-317508 (JP, A) JP-A-8-317575 (JP, A) JP-A-6- 54528 (JP, a) United States Patent 5179512 (US, a) WO 98/033267 (WO, A1) (58 ) investigated the field (Int.Cl. 7, DB name) H02M 3/28 H02M 3/335 H02M 7 /twenty one

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一次巻線と二次巻線とが設けられたトラ
ンスを有し、一次側には前記一次巻線に交流電圧を流す
一次側電流制御手段が設けられ、 二次側には整流素子とインダクタンス素子とが直列接続
された回路が並列接続されて構成された二次側整流回路
が設けられ、 前記二次巻線の両端は、前記整流素子と前記インダクタ
ンス素子との接続部分にそれぞれ接続され、前記二次側
整流回路によって整流された電圧を平滑すると、直流電
圧が得られるように構成された電源回路であって、 前記整流素子はMOSFETで構成され、各MOSFE
Tが前記一次側電流制御手段と同期制御され、 前記一次側電流制御手段によって前記一次巻線に交流電
流を流したときに前記二次巻線に誘起される誘導起電力
と前記同期制御によって、前記MOSFETは第三象限
動作をし、前記二次巻線に流れる誘導電流は、そのMO
SFETと前記インダクタンス素子とを流れるように構
成されたことを特徴とする同期倍電流電源回路。
1. A transformer having a primary winding and a secondary winding, wherein primary side is provided with primary side current control means for flowing an AC voltage through the primary winding, and secondary side is provided. A secondary side rectification circuit is provided in which a circuit in which a rectification element and an inductance element are connected in series is connected in parallel, and both ends of the secondary winding are connected to the rectification element and the inductance element. A power supply circuit configured to obtain a direct-current voltage by smoothing a voltage connected to each other and rectified by the secondary side rectification circuit, wherein the rectification element is formed of a MOSFET and each MOSFE
T is synchronously controlled with the primary side current control means, and by the synchronous control with the induced electromotive force induced in the secondary winding when an AC current is passed through the primary winding by the primary side current control means, The MOSFET operates in the third quadrant, and the induced current flowing in the secondary winding is
A synchronous double current power supply circuit characterized in that it is configured to flow through an SFET and the inductance element.
【請求項2】 前記一次側電流制御手段は、前記一次巻
線と少なくとも4個のトランジスタによって構成された
フルブリッジ回路を有し、前記MOSFETは、前記4
個のトランジスタのうちの相が異なる2個のトランジス
タとそれぞれ同期制御させられるように構成されている
ことを特徴とする請求項1記載の同期倍電流電源回路。
2. The primary side current control means has a full bridge circuit composed of the primary winding and at least four transistors, and the MOSFET is the
2. The synchronous double current power supply circuit according to claim 1, wherein the synchronous double current power supply circuit is configured so as to be synchronously controlled with two transistors having different phases among the individual transistors.
【請求項3】 前記一次巻線に流れる前記交流電流の電
流量を制御する際、前記フルブリッジ回路内のトランジ
スタの導通時間を一定にし、位相をずらすことで行うよ
うに構成されたことを特徴とする請求項2記載の同期倍
電流電源回路。
3. When controlling the current amount of the alternating current flowing through the primary winding, the conduction time of a transistor in the full bridge circuit is made constant and the phase is shifted. The synchronous double current power supply circuit according to claim 2.
【請求項4】 請求項1又は請求項3のいずれか1項記
載の同期倍電流電源回路を有することを特徴とする電子
機器。
4. An electronic device comprising the synchronous double current power supply circuit according to claim 1. Description:
JP14585897A 1997-05-20 1997-05-20 Synchronous double current power supply Expired - Fee Related JP3477029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14585897A JP3477029B2 (en) 1997-05-20 1997-05-20 Synchronous double current power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14585897A JP3477029B2 (en) 1997-05-20 1997-05-20 Synchronous double current power supply

Publications (2)

Publication Number Publication Date
JPH10323034A JPH10323034A (en) 1998-12-04
JP3477029B2 true JP3477029B2 (en) 2003-12-10

Family

ID=15394715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14585897A Expired - Fee Related JP3477029B2 (en) 1997-05-20 1997-05-20 Synchronous double current power supply

Country Status (1)

Country Link
JP (1) JP3477029B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239547A1 (en) 2018-06-14 2019-12-19 三菱電機株式会社 Dc/dc converter circuit and electric propulsion power source

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991132B1 (en) * 2012-10-04 2019-09-30 현대모비스 주식회사 Synchronous low voltage dc-dc converter
CN102910085B (en) * 2012-10-23 2014-08-13 西南交通大学 Double-tube independent interleaving control method for electromagnetic attraction suspension system
CN107070266A (en) * 2017-03-13 2017-08-18 湖南工业大学 Suitable for the single-phase optocoupler times flow pattern buck rectifier of high companding flow structure
CN107070265A (en) * 2017-03-13 2017-08-18 湖南工业大学 The adjustable single-phase optocoupler times flow pattern buck rectifier for expanding flow structure
CN106685248A (en) * 2017-03-13 2017-05-17 湖南工业大学 Adjustable single-phase optocoupler double current step-down rectifier suitable for high voltage current expansion structure
JP6904018B2 (en) * 2017-04-06 2021-07-14 富士電機株式会社 DC power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019239547A1 (en) 2018-06-14 2019-12-19 三菱電機株式会社 Dc/dc converter circuit and electric propulsion power source

Also Published As

Publication number Publication date
JPH10323034A (en) 1998-12-04

Similar Documents

Publication Publication Date Title
JP4910525B2 (en) Resonant switching power supply
JP4401418B2 (en) Bi-directional DC / DC converter and power conditioner
US8456868B2 (en) Controller for a resonant switched-mode power converter
EP0658968B1 (en) Switching regulator
JP2917871B2 (en) Uninterruptible switching regulator
US20140362613A1 (en) Lc snubber circuit
JP2002112544A (en) Switching power supply apparatus
JP3344356B2 (en) Switching power supply
JPH04299070A (en) Switching regulator
KR101492620B1 (en) Phase-shift full-bridge converter
JP3477029B2 (en) Synchronous double current power supply
JP2000152615A (en) Power supply for using circulation capacitor and its operation method
JP3346543B2 (en) Switching power supply
Fernández et al. New self-driven synchronous rectification system for converters with a symmetrically driven transformer
JP4172569B2 (en) Switching power supply
JP2004282896A (en) Dc converter
JP2002044946A (en) Switching power unit
Li et al. A current fed two-inductor boost converter with lossless snubbing for photovoltaic module integrated converter applications
JP3707909B2 (en) Integrated structure transformer and power supply using the transformer
JP2002315324A (en) Driving method for switching power supply
KR101023576B1 (en) High efficiency switching power supplies and high efficiency soft switching half-bridge dc-dc converter thereof
JPH114578A (en) Voltage converter device
Wu et al. A low standby power primary-side regulated flyback controller with fast dynamic response
JPH0686548A (en) Switching power supply equipment
JPH06276748A (en) Ac-dc converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees