JP3346324B2 - Etching method - Google Patents
Etching methodInfo
- Publication number
- JP3346324B2 JP3346324B2 JP05013799A JP5013799A JP3346324B2 JP 3346324 B2 JP3346324 B2 JP 3346324B2 JP 05013799 A JP05013799 A JP 05013799A JP 5013799 A JP5013799 A JP 5013799A JP 3346324 B2 JP3346324 B2 JP 3346324B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- metal film
- resist pattern
- upper metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明はエッチング方法に関
し、特に、異なる種類の金属膜が積層された金属配線の
エッチング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method, and more particularly to an etching method for a metal wiring on which different kinds of metal films are stacked.
【0002】[0002]
【従来の技術】近年、液晶表示装置の大型化、高密度化
が進むにつれ、ゲートバス配線、ドレインバス配線の電
気抵抗に起因する信号の遅延が深刻な問題となってい
る。そこで、信号の遅延を回避するために、配線材料と
して比抵抗の小さいAl、Al合金、Mo等が広く用い
られるようになってきている。2. Description of the Related Art In recent years, as liquid crystal display devices have become larger and higher in density, signal delay caused by electric resistance of gate bus lines and drain bus lines has become a serious problem. Therefore, in order to avoid signal delay, Al, Al alloy, Mo, and the like having a low specific resistance have been widely used as wiring materials.
【0003】ところが、AlやAl合金を、例えば、図
1及び図2に示すような薄膜トランジスタのゲート電極
及びゲートバス配線に適用した場合、透明電極膜である
ITOとの良好なコンタクトが得られ難いという欠点が
あり、単層配線として用いることは困難である。一方、
配線材としてMoを適用した場合については、水分に対
する腐食耐性が悪く、端子部において接続信頼性が確保
できないという欠点があり、やはり単層配線として用い
ることは困難である。However, when Al or an Al alloy is applied to, for example, a gate electrode and a gate bus wiring of a thin film transistor as shown in FIGS. 1 and 2, it is difficult to obtain good contact with ITO which is a transparent electrode film. It is difficult to use as a single-layer wiring. on the other hand,
When Mo is used as the wiring material, there is a drawback that the corrosion resistance to moisture is poor and the connection reliability cannot be secured at the terminal portion, and it is also difficult to use it as a single-layer wiring.
【0004】従って、いずれの材料を用いる場合につい
ても、ITOとのコンタクト性に優れ、かつ、腐食耐性
にも富んだTiやCrを上層に積層する必要がある。さ
らに、ゲートバス配線、ドレインバス配線を形成する際
に、単層配線の場合と比較してフォトリソグラフィーの
工程数を増やすことなく積層配線を形成するには、一度
のフォトリソグラフィー工程で積層金属膜を連続してエ
ッチングする技術が不可欠である。Therefore, regardless of the material used, it is necessary to laminate Ti or Cr on the upper layer, which has excellent contact with ITO and has high corrosion resistance. In addition, when forming a gate bus line and a drain bus line, a multi-layered metal film can be formed in a single photolithography step in order to form a multi-layered wiring without increasing the number of photolithography steps compared to the case of a single-layered wiring. A technology for continuously etching is essential.
【0005】しかしながら、この積層金属膜のエッチン
グをドライエッチングで行う場合、断面形状の制御を行
うためには、RIE(リアクティブイオンエッチング)
モードにて行う必要があるという設備上の制限がある上
に、スループットが落ちるという問題点がある。一方、
ウェットエッチングで積層配線のエッチングを行う場
合、上層金属膜をレジストパターン通りにエッチングす
る従来の方法では、上層の金属膜のエッチング後は、そ
の上層金属膜をマスクとして下層金属膜がエッチングさ
れるため、アンダーカットが発生する。However, when the etching of the laminated metal film is performed by dry etching, in order to control the cross-sectional shape, RIE (reactive ion etching) is required.
In addition to the restrictions on equipment that must be performed in the mode, there is a problem that the throughput is reduced. on the other hand,
In the conventional method of etching the upper metal film according to the resist pattern when performing the etching of the laminated wiring by wet etching, the lower metal film is etched using the upper metal film as a mask after the etching of the upper metal film. , Undercut occurs.
【0006】この従来のエッチング方法について、図7
を参照して説明する。図7は、透明ガラス基板11に積
層した金属膜(下層膜がMo膜32、上層膜がTi膜3
3)をウェットエッチングでパターン加工する工程を模
式的に示した工程断面図である。FIG. 7 shows the conventional etching method.
This will be described with reference to FIG. FIG. 7 shows a metal film laminated on a transparent glass substrate 11 (a lower film is a Mo film 32, and an upper film is a Ti film 3).
It is process sectional drawing which showed typically the process of pattern-processing 3) by wet etching.
【0007】まず、図7(a)に示すようにMo膜32
とTi膜33を順次積層した後、所望の形状のレジスト
パターン51を公知のリソグラフィー技術を用いて形成
する(図7(b)参照)。次に、図7(c)に示すよう
に、上層のTi膜33のみ選択的にエッチングするエッ
チング液を用いてTi膜33のエッチングを行い、その
後レジストパターン51を除去する。続いて、図7
(d)に示すように、Ti膜32をマスクとして、Mo
膜32のみを選択的にエッチングするエッチング液を用
いてMo膜32をエッチングする。[0007] First, as shown in FIG.
Then, a resist pattern 51 having a desired shape is formed by using a known lithography technique (see FIG. 7B). Next, as shown in FIG. 7C, the Ti film 33 is etched using an etching solution for selectively etching only the upper Ti film 33, and then the resist pattern 51 is removed. Subsequently, FIG.
As shown in (d), the Ti film 32 is used as a mask and Mo is used.
The Mo film 32 is etched using an etchant that selectively etches only the film 32.
【0008】この際、エッチングは等方的に進行するた
めに、透明ガラス基板11が露出するまでMo膜32を
エッチングすると、Mo膜32はTi膜33下の部分ま
でエッチングされ、エッチング後の形状は上層の金属膜
が下層の金属膜よりもせり出したアンダーカット形状を
呈する。このようなアンダーカットが発生すると、後続
の絶縁膜成膜工程で絶縁膜のステップカバレージが不良
になってしまうという問題が発生する。At this time, since the etching proceeds isotropically, if the Mo film 32 is etched until the transparent glass substrate 11 is exposed, the Mo film 32 is etched to a portion under the Ti film 33, and the etched shape is obtained. Has an undercut shape in which the upper metal film protrudes from the lower metal film. When such an undercut occurs, there occurs a problem that the step coverage of the insulating film becomes poor in the subsequent insulating film forming process.
【0009】そこで、積層配線の断面形状が階段状の形
状となるようにエッチングし、その上層に形成する絶縁
膜のステップカバレージを改善する方法が、例えば、特
開昭58−191448号公報、特開平9−17119
7号公報等に示されている。Therefore, a method of improving the step coverage of an insulating film formed thereover by etching so that the sectional shape of the laminated wiring becomes a step-like shape is disclosed in, for example, Japanese Patent Application Laid-Open No. 58-191448. Kaihei 9-17119
No. 7, for example.
【0010】これらの方法について、図8を参照して説
明する。工程(a)から(c)は、前記した図7の方法
と同様であるが、上層の金属膜(Ti膜33)のエッチ
ング後、基板を再加熱(リフロー)し、レジストパター
ン51が下層の金属膜(Mo膜32)表面に付着するま
で変形させることを特徴とする(図8(d)参照)。そ
して、その状態で下層のMo膜32をエッチングする
と、Mo膜32は、リフローによって広がったレジスト
パターン51aによってTi膜33より広い範囲で覆わ
れるため、Ti膜33の下部までエッチングが進行する
ことがなく、結果として階段形状に加工することができ
る(図8(f)参照)。[0010] These methods will be described with reference to FIG. Steps (a) to (c) are the same as the method of FIG. 7 described above, except that after etching the upper metal film (Ti film 33), the substrate is reheated (reflowed) so that the resist pattern 51 is It is characterized by being deformed until it adheres to the surface of the metal film (Mo film 32) (see FIG. 8D). When the lower Mo film 32 is etched in this state, the Mo film 32 is covered in a wider area than the Ti film 33 by the resist pattern 51a spread by the reflow, so that the etching may progress to a lower portion of the Ti film 33. As a result, it can be processed into a step shape (see FIG. 8F).
【0011】[0011]
【発明が解決しようとする課題】しかしながら、上述し
たエッチング方法では、レジストパターンのリフローの
工程を追加しなければならないため、製造コストが余分
にかかってしまい、また、一度固化したレジストパター
ンを再度変形させる程度まで基板全体を加熱しなければ
ならないため、結果としてパターニングに欠陥が生じる
恐れがある。However, in the above-described etching method, a step of reflowing the resist pattern must be added, so that the manufacturing cost is increased and the resist pattern once solidified is deformed again. The entire substrate must be heated to such an extent that the patterning may be defective as a result.
【0012】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、レジストパターンのリ
フローを行うことなく、異なる種類の金属膜が積層され
た金属配線を階段形状にエッチングすることができるエ
ッチング方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a main object of the present invention is to etch a metal wiring on which different types of metal films are stacked in a step-like shape without reflowing a resist pattern. It is to provide an etching method which can be performed.
【0013】[0013]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第1の視点において、異なる種類の金属
からなる複数の金属膜を積層した積層膜のウェットエッ
チングによるエッチング方法において、前記積層膜の上
に所定の形状のレジストパターン形成後、上層の金属膜
を選択的にエッチングするに際して、前記レジストパタ
ーン端部が自重によって垂れ下がり、該レジストパター
ン端部と下層の金属膜との間に該下層の金属膜のエッチ
ング液が浸透しないように、前記上層の金属膜を前記レ
ジストパターン下部の所定の位置までオーバーエッチン
グし、その後、粘度が略20センチポアズ以上のエッチ
ング液で前記下層の金属膜をエッチングするものであ
る。In order to achieve the above object, according to a first aspect of the present invention, there is provided an etching method for wet-etching a laminated film in which a plurality of metal films made of different types of metals are laminated. After the resist pattern having a predetermined shape is formed on the laminated film, when selectively etching the upper metal film, the end of the resist pattern hangs down by its own weight, and the gap between the resist pattern end and the lower metal film is formed. Then, the upper metal film is over-etched to a predetermined position below the resist pattern so that the etchant of the lower metal film does not penetrate , and then the etch having a viscosity of about 20 centipoise or more is performed.
The lower metal film is etched with an etching solution .
【0014】また、本発明は、第2の視点において、
(a)基板上に第1の金属からなる下層の金属膜を形成
後、第2の金属からなる上層の金属膜を所定の膜厚で形
成する工程と、(b)前記上層の金属膜の上に所定の形
状のレジストパターンを形成する工程と、(c)前記レ
ジストパターンをマスクとして、前記上層の金属膜を選
択的にエッチングする工程と、(d)前記レジストパタ
ーン及び前記上層の金属膜をマスクとして、前記下層の
金属膜を所定の粘度を有するエッチング液でエッチング
する工程と、を含むエッチング方法において、前記
(c)の工程における前記上層の金属膜のエッチングに
際して、前記上層の金属膜を前記レジストパターン下部
の所定の位置までオーバーエッチングすることにより、
前記レジストパターン端部が自重によって垂れ下がり、
該レジストパターン端部と前記下層の金属膜との間に該
下層の金属膜のエッチング液が浸透しないようにし、前
記(d)の工程における前記下層の金属膜のエッチング
に際して、粘度が略20センチポアズ以上のエッチング
液で前記下層の金属膜をエッチングするものである。Further, the present invention provides, in a second aspect,
(A) forming a lower metal film made of a first metal on a substrate, and then forming an upper metal film made of a second metal to a predetermined thickness; and (b) forming an upper metal film made of the second metal. Forming a resist pattern having a predetermined shape thereon; (c) selectively etching the upper metal film using the resist pattern as a mask; and (d) forming the resist pattern and the upper metal film. Etching the lower metal film with an etchant having a predetermined viscosity using the mask as a mask, wherein the upper metal film is etched when the upper metal film is etched in the step (c). By over-etching to a predetermined position below the resist pattern,
The end of the resist pattern hangs down by its own weight,
Etchant of the metal film of the lower layer between the underlying metal film and the resist pattern end portion so as not to penetrate the front
Etching the lower metal film in the step (d)
At the time of etching, the viscosity is about 20 centipoise or more
The lower metal film is etched with a liquid .
【0015】本発明においては、前記オーバーエッチン
グ量が前記レジストパターン端部から略3μm内側であ
り、前記上層の金属膜の厚さが略50nm以下であるこ
とが好ましい。In the present invention, the is substantially 3μm inwardly from over etching amount of the resist pattern end portion, the thickness of the upper metal film is substantially 50nm or less this
Door is preferable.
【0016】[0016]
【発明の実施の形態】本発明に係るエッチング方法は、
その好ましい一実施の形態において、液晶表示装置を構
成する透明ガラス基板上にMo膜(図5の32)とTi
膜(図5の33)とをこの順に積層した金属膜をエッチ
ングして金属配線を形成するに際して、Ti膜をその上
に形成したレジストパターンをマスクとして所定のサイ
ドエッチが生じるまでオーバーエッチすることにより、
レジストパターン端部が自重によって垂れ下がり、レジ
ストパターン端部とMo膜との間に所定の粘度を有する
Mo膜のエッチング液が浸透しないようにし、その後、
粘度が略20センチポアズ以上のエッチング液で前記下
層の金属膜をエッチングするものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An etching method according to the present invention comprises:
In a preferred embodiment, a Mo film (32 in FIG. 5) and a Ti film are formed on a transparent glass substrate constituting a liquid crystal display device.
When a metal film is formed by laminating a film (33 in FIG. 5) in this order to form a metal wiring, a Ti film is over-etched using a resist pattern formed thereon as a mask until a predetermined side etch occurs. By
The edge of the resist pattern hangs down by its own weight, so that the Mo film etchant having a predetermined viscosity does not penetrate between the edge of the resist pattern and the Mo film ,
An etchant with a viscosity of about 20 centipoise or more
This is for etching the metal film of the layer .
【0017】このような方法でエッチングすることによ
って、金属配線の断面形状を階段形状にすることがで
き、金属配線上層に形成する絶縁膜のステップカバレッ
ジを向上させることができる。By etching in this manner, the cross-sectional shape of the metal wiring can be made stepwise, and the step coverage of the insulating film formed on the metal wiring can be improved.
【0018】[0018]
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の一実施例について図1乃至
図5を参照して以下に説明する。本実施例は、本発明の
エッチング方法を、アクティブマトリクス基板に適用し
た例について記述するものである。図1は、液晶表示装
置のアクティブマトリクス基板を示す回路概念図であ
り、図2(a)は薄膜トランジスタ(以下、TFTと略
す)を含む一画素部分の平面図であり、図2(b)はT
FT部分のA−A′線における断面図である。また、図
3は、図2の構造を得るための製造工程を模式的に示す
工程断面図である。更に、図4は、本実施例のエッチン
グ方法を模式的に説明するための工程断面図であり、図
5は、上層金属膜をエッチングした状態での各部の寸法
を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; FIG. This embodiment describes an example in which the etching method of the present invention is applied to an active matrix substrate. FIG. 1 is a circuit conceptual diagram showing an active matrix substrate of a liquid crystal display device, FIG. 2A is a plan view of one pixel portion including a thin film transistor (hereinafter abbreviated as TFT), and FIG. T
It is sectional drawing in the AA 'line of an FT part. FIG. 3 is a process cross-sectional view schematically showing a manufacturing process for obtaining the structure of FIG. Further, FIG. 4 is a process sectional view for schematically explaining the etching method of the present embodiment, and FIG. 5 is a sectional view showing dimensions of each part in a state where the upper metal film is etched.
【0019】まず、図1及び図2を参照して、液晶表示
装置のアクティブマトリクス基板、及び、TFTを含む
一画素部分の構成について説明する。図に示すように、
本実施例に適用する半導体装置は、透明ガラス基板11
の表面に選択的に形成されたゲート電極12と、ゲート
絶縁膜13を介してゲート電極12に対向する島状のノ
ンドープ半導体層14と、n型半導体層15を介してノ
ンドープ半導体層14とそれぞれ接続された一対のソー
ス、ドレイン電極16、17とを有する逆スタガ型TF
Tである。First, the configuration of an active matrix substrate of a liquid crystal display device and one pixel portion including a TFT will be described with reference to FIGS. As shown in the figure,
The semiconductor device applied to this embodiment is a transparent glass substrate 11
, An island-shaped non-doped semiconductor layer 14 facing the gate electrode 12 with the gate insulating film 13 interposed therebetween, and a non-doped semiconductor layer 14 with the n-type semiconductor layer 15 interposed therebetween. Inverted staggered TF having a pair of connected source and drain electrodes 16 and 17
T.
【0020】さらに、透明ガラス基板11の表面に選択
的に形成され、ゲート電極12に接続されたゲートバス
配線18とゲート絶縁膜13を介してゲートバス配線1
8と交差し、ドレイン電極17に接続されたドレインバ
ス配線19及び保護膜20に設けられたコンタクトホー
ル21を介してソース電極16に接続された透明導電膜
よりなる画素電極22とを、図1のようにマトリックス
状に配設してアクティブマトリックス基板が作られてい
る。そして、ゲート電極12とゲートバス配線18及び
ソース、ドレイン電極16、17とドレインバス配線1
9が、いずれもTi膜を上層に、Mo膜を下層に積層し
た構造で形成されている。Further, the gate bus line 1 is selectively formed on the surface of the transparent glass substrate 11 and connected to the gate electrode 12 via the gate bus line 18 and the gate insulating film 13.
1 and a drain bus line 19 connected to the drain electrode 17 and a pixel electrode 22 made of a transparent conductive film connected to the source electrode 16 via a contact hole 21 provided in the protective film 20 as shown in FIG. The active matrix substrate is made by disposing them in a matrix as shown in FIG. Then, the gate electrode 12 and the gate bus wiring 18 and the source and drain electrodes 16 and 17 and the drain bus wiring 1
No. 9 has a structure in which a Ti film is laminated on an upper layer and a Mo film is laminated on a lower layer.
【0021】次に、アクティブマトリクス基板の製造方
法について説明する。まず、図3(a)に示すように、
公知のスパッタリングとフォトリソグラフィーとエッチ
ングにより、上層Ti膜33、下層Mo膜32からなる
ゲート電極12、ゲートバス配線18を形成する。この
製造方法に関しては、後で詳しく説明する。次に、プラ
ズマCVD法により、例えば、窒化シリコンからなるゲ
ート絶縁膜13を約400nm被覆する。さらに、ノン
ドープ半導体膜を約300nm、その上にn型半導体膜
を約30nm被覆する。次に、ノンドープ半導体層14
とn型半導体層15を島状にエッチングにより形成する
(図3(b)参照)。Next, a method for manufacturing an active matrix substrate will be described. First, as shown in FIG.
The gate electrode 12 and the gate bus wiring 18 made of the upper Ti film 33 and the lower Mo film 32 are formed by known sputtering, photolithography, and etching. This manufacturing method will be described later in detail. Next, a gate insulating film 13 made of, for example, silicon nitride is coated to a thickness of about 400 nm by a plasma CVD method. Further, the non-doped semiconductor film is coated with a thickness of about 300 nm, and the n-type semiconductor film is coated thereon with a thickness of about 30 nm. Next, the non-doped semiconductor layer 14
And an n-type semiconductor layer 15 are formed in an island shape by etching (see FIG. 3B).
【0022】その後、図3(c)に示すように、再びゲ
ート電極12、ゲートバス配線18と同様に、上層Ti
膜43、下層Mo膜42からなる積層配線によるソース
電極16、ドレイン電極17、ドレインバス配線19を
形成する。次に、ソース、ドレイン電極16、17をマ
スクとして、n型半導体層15をエッチングにより除去
する。次に、プラズマCVD法により、例えば、約20
0nmの窒化シリコンからなる保護膜20でTFT基板
全体を被覆後、画素電極とソース電極16を接続するた
めのコンタクトホール21とゲート、ドレイン端子用の
開口部31、41のみをエッチングにより開口する(図
3(d)参照)。そして最後に、例えば、酸化インジウ
ム錫(以下、ITOと略す)からなる透明導電膜を約5
0nm被覆し、フォトリソグラフィー法とエッチングに
より、画素電極22とゲート、ドレイン端子用透明電極
膜34、44を形成する(図3(e)参照)。Thereafter, as shown in FIG. 3C, the upper layer Ti is again formed in the same manner as the gate electrode 12 and the gate bus wiring 18.
The source electrode 16, the drain electrode 17, and the drain bus wiring 19 are formed by a laminated wiring composed of the film 43 and the lower Mo film 42. Next, using the source and drain electrodes 16 and 17 as a mask, the n-type semiconductor layer 15 is removed by etching. Next, for example, about 20
After covering the entire TFT substrate with a protective film 20 made of 0 nm silicon nitride, only the contact hole 21 for connecting the pixel electrode and the source electrode 16 and the openings 31 and 41 for the gate and drain terminals are opened by etching ( FIG. 3D). Finally, a transparent conductive film made of, for example, indium tin oxide (hereinafter abbreviated as ITO) is formed for about 5 minutes.
Then, the pixel electrode 22 and the transparent electrode films for gate and drain terminals 34 and 44 are formed by photolithography and etching (see FIG. 3E).
【0023】次に、本実施例の特徴である上層Ti膜3
3、下層Mo膜32の積層構造をもつゲートバス配線1
8、ゲート電極12の製造方法について図4を参照して
説明する。なお、上層Ti膜43、下層Mo膜42の積
層構造をもつソース電極16、ドレイン電極17、ドレ
インバス配線19についても同様の方法で製造すること
ができる。Next, the upper Ti film 3 which is a feature of this embodiment
3. Gate bus wiring 1 having a laminated structure of lower Mo film 32
8. A method of manufacturing the gate electrode 12 will be described with reference to FIG. The source electrode 16, the drain electrode 17, and the drain bus wiring 19 having a stacked structure of the upper Ti film 43 and the lower Mo film 42 can be manufactured by the same method.
【0024】まず、図4(a)に示すように、ガラス基
板11上に、Moターゲット、Tiターゲットを用いた
スパッタリング法により、Mo膜32、Ti膜33を順
次成膜する。なお、スパッタリングに関しては、DCマ
グネトロンスパッタリング、RFマグネトロンスパッタ
リングのどちらを用いてもよい。また、Mo膜32の膜
厚は配線抵抗を考慮して200nm〜300nm程度、
Ti膜33の膜厚は後に理由を説明するように、概ね5
0nm以下であることが好ましい。First, as shown in FIG. 4A, a Mo film 32 and a Ti film 33 are sequentially formed on a glass substrate 11 by a sputtering method using a Mo target and a Ti target. Regarding sputtering, either DC magnetron sputtering or RF magnetron sputtering may be used. The thickness of the Mo film 32 is about 200 to 300 nm in consideration of wiring resistance.
As will be described later, the thickness of the Ti film 33 is approximately 5
It is preferably 0 nm or less.
【0025】その後、図4(b)に示すように、フォト
リソグラフィー法によりポジ型フォトレジストパターン
51を形成し、上層Ti膜33をフッ酸系のエッチング
液によりウエットエッチングする。このとき、レジスト
パターン51に対し、概ね片側3μm以上サイドエッチ
されるまでオーバーエッチする。ここでのレジストの形
状は、図4(c)に示すように、レジスト自身の重量で
少し垂れ下がった状態になっている。Thereafter, as shown in FIG. 4B, a positive photoresist pattern 51 is formed by photolithography, and the upper Ti film 33 is wet-etched with a hydrofluoric acid-based etchant. At this time, the resist pattern 51 is over-etched until it is substantially etched by 3 μm or more on one side. As shown in FIG. 4 (c), the shape of the resist here is in a state of being slightly hung by the weight of the resist itself.
【0026】さらに、図4(d)に示すように、下層M
o膜32を概ね20センチポアズ以上の粘度を有するリ
ン酸系のエッチング液によりウェットエッチングする。
すると、このエッチング液は所望の粘度を有するため
に、レジストパターン51と下層Mo膜32の間隔には
浸透せず、レジストパターン51どおりにMo膜32を
エッチングすることができ、配線断面は階段状になる。Further, as shown in FIG.
The o film 32 is wet-etched with a phosphoric acid-based etchant having a viscosity of about 20 centipoise or more.
Then, since the etchant has a desired viscosity, it does not penetrate into the space between the resist pattern 51 and the lower Mo film 32, and the Mo film 32 can be etched according to the resist pattern 51. become.
【0027】エッチング液が浸透しないためには、リン
酸系のエッチング液の粘度が20センチポアズ以上であ
ること、Ti膜33のサイドエッチ量が概ね3μm以上
であること、そして、レジストパターン51と下層Mo
膜32の間隔が概ね50nm以下であることが好まし
く、これがTi膜33の膜厚を概ね50nm以下に限定
した理由である。To prevent the etching solution from penetrating, the viscosity of the phosphoric acid-based etching solution must be 20 centipoise or more, the side etch amount of the Ti film 33 should be approximately 3 μm or more, and the resist pattern 51 and the lower layer Mo
The interval between the films 32 is preferably about 50 nm or less, which is the reason why the thickness of the Ti film 33 is limited to about 50 nm or less.
【0028】上記効果は、上層金属膜の膜厚を所定の値
以下に薄くし、上層金属膜がレジストパターン下部の所
定の位置までサイドエッチされるようにオーバーエッチ
すれば、レジストパターンのリフローを行うことなく、
金属配線を階段状の断面形状にエッチングすることがで
きるということであり、この効果を実験結果に基づいて
詳細に説明する。The above effect can be obtained by reducing the thickness of the upper metal film to a predetermined value or less and overetching the upper metal film so that the upper metal film is side-etched to a predetermined position below the resist pattern. Without doing
This means that the metal wiring can be etched into a stepped cross-sectional shape, and this effect will be described in detail based on experimental results.
【0029】先ず、下層金属膜であるMo膜32の膜厚
を200nmに固定した上で、上層金属膜であるTi膜
33の膜厚及びサイドエッチ量を変化させ、上記方法に
よって積層配線のエッチングを行った結果、表1に示す
ように、Ti膜33の膜厚が約50nm、Ti膜33の
オーバーエッチが片側概ね3μmの2つの条件を満足す
ることで、レジストパターンのリフローを行わなくても
図4(d)に示すような階段状の断面形状にエッチング
することができた。First, after the thickness of the Mo film 32 as the lower metal film is fixed at 200 nm, the thickness and the side etch amount of the Ti film 33 as the upper metal film are changed, and the etching of the laminated wiring is performed by the above method. As a result, as shown in Table 1, when the thickness of the Ti film 33 satisfies the two conditions of about 50 nm and the overetch of the Ti film 33 is approximately 3 μm on one side, the reflow of the resist pattern is not performed. Also, etching could be performed to a step-like cross-sectional shape as shown in FIG.
【0030】[0030]
【表1】 [Table 1]
【0031】リフローを行わなくても良い理由は、概ね
3μmのサイドエッチにより、レジストがそれ自身の重
量で垂れ下がり、もともと50nmのレジストと下層金
属膜の隙間がさらに狭くなり、下層金属膜のエッチング
時にエッチング液がその隙間に浸透することができない
ためと考えられる。The reason why the reflow does not need to be performed is that the resist droops by its own weight due to the side etch of about 3 μm, and the gap between the resist of 50 nm originally and the lower metal film is further narrowed. This is probably because the etchant cannot penetrate into the gap.
【0032】但し、表1の結果は下層金属膜のエッチン
グ液として、43センチポアズの高粘度を有するリン酸
系エッチング液を用いた結果である。従って、エッチン
グ液の粘度によっては、レジストパターン51と下層金
属膜であるMo膜32の隙間にエッチング液が浸透し、
Mo膜32もサイドエッチされ、レジストパターン通り
にエッチングを行うことができない恐れがある。However, the results in Table 1 are obtained by using a phosphoric acid-based etching solution having a high viscosity of 43 centipoise as an etching solution for the lower metal film. Therefore, depending on the viscosity of the etchant, the etchant penetrates into the gap between the resist pattern 51 and the Mo film 32 as the lower metal film,
The Mo film 32 is also side-etched, and may not be etched according to the resist pattern.
【0033】そこで、次に、Ti膜33の膜厚が50n
m、Ti膜33のオーバーエッチ量が片側概ね3μm以
上の2つの条件を満足するサンプルについて、下層Mo
膜32のエッチング液の粘度を変化させて、上記方法に
て積層配線のエッチングを行った結果、43センチポア
ズ、20センチポアズのエッチング液を用いた場合は、
ねらい通りに階段状にエッチングすることができたが、
11センチポアズのエッチング液を用いた場合は、エッ
チング液がレジストパターン51と下層Mo膜32の間
に浸透し、下層Mo膜32もサイドエッチされてしまう
ということを確認した(表2参照)。Then, next, the thickness of the Ti film 33 is set to 50 n.
For the sample satisfying the two conditions in which the overetch amount of the m and Ti films 33 is approximately 3 μm or more on one side, the lower layer Mo
As a result of changing the viscosity of the etchant of the film 32 and etching the laminated wiring by the above method, when the etchant of 43 centipoise and 20 centipoise was used,
Although it was possible to etch in steps as intended,
When an etchant of 11 centipoise was used, it was confirmed that the etchant penetrated between the resist pattern 51 and the lower Mo film 32, and the lower Mo film 32 was also side-etched (see Table 2).
【0034】[0034]
【表2】 [Table 2]
【0035】但し、表2の評価では、リン酸系エッチン
グ液の混合比を変えることによって粘度を変化させてい
るため、同時にエッチングレートも変化しており、階段
形状にエッチングできた理由についても、単にエッチン
グレートが遅いためである可能性がある。従って、表2
の結果だけでは、20センチポアズの粘度を有する全て
のリン酸系エッチング液について適用できると結論する
ことはできない。そこでさらに、50nmの隙間に浸透
できない粘度そのものを見極めるため、以下のような評
価を行った。However, in the evaluation of Table 2, since the viscosity was changed by changing the mixing ratio of the phosphoric acid-based etching solution, the etching rate was also changed at the same time. It may be simply because the etching rate is slow. Therefore, Table 2
Cannot be concluded that the method is applicable to all phosphoric acid-based etchants having a viscosity of 20 centipoise. Then, in order to further determine the viscosity itself that cannot penetrate into the gap of 50 nm, the following evaluation was performed.
【0036】まず、透明ガラス基板11上に、膜厚50
nmのMo膜32を被覆し、フォトリソグラフィー法に
より、フォトレジストの配線パターンを形成する。次
に、リン酸系エッチング液により、片側約3μmのサイ
ドエッチが生じるようにMo膜32をエッチングする。
このときのサンプルの構造を図5に示す。このサンプル
のサイドエッチ量を初期値として、リン酸系エッチング
液にてエッチングを行い、サイドエッチの増加量から基
板平行方向のエッチングレートを測定した。その結果を
図6に示す。First, a film having a thickness of 50
The Mo film 32 of nm is coated, and a photoresist wiring pattern is formed by photolithography. Next, the Mo film 32 is etched with a phosphoric acid-based etchant so that a side etch of about 3 μm on one side occurs.
FIG. 5 shows the structure of the sample at this time. The sample was etched with a phosphoric acid-based etchant using the amount of side etch as an initial value, and the etching rate in the direction parallel to the substrate was measured from the increase in side etch. FIG. 6 shows the result.
【0037】図6の横軸はエッチング液の粘度を、縦軸
は今回定義したサイドエッチ指数(≡基板平行方向のエ
ッチングレート/基板法線方向のエッチングレート)を
示す。図6から、20センチポアズ以上の粘度では基板
法線方向のエッチングレートの値に関わらず、基板平行
方向のエッチングレートが零であることを示している。
以上の結果から、概ね20センチポアズ以上の粘度を有
するエッチング液は、基板法線方向のエッチングレート
に関わらず、レジストと下層金属膜との50nmの隙間
には浸透しないことを確認した。In FIG. 6, the horizontal axis indicates the viscosity of the etching solution, and the vertical axis indicates the side etch index defined this time (≡etching rate in the direction parallel to the substrate / etching rate in the direction normal to the substrate). FIG. 6 shows that at a viscosity of 20 centipoise or more, the etching rate in the direction parallel to the substrate is zero, regardless of the value of the etching rate in the direction normal to the substrate.
From the above results, it was confirmed that the etching solution having a viscosity of about 20 centipoise or more did not penetrate into the 50 nm gap between the resist and the lower metal film regardless of the etching rate in the normal direction of the substrate.
【0038】このように、Mo膜32からなる第1層の
金属膜と、第1層の金属膜上に設けられたTi膜33か
らなる第2層の金属膜とからなる積層構造の配線、電極
をウェットエッチングにより形成する方法において、上
層Ti膜33の膜厚を概ね50nm以下とし、上層Ti
膜33のエッチング時に片側概ね3μm以上サイドエッ
チされるようにオーバーエッチし、また、下層Mo膜3
2のエッチング液として、概ね20センチポアズ以上の
粘度を有するエッチング液を用いることにより、上層T
i膜33のエッチング後、レジストを再加熱してリフロ
ーすることなく、引き続き下層Mo膜32のエッチング
を行って配線断面を階段形状に形成することができる。
従って、レジストの再加熱やドライエッチングのための
工程の増加を防ぎ、製造コストの低減を図ることがで
き、また、再加熱によるレジストパターンの変形、変質
を防ぐことができるため、製造歩留を向上させることが
できる。As described above, a wiring having a laminated structure composed of the first layer metal film made of the Mo film 32 and the second layer metal film made of the Ti film 33 provided on the first layer metal film, In the method of forming an electrode by wet etching, the thickness of the upper Ti film 33 is set to approximately 50 nm or less,
When the film 33 is etched, one side is over-etched so as to be approximately 3 μm or more on one side.
By using an etchant having a viscosity of about 20 centipoise or more as the etchant 2, the upper layer T
After the etching of the i-film 33, the lower Mo film 32 is continuously etched without reheating the resist and reflowing, whereby the wiring cross section can be formed in a stepped shape.
Therefore, an increase in the number of steps for reheating and dry etching of the resist can be prevented, the manufacturing cost can be reduced, and the deformation and deterioration of the resist pattern due to reheating can be prevented. Can be improved.
【0039】また、前記した実施例では、上層にTi膜
33、下層にMo膜32を積層した配線、電極について
述べたが、本発明は上記構成に限定されるものではな
く、ゲートバス配線及び電極について、上層をCr膜、
下層をAl膜またはAl合金膜としても、前記した実施
例と同様のエッチング方法により、階段状の断面形状に
エッチングすることができる。なお、この場合は、Cr
のエッチング液としては硝酸系エッチング液を用い、A
lまたはAl合金のエッチング液としては前記した実施
例と同様に概ね20センチポアズ以上の粘度を有するリ
ン酸系のエッチング液を用いれば良い。Further, in the above-described embodiment, the wiring and the electrode in which the Ti film 33 is laminated on the upper layer and the Mo film 32 is laminated on the lower layer have been described. However, the present invention is not limited to the above-mentioned constitution, and the gate bus wiring and the Regarding the electrodes, the upper layer is a Cr film,
Even when the lower layer is made of an Al film or an Al alloy film, it can be etched into a stepwise cross-sectional shape by the same etching method as in the above-described embodiment. In this case, Cr
A nitric acid-based etching solution was used as the etching solution for A.
As the etchant for 1 or Al alloy, a phosphoric acid-based etchant having a viscosity of about 20 centipoise or more may be used as in the above-described embodiment.
【0040】[0040]
【発明の効果】以上説明したように、本発明のエッチン
グ方法によれば、積層構造の金属膜をエッチングするに
際し、上層金属膜のエッチング後、レジストを再加熱す
ることなく、配線断面を階段形状に形成することができ
るため、レジスト再加熱やドライエッチングのための工
程を新たに追加する必要がなく、金属配線の上層に形成
する絶縁膜のステップカバレージを向上させることがで
きるという効果を奏する。また、レジストの再加熱工程
を行わないために、再加熱によるレジストパターンの変
形、変質を防ぐことができるため、製造歩留を向上させ
ることができる。As described above, according to the etching method of the present invention, when etching a metal film having a laminated structure, after etching the upper metal film, the wiring section is formed in a step-like shape without reheating the resist. Therefore, there is no need to newly add a step for resist reheating or dry etching, and the effect that the step coverage of the insulating film formed on the metal wiring can be improved. Further, since the resist reheating step is not performed, the deformation and deterioration of the resist pattern due to the reheating can be prevented, so that the production yield can be improved.
【0041】その理由は、本発明では、下層の金属膜
と、その上に設けられた上層の金属膜とからなる積層構
造の配線、電極をウェットエッチングするに際して、上
層膜の膜厚を概ね50nm以下とし、上層膜のエッチン
グ時に片側概ね3μm以上サイドエッチングし、また、
下層膜のエッチング液として、概ね20センチポアズ以
上の粘度を有するエッチング液を用いることにより、エ
ッチング液がレジストパターンと下層膜の間にしみこむ
ことを防ぐことができ、下層膜が過度にエッチングされ
ることを防ぐことができるからである。The reason is that in the present invention, when wet-etching a wiring and an electrode having a laminated structure composed of a lower metal film and an upper metal film provided thereon, the film thickness of the upper film is approximately 50 nm. The following, when etching the upper layer film, side-etch approximately 3 μm or more on one side,
By using an etchant having a viscosity of about 20 centipoise or more as an etchant for the underlayer film, the etchant can be prevented from seeping between the resist pattern and the underlayer film, and the underlayer film is excessively etched. It is because it can prevent.
【図1】本発明が適用される液晶表示装置のアクティブ
マトリクス基板を示す回路概念図である。FIG. 1 is a circuit conceptual diagram showing an active matrix substrate of a liquid crystal display device to which the present invention is applied.
【図2】本発明が適用される液晶表示装置の薄膜トラン
ジスタを含む一画素部分を示す図であり、(a)は平面
図、(b)は(a)のA−A′線における断面図であ
る。FIGS. 2A and 2B are views showing one pixel portion including a thin film transistor of a liquid crystal display device to which the present invention is applied, where FIG. 2A is a plan view and FIG. 2B is a cross-sectional view taken along line AA ′ of FIG. is there.
【図3】本発明が適用される液晶表示装置の薄膜トラン
ジスタの製造工程を模式的に示す工程断面図である。FIG. 3 is a process sectional view schematically showing a manufacturing process of a thin film transistor of a liquid crystal display device to which the present invention is applied.
【図4】本発明の一実施例にかかるエッチング方法を説
明するための工程断面図である。FIG. 4 is a process sectional view for explaining an etching method according to one embodiment of the present invention.
【図5】本発明の一実施例にかかるエッチング方法のエ
ッチング状態を示す断面図である。FIG. 5 is a cross-sectional view showing an etching state of the etching method according to one embodiment of the present invention.
【図6】本発明の効果を説明するための図である。FIG. 6 is a diagram for explaining an effect of the present invention.
【図7】従来のエッチング方法を示す工程断面図であ
る。FIG. 7 is a process sectional view showing a conventional etching method.
【図8】従来のエッチング方法を示す工程断面図であ
る。FIG. 8 is a process sectional view showing a conventional etching method.
11 透明ガラス基板 12 ゲート電極 13 ゲート絶縁膜 14 ノンドープ半導体層 15 n型半導体層 16 ソース電極 17 ドレイン電極 18 ゲートパス配線 19 ドレインパス配線 20 保護膜 21 コンタクトホール 22 画素電極 23 ゲート端子 24 ドレイン端子 31、41 開口部 32、42 Mo膜 33、43 Ti膜 34、44 透明電極膜 51 レジストパターン 51a リフローしたレジストパターン DESCRIPTION OF SYMBOLS 11 Transparent glass substrate 12 Gate electrode 13 Gate insulating film 14 Non-doped semiconductor layer 15 N-type semiconductor layer 16 Source electrode 17 Drain electrode 18 Gate path wiring 19 Drain path wiring 20 Protective film 21 Contact hole 22 Pixel electrode 23 Gate terminal 24 Drain terminal 31 41 Opening 32, 42 Mo film 33, 43 Ti film 34, 44 Transparent electrode film 51 Resist pattern 51a Reflowed resist pattern
Claims (7)
積層した積層膜のウェットエッチングによるエッチング
方法において、 前記積層膜の上に所定の形状のレジストパターン形成
後、上層の金属膜を選択的にエッチングするに際して、
前記レジストパターン端部が自重によって垂れ下がり、
該レジストパターン端部と下層の金属膜との間に該下層
の金属膜のエッチング液が浸透しないように、前記上層
の金属膜を前記レジストパターン下部の所定の位置まで
オーバーエッチングし、 その後、粘度が略20センチポアズ以上のエッチング液
で前記下層の金属膜をエッチングすること を特徴とする
エッチング方法。1. An etching method by wet etching of a laminated film in which a plurality of metal films made of different kinds of metals are laminated, wherein after forming a resist pattern of a predetermined shape on the laminated film, an upper metal film is selectively formed. When etching to
The end of the resist pattern hangs down by its own weight,
The upper metal film is over-etched to a predetermined position below the resist pattern so that the etchant of the lower metal film does not penetrate between the end portion of the resist pattern and the lower metal film, and then the Is about 20 centipoise or more etchant
And etching the lower metal film .
金属膜を形成後、第2の金属からなる上層の金属膜を所
定の膜厚で形成する工程と、 (b)前記上層の金属膜の上に所定の形状のレジストパ
ターンを形成する工程と、 (c)前記レジストパターンをマスクとして、前記上層
の金属膜を選択的にエッチングする工程と、 (d)前記レジストパターン及び前記上層の金属膜をマ
スクとして、前記下層の金属膜を所定の粘度を有するエ
ッチング液でエッチングする工程と、を含むエッチング
方法において、 前記(c)の工程における前記上層の金属膜のエッチン
グに際して、前記上層の金属膜を前記レジストパターン
下部の所定の位置までオーバーエッチングすることによ
り、前記レジストパターン端部が自重によって垂れ下が
り、該レジストパターン端部と前記下層の金属膜との間
に該下層の金属膜のエッチング液が浸透しないように
し、 前記(d)の工程における前記下層の金属膜のエッチン
グに際して、粘度が略20センチポアズ以上のエッチン
グ液で前記下層の金属膜をエッチングすること を特徴と
するエッチング方法。(A) forming a lower metal film of a first metal on a substrate, and then forming an upper metal film of a second metal to a predetermined thickness; and (b) Forming a resist pattern of a predetermined shape on the upper metal film; (c) selectively etching the upper metal film using the resist pattern as a mask; (d) forming the resist pattern and Etching the lower metal film with an etchant having a predetermined viscosity using the upper metal film as a mask. In the method of etching the upper metal film in the step (c), By over-etching the upper metal film to a predetermined position under the resist pattern, the edge of the resist pattern hangs down by its own weight, and So that the etching solution of the lower metal film does not penetrate between the end of the strike pattern and the lower metal film.
And etching the lower metal film in the step (d).
Etching with a viscosity of about 20 centipoise or more
And etching the lower metal film with an etching solution .
トパターン端部から略3μm内側である、ことを特徴と
する請求項1又は2に記載のエッチング方法。3. The etching method according to claim 1, wherein the amount of over-etching is approximately 3 μm inside the edge of the resist pattern.
下である、ことを特徴とする請求項1乃至3のいずれか
一に記載のエッチング方法。4. The etching method according to claim 1, wherein the thickness of the upper metal film is about 50 nm or less.
層の金属膜がMo膜であることを特徴とする請求項1乃
至4のいずれか一に記載のエッチング方法。Wherein said upper metal layer is a Ti film, an etching method according to any one of claims 1乃<br/> optimum 4, wherein the lower metal film is a Mo film .
層の金属膜がAl膜もしくはAl合金膜であることを特
徴とする請求項1乃至4のいずれか一に記載のエッチン
グ方法。Wherein said upper metal layer is a Cr film, an etching method according to any one of claims 1 to 4, wherein the lower metal film is an Al film or Al alloy film.
上に積層された金属膜に適用される請求項1乃至6のい
ずれか一に記載のエッチング方法。7. The etching method according to any one of claims 1 to 6 is applied to the metal film laminated on the active matrix substrate of a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05013799A JP3346324B2 (en) | 1999-02-26 | 1999-02-26 | Etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05013799A JP3346324B2 (en) | 1999-02-26 | 1999-02-26 | Etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000252256A JP2000252256A (en) | 2000-09-14 |
JP3346324B2 true JP3346324B2 (en) | 2002-11-18 |
Family
ID=12850768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05013799A Expired - Fee Related JP3346324B2 (en) | 1999-02-26 | 1999-02-26 | Etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3346324B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546668B1 (en) * | 2003-09-08 | 2006-01-26 | 엘지전자 주식회사 | Method for Organic electroluminescence display pannel fabrication |
KR101736871B1 (en) | 2015-05-29 | 2017-05-18 | 세메스 주식회사 | Apparatus and method for treating substrate |
TWI631205B (en) * | 2015-11-06 | 2018-08-01 | 東友精細化工有限公司 | Etching solution composition for silver layer and an display substrate using the same |
JP6445717B2 (en) * | 2015-11-27 | 2018-12-26 | シャープ株式会社 | Wet etching method and semiconductor device manufacturing method |
JP2017216444A (en) * | 2016-05-31 | 2017-12-07 | ナガセケムテックス株式会社 | Etchant |
-
1999
- 1999-02-26 JP JP05013799A patent/JP3346324B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000252256A (en) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6081308A (en) | Method for manufacturing liquid crystal display | |
JP3281167B2 (en) | Method for manufacturing thin film transistor | |
JP2009290223A (en) | Thin-film transistor and method for manufacturing the same | |
JPH1174537A (en) | Thin-film transistor and its production | |
US6570182B2 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
US5978058A (en) | Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor | |
JP2000241832A (en) | Liquid crystal display device and its production | |
JP2001223365A (en) | Thin film transistor and its manufacturing method | |
US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
US5912506A (en) | Multi-layer metal sandwich with taper and reduced etch bias and method for forming same | |
JP2009147039A (en) | Thin film transistor panel and method of manufacturing the same | |
JP3309509B2 (en) | Active matrix display device using thin film transistor and method of manufacturing the same | |
US5266516A (en) | Method for making electrical contact through an opening of one micron or less for CMOS technology | |
JP3346324B2 (en) | Etching method | |
US20210367052A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
JPH10173198A (en) | Manufacturing method of thin film transistor | |
JP3199404B2 (en) | Method for manufacturing thin film transistor | |
JP3329273B2 (en) | Display device and manufacturing method thereof | |
JP2809153B2 (en) | Liquid crystal display device and method of manufacturing the same | |
CN115312546A (en) | Array substrate, preparation method thereof and display panel | |
JP3195837B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JPH0553142A (en) | Liquid crystal display panel and production thereof | |
JP2000216242A (en) | Manufacture of semiconductor device | |
JP2000315795A (en) | Semiconductor device and its manufacture | |
JPH05343613A (en) | Integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |