JP3252582B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3252582B2 JP3252582B2 JP01026594A JP1026594A JP3252582B2 JP 3252582 B2 JP3252582 B2 JP 3252582B2 JP 01026594 A JP01026594 A JP 01026594A JP 1026594 A JP1026594 A JP 1026594A JP 3252582 B2 JP3252582 B2 JP 3252582B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- gas
- contact hole
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体基板−配線間を
電気的に接続するコンタクトホールのタングステン
(W)埋め込みに効果のある半導体装置の製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device which is effective for filling a contact hole for electrically connecting a semiconductor substrate and a wiring with tungsten (W).
【0002】[0002]
【従来の技術】近年、半導体装置の微細化、集積化が進
む中で、半導体基板と配線間を電気的に接続するコンタ
クトホールの径が微細化してきている。それにつれて、
アスペクト比もまた増大しつつある。このため、コンタ
クトホール内のアルミニウム(Al)などの導電膜の段
差被覆性が低下して配線の信頼性が低下する。このよう
に、半導体基板と配線を電気的に接続することが困難に
なってきた。2. Description of the Related Art In recent years, as semiconductor devices have been miniaturized and integrated, the diameter of a contact hole for electrically connecting a semiconductor substrate and a wiring has been miniaturized. Along with that
The aspect ratio is also increasing. Therefore, the step coverage of the conductive film such as aluminum (Al) in the contact hole is reduced, and the reliability of the wiring is reduced. Thus, it has become difficult to electrically connect the semiconductor substrate and the wiring.
【0003】そこで、段差被覆性の良好なW膜を堆積形
成してコンタクトホールをタングステン(W)で埋め込
んだ後、WのエッチバックによりWをコンタクトホール
内に残してWプラグとする方法が開発されている。Therefore, a method has been developed in which a W film having good step coverage is deposited and the contact hole is filled with tungsten (W), and then W is etched back to leave W in the contact hole to form a W plug. Have been.
【0004】以下に、従来のWプラグ配線による半導体
装置の製造方法について説明する。図3はチタン(T
i)膜剥がれ説明図、図4は従来のWプラグ配線による
半導体装置の製造方法を示す。Hereinafter, a conventional method for manufacturing a semiconductor device using W plug wiring will be described. FIG. 3 shows titanium (T
i) Description of film peeling, FIG. 4 shows a conventional method of manufacturing a semiconductor device by W plug wiring.
【0005】図4において、1は半導体基板、2はn+
拡散層、3は層間絶縁膜、4はコンタクトホール、5は
Ti膜 、6は窒化チタン(TiN)膜、7はW膜、8
はAl膜、9はTiN膜、10はTi膜剥がれである。
以下、工程順に説明する。In FIG. 4, 1 is a semiconductor substrate, 2 is n +
Diffusion layer, 3 is an interlayer insulating film, 4 is a contact hole, 5 is a Ti film, 6 is a titanium nitride (TiN) film, 7 is a W film, 8
Denotes an Al film, 9 denotes a TiN film, and 10 denotes a Ti film peeling.
Hereinafter, description will be made in the order of steps.
【0006】半導体基板1上に形成されたn+拡散層2
に対する電気的接続を図るために、層間絶縁膜3にホト
レジストをマスクにエッチングして、コンタクトホール
4を形成する(図4(a))。An n + diffusion layer 2 formed on a semiconductor substrate 1
In order to make an electrical connection to the substrate, the interlayer insulating film 3 is etched using a photoresist as a mask to form a contact hole 4 (FIG. 4A).
【0007】次に、密着層であるTi膜5、およびTi
N膜6をスパッタ法により堆積する。スパッタ膜の段差
被覆性はスパッタ温度に依存する。したがって、スパッ
タ膜の段差被覆性を一定に保つためには、スパッタ中の
半導体基板1の温度を一定に保持する必要がある。この
ため、半導体基板1を裏面から例えばアルゴン(Ar)
ガスにより加熱し、さらに半導体基板1とArガスの熱
伝導を保つためにクランプによりArガスが吹き出すヒ
ーターブロック上に半導体基板1を密着させる。Ti膜
5の形成にはTiターゲットを使用し、Arガスでスパ
ッタを行う。TiN膜6の形成にはTiターゲットを使
用し、Arガスと窒素(N2)ガスとの混合ガスで反応
性スパッタを行う。この際、窒素イオンよりTi粒子の
方がマイグレーションが大きいため、TiN膜6よりT
i膜5の方が半導体基板1のより外周部まで形成され、
TiN膜6で被覆されていないTi膜5が形成される
(図4(b))。Next, a Ti film 5 serving as an adhesion layer and a Ti film
An N film 6 is deposited by a sputtering method. The step coverage of the sputtered film depends on the sputtering temperature. Therefore, in order to keep the step coverage of the sputtered film constant, it is necessary to keep the temperature of the semiconductor substrate 1 during sputtering constant. For this reason, the semiconductor substrate 1 is placed on the back surface by, for example, argon (Ar)
The semiconductor substrate 1 is heated by a gas, and the semiconductor substrate 1 is brought into close contact with a heater block from which an Ar gas is blown out by a clamp in order to maintain heat conduction between the semiconductor substrate 1 and the Ar gas. The Ti film 5 is formed by sputtering using a Ti target and Ar gas. A Ti target is used to form the TiN film 6, and reactive sputtering is performed using a mixed gas of an Ar gas and a nitrogen (N 2 ) gas. At this time, the migration of Ti particles is larger than that of nitrogen ions,
i film 5 is formed to the outer peripheral portion of semiconductor substrate 1,
A Ti film 5 not covered with the TiN film 6 is formed (FIG. 4B).
【0008】続いて、六弗化タングステン(WF6)ガ
スをシラン(SiH4)ガスや水素(H2)ガスで還元す
ることにより、W膜7をコンタクト径の1/2以上の厚
さに堆積する。これによって、コンタクトホール内がW
で埋め込まれる(図4(c))。Subsequently, by reducing tungsten hexafluoride (WF 6 ) gas with silane (SiH 4 ) gas or hydrogen (H 2 ) gas, the W film 7 is reduced in thickness to a half or more of the contact diameter. accumulate. Thereby, the inside of the contact hole becomes W
(FIG. 4C).
【0009】引き続いて、半導体基板1の表面をSF6
ガスでエッチバックして、コンタクトホール外のW膜7
を除去する。このとき、SF6ガスがTiN膜6で被覆
されていないTi膜5と反応し、Tiの弗化物が形成さ
れる。この反応によりTi膜剥がれ10が発生する(図
3、図4(d))。Subsequently, the surface of the semiconductor substrate 1 is SF 6
Etch back with gas to remove W film 7 outside contact hole
Is removed. At this time, the SF 6 gas reacts with the Ti film 5 not covered with the TiN film 6 to form Ti fluoride. This reaction causes peeling of the Ti film 10 (FIGS. 3 and 4D).
【0010】引き続いて、半導体基板1の表面をエッチ
バックして、コンタクトホール外のW膜7を除去する。
この後、Al膜8およびTiN膜9をスパッタ法で堆積
形成してからパターニングし、Ti膜5、TiN膜6、
Al膜8およびTiN膜9で構成される配線を形成する
(図4(e))。Subsequently, the surface of the semiconductor substrate 1 is etched back to remove the W film 7 outside the contact hole.
Thereafter, an Al film 8 and a TiN film 9 are deposited and formed by a sputtering method, and then patterned to form a Ti film 5, a TiN film 6,
A wiring composed of the Al film 8 and the TiN film 9 is formed (FIG. 4E).
【0011】以上のようにして従来のWプラグを用いた
配線が形成される。As described above, the wiring using the conventional W plug is formed.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、図3や図4(d),(e)に示すよ
うに、半導体基板外周部でTi膜剥がれが発生する可能
性がある。剥がれたTi膜がパーティクルとして半導体
基板に再付着することによりAl膜間のショートが発生
し、配線歩留が低下するという問題を生じる。However, in the above-described conventional manufacturing method, there is a possibility that the Ti film peels off at the outer peripheral portion of the semiconductor substrate as shown in FIGS. 3 and 4 (d) and 4 (e). . When the peeled Ti film adheres again to the semiconductor substrate as particles, a short circuit occurs between the Al films, which causes a problem that the wiring yield is reduced.
【0013】本発明は、上記従来の課題を解決するもの
で、W膜のエッチングガスであるSF6ガスとTi膜と
の反応によるTi膜剥がれを防止して、配線歩留を向上
させることのできる半導体装置の製造方法を提供するも
のである。The present invention solves the above-mentioned conventional problems, and can prevent the peeling off of the Ti film due to the reaction between the SF film gas, which is the etching gas for the W film, and the Ti film, thereby improving the wiring yield. A method for manufacturing a semiconductor device is provided.
【0014】[0014]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成されたコンタクトホール
内に第1の密着層を形成する工程と、前記第1の密着層
の一部上に第2の密着層を形成する工程と、前記第2の
密着層で被覆されていない前記第1の密着層の他部表面
を窒化する工程と、前記第1および第2の密着層上にタ
ングステンを堆積する工程と、前記タングステンを選択
的にエッチングして前記コンタクトホールの内部にのみ
前記タングステンを残す工程とを備えたものである。According to a method of manufacturing a semiconductor device of the present invention, a step of forming a first adhesion layer in a contact hole formed on a semiconductor substrate and a part of the first adhesion layer are provided. Forming a second adhesion layer thereon, nitriding another surface of the first adhesion layer not covered with the second adhesion layer, and forming a second adhesion layer on the first and second adhesion layers. And a step of selectively etching the tungsten to leave the tungsten only inside the contact hole.
【0015】また、第1および第2の密着層はそれぞれ
スパッタ法により形成したチタンと窒化チタンとで構成
されている。The first and second adhesion layers are each composed of titanium and titanium nitride formed by a sputtering method.
【0016】また、前記第1の密着層表面を窒化する工
程は窒素を含むプラズマにより窒化する。In the step of nitriding the surface of the first adhesion layer, nitriding is performed by using a plasma containing nitrogen.
【0017】また、前記第1の密着層表面を窒化する工
程は窒素雰囲気中で380〜500℃の温度で熱処理す
る。In the step of nitriding the surface of the first adhesion layer, heat treatment is performed at a temperature of 380 to 500 ° C. in a nitrogen atmosphere.
【0018】また、本発明の半導体装置の製造方法は、
半導体基板上に形成されたコンタクトホール内にチタン
膜を形成する工程と、前記チタン膜の一部上に窒化チタ
ン膜を形成する工程と、前記窒化チタン膜で被覆されて
いない前記チタン膜の他部を除去する工程と、前記窒化
チタン膜上にタングステンを堆積する工程と、前記タン
グステンを選択的にエッチングして前記コンタクトホー
ルの内部にのみ前記タングステンを残す工程とをそなえ
たものである。Further, a method of manufacturing a semiconductor device according to the present invention
A step of forming a titanium film in a contact hole formed on a semiconductor substrate, a step of forming a titanium nitride film on a part of the titanium film, and a step of forming a titanium film not covered with the titanium nitride film. Removing a portion, depositing tungsten on the titanium nitride film, and selectively etching the tungsten to leave the tungsten only inside the contact hole.
【0019】また、本発明の半導体装置の製造方法にお
ける前記チタン膜を除去する工程は、弗素又は弗素化合
物を含むガスによるドライエッチングにより行う。In the method of manufacturing a semiconductor device according to the present invention, the step of removing the titanium film is performed by dry etching using a gas containing fluorine or a fluorine compound.
【0020】また、本発明の半導体装置の製造方法にお
ける前記チタン膜を除去する工程は、弗素又は弗素化合
物を含む水溶液によるウェットエッチングにより行う。The step of removing the titanium film in the method of manufacturing a semiconductor device according to the present invention is performed by wet etching using an aqueous solution containing fluorine or a fluorine compound.
【0021】[0021]
【作用】本発明によれば、W膜を堆積する際、第2の密
着層TiN膜で被覆されていない第1の密着層Ti膜
は、窒化処理により表面にTiN膜が形成されているか
もしくはエッチングにより除去されているため過剰のS
F6ガスとTi膜と反応してTi膜剥がれは発生せず、
配線歩留が低下するという問題は生じない。According to the present invention, when depositing a W film, the first adhesion layer Ti film not covered with the second adhesion layer TiN film has a TiN film formed on its surface by nitriding treatment, or Excess S due to removal by etching
The Ti film does not peel off due to the reaction with the F 6 gas and the Ti film,
There is no problem that the wiring yield decreases.
【0022】[0022]
【実施例】以下に、本発明の第1の実施例の半導体装置
の製造方法について、図1の工程順断面図を参照しなが
ら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to a first embodiment of the present invention will be described below with reference to the cross-sectional views of FIG.
【0023】ここでは図示を簡略化するために、n+拡
散層と配線工程のみを示している。図において、1が半
導体基板、2がn+拡散層、3が層間絶縁膜、4がコン
タクトホール、5がTi膜、6がTiN膜、7がW膜、
8がAl膜、9がTiN膜、11がTiN膜である。Here, for simplicity of illustration, only the n + diffusion layer and the wiring process are shown. In the figure, 1 is a semiconductor substrate, 2 is an n + diffusion layer, 3 is an interlayer insulating film, 4 is a contact hole, 5 is a Ti film, 6 is a TiN film, 7 is a W film,
8 is an Al film, 9 is a TiN film, and 11 is a TiN film.
【0024】まず、半導体基板1上に形成されたn+拡
散層2に対する電気的接続を図るために、層間絶縁膜3
にコンタクトホールを形成する(図1(a))。First, in order to electrically connect to the n + diffusion layer 2 formed on the semiconductor substrate 1, the interlayer insulating film 3
Then, a contact hole is formed (FIG. 1A).
【0025】次に、膜厚600ÅのTi膜5、膜厚15
00ÅのTiN膜6をスパッタ法により堆積する。Ti
膜5の形成にはTiターゲットを使用し、Arガスでス
パッタを行い、TiN膜6の形成にはTiターゲットを
使用し、ArとN2との混合ガスで反応性スパッタを行
う。この際、窒素イオンよりTi粒子の方がマイグレー
ションが大きいため、TiN膜6よりTi膜5の方が半
導体基板1のより外周部まで形成され、半導体基板1の
エッジ部において、Ti膜5はTiN膜6より外側まで
形成されており露出している(図1(b))。Next, a Ti film 5 having a thickness of 600.degree.
A TiN film 6 of 00 ° is deposited by a sputtering method. Ti
A Ti target is used to form the film 5 and sputtering is performed using Ar gas. A Ti target is used to form the TiN film 6 and reactive sputtering is performed using a mixed gas of Ar and N 2 . At this time, since the migration of the Ti particles is larger than that of the nitrogen ions, the Ti film 5 is formed to the outer peripheral portion of the semiconductor substrate 1 rather than the TiN film 6, and the Ti film 5 is formed of TiN at the edge of the semiconductor substrate 1. It is formed to the outside of the film 6 and is exposed (FIG. 1B).
【0026】そこで、アンモニア(NH3)雰囲気で4
50℃、30分間の熱処理を行う。その結果、半導体基
板1エッジ部で露出していたTi膜5が窒化され、Ti
N膜11となる。したがって、最終的に半導体基板1表
面全体がTiN膜で被われることになる(図1
(c))。Therefore, in an ammonia (NH 3 ) atmosphere,
Heat treatment is performed at 50 ° C. for 30 minutes. As a result, the Ti film 5 exposed at the edge of the semiconductor substrate 1 is nitrided,
This becomes the N film 11. Therefore, the entire surface of the semiconductor substrate 1 is finally covered with the TiN film (FIG. 1).
(C)).
【0027】なお、この熱処理はN2雰囲気で行なって
も同様の効果が得られる。ただし、この熱処理は500
℃以下の温度で行うことが望ましく、500℃以上の高
温で熱処理を行うと、急激に窒化されるため、半導体基
板1のエッジ部でTi膜5が大きな内部応力変化を惹き
起こし、Ti膜剥がれが発生してパーティクルの原因と
なる。また、500℃以下の温度で熱処理を行うこと
で、Al配線形成後の工程でも使用できる。しかし、3
80℃以下では窒化速度がきわめて遅く実用的ではな
い。The same effect can be obtained even if this heat treatment is performed in an N 2 atmosphere. However, this heat treatment is 500
The heat treatment is desirably performed at a temperature of 500 ° C. or less. If the heat treatment is performed at a temperature of 500 ° C. or more, the nitride film is sharply nitrided. Is generated and causes particles. Further, by performing the heat treatment at a temperature of 500 ° C. or less, it can be used in the process after the formation of the Al wiring. But 3
If the temperature is lower than 80 ° C., the nitridation rate is extremely slow, which is not practical.
【0028】続いて、温度450℃、圧力80Torr
でCVD法によりWF6ガスをSiH4ガスやH2ガスで
還元して、W膜7をコンタクト径の1/2以上の厚さに
堆積形成し、コンタクトホール内をWで埋め込む(図1
(d))。Subsequently, the temperature was 450 ° C. and the pressure was 80 Torr.
The WF 6 gas is reduced with SiH 4 gas or H 2 gas by the CVD method to deposit the W film 7 to a thickness of 1 / or more of the contact diameter, and fill the contact hole with W (FIG. 1).
(D)).
【0029】引き続いて、コンタクトホール外のW膜を
SF6−Ar系のガスを使用して、100〜400Wの
RFパワー、100〜200mTorrの圧力でエッチ
バックする。W膜が除去された後、Ti膜5はTiN膜
6で全面被覆されているので、SF6ガスとは直接接触
せず、Ti膜5とSF6ガスとの反応が発生しない。し
たがって、半導体基板1の外周部でTi膜剥がれは発生
しない。次に、膜厚9000ÅのAl膜8および膜厚3
00ÅのTiN膜9をスパッタ法で形成し、パターニン
グして配線を形成する(図1(e),(f))。Subsequently, the W film outside the contact hole is etched back using an SF 6 -Ar-based gas at an RF power of 100 to 400 W and a pressure of 100 to 200 mTorr. After the W film is removed, since the Ti film 5 is entirely covered with TiN film 6, without direct contact with SF 6 gas, the reaction of the Ti film 5 and SF 6 gas does not occur. Therefore, peeling of the Ti film does not occur at the outer peripheral portion of the semiconductor substrate 1. Next, an Al film 8 having a thickness of 9000 ° and a thickness 3
A TiN film 9 of 00 ° is formed by a sputtering method, and is patterned to form a wiring (FIGS. 1E and 1F).
【0030】本実施例の方法によれば、スパッタにより
Ti膜5がTiN膜6よりも外側に形成されるが、Ti
N膜11により表面を被われるため、Wのエッチバック
工程でTi膜5とSF6ガスとの反応が発生しない。し
たがって、半導体基板1の外周部でTi膜剥がれにより
発生するパーティクルを低減することができる。According to the method of this embodiment, the Ti film 5 is formed outside the TiN film 6 by sputtering.
Since the surface is covered by the N film 11, no reaction occurs between the Ti film 5 and the SF 6 gas in the W etch back process. Therefore, particles generated by peeling of the Ti film at the outer peripheral portion of the semiconductor substrate 1 can be reduced.
【0031】次に、本発明の第2の実施例の半導体装置
の製造方法について、図1の工程順断面図を参照しなが
ら説明する。Next, a method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to the cross-sectional views in the order of steps shown in FIG.
【0032】まず、半導体基板1上に形成されたn+拡
散層2に対する電気的接続を図るために、層間絶縁膜3
にコンタクトホールを形成する(図1(a))。First, in order to electrically connect to the n + diffusion layer 2 formed on the semiconductor substrate 1, the interlayer insulating film 3
Then, a contact hole is formed (FIG. 1A).
【0033】次に、膜厚600ÅのTi膜5、膜厚15
00ÅのTiN膜6をスパッタ法により堆積する。Ti
膜5の形成にはTiターゲットを使用して、Arガスで
スパッタを行い、TiN膜6の形成にはTiターゲット
を使用して、ArとN2との混合ガスで反応性スパッタ
を行う。この際、窒素イオンよりTi粒子の方がマイグ
レーションが大きいため、TiN膜6よりTi膜5の方
が半導体基板1のより外周部まで形成され、半導体基板
1のエッジ部において、Ti膜5はTiN膜6より外側
まで形成されており露出している(図1(b))。Next, a Ti film 5 having a thickness of 600.degree.
A TiN film 6 of 00 ° is deposited by a sputtering method. Ti
The film 5 is formed by sputtering with an Ar gas using a Ti target, and the TiN film 6 is formed by reactive sputtering with a mixed gas of Ar and N 2 using a Ti target. At this time, since the migration of the Ti particles is larger than that of the nitrogen ions, the Ti film 5 is formed to the outer peripheral portion of the semiconductor substrate 1 rather than the TiN film 6, and the Ti film 5 is formed of TiN at the edge of the semiconductor substrate 1. It is formed to the outside of the film 6 and is exposed (FIG. 1B).
【0034】そこでNH3雰囲気でパワー400W、圧
力5.0Torr、NH3流量200sccm、基板温度
400℃で60秒間の高周波プラズマ処理を行う。その
結果、半導体基板1エッジ部で露出していたTi膜5が
窒化され、TiN膜11となる。したがって、図1
(c)では最終的に半導体基板1表面全体がTiN膜で
被われることになる。なお、この高周波プラズマ処理は
NH3の代わりにN2を用いることでも同様の効果が得ら
れる。Then, high-frequency plasma processing is performed in an NH 3 atmosphere at a power of 400 W, a pressure of 5.0 Torr, a NH 3 flow rate of 200 sccm, and a substrate temperature of 400 ° C. for 60 seconds. As a result, the Ti film 5 exposed at the edge of the semiconductor substrate 1 is nitrided to form a TiN film 11. Therefore, FIG.
In (c), the entire surface of the semiconductor substrate 1 is finally covered with the TiN film. In this high-frequency plasma treatment, the same effect can be obtained by using N 2 instead of NH 3 .
【0035】続いて、温度450℃、圧力80Torr
でCVD法によりWF6ガスをSiH4ガスやH2ガスで
還元して、W膜7をコンタクト径の1/2以上の膜厚に
堆積形成し、コンタクトホール内をWで埋め込む(図1
(d))。Subsequently, a temperature of 450 ° C. and a pressure of 80 Torr
The WF 6 gas is reduced with SiH 4 gas or H 2 gas by the CVD method to deposit the W film 7 to have a thickness equal to or more than の of the contact diameter, and fill the contact hole with W (FIG. 1).
(D)).
【0036】引き続いて、コンタクトホール外のW膜を
SF6−Ar系のガスを使用して、100〜400Wの
RFパワー、100〜200mTorrの圧力でエッチ
バックする。W膜が除去された後、Ti膜5はTiN膜
6で全面被覆されているので、SF6ガスとは直接接触
せず、Ti膜5とSF6ガスとの反応が発生しない。し
たがって、半導体基板1の外周部でTi膜剥がれは発生
しない。次に膜厚9000ÅのAl膜8および膜厚30
0ÅのTiN膜9をスパッタ法で形成し、パターニング
して配線を形成する(図1(e),(f))。Subsequently, the W film outside the contact hole is etched back with an RF power of 100 to 400 W and a pressure of 100 to 200 mTorr using an SF 6 -Ar-based gas. After the W film is removed, since the Ti film 5 is entirely covered with TiN film 6, without direct contact with SF 6 gas, the reaction of the Ti film 5 and SF 6 gas does not occur. Therefore, peeling of the Ti film does not occur at the outer peripheral portion of the semiconductor substrate 1. Next, an Al film 8 having a thickness of 9000 ° and a thickness of 30
A 0 ° TiN film 9 is formed by sputtering and patterned to form wiring (FIGS. 1E and 1F).
【0037】本実施例の方法によれば、スパッタにより
Ti膜5がTiN膜6よりも外側に形成されるが、Ti
N膜11により表面を被われるため、Wのエッチバック
工程でTi膜5とSF6ガスとの反応が発生しない。し
たがって、半導体基板1の外周部でTi膜剥がれにより
発生するパーティクルを低減することができる。According to the method of this embodiment, the Ti film 5 is formed outside the TiN film 6 by sputtering.
Since the surface is covered by the N film 11, no reaction occurs between the Ti film 5 and the SF 6 gas in the W etch back process. Therefore, particles generated by peeling of the Ti film at the outer peripheral portion of the semiconductor substrate 1 can be reduced.
【0038】次に、本発明の第3の実施例の半導体装置
の製造方法について、図1の工程順断面図を参照しなが
ら説明する。Next, a method of manufacturing a semiconductor device according to a third embodiment of the present invention will be described with reference to the cross-sectional views in the order of steps shown in FIG.
【0039】まず、半導体基板1上に形成されたn+拡
散層2に対する電気的接続を図るために、層間絶縁膜3
にコンタクトホールを形成する(図1(a))。First, in order to establish electrical connection to the n + diffusion layer 2 formed on the semiconductor substrate 1, an interlayer insulating film 3 is formed.
Then, a contact hole is formed (FIG. 1A).
【0040】次に、膜厚600ÅのTi膜5、膜厚15
00ÅのTiN膜6をスパッタ法により堆積する。Ti
膜5の形成にはTiターゲットを使用し、Arガスでス
パッタを行い、TiN膜6の形成にはTiターゲットを
使用し、ArとN2との混合ガスで反応性スパッタを行
う。この際、窒素イオンよりTi粒子の方がマイグレー
ションが大きいため、TiN膜6よりTi膜5の方が半
導体基板1のより外周部まで形成され、半導体基板1の
エッジ部において、Ti膜5はTiN膜6より外側まで
形成されており露出している(図1(b))。Next, a Ti film 5 having a thickness of 600.degree.
A TiN film 6 of 00 ° is deposited by a sputtering method. Ti
A Ti target is used to form the film 5 and sputtering is performed using Ar gas. A Ti target is used to form the TiN film 6 and reactive sputtering is performed using a mixed gas of Ar and N 2 . At this time, since the migration of the Ti particles is larger than that of the nitrogen ions, the Ti film 5 is formed to the outer peripheral portion of the semiconductor substrate 1 rather than the TiN film 6, and the Ti film 5 is formed of TiN at the edge of the semiconductor substrate 1. It is formed to the outside of the film 6 and is exposed (FIG. 1B).
【0041】そこで室温の硝酸(HNO3)を用いて6
0秒間Ti膜5の窒化を行い、TiN膜11を形成す
る。したがって、最終的に半導体基板1表面全体がTi
N膜で被われることになる(図1(c))。Then, using nitric acid (HNO 3 ) at room temperature
The Ti film 5 is nitrided for 0 second to form a TiN film 11. Therefore, finally, the entire surface of the semiconductor substrate 1 becomes Ti
It will be covered with the N film (FIG. 1C).
【0042】続いて、温度450℃、圧力80Torr
でCVD法によりWF6ガスをSiH4ガスやH2ガスで
還元して、W膜7をコンタクト径の1/2以上の膜厚に
堆積形成し、コンタクトホール内をWで埋め込む(図1
(d))。Subsequently, a temperature of 450 ° C. and a pressure of 80 Torr
The WF 6 gas is reduced with SiH 4 gas or H 2 gas by the CVD method to deposit the W film 7 to have a thickness equal to or more than の of the contact diameter, and fill the contact hole with W (FIG. 1).
(D)).
【0043】引き続いて、コンタクトホール外のW膜を
SF6−Ar系のガスを使用して、100〜400Wの
RFパワー、100〜200mTorrの圧力でエッチ
バックする。W膜が除去された後、Ti膜5はTiN膜
6で全面被覆されているので、SF6ガスとは直接接触
せず、Ti膜5とWエッチングガスSF6との反応が発
生しない。したがって、半導体基板1の外周部でTi膜
剥がれは発生しない。次に膜厚9000ÅのAl膜8お
よび膜厚300ÅのTiN膜9をスパッタ法で形成し、
パターニングして配線を形成する(図1(e),
(f))。Subsequently, the W film outside the contact hole is etched back with an RF power of 100 to 400 W and a pressure of 100 to 200 mTorr using SF 6 -Ar based gas. After the removal of the W film, the Ti film 5 is entirely covered with the TiN film 6, so that the Ti film 5 does not come into direct contact with the SF 6 gas, and no reaction occurs between the Ti film 5 and the W etching gas SF 6 . Therefore, peeling of the Ti film does not occur at the outer peripheral portion of the semiconductor substrate 1. Next, a 9000 mm thick Al film 8 and a 300 nm thick TiN film 9 are formed by sputtering.
Form wiring by patterning (FIG. 1 (e),
(F)).
【0044】本実施例の方法によれば、スパッタにより
Ti膜5がTiN膜6よりも外側に形成されるが、Ti
N膜11により表面を被われるため、Wのエッチバック
工程でTi膜5とSF6ガスとの反応が発生しない。し
たがって、半導体基板1の外周部でTi膜剥がれにより
発生するパーティクルを低減することができる。According to the method of this embodiment, the Ti film 5 is formed outside the TiN film 6 by sputtering.
Since the surface is covered by the N film 11, no reaction occurs between the Ti film 5 and the SF 6 gas in the W etch back process. Therefore, particles generated by peeling of the Ti film at the outer peripheral portion of the semiconductor substrate 1 can be reduced.
【0045】以下に、本発明の第4の実施例の半導体装
置の製造方法について、図2の工程順断面図を参照しな
がら説明する。Hereinafter, a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention will be described with reference to the cross-sectional views shown in FIG.
【0046】ここでは図示を簡略化するために、n+拡
散層と配線工程のみを示している。図において、1は半
導体基板、2はn+拡散層、3は層間絶縁膜、4はコン
タクトホール、5はTi膜、6はTiN膜、7はW膜、
8はAl膜、9はTiN膜、11はTiN膜である。Here, for simplicity of illustration, only the n + diffusion layer and the wiring process are shown. In the figure, 1 is a semiconductor substrate, 2 is an n + diffusion layer, 3 is an interlayer insulating film, 4 is a contact hole, 5 is a Ti film, 6 is a TiN film, 7 is a W film,
8 is an Al film, 9 is a TiN film, and 11 is a TiN film.
【0047】まず、半導体基板1上に形成されたn+拡
散層2に対する電気的接続を図るために、層間絶縁膜3
にコンタクトホールを形成する(図2(a))。First, in order to electrically connect to the n + diffusion layer 2 formed on the semiconductor substrate 1, the interlayer insulating film 3
Then, a contact hole is formed (FIG. 2A).
【0048】次に、膜厚600ÅのTi膜5、膜厚15
00ÅのTiN膜6をスパッタ法により堆積する。Ti
膜5の形成にはTiターゲットを使用し、Arガスでス
パッタを行い、TiN膜6の形成にはTiターゲットを
使用し、ArとN2との混合ガスで反応性スパッタを行
う。この際、窒素イオンよりTi粒子の方がマイグレー
ションが大きいため、TiN膜6よりTi膜5の方が半
導体基板1のより外周部まで形成され、半導体基板1の
エッジ部において、Ti膜5はTiN膜6より外側まで
形成されており露出している(図2(b))。Next, a Ti film 5 having a thickness of 600.degree.
A TiN film 6 of 00 ° is deposited by a sputtering method. Ti
A Ti target is used to form the film 5 and sputtering is performed using Ar gas. A Ti target is used to form the TiN film 6 and reactive sputtering is performed using a mixed gas of Ar and N 2 . At this time, since the migration of the Ti particles is larger than that of the nitrogen ions, the Ti film 5 is formed to the outer peripheral portion of the semiconductor substrate 1 rather than the TiN film 6, and the Ti film 5 is formed of TiN at the edge of the semiconductor substrate 1. It is formed to the outside of the film 6 and is exposed (FIG. 2B).
【0049】そこでTi膜5を選択的にエッチング可能
なSF6ガスを用いて、半導体基板1の表面全体を高周
波プラズマによりドライエッチングする。この結果、半
導体基板1の表面に露出したTi膜5は除去され、図2
(c)の領域17で示すように、TiN膜6のエッジと
Ti膜5のエッジがそろう(図2(c))。Therefore, the entire surface of the semiconductor substrate 1 is dry-etched by high-frequency plasma using SF 6 gas capable of selectively etching the Ti film 5. As a result, the Ti film 5 exposed on the surface of the semiconductor substrate 1 is removed, and FIG.
As shown by a region 17 in FIG. 2C, the edge of the TiN film 6 and the edge of the Ti film 5 are aligned (FIG. 2C).
【0050】続いて、温度450℃、圧力80Torr
でCVD法によりWF6ガスをSiH4ガスやH2ガスで
還元して、W膜7をコンタクト径の1/2以上の膜厚に
堆積形成し、コンタクトホール内をWで埋め込む(図2
(d))。Subsequently, a temperature of 450 ° C. and a pressure of 80 Torr
The WF 6 gas is reduced with SiH 4 gas or H 2 gas by the CVD method to deposit the W film 7 to a film thickness equal to or more than の of the contact diameter, and fill the contact hole with W (FIG. 2).
(D)).
【0051】引き続いて、コンタクトホール外のW膜を
SF6−Ar系のガスを使用して、100〜400Wの
RFパワー、100〜200mTorrの圧力でエッチ
バックする。W膜が除去された後でも、Ti膜5とTi
N膜6のエッジがそろっているので、Ti膜5はSF6
ガスとは直接接触せず、Ti膜5とSF6ガスとの反応
が発生しない。したがって、半導体基板1の外周部でT
i膜剥がれは発生しない。次に膜厚9000ÅのAl膜
8および膜厚300ÅのTiN膜9をスパッタ法で形成
し、パターニングして配線を形成する(図2(e),
(f))。Subsequently, the W film outside the contact hole is etched back with an RF power of 100 to 400 W and a pressure of 100 to 200 mTorr using SF 6 -Ar based gas. Even after the W film is removed, the Ti film 5 and Ti
Since the edges of the N film 6 are aligned, the Ti film 5 is SF 6
There is no direct contact with the gas, and no reaction occurs between the Ti film 5 and the SF 6 gas. Therefore, T
No i-film peeling occurs. Next, an Al film 8 having a thickness of 9000 mm and a TiN film 9 having a thickness of 300 mm are formed by a sputtering method and patterned to form wirings (FIG. 2E,
(F)).
【0052】本実施例の製造方法によれば、Ti膜5が
TiN膜6よりも外側に形成されても、外側に形成され
たTi膜はあらかじめドライエッチングにより除去され
ているため、Wのエッチバック工程でTi膜5とWエッ
チングガスSF6との反応が発生しない。したがって、
半導体基板1の外周部でTi膜剥がれが原因で発生する
パーティクルを低減することができる。According to the manufacturing method of this embodiment, even if the Ti film 5 is formed outside the TiN film 6, the Ti film formed outside is removed by dry etching in advance, so that the W etching is performed. No reaction occurs between the Ti film 5 and the W etching gas SF 6 in the back step. Therefore,
Particles generated at the outer peripheral portion of the semiconductor substrate 1 due to peeling of the Ti film can be reduced.
【0053】以下に、本発明の第5の実施例の半導体装
置の製造方法について、図2の工程順断面図を参照しな
がら説明する。Hereinafter, a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention will be described with reference to FIGS.
【0054】まず、半導体基板1上に形成されたn+拡
散層2に対する電気的接続を図るために、層間絶縁膜3
にコンタクトホールを形成する(図2(a))。First, in order to establish electrical connection to n + diffusion layer 2 formed on semiconductor substrate 1, interlayer insulating film 3 is formed.
Then, a contact hole is formed (FIG. 2A).
【0055】次に、膜厚600ÅのTi膜5、膜厚15
00ÅのTiN膜6をスパッタ法により堆積する。Ti
膜5はTiターゲットを使用し、Arガスのみスパッタ
を行い、TiN膜6の形成にはTiターゲットを使用
し、ArとN2との混合ガスで反応性スパッタを行う。
この際、窒素イオンよりTi粒子の方がマイグレーショ
ンが大きいため、TiN膜6よりTi膜5の方が半導体
基板1のより外周部まで形成され、半導体基板1のエッ
ジ部において、Ti膜5はTiN膜6より外側まで形成
されており露出している(図2(b))。Next, a Ti film 5 having a thickness of 600.degree.
A TiN film 6 of 00 ° is deposited by a sputtering method. Ti
The film 5 uses a Ti target and sputters only Ar gas. The TiN film 6 is formed using a Ti target and reactive sputtering is performed using a mixed gas of Ar and N 2 .
At this time, since the migration of the Ti particles is larger than that of the nitrogen ions, the Ti film 5 is formed to the outer peripheral portion of the semiconductor substrate 1 rather than the TiN film 6, and the Ti film 5 is formed of TiN at the edge of the semiconductor substrate 1. It is formed to the outside of the film 6 and is exposed (FIG. 2B).
【0056】そこでバッファド弗酸(HF:NH4F=
1:5)を用いてTi膜5を選択的にウエットエッチン
グする。Ti膜5はTiN膜6に較べてバッファド弗酸
に対するエッチング速度が速いため、半導体基板1上に
TiN膜6を残したままTi膜5を除去することができ
る。この結果、半導体基板1の表面に露出したTi膜5
は除去され、図2(c)の領域17で示すように、Ti
N膜6のエッジとTi膜5のエッジがそろう(図2
(c))。Therefore, buffered hydrofluoric acid (HF: NH 4 F =
1: 5), the Ti film 5 is selectively wet-etched. Since the Ti film 5 has a higher etching rate for buffered hydrofluoric acid than the TiN film 6, the Ti film 5 can be removed while the TiN film 6 remains on the semiconductor substrate 1. As a result, the Ti film 5 exposed on the surface of the semiconductor substrate 1
Is removed, and as shown by a region 17 in FIG.
The edge of the N film 6 is aligned with the edge of the Ti film 5 (FIG. 2).
(C)).
【0057】続いて、温度450℃、圧力80Torr
でCVD法によりWF6ガスをSiH4ガスやH2ガスで
還元して、W膜7をコンタクト径の1/2以上の膜厚に
堆積形成し、コンタクトホール内をWで埋め込む(図2
(d))。Subsequently, the temperature was 450 ° C. and the pressure was 80 Torr.
The WF 6 gas is reduced with SiH 4 gas or H 2 gas by the CVD method to deposit the W film 7 to a film thickness equal to or more than の of the contact diameter, and fill the contact hole with W (FIG. 2).
(D)).
【0058】引き続いて、コンタクトホール外のW膜を
SF6−Ar系のガスを使用して、100〜400Wの
RFパワー、100〜200mTorrの圧力でエッチ
バックする。その後、膜厚9000ÅのAl膜8および
膜厚300ÅのTiN膜9をスパッタ法で形成し、パタ
ーニングして配線を形成する(図2(e),(f))。Subsequently, the W film outside the contact hole is etched back with an RF power of 100 to 400 W and a pressure of 100 to 200 mTorr using SF 6 -Ar based gas. Thereafter, an Al film 8 having a thickness of 9000 mm and a TiN film 9 having a thickness of 300 mm are formed by a sputtering method and patterned to form wirings (FIGS. 2E and 2F).
【0059】本実施例の製造方法によれば、Ti膜5が
TiN膜6よりも外側に形成されても、外側に形成され
たTi膜はあらかじめウエットエッチングにより除去さ
れているため、Wのエッチバック工程でTi膜5とWエ
ッチングガスSF6との反応が発生しない。したがっ
て、半導体基板1の外周部でTi膜剥がれが原因で発生
するパーティクルを低減することができる。According to the manufacturing method of this embodiment, even if the Ti film 5 is formed outside the TiN film 6, the Ti film formed outside is removed by wet etching in advance, so that the W etching is performed. No reaction occurs between the Ti film 5 and the W etching gas SF 6 in the back step. Therefore, particles generated due to peeling of the Ti film at the outer peripheral portion of the semiconductor substrate 1 can be reduced.
【0060】[0060]
【発明の効果】以上のように本発明ではWプラグを形成
する場合に、Ti膜およびTiN膜の形成後、半導体基
板のエッジ部で露出し、被覆されていないTi膜を窒化
する、あるいは除去するものである。これによりW膜を
エッチバック時にTi膜と、W膜のエッチングガスであ
るSF6ガスとの反応を防止することが可能となり、半
導体基板の外周部でTi膜剥がれを抑制し、またYi膜
の剥がれが原因で発生していたパーティクルを低減する
ことができる。As described above, according to the present invention, when a W plug is formed, after the Ti film and the TiN film are formed, the Ti film exposed at the edge of the semiconductor substrate and not covered is nitrided or removed. Is what you do. This makes it possible to prevent the Ti film from reacting with the SF6 gas, which is an etching gas for the W film, when the W film is etched back, thereby suppressing the peeling of the Ti film at the outer peripheral portion of the semiconductor substrate, and the peeling of the Yi film. Particles generated due to the above can be reduced.
【図1】本発明における半導体装置の製造方法の第1〜
第3の実施例の工程順断面図FIG. 1 shows a first to a first methods of manufacturing a semiconductor device according to the present invention.
Step-by-step sectional view of the third embodiment
【図2】本発明における半導体装置の製造方法の第4お
よび第5の実施例の工程順断面図FIG. 2 is a sectional view in the order of steps of a fourth and fifth embodiments of a method of manufacturing a semiconductor device according to the present invention.
【図3】Ti膜剥がれを説明するための図FIG. 3 is a diagram for explaining peeling of a Ti film;
【図4】従来の半導体装置の製造方法の工程順断面図FIG. 4 is a cross-sectional view in the order of steps in a conventional method for manufacturing a semiconductor device.
1 半導体基板 2 n+拡散層 3 層間絶縁膜 4 コンタクトホール 5 Ti膜 6 TiN膜 7 W膜 8 Al膜 9 TiN膜 10 Ti膜の剥がれ 11 TiN膜 12 クランプリングReference Signs List 1 semiconductor substrate 2 n + diffusion layer 3 interlayer insulating film 4 contact hole 5 Ti film 6 TiN film 7 W film 8 Al film 9 TiN film 10 Peeling of Ti film 11 TiN film 12 clamp ring
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−196421(JP,A) 特開 平5−13368(JP,A) 特開 平7−161662(JP,A) 特開 平7−94448(JP,A) 特開 平6−244288(JP,A) 特開 平5−94990(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/285 301 H01L 21/768 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-196421 (JP, A) JP-A-5-13368 (JP, A) JP-A-7-161662 (JP, A) JP-A-7-161 94448 (JP, A) JP-A-6-244288 (JP, A) JP-A-5-94990 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/285 301 H01L 21/768
Claims (8)
クトホール内に、第1の密着層を形成する工程と、 前記第1の密着層の一部上に第2の密着層を被覆形成す
る工程と、 前記第2の密着層で被覆されていない前記第1の密着層
の他部表面を窒化する工程と、 前記第1および第2の密着層上にタングステンを堆積す
る工程と、 前記タングステンを選択的にエッチングして前記コンタ
クトホールの内部にのみ前記タングステンを残す工程と
を備えた半導体装置の製造方法。A step of forming a first adhesion layer in a contact hole formed in a peripheral portion of the semiconductor substrate; and forming a second adhesion layer on a part of the first adhesion layer. A step of nitriding another surface of the first adhesion layer that is not covered with the second adhesion layer; a step of depositing tungsten on the first and second adhesion layers; Selectively etching to leave the tungsten only inside the contact hole.
により、第2の密着層を窒化チタンのスパッタ法によ
り、それぞれ形成する工程を含む請求項1に記載の半導
体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming the first adhesion layer by a titanium sputtering method and a step of forming a second adhesion layer by a titanium nitride sputtering method.
クトホール内に、チタン膜を形成する工程と、 前記チタン膜の一部上に窒化チタン膜を被覆形成する工
程と、 前記窒化チタン膜で被覆されていない前記チタン膜の他
部表面を窒化する工程と、 前記チタン膜および前記窒化チタン膜上にタングステン
を堆積する工程と、 前記タングステンを選択的にエッチングして前記コンタ
クトホールの内部にのみ前記タングステンを残す工程と
を備えた半導体装置の製造方法。A step of forming a titanium film in a contact hole formed in a peripheral portion of the semiconductor substrate; a step of forming a titanium nitride film on a part of the titanium film; Nitriding the other surface of the titanium film which is not covered; depositing tungsten on the titanium film and the titanium nitride film; selectively etching the tungsten to only inside the contact hole. A method of manufacturing a semiconductor device, comprising: a step of leaving the tungsten.
SF6を用いる請求項3に記載の半導体装置の製造方
法。4. The method for manufacturing a semiconductor device according to claim 3, wherein SF6 is used as the etching gas for tungsten.
は、アンモニア雰囲気での熱処理であり、前記熱処理温
度は380℃〜500℃の範囲である請求項3に記載の
半導体装置の製造方法。5. The method according to claim 3, wherein the step of nitriding the other surface of the titanium film is a heat treatment in an ammonia atmosphere, and the heat treatment temperature is in a range of 380 ° C. to 500 ° C. .
クトホール内に、チタン膜を形成する工程と、 前記チタン膜の一部上に窒化チタン膜を形成する工程
と、 前記窒化チタン膜で被覆されていない前記チタン膜の他
部を除去する工程と、 前記窒化チタン膜上にタングステンを堆積する工程と、 前記タングステンを選択的にエッチングして前記コンタ
クトホールの内部にのみ前記タングステンを残す工程と
を備えた半導体装置の製造方法。6. A step of forming a titanium film in a contact hole formed in a peripheral portion of a semiconductor substrate; a step of forming a titanium nitride film on a part of the titanium film; Removing the remaining portion of the titanium film that has not been removed, depositing tungsten on the titanium nitride film, and selectively etching the tungsten to leave the tungsten only inside the contact hole. A method for manufacturing a semiconductor device comprising:
素化合物を含むガスによるドライエッチングにより行う
請求項6に記載の半導体装置の製造方法。7. The method according to claim 6, wherein the step of removing the titanium film is performed by dry etching using a gas containing fluorine or a fluorine compound.
素化合物を含む水溶液によるウェットエッチングにより
行う請求項6に記載の半導体装置の製造方法。8. The method according to claim 6, wherein the step of removing the titanium film is performed by wet etching using an aqueous solution containing fluorine or a fluorine compound.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01026594A JP3252582B2 (en) | 1994-02-01 | 1994-02-01 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01026594A JP3252582B2 (en) | 1994-02-01 | 1994-02-01 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07221047A JPH07221047A (en) | 1995-08-18 |
JP3252582B2 true JP3252582B2 (en) | 2002-02-04 |
Family
ID=11745490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01026594A Expired - Fee Related JP3252582B2 (en) | 1994-02-01 | 1994-02-01 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3252582B2 (en) |
-
1994
- 1994-02-01 JP JP01026594A patent/JP3252582B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07221047A (en) | 1995-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2978748B2 (en) | Method for manufacturing semiconductor device | |
JP3216345B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3179212B2 (en) | Method for manufacturing semiconductor device | |
JPS6110256A (en) | Method of automatically positioning mutual connection line to connecting hole of integrated circuit | |
JPH0736403B2 (en) | How to attach refractory metal | |
JPH01243431A (en) | Method of forming electrical contact in lower structure constituting part of electronic device | |
EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
US6136691A (en) | In situ plasma clean for tungsten etching back | |
JP2587335B2 (en) | Method for forming flat metal thin film | |
JPH10326830A (en) | Manufacture of semiconductor device | |
JP2768304B2 (en) | Method for manufacturing semiconductor device | |
JPH073819B2 (en) | Refractory metal growth method | |
JP3252582B2 (en) | Method for manufacturing semiconductor device | |
JP3028519B2 (en) | Manufacturing method of semiconductor integrated circuit | |
JPH06349774A (en) | Method of forming buried plug | |
JP2745216B2 (en) | Method for forming tungsten plug in semiconductor device | |
JPH1041298A (en) | Semiconductor device and its manufacture | |
JP3201318B2 (en) | Method for manufacturing semiconductor device | |
JP3004827B2 (en) | Method for manufacturing semiconductor device | |
JPH07201993A (en) | Semiconductor device and its manufacture | |
JP3076500B2 (en) | Method for manufacturing semiconductor device | |
JPH079893B2 (en) | Method for manufacturing semiconductor device | |
JP2864624B2 (en) | Contact embedded metal structure and method of manufacturing the same | |
JPH0629240A (en) | Semiconductor device and its manufacture | |
KR19980033883A (en) | Metal wiring formation method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |