JP3185257B2 - 電力変換ユニットの並列運転装置 - Google Patents

電力変換ユニットの並列運転装置

Info

Publication number
JP3185257B2
JP3185257B2 JP18217091A JP18217091A JP3185257B2 JP 3185257 B2 JP3185257 B2 JP 3185257B2 JP 18217091 A JP18217091 A JP 18217091A JP 18217091 A JP18217091 A JP 18217091A JP 3185257 B2 JP3185257 B2 JP 3185257B2
Authority
JP
Japan
Prior art keywords
power conversion
circuit
conversion unit
pwm
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18217091A
Other languages
English (en)
Other versions
JPH0530661A (ja
Inventor
康弘 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP18217091A priority Critical patent/JP3185257B2/ja
Priority to US07/887,141 priority patent/US5253155A/en
Priority to DE69212928T priority patent/DE69212928T2/de
Priority to EP92108780A priority patent/EP0524398B1/en
Priority to MYPI92000897A priority patent/MY110623A/en
Priority to KR1019920013036A priority patent/KR960001026B1/ko
Publication of JPH0530661A publication Critical patent/JPH0530661A/ja
Application granted granted Critical
Publication of JP3185257B2 publication Critical patent/JP3185257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Voltage And Current In General (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＰＷＭ方式電力変換ユ
ニットの並列運転装置に係り、特にユニット間の電流バ
ランス制御回路に関する。
【０００２】
【従来の技術】交流と直流の電力変換ユニットは半導体
素子を主回路スイッチ素子としてインバータ又はコンバ
ータに構成される。この電力変換ユニットの大容量化手
段として複数台の電力変換ユニットを並列運転する方法
がある。
【０００３】電力変換ユニットの並列運転ではユニット
出力端を単に並列接続するのみではユニット内部の素子
特性のバラツキ等によって各ユニットの出力電流にアン
バランスが発生し、ユニット間に横流を発生させる。電
流アンバランスの原因としては配線インピーダンスの
差，スイッチ素子のオン電圧の差，主回路の上下アーム
の同時オン防止のために付加するデッドタイムの時間差
及びスイッチ素子のストレージタイムの差が考えられ
る。
【０００４】このうち、配線インピーダンスのアンバラ
ンスは配線構造から誤差を少なくでき、またデッドタイ
ムのアンバランスは回路のディジタル化によって解消さ
れる。残りのスイッチ素子のオン電圧のアンバランスや
ストレージ時間のアンバランスは、素子の選別によって
多少のバラツキを抑制できるが、温度変動等に対応でき
ない。
【０００５】図１１はインバータ主回路の１相分になる
出力回路を示す。同図において出力電流ＩA，ＩBが正
（図示の矢印方向）のときは、図１２に示すようにスイ
ッチ素子としてのトランジスタのスイッチング時間のバ
ラツキ、特にストレージ時間の差による電流誤差の発生
状況を示す。同様に、出力電流ＩA，ＩBが負のときは図
１３に示す。
【０００６】両図中、トランジスタのオン時間やデッド
タイムは同じとし、ストレージタイムＴSUA，ＴSUB，Ｔ
SXA，ＴSXBのみが変化した場合で示す。これらストレー
ジタイムの差によって出力電圧ＶA，ＶBには誤差電圧Ｖ
A−ＶBが表れ、また出力電流ＩA，ＩBに電流アンバラン
スが発生する。
【０００７】そこで、図１４又は図１５に示すように、
電力変換ユニットを電流フィードバック制御方式にする
ことで電流バランスを得ている。図１４は電流制御系と
ＰＷＭ変換回路からなる２つのインバータ１，２を並列
運転するのに、同じ電流指令を夫々の電流制御アンプに
与え、インバータ１，２毎に出力電流をフィードバック
制御する。図１５はメインの電流制御アンプ３の出力に
電流のアンバランス成分のみを検出する偏差アンプ４の
出力でフィードバック制御する。
【０００８】このうち、前者の方式はＶ／Ｆ運転インバ
ータのようなオープンループ制御では電流指令そのもの
が存在しないので実現できない。一方、後者はインバー
タ単ユニット時の回路の次段にバランス制御回路を挿入
すればよいため、従来の回路を流用できる。この方式の
具体的な回路構成を図１６に示す。
【０００９】同図において、アナログ信号（正弦波）を
出力するＰＷＭ指令発生回路５と三角波を出力するＰＷ
Ｍキャリア発振器６と、これら出力を夫々レベル比較す
るコンパレータ７，８とによってＰＷＭ制御回路が構成
され、コンパレータ７，８の出力になるＰＷＭ波形のゲ
ート信号ＶA，ＶBがデッドタイム発生回路やベースドラ
イバを含むインバータ主回路９，１０に入力され、該イ
ンバータ主回路９，１０にＰＷＭ出力ＰＷＭ−Ａ，ＰＷ
Ｍ−Ｂを得る。両インバータ主回路９，１０の出力は相
間リアクトル１１を介して負荷となる誘導電動機１２に
供給される。
【００１０】ここで、電流バランスにはインバータ主回
路９，１０の出力電流の差を偏差アンプ４で検出し、こ
の差分でＰＷＭ指令発生回路５の出力を増減させ、増減
は差分の極性に合わされる。
【００１１】図１７は電流バランスの波形を示す。ＰＷ
Ｍ指令発生回路５からの出力信号Ｖに対しコンパレータ
７，８のＰＷＭ波形出力ＶA，ＶBのアナログ指令電圧ｖ
a，ｖbに差があるとき、即ち正極性の電流のアンバラン
スがあるとき、偏差アンプ４の出力でコンパレータ８へ
のアナログ信号ｖbを増加させると共にコンパレータ７
へのアナログ信号ｖaを減少させ、インバータ主回路９
の出力ＰＷＭ−Ａのパルス幅を減少（図示の斜線部分）
させると共にインバータ主回路１０の出力ＰＷＭ−Ｂの
パルス幅を増加（斜線部分）させ、夫々のインバータ出
力を電流バランスさせる。
【００１２】
【発明が解決しようとする課題】従来の電流バランス方
式は、アナログ信号系でのバランス補償になり、制御中
枢部にマイクロコンピュータを用い、また専用のＰＷＭ
制御ＩＣ等を使用したディジタル化インバータやコンバ
ータに適用できない。
【００１３】例えば、ＰＷＭ制御デジタルＩＣを使用し
たインバータは、アナログ回路によってＰＷＭ指令にバ
ランス補償の信号を加減算することはできない。また、
バランス補償信号をＡ／Ｄ変換等によってＣＰＵ内部に
送り込むと、Ａ／Ｄ変換時間やＣＰＵの演算時間などの
むだ時間が多く、応答性の上で実用にならない。
【００１４】本発明の目的は、ディジタル化電力変換ユ
ニットの並列運転に確実，容易に電流バランスを得るこ
とにある。
【００１５】本発明の他の目的は、デッドタイム補償や
出力電流制御に対し電流バランス制御が影響を及ぼすこ
とのない電流バランス制御回路を提供することにある。
【００１６】
【００１７】
【００１８】
【課題を解決するための手段】 本発明は、前記課題の解
決を図るため、 ２台のＰＷＭ方式電力変換ユニットを並
列接続して負荷に給電するにおいて、ＰＷＭ波形の立上
りと立下りを夫々独立した遅れ補正信号で遅らせて夫々
電力変換ユニットの主回路のＰＷＭ制御信号にする一対
の遅れ補正回路と、前記電力変換ユニットの出力電流の
差を比例積分演算した結果でオフセット信号を加算と減
算した値を得、該加算した値で出力電流の大きい電力変
換ユニットの前記補正回路の立上りを遅らせかつ出力電
流の小さい電力変換ユニットの前記補正回路の立下りを
遅らせ、前記減算した値で出力電流の大きい電力変換ユ
ニットの前記補正回路の立上りを遅らせかつ出力電流の
小さい電力変換ユニットの前記補正回路の立上りを遅ら
せる遅れ補正制御回路と、前記各電力変換ユニットの出
力電圧位相と前記ＰＷＭ制御信号の位相とを比較して該
ＰＷＭ波形を前記主回路のデッドタイム補償して前記補
正回路のＰＷＭ波形とするデッドタイム補償回路とを備
えたことを特徴とする。
【００１９】また、本発明は、２台のＰＷＭ方式電力変
換ユニットを並列接続して負荷に給電するにおいて、Ｐ
ＷＭ波形の立上りと立下りを夫々独立した遅れ補正信号
で遅らせて夫々電力変換ユニットの主回路のＰＷＭ制御
信号にする一対の遅れ補正回路と、前記電力変換ユニッ
トの出力電流の差を比例積分演算した結果でオフセット
信号を加算と減算した値を得、該加算した値で出力電流
の大きい電力変換ユニットの前記補正回路の立上りを遅
らせかつ出力電流の小さい電力変換ユニットの前記補正
回路の立下りを遅らせ、前記減算した値で出力電流の大
きい電力変換ユニットの前記補正回路の立上りを遅らせ
かつ出力電流の小さい電力変換ユニットの前記補正回路
の立上りを遅らせる遅れ補正制御回路と、前記電力変換
ユニットの出力電圧が両方共にオン又はオフに変化した
時点又はＰＷＭ指令がオン・オフ変化した時点で一定時
間の遅延信号を得前記比例積分演算の積分演算を該一定
時間だけ動作させる積分演算制御回路とを備えたことを
特徴とする。
【００２０】また、本発明は、２台のＰＷＭ方式電力変
換ユニットを並列接続して負荷に給電するにおいて、Ｐ
ＷＭ波形の立上りと立下りを夫々独立した遅れ補正信号
で遅らせて夫々電力変換ユニットの主回路のＰＷＭ制御
信号にする一対の遅れ補正回路と、前記電力変換ユニッ
トの出力電流の差を比例積分演算した結果を出力電流の
大きい電力変換ユニットの出力電流が負期間のみオフセ
ット信号に加算して該ユニットの補正回路の立上りを遅
らせかつ出力電流の小さい電力変換ユニットの出力電流
が正期間のみオフセット信号に加算して該ユニットの補
正回路の立下りを遅らせる遅れ補正制御回路とを備えた
ことを特徴とする。
【００２１】
【００２２】
【００２３】
【作用】 請求項１になる本発明によれば、ＰＷＭ波形の
パターンに従って２台の電力変換ユニットの主回路制御
を行うのに、両ユニットの出力電流の差をフィードバッ
ク信号としてＰＷＭ波形の立ち上がり及び立ち下がりを
遅らせることで出力電流差が零になるようフィードバッ
ク制御するのに加えて、 デッドタイム制御を施した電力
変換ユニットへ適用する場合にもデッドタイム等による
遅延時間による出力電圧の変動を補償できるデッドタイ
ム補償回路の導入によってデッドタイムへの影響を無く
した電流バランス制御を得る。
【００２４】また、請求項２になる本発明によれば、偏
差制御アンプの積分演算を両ユニットの出力電圧の変化
時点から一定時間に制限することにより、出力電圧飽和
時のパルス欠けモード時の積分演算の異常積分を防止し
電流アンバランスの誤動作を抑制する。
【００２５】また、請求項３になる本発明によれば、電
流バランスフィードバック制御の遅れ補正を出力電流極
性によって出力電流の正期間ではＰＷＭ波形の立下り側
のみ補正し、出力電流の負期間では立上り側のみ補正す
ることにより、不要な補正や補正遅れを少なくし、電流
アンバランスのリップル成分を抑制する。
【００２６】
【実施例】図１は本発明の一実施例を示す回路図であ
る。ＰＷＭ指令発生回路１３は、電圧，周波数指令より
ＰＷＭパルスの周期、及び幅を演算しＰＷＭ波形のパル
ス列信号を発生する。立上り補正回路１４，１５はＰＷ
Ｍ指令発生回路１３からのＰＷＭ波形の各パルスの立上
り時間を遅らせ、立下り補正回路１６，１７はパルスの
立下り時間を遅らせることでインバータ主回路９，１０
からの電流を補正する。
【００２７】上述の補正回路１４〜１７によってＰＷＭ
波形の立上り時間と立下り時間が遅延され、遅れ時間は
補正回路１４と１７が同じ遅れ補正信号ＴBAにより制御
され、補正回路１５と１６が同じ遅れ補正信号ＴBBによ
り制御される。これら信号はインバータ主回路９，１０
の出力電流の偏差と極性によって求められる。
【００２８】遅れ補正制御回路１８は、インバータ主回
路９，１０の出力電流の偏差を極性も含めて検出する偏
差検出回路１９と、この偏差検出信号を比例積分（Ｐ
Ｉ）演算して遅れ制御信号ＴBを得る偏差制御アンプ２
０と、この遅れ制御信号ＴBが正極性にあるときのみ該
信号ＴBに比例した値を上述の遅れ補正信号ＴBAとして
得る正極性アンプ２１と、遅れ制御信号ＴBを極性反転
する反転アンプ２２と、この反転出力−ＴBが正極性に
あるときのみ該信号−ＴBに比例した値を上述の遅れ補
正信号ＴBBとして得る正極性アンプ２３とを備える。
【００２９】上述の構成において、遅れ補正制御回路１
８は、インバータ主回路９，１０の出力電流の偏差と極
性に応じた遅れ制御信号ＴBA又はＴBBを得、インバータ
主回路９の出力電流がインバータ主回路１０の出力電流
よりも大きいときには信号ＴBAを得てＰＷＭパルスの立
上り時には遅れ補正回路１４による立上り遅延を行い、
インバータ主回路９の出力電流を減らし、インバータ主
回路１０の出力電流を増加させる。ＰＷＭパルスの立下
り時には、信号ＴBAによる遅れ補正回路１７での立下り
遅延を行い、同様に、インバータ主回路９の出力電流を
減少させ、インバータ主回路１０の出力電流を増加させ
る。これら補正制御により、インバータ主回路９の出力
電流減とインバータ主回路１０の出力電流増によって電
流バランスを得る。
【００３０】逆に、インバータ主回路９の出力電流がイ
ンバータ主回路１０の出力電流よりも小さいときには遅
れ補正信号ＴBBを得、遅れ補正回路１５における立上り
遅延と遅れ補正回路１６における立下り遅延によって電
流バランスを得る。
【００３１】これら電流バランス制御において、一方の
インバータ主回路の立上り遅延（パルス幅減）と同時に
他方のインバータ主回路の立下り遅延（パルス幅増）
は、インバータ主回路のスイッチングのオン・オフによ
って出力電圧の極性が異なるため、オン時にＴ
BA（ＴBB）だけ遅らせる場合にはオフ時にＴBA（ＴBB）
だけ進めることでインバータ出力電圧を保持する。この
とき、ＰＷＭ波形を進めることは時間をさかのぼること
になって不可能であるため、ＰＷＭ波形を進める代わり
に他方のインバータのＰＷＭ波形を遅らせることで同じ
作用効果を得る。
【００３２】即ち、従来のアナログ回路による方式図１
６，図１７では、ＰＷＭパルスに変換する前の電圧指令
に電流バランス補正をフィードバックすることができた
ので、ＰＷＭパルスを一方のユニットは位相を遅らせ、
他方のユニットは同時間だけ位相を進めることができ
た。この結果、位相の進み，遅れを合成した出力電圧
は、元の補正前のＰＷＭ（指令）と同等のものが得られ
る。
【００３３】しかし、図１の構成では、タイマー回路に
より制御しているため、位相を進める機能を有していな
い。そのため、本来なら両ユニットに進み，遅れを逆極
性に補正すべきところ、一方の遅延成分のみだけフィー
ドバックするものである。
【００３４】このため、ＰＷＭの指令値に対して一方は
遅れず他方のみ遅れるので遅れ時間の１／２だけ、合成
出力電圧の位相ずれが生ずるが、電流バランスについて
は、抑制効果がある。
【００３５】本実施例における電流バランス制御の波形
図を図２に示し、斜線部分が電流バランス制御で補正さ
れた時間領域を示す。
【００３６】図３はＰＷＭパルスの指令に対して合成出
力電圧のパルス立上り，立下りを常に遅れ時間固定（一
定）とすることにより位相は遅れるものの合成出力電圧
パルス幅自体は電流バランス遅延の影響を受けない構成
とした実施例を示す回路図である。同図が図１と異なる
部分は、リミッタ回路２４を偏差制御アンプ２０の後段
に設け、正極性アンプ２１，２３に代えて加算回路２
５，２６を設けた点にある。
【００３７】リミッタ回路２４は、偏差制御アンプ２０
からの遅れ制御信号ＴBをリミッタ値をもって制限した
遅れ制御信号ＴBLを得る。加算回路２５はオフセット信
号ＴBOと遅れ制御信号ＴBLとを加算して補正信号ＴBO＋
ＴBLを得る。また、加算回路２６はオフセット信号ＴBO
と遅れ制御信号−ＴBLとを加算して補正信号ＴBO−ＴBL
を得る。
【００３８】本実施例では、電流のアンバランスが無い
場合にはオフセット信号ＴBOによって両インバータ主回
路９，１０のＰＷＭ波形を外信号時間だけ遅らせるよう
に動作する。電流のアンバランスが生じるとこのオフセ
ット信号ＴBOに対して制御信号ＴBLで一方には遅れ増加
方向に他方には遅れ減少方向に加算することでＰＷＭ波
形の位相遅れと位相進みと等価な作用効果を得る。この
とき、制御信号ＴBL（ＴB）はオフセット信号ＴBOより
も小さいことが条件になり、制御信号ＴBをリミッタ回
路２４によって±ＴBOに制限する。
【００３９】ここで注目すべきことは、本実施例ではＰ
ＷＭパルスの立上り時でも、立下り時でも制御信号ＴB
が変化しても合成出力電圧についてはＰＷＭ指令に対す
る遅れ時間が一定になり、この結果、ＰＷＭ位相ずれは
するが、パルスの幅は指令通りのものが得られる。これ
により、電流バランス制御がデッドタイム補償動作に誤
差を与えるなどの悪影響を及ぼすのを防止できる。ま
た、出力電流制御のためのＰＷＭ同期電流サンプリング
に対しても、電流バランス制御によるＰＷＭ波形の遅れ
を常に一定値ＴBOにすることができ電流検出精度に悪影
響を及ぼすことが無くなる。
【００４０】即ち、図１の実施例では、図２に示す合成
出力電圧波形が等価的に制御信号Ｔ BAの半期間だけ遅
れ、この遅れは制御信号ＴBAの大きさによって変化し、
インバータ出力電圧の遅れ時間も制御信号ＴBAによって
変動する。このため、デッドタイム補償動作に対する誤
差要因となる。
【００４１】これに対し、本実施例では図４に波形図を
示すように、合成出力電圧の等価遅れはオフセット電圧
ＴBOに常に一致し、遅れ制御信号ＴBLによって変動する
ことがない。
【００４２】図５は本発明の他の実施例を示し、デッド
タイム補償を施した並列インバータに電流バランス制御
を適用した回路図であり１相分を示す。デッドタイム補
償回路２７はＰＷＭ指令発生回路１３からのＰＷＭ波形
を基準にし、これと電圧検出器２８からの電圧位相検出
信号との位相比較によってデッドタイム補償したＰＷＭ
波形出力を得る。
【００４３】デッドタイム発生回路２９，３０は電流バ
ランス補償した信号ＰＷＭ−Ａ１，ＰＷＭ−Ｂ１に対し
てインバータ主回路９，１０の上下アームの短絡を防止
するためのデッドタイムを付加したゲート信号をインバ
ータ主回路９，１０に与える。
【００４４】デッドタイム補償回路２７によるデッドタ
イム補償動作を以下に説明する。
【００４５】図６にその動作信号の原理図を示す。デッ
ドタイム補償回路２７の出力したＰＷＭ波形に対して、
９，１０のユニットの出力電圧の合成出力（１１の出力
電圧）の位相遅れ時間を１４，１６，２９，９及び１
５，１７，３０，１０の各回路の遅延時間成分（ＴU又
はＴX）を毎回計測する機能と、この計測結果を用いて
ＰＷＭ発生回路１３からのＰＷＭパルスに対して相間リ
アクトル１１の出力電圧の等価位相遅れ時間を一定値Ｔ
DLYに保持する機能を有している。前記２７の出力から
１１の出力までの遅延計測時間ＴU，ＴXを用いてオン時
にはＴDTH−ＴU、オフ時にはＴDTH−ＴXの時間を計算
し、１３の出力であるＰＷＭパルスをオン時にはＴDTH
−ＴUだけ、オフ時にはＴDTH−ＴXだけ遅延させて２７
の回路が出力する。この結果、２７の回路から１１の出
力までの遅延時間を加算すると、結局１１の出力はＴ
DLY時間となる。
【００４６】ここで、ＴU，ＴXは電流量等により変動す
るが、これを毎回計測して補正することにより、正確に
１１の出力電圧位相をＴDLYだけ遅らせることができ
る。これにより、インバータ主回路のスイッチ素子のス
イッチ速度の差異等によるインバータ出力電圧の波形安
定性の乱れを防止する。
【００４７】なお、時間ＴU，ＴXは毎回計測するが、補
償には１ＰＷＭパルスの期間の遅れが生じる。この区間
にＴU，ＴXが変化するとデッドタイム補償の誤差とな
る。しかし、本実施例では合成電圧の電流バランスによ
る遅延時間は一定値にすることができるため、デッドタ
イム補償を施した並列運転インバータにおいて、電流バ
ランス補償を行うも該電流バランス補償によってデッド
タイム補償したＰＷＭ波形の遅れが各相一様になって各
相の位相差のバランスに影響を与えることは無い。な
お、本実施例におけるデッドタイム補償方式は同日出願
している。
【００４８】図７は本発明の他の実施例を示す回路図で
ある。同図が図５と異なる部分は、偏差制御アンプ２０
Ａを比例演算部３１と積分演算部３２に分離構成し、積
分演算部３１の演算をインバータ出力電圧の変化点（両
インバータ共に変化した時点）から一定時間のみ行うよ
うにした点にある。
【００４９】スイッチ３３は積分演算部３２の演算を許
可するためのオン・オフ制御がなされ、このオン・オフ
制御信号は積分演算制御回路３４から発生される。該制
御回路３４は、インバータ主回路９，１０の出力電圧Ｖ
A，ＶBのパルス波形から論理積回路３５に両インバータ
共にオンのタイミングを得、同様に論理積回路３６に両
インバータ共にオフのタイミングを得、これらタイミン
グで夫々タイマ回路３７，３８に一定期間の単発パルス
を得、これらパルスを論理和回路３９を通してスイッチ
３３のオン制御パルスとして出力する。
【００５０】本実施例によれば、偏差制御アンプ２０Ａ
は、電流偏差に対して積分演算をインバータ出力電圧の
変化時点（オンからオフ及びオフからオン）からタイマ
回路３７，３８の時限だけ行った遅れ制御信号ＴBを得
る。この積分演算期間は、例えばＰＷＭ波形の１周期程
度（搬送波周期）に設定することで電圧飽和時ＰＷＭ波
形にパルス欠けが発生したときには、電流アンバランス
が実行できないため、積分項が継続して積分してしまい
異常値となることによる電流アンバランスのリップル分
抑制を得ることができる。これを以下に詳細に説明す
る。
【００５１】偏差制御アンプ２０Ａの積分演算部３２
は、定常偏差を無くすために設けられ、その積分時定数
ＴｉはＰＷＭ搬送波周波数ｆｃ及びインバータの出力基
本波周波数の最大値ｆmaxに対し、 （１／ｆｃ）＜＜Ｔｉ＜＜（１／ｆmax） の関係に設定される。
【００５２】ここで、インバータ出力電流のバランス
に、その平均電流を等しくする場合と出力電流のピーク
瞬時値を等しくする場合とでは積分時定数Ｔｉの設定値
が大きく異なる。図８は、（ａ）に平均電流を等しくす
る場合を示し、積分演算で求める誤差電流ΔＩ（＝ＩA
−ＩB）の平均値（斜線部分の面積）を零にする。一
方、図８の（ｂ）には瞬時値を等しくする場合を示し、
誤差電流ΔＩの瞬時値ΔＩP，ΔＩNを等しくする。
【００５３】同図から明らかなように、平均電流を等し
くする場合は並列インバータのスイッチ素子等の発熱を
等しくするのに対し、瞬時値を等しくする場合は各イン
バータでの過電流動作を起こしにくくする。
【００５４】従って、発熱を等しくするためにはミリ秒
以上の周期間の平均値が問題となることから積分時定数
Ｔｉは大きくとれるが、過電流動作を起こしにくくする
にはマイクロ秒オーダのバランスが要求され、積分時定
数Ｔｉは小さくしなけばならない。このため、電流バラ
ンスを確実にしようとすると、積分フィードバックのゲ
インを高くしておかねばならず、ＰＷＭ波形にパルス欠
けが発生したとき（積分器が異常に積分したとき）補正
回路に過電流動作を起こし易くする。
【００５５】図９は直流電源電圧が低下した場合で、１
８０Ｈｚ，１００％負荷時の電流バランス波形を例示す
る。同図中、パルス列になるＰＷＭ−ＡのＵ相ＡUには
パルス欠けの区間が発生している。これは、直流電源電
圧が低下したためパルス幅を広げて補償しようとする
も、直流電圧が低下し過ぎて隣のパルスと連続し、スイ
ッチングを起こさなくなった場合である。
【００５６】このようなパルス欠け発生により、該期間
では誤差電流ΔＩの補正が行われず、パルス欠け直前の
誤差がパルス欠け期間中継続される。この期間中にも偏
差制御アンプ２０Ａの積分演算部３２が積分を続ける
と、偏差制御アンプ出力ＴBは誤差の蓄積によって大き
く増大してくる。そして、次のスイッチング時には過大
な誤差電流補正量が発生し、積分出力も元の正常な誤差
範囲に戻らなくなる。
【００５７】上述のように、電流の平均値をバランスさ
せようとして積分時定数を大きく設定すると、パルス欠
け発生時にかえって誤差電流の大きな変動（リップル）
を増加させてしまい、ピーク電流も大きくしてしまう。
【００５８】そこで、本実施例では通常の運転モードで
は積分演算を連続させ、パルス欠けが発生したときに積
分演算を中止することで平均値をバランスさせながらパ
ルス欠けによるリップルも小さくする。パルス欠けによ
る積分中止は検出電圧ＶA，ＶBの変化終了時から一定時
間だけタイマ回路３７，３８に出力を得ることで該一定
時間内に電圧ＶA，ＶBの変化が無いときにスイッチ３３
を開放するようにしている。パルス欠けが無ければ、タ
イマ回路３７，３８はその一定時間内に次のパルスで再
トリガされることでスイッチ３３を連続して閉状態に
し、連続した積分演算を行う。
【００５９】図１８は、この積分演算許可スイッチのＯ
Ｎ／ＯＦＦ信号を、ＰＷＭ波形の指令値から作成した場
合を示す。
【００６０】図１０は本発明の他の実施例を示す。同図
が図７と異なる部分は、出力電流極性によって電流バラ
ンスフィードバックを立下り側補正と立上り側補正の一
方のみに行う回路要素４０〜４８を設けた点にある。加
算器４０は検出電流ＩＡとＩＢを加算し、コンパレータ
４１は加算器４０の加算結果の正負を判定することで両
インバータの出力電流の極性判別出力を得る。２回路の
切換スイッチ４２はコンパレータ４１の出力によって切
換えられ、リミッタ回路２４の出力ＴBLと零レベル信号
とを切換えて２回路に相補的に取り出す。
【００６１】切換スイッチ４２の一方の出力は加算器４
３によってオフセット信号ＴBOと加算されて遅れ補正回
路１４への補正信号ＴBO＋ＴBLにされ、また反転アンプ
４４を通して加算器４５による加算がなされて補正回路
１５への補正信号ＴBO−ＴBLにされる。切換スイッチ４
２の他方の出力は反転アンプ４６を通して加算器４７に
よるオフセット信号ＴBOと加算されて補正回路１６への
補正信号ＴBO−ＴBLにされ、また加算器４８による加算
がなされて補正回路１７への補正信号ＴBO＋ＴBLにされ
る。
【００６２】本実施例によれば、両インバータ出力電流
の極性によって切換スイッチ４２が切換えられ、出力電
流が正の期間には図示の切換状態にされ、補正信号ＴBL
は加算器４７，４８のみに表れることでＰＷＭ波形の立
下りのみを補正する。逆に出力電流が負の期間には切換
スイッチ４２が図示の状態から切換えられ、補正信号Ｔ
BLは加算器４３，４５のみに表れることでＰＷＭ波形の
立上りのみを補正する。このような補正によって不要な
補正を無くして補正遅れを少なくしながら電流アンバラ
ンスのリップル成分を抑制することができる。これを以
下に詳細に説明する。
【００６３】図１２及び図１３に示すように、電流のア
ンバランス発生は、インバータ出力電流の正負極性によ
ってＰＷＭ波形の立上りと立下りの場合に分けることが
でき、その要因も上アーム側のトランジスタのストレー
ジ時間ＴSUA，ＴSUBの差と、下アーム側のトランジスタ
のストレージ時間ＴSXA，ＴSXBの差であり、夫々独立な
２つの誤差要因が存在する。
【００６４】一方、電流アンバランスの発生に対し、偏
差制御アンプ２０Ａによる電流バランスフィードバック
制御が行われるが、電流アンバランスの発生が無い場合
にもオフセット時間ＴBOだけＰＷＭ波形が遅れて電流バ
ランス制御を行い、この遅れが電流誤差を大きくすると
考えられる。
【００６５】そこで、電流アンバランスの要因となるス
イッチング時のみバランス補正し、アンバランス要因の
ない場合には補正しないようにすれば電流アンバランス
の振幅を小さくすることができる。
【００６６】上述のことから、本実施例ではインバータ
主回路でのスイッチングのオン側とオフ側と個別にバラ
ンス補正するようにし、しかも電流アンバランスが発生
するスイッチングのみ補正するよう切換スイッチ４２に
よって補正信号ＴBLと零レベルとを切換えている。
【００６７】なお、上述までの各実施例においてはイン
バータの並列運転装置に適用する場合を示すが、コンバ
ータなど他の電力変換ユニットの並列運転装置の電流バ
ランス制御、特にディジタル化したＰＷＭ制御になる電
力変換ユニットの並列運転装置に適用して同等の作用効
果を得ることができる。
【００６８】
【発明の効果】以上のとおり、本発明によれば、並列運
転される電力変換ユニットのＰＷＭ波形を遅れ補正する
ことで一方のユニットの出力電流増と他方のユニットの
出力電流減で電流バランスを得るフィードバック制御を
行うため、ディジタル化した電力変換ユニットにあって
もＰＷＭ波形の遅れ制御によって容易に適用できる。
【００６９】また、本発明は電流バランスのためのＰＷ
Ｍ波形の遅れ時間の平均値が一定となり、電流バランス
制御による電流制御系やデッドタイム補償への影響を防
止でき、ＡＣＲ制御系と、独立した（又は非干渉な）電
流バランス制御を得ることができる。
【００７０】また、本発明は、電流フィードバック制御
のための偏差制御アンプの積分演算を電力変換ユニット
の出力変化時から一定時間に制限することにより、パル
ス欠け時の異常アンバランスを無くした電流バランス制
御を得ることができる。
【００７１】また、本発明によれば、両ユニットの出力
電流極性によって遅れ補正をＰＷＭ波形の立上り又は立
下りの一方に施すようにしたため、電流アンバランスの
リップル成分を一層低くすることができる。
【図面の簡単な説明】
【図１】実施例の回路図。
【図２】電流バランス制御の波形図。
【図３】他の実施例の回路図。
【図４】電流バランス制御の波形図。
【図５】他の実施例の回路図。
【図６】デッドタイム補償の原理図。
【図７】他の実施例の回路図。
【図８】誤差電流波形図。
【図９】電流バランスの波形図。
【図１０】他の実施例の回路図。
【図１１】インバータ出力回路図。
【図１２】ストレージタイムによる出力電流波形図。
【図１３】ストレージタイムによる出力電流波形図。
【図１４】従来の電流バランス方式。
【図１５】従来の電流バランス方式。
【図１６】従来の電流バランス回路図。
【図１７】従来の電流バランス波形図。
【図１８】本発明の他の実施例を示す回路図。
【符号の説明】
１３…ＰＷＭ指令発生回路、１４，１５…立上り補正回
路、１６，１７…立下り補正回路、１８…遅れ補正制御
回路、２０…偏差制御アンプ、２４…リミッタ回路、２
７…デッドタイム補償回路、３４…積分演算制御回路、
４１…コンパレータ、４２…切換スイッチ。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２台のＰＷＭ方式電力変換ユニットを並
    列接続して負荷に給電するにおいて、ＰＷＭ波形の立上
    りと立下りを夫々独立した遅れ補正信号で遅らせて夫々
    電力変換ユニットの主回路のＰＷＭ制御信号にする一対
    の遅れ補正回路と、前記電力変換ユニットの出力電流の
    差を比例積分演算した結果でオフセット信号を加算と減
    算した値を得、該加算した値で出力電流の大きい電力変
    換ユニットの前記補正回路の立上りを遅らせかつ出力電
    流の小さい電力変換ユニットの前記補正回路の立下りを
    遅らせ、前記減算した値で出力電流の大きい電力変換ユ
    ニットの前記補正回路の立上りを遅らせかつ出力電流の
    小さい電力変換ユニットの前記補正回路の立上りを遅ら
    せる遅れ補正制御回路と、前記各電力変換ユニットの出
    力電圧位相と前記ＰＷＭ制御信号の位相とを比較して該
    ＰＷＭ波形を前記主回路のデッドタイム補償して前記補
    正回路のＰＷＭ波形とするデッドタイム補償回路とを備
    えたことを特徴とする電力変換ユニットの並列運転装
    置。
  2. 【請求項２】 ２台のＰＷＭ方式電力変換ユニットを並
    列接続して負荷に給電するにおいて、ＰＷＭ波形の立上
    りと立下りを夫々独立した遅れ補正信号で遅らせて夫々
    電力変換ユニットの主回路のＰＷＭ制御信号にする一対
    の遅れ補正回路と、前記電力変換ユニットの出力電流の
    差を比例積分演算した結果でオフセット信号を加算と減
    算した値を得、該加算した値で出力電流の大きい電力変
    換ユニットの前記補正回路の立上りを遅らせかつ出力電
    流の小さい電力変換ユニットの前記補正回路の立下りを
    遅らせ、前記減算した値で出力電流の大きい電力変換ユ
    ニットの前記補正回路の立上りを遅らせかつ出力電流の
    小さい電力変換ユニットの前記補正回路の立上りを遅ら
    せる遅れ補正制御回路と、前記電力変換ユニットの出力
    電圧が両方共にオン又はオフに変化した時点又はＰＷＭ
    指令がオン・オフ変化した時点で一定時間の遅延信号を
    得前記比例積分演算の積分演算を該一定時間だけ動作さ
    せる積分演算制御回路とを備えたことを特徴とする電力
    変換ユニットの並列運転装置。
  3. 【請求項３】 ２台のＰＷＭ方式電力変換ユニットを並
    列接続して負荷に給電するにおいて、ＰＷＭ波形の立上
    りと立下りを夫々独立した遅れ補正信号で遅らせて夫々
    電力変換ユニットの主回路のＰＷＭ制御信号にする一対
    の遅れ補正回路と、前記電力変換ユニットの出力電流の
    差を比例積分演算した結果を出力電流の大きい電力変換
    ユニットの出力電流が負期間のみオフセット信号に加算
    して該ユニットの補正回路の立上りを遅らせかつ出力電
    流の小さい電力変換ユニットの出力電流が正期間のみオ
    フセット信号に加算して該ユニットの補正回路の立下り
    を遅らせる遅れ補正制御回路とを備えたことを特徴とす
    る電力変換ユニットの並列運転装置。
JP18217091A 1991-07-23 1991-07-23 電力変換ユニットの並列運転装置 Expired - Fee Related JP3185257B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP18217091A JP3185257B2 (ja) 1991-07-23 1991-07-23 電力変換ユニットの並列運転装置
US07/887,141 US5253155A (en) 1991-07-23 1992-05-22 Circuit and method for controlling output current balance between parallel driven PWM-type power inverting units
DE69212928T DE69212928T2 (de) 1991-07-23 1992-05-25 Schaltkreis zur Kontrolle des Ausgangsstroms von parallel geschalteten pulsbreitenmodulierten Wechslerichtern
EP92108780A EP0524398B1 (en) 1991-07-23 1992-05-25 Circuit for controlling output current balance between parallel driven PWM-type power inverting units
MYPI92000897A MY110623A (en) 1991-07-23 1992-05-25 Circuit and method for controlling output current balance between parallel driven pwm-type power inverting units.
KR1019920013036A KR960001026B1 (ko) 1991-07-23 1992-07-22 병렬 구동 피더블유엠(pwm)형 전력 인버팅 장치 사이의 출력 전류 밸런스를 제어하는 회로 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18217091A JP3185257B2 (ja) 1991-07-23 1991-07-23 電力変換ユニットの並列運転装置

Publications (2)

Publication Number Publication Date
JPH0530661A JPH0530661A (ja) 1993-02-05
JP3185257B2 true JP3185257B2 (ja) 2001-07-09

Family

ID=16113573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18217091A Expired - Fee Related JP3185257B2 (ja) 1991-07-23 1991-07-23 電力変換ユニットの並列運転装置

Country Status (6)

Country Link
US (1) US5253155A (ja)
EP (1) EP0524398B1 (ja)
JP (1) JP3185257B2 (ja)
KR (1) KR960001026B1 (ja)
DE (1) DE69212928T2 (ja)
MY (1) MY110623A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985552B2 (en) 2015-01-05 2018-05-29 Mitsubishi Electric Corporation Power conversion apparatus configured to include plurality of power converter circuits of inverter circuits

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399908A (en) * 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
DE4323804A1 (de) * 1993-07-15 1995-01-19 Siemens Ag Verfahren und Vorrichtung zur Steuerung einer m-pulsigen Wechselrichteranordnung, bestehend aus einem Master-Wechselrichter und wenigstens einem Slave-Wechselrichter
US5479090A (en) * 1993-11-24 1995-12-26 Raytheon Company Power converter having optimal dynamic operation
US5723913A (en) * 1994-12-06 1998-03-03 Performance Controls, Inc. High-voltage electronic switching circuit
US5841252A (en) * 1995-03-31 1998-11-24 Seagate Technology, Inc. Detection of starting motor position in a brushless DC motor
KR0147197B1 (ko) * 1995-05-22 1998-12-01 문정환 다수채널의 펄스폭 변조회로
JPH09331682A (ja) * 1996-06-12 1997-12-22 Meidensha Corp 電力変換器
US5757634A (en) * 1996-12-24 1998-05-26 Siemans Electric Limited Multiparalleling system of voltage source power converters
US5883797A (en) * 1997-06-30 1999-03-16 Power Trends, Inc. Parallel path power supply
US6111440A (en) * 1999-01-14 2000-08-29 National Semiconductor Corporation Circuit for generating interleaved ramped voltage signals having uniform, controlled maximum amplitude
US6169433B1 (en) 1999-01-14 2001-01-02 National Semiconductor Corporation Method and apparatus using feedback to generate a ramped voltage with controlled maximum amplitude
US6160725A (en) * 1999-03-12 2000-12-12 Nmb Usa Inc. System and method using phase detection to equalize power from multiple power sources
US6229293B1 (en) 1999-10-08 2001-05-08 National Semiconductor Corporation DC-to-DC converter with current mode switching controller that produces ramped voltage with adjustable effective ramp rate
US6522030B1 (en) 2000-04-24 2003-02-18 Capstone Turbine Corporation Multiple power generator connection method and system
US6359416B1 (en) * 2000-09-29 2002-03-19 Rockwell Automation Technologies, Inc. Adaptive predictive synchronous current frame regulator method and apparatus
US6356463B1 (en) * 2001-02-07 2002-03-12 Phoenixtec Power Co. Ltd. High frequency, voltage feedback control mode power converter
US6504427B2 (en) * 2001-05-31 2003-01-07 Motorola, Inc. Switching amplifier having digital correction and method therefor
US6714424B2 (en) 2001-11-30 2004-03-30 Ballard Power Systems Corporation Dead-time compensation with narrow pulse elimination in solid- state switch devices
EP1524569B1 (en) * 2002-07-10 2008-09-10 Marvell World Trade Ltd. Duty cycle estimator
US6977492B2 (en) 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
US6535402B1 (en) * 2002-07-12 2003-03-18 Delta Electronics Inc. Adaptive compensation of dead time for inverter and converter
US6961015B2 (en) * 2002-11-14 2005-11-01 Fyre Storm, Inc. Touch screen display circuit and voltage measurement circuit
EP1422813A3 (en) * 2002-11-19 2005-04-13 Matsushita Electric Industrial Co., Ltd. Inverter control method and apparatus
EP1427094A3 (de) * 2002-12-06 2006-01-25 Loher GmbH Verfahren zum Betrieb mehrerer parallelgeschalteter Pulswechselrichter
JP2006522529A (ja) * 2003-04-07 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ デジタル増幅器
US7138773B2 (en) * 2003-06-24 2006-11-21 General Electric Company Multiple inverters for motors
JP4581574B2 (ja) * 2004-09-08 2010-11-17 株式会社ジェイテクト モータ制御装置及び電動パワーステアリング装置
JP2006149153A (ja) * 2004-11-24 2006-06-08 Mitsubishi Electric Corp モータの制御装置
US7154237B2 (en) * 2005-01-26 2006-12-26 General Motors Corporation Unified power control method of double-ended inverter drive systems for hybrid vehicles
WO2008005999A1 (en) * 2006-07-03 2008-01-10 Tranh Nguyen Push-push inverter
FI118876B (fi) 2006-08-25 2008-04-15 Vacon Oyj Rinnankytkettyjen taajuusmuuttajien tehotasapaino
US7692938B2 (en) * 2006-09-06 2010-04-06 Northern Power Systems, Inc. Multiphase power converters and multiphase power converting methods
JP4965238B2 (ja) * 2006-12-25 2012-07-04 株式会社ダイヘン アーク加工用電源装置
EP2211454A1 (en) 2009-01-27 2010-07-28 Abb Oy Load balancing of parallel connected inverter modules
JP2011072167A (ja) * 2009-09-28 2011-04-07 Tdk-Lambda Corp 制御装置および制御方法、並びにプログラム
US8084986B2 (en) * 2009-12-28 2011-12-27 Delta Electronics, Inc. Dead-time compensation apparatus of PWM inverter and method thereof
US9013073B2 (en) * 2010-04-22 2015-04-21 Hewlett-Packard Development Company, L.P. System and method for balancing input current with parallel power supplies
KR101212264B1 (ko) 2011-07-08 2012-12-14 경북대학교 산학협력단 인버터 장치 및 제어 방법
FR2985615B1 (fr) * 2012-01-06 2015-08-14 Commissariat Energie Atomique Systeme d'alimentation d'une charge alternative par plusieurs sources de tension continue
JP5803681B2 (ja) * 2012-01-12 2015-11-04 株式会社明電舎 Ｐｗｍ電力変換器の並列運転装置
GB2504361B (en) 2012-07-27 2020-04-01 Nidec Control Techniques Ltd Control system and method
US9030174B2 (en) 2012-09-14 2015-05-12 General Electric Company Current balance control in converter for doubly fed induction generator wind turbine system
WO2014123199A1 (ja) * 2013-02-06 2014-08-14 株式会社明電舎 電力変換回路の横流電流抑制制御装置
DK178199B1 (en) * 2013-10-23 2015-08-03 Wind Solutions As Kk Method for controlling the shape of the rising and falling edges of an output voltage pulse of a PWM converter
US20150145462A1 (en) * 2013-11-25 2015-05-28 Rockwell Automation Technologies, Inc. Method and apparatus for current auto balancing for parallel converter systems
KR20150119726A (ko) * 2014-04-16 2015-10-26 주식회사 만도 차량의 모터제어장치 및 이를 이용한 모터제어장치의 고장 판단방법
KR101595802B1 (ko) * 2014-04-21 2016-02-19 디아이케이(주) 인버터간 균등 제어 운전이 가능한 대용량 에너지 저장시스템
WO2016071963A1 (ja) * 2014-11-04 2016-05-12 三菱電機株式会社 電動機駆動装置および空気調和機
DE102014224167A1 (de) * 2014-11-26 2016-06-02 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben parallel geschalteter Leistungshalbleiterschalter
US10277066B2 (en) 2015-04-15 2019-04-30 Vertiv Corporation Method for balancing power in paralleled converters
JP6468046B2 (ja) * 2015-04-15 2019-02-13 株式会社明電舎 Ｐｗｍ電力変換器の並列運転方法および並列運転装置
KR101695546B1 (ko) * 2015-06-01 2017-01-12 엘에스산전 주식회사 인버터 병렬 운전 시스템
JP2017028909A (ja) * 2015-07-24 2017-02-02 東洋電機製造株式会社 並列同期式補助電源装置
FI20155709L (fi) * 2015-10-09 2017-04-10 Vacon Oy Rinnakkain kytkettyjen teholaitteiden ohjaus
ES2962908T3 (es) * 2017-01-30 2024-03-21 Carrier Corp Rectificadores pasivos en paralelo de extremo delantero con y sin intercalado
CN110463028B (zh) * 2017-01-30 2023-04-28 开利公司 对采用和不采用交织并联无源前端整流器进行控制的方法
US10284094B2 (en) * 2017-03-10 2019-05-07 Kabushiki Kaisha Toshiba Current balance adjustment circuit and power conversion system
US10673432B1 (en) * 2018-12-13 2020-06-02 Texas Instruments Incorporated Delaying turn on time to transistor comparing global, peak current
US11522448B2 (en) * 2019-05-29 2022-12-06 Alpha And Omega Semiconductor (Cayman) Limited Autonomous current sharing for power stages
CN110429853B (zh) * 2019-08-12 2024-06-21 田云 多路同步pwm电流控制器
JP7271386B2 (ja) * 2019-10-01 2023-05-11 株式会社東芝 電力変換装置および電力変換装置の制御方法
US11300986B2 (en) 2020-02-25 2022-04-12 Hamilton Sundstrand Corporation Current balancing
WO2022009270A1 (ja) * 2020-07-06 2022-01-13 三菱電機株式会社 モータ駆動装置及び空気調和装置
CN111983302B (zh) * 2020-08-07 2022-05-13 苏州浪潮智能科技有限公司 一种功率校正电路异常检测方法、系统及电路
US11264983B1 (en) * 2020-11-02 2022-03-01 Texas Instruments Incorporated Apparatus and methods to parallelize transistors
EP4106178A1 (en) 2021-06-16 2022-12-21 Goodrich Control Systems Compensation technique for parallel motor drives
EP4429099A1 (en) 2023-03-10 2024-09-11 Abb Schweiz Ag Arrangement for current sharing of parallel-connected inverters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5722385A (en) * 1980-07-15 1982-02-05 Hitachi Ltd Pulse width modulation type converter
DE3602496A1 (de) * 1986-01-28 1987-07-30 Klein Kg Elektro Geraete G Verfahren zum parallelbetrieb von wechselrichtern und wechselrichteranordnung zur durchfuehrung des verfahrens
JPS63287371A (ja) * 1987-05-15 1988-11-24 Mitsubishi Electric Corp 相間リアクトル多重式ｐｗｎインバ−タ
US4882120A (en) * 1988-12-16 1989-11-21 Sundstrand Corporation DC content control for an inverter
JP2685586B2 (ja) * 1989-06-30 1997-12-03 株式会社日立製作所 多重インバータ装置
DE4023207C1 (en) * 1990-07-19 1991-04-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Driving branches of inverter - sing common DC source for parallel branches formed by semiconductor switches controlled in same direction and supplying load via choke
US5191518A (en) * 1991-08-15 1993-03-02 Recker Bradley J Plural inverter control arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985552B2 (en) 2015-01-05 2018-05-29 Mitsubishi Electric Corporation Power conversion apparatus configured to include plurality of power converter circuits of inverter circuits

Also Published As

Publication number Publication date
KR930003511A (ko) 1993-02-24
DE69212928D1 (de) 1996-09-26
US5253155A (en) 1993-10-12
EP0524398B1 (en) 1996-08-21
DE69212928T2 (de) 1997-01-09
KR960001026B1 (ko) 1996-01-17
MY110623A (en) 1998-09-30
JPH0530661A (ja) 1993-02-05
EP0524398A2 (en) 1993-01-27
EP0524398A3 (en) 1993-02-17

Similar Documents

Publication Publication Date Title
JP3185257B2 (ja) 電力変換ユニットの並列運転装置
JP2526992B2 (ja) 交流出力変換器の並列運転システム
US5212630A (en) Parallel inverter system
US5257180A (en) Controlling system for parallel operation of AC output inverters with restrained cross currents
EP0672317B1 (en) Closed loop pulse width modulator inverter with volt-seconds feedback control
US4882120A (en) DC content control for an inverter
US7728538B2 (en) Method and related device for estimating the currents flowing in windings of a poly-phase electrical load at a certain instant
KR950013870B1 (ko) 중성점 클램프식 전력변환기의 제어장치
JP4056852B2 (ja) 電力変換装置
US5191518A (en) Plural inverter control arrangement
US20220102975A1 (en) Active filter device and air conditioner
JP3245989B2 (ja) パルス幅変調制御インバータの制御回路
JP3570913B2 (ja) 半導体スイッチの制御装置
JPH01136568A (ja) 電力変換装置の制御回路
JP3032046B2 (ja) 静止形無効電力発生装置
JPH07298637A (ja) インバータ装置
JP2943323B2 (ja) Ｐｗｍインバータの出力電流検出方法
JPH10201099A (ja) アクティブフィルタ
JP2626274B2 (ja) インバータ
JPH10145977A (ja) インバータ装置
JPH06165512A (ja) インバータ装置
JPH01185167A (ja) 交直変換装置
JP2823345B2 (ja) 電源装置
JP3252625B2 (ja) Ｐｗｍインバータのオン遅延時間補償方法
JPH05316737A (ja) 電圧形インバータ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees