JP3131041B2 - Quantizer - Google Patents

Quantizer

Info

Publication number
JP3131041B2
JP3131041B2 JP23015192A JP23015192A JP3131041B2 JP 3131041 B2 JP3131041 B2 JP 3131041B2 JP 23015192 A JP23015192 A JP 23015192A JP 23015192 A JP23015192 A JP 23015192A JP 3131041 B2 JP3131041 B2 JP 3131041B2
Authority
JP
Japan
Prior art keywords
data
quantization
shift
mantissa
quantizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23015192A
Other languages
Japanese (ja)
Other versions
JPH0677842A (en
Inventor
紳一 浦本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23015192A priority Critical patent/JP3131041B2/en
Publication of JPH0677842A publication Critical patent/JPH0677842A/en
Application granted granted Critical
Publication of JP3131041B2 publication Critical patent/JP3131041B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Input (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、被量子化データを量子
化代表値に量子化する量子化装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantizer for quantizing data to be quantized into quantized representative values.

【0002】[0002]

【従来の技術】被量子化データを量子化する量子化装置
は、たとえば画像信号および音声信号などの信号の符号
化に用いられている。
2. Description of the Related Art Quantizers for quantizing data to be quantized are used for encoding signals such as image signals and audio signals.

【0003】図5は量子化装置である量子化器を有する
静止画信号の符号化装置の構成を示すブロック図であ
る。
FIG. 5 is a block diagram showing a configuration of a still picture signal coding apparatus having a quantizer which is a quantization apparatus.

【0004】画像信号は、離散コサイン変換(以下DC
T変換という)を行なうDCT処理部1に与えられる。
DCT処理部1では、画像信号をDCT係数に変換し、
そのDCT係数を量子化器2へ与える。量子化器2は、
与えられたDCT係数に対応する量子化代表値である量
子化インデックスを求め、求めた量子化インデックスを
可変長符号化器3へ与える。可変長符号化器3では、与
えられた量子化インデックスを可変長符号化して圧縮
し、その圧縮したデータである符号化データを出力す
る。
An image signal is converted into a discrete cosine transform (hereinafter, DC).
(T-conversion).
The DCT processing unit 1 converts the image signal into DCT coefficients,
The DCT coefficient is given to the quantizer 2. Quantizer 2 is
A quantization index, which is a quantization representative value corresponding to the given DCT coefficient, is obtained, and the obtained quantization index is provided to the variable-length encoder 3. The variable-length encoder 3 performs variable-length encoding on the given quantization index and compresses it, and outputs encoded data that is the compressed data.

【0005】図6は、量子化器2の内部構成を示すブロ
ック図である。DCT変換器1からのDCT係数は、除
算器2aに被除数入力として与えられる。また、除算器
2aには、DCT係数を量子化するためのデータである
量子化係数が除数入力として与えられる。除算器2aで
は、与えられたDCT係数を量子化係数で除算し、その
除算結果を後処理部2bへ与える。
FIG. 6 is a block diagram showing the internal configuration of the quantizer 2. The DCT coefficient from the DCT converter 1 is provided to a divider 2a as a dividend input. Further, a quantizer coefficient, which is data for quantizing the DCT coefficient, is given to the divider 2a as a divisor input. The divider 2a divides the given DCT coefficient by the quantization coefficient, and supplies the result of the division to the post-processing unit 2b.

【0006】後処理部2bでは、与えられた除算結果に
四捨五入などの丸め処理を施し、その結果として量子化
インデックスを得る。そして、後処理部2bは、得られ
た量子化インデックスを前記可変長符号化器3へ与え
る。
The post-processing unit 2b performs a rounding process such as rounding on the given division result, and obtains a quantization index as a result. Then, the post-processing unit 2 b gives the obtained quantization index to the variable-length encoder 3.

【0007】このような構成の量子化器2では、除算器
2aおよび後処理部2bの処理により、たとえば、図7
に示すような量子化特性にて量子化を行なう。図7は、
量子化器2の量子化特性の一例を示すグラフであり、横
軸にDCT係数、縦軸に量子化インデックスをそれぞれ
取り、これらの関係を示す。図7に示した量子化特性
は、量子化係数(QS)により定まる線形量子化と呼ば
れており、量子化装置の代表的な量子化特性としてよく
用いられている。
[0007] In the quantizer 2 having such a configuration, for example, by the processing of the divider 2a and the post-processing unit 2b, for example, FIG.
The quantization is performed using the quantization characteristics shown in FIG. FIG.
5 is a graph showing an example of a quantization characteristic of the quantizer 2, wherein a horizontal axis represents a DCT coefficient, and a vertical axis represents a quantization index, and shows a relationship between these. The quantization characteristic shown in FIG. 7 is called linear quantization determined by a quantization coefficient (QS), and is often used as a typical quantization characteristic of a quantization device.

【0008】[0008]

【発明が解決しようとする課題】従来の量子化装置で
は、前述のごとく除算器を用いる必要があったが、並列
除算器などの除算器は、周知のように回路規模が大きい
ため、量子化装置の集積回路化を妨げるという問題があ
った。また、従来の量子化装置は、データが並列除算器
中を通過するという最悪遅延径路のために、量子化装置
の処理動作の高速化が困難であるという問題があった。
In the conventional quantization apparatus, it was necessary to use a divider as described above. However, since a divider such as a parallel divider has a large circuit size as is well known, There has been a problem that the integration of the device into an integrated circuit is hindered. Further, the conventional quantizer has a problem that it is difficult to speed up the processing operation of the quantizer because of the worst delay path in which data passes through the parallel divider.

【0009】本発明は、このような問題を解決するため
になされたものであり、その回路構成の小規模化を可能
とするとともにその処理動作の高速化を可能とする量子
化装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and provides a quantization apparatus which can reduce the size of its circuit configuration and can speed up its processing operation. The purpose is to:

【0010】[0010]

【課題を解決するための手段】請求項1に記載の本発明
は、画像データを離散コサイン変換することにより得ら
れるDCT係数を量子化する量子化装置であって、記憶
手段、乗算手段、桁送り手段および量子化代表値決定手
段を備える。
According to the first aspect of the present invention, an image data obtained by discrete cosine transform of image data is obtained.
A quantizing device for quantizing a DCT coefficient to be used, comprising a storage unit, a multiplication unit, a shift unit, and a quantization representative value determination unit.

【0011】記憶手段は、DCT係数を量子化するため
の量子化係数の逆数を仮数部データと指数部データとに
分けて記憶する。乗算手段は、前記記憶手段に記憶され
た仮数部データとDCT係数とを乗算する。桁送り手段
は、前記記憶手段に記憶された指数部データに基づいて
前記乗算手段の乗算結果の桁送りを行なう。量子化代表
値決定手段は、前記桁送り手段の桁送り結果に基づいて
前記DCT係数に対応する量子化代表値を決定する。
The storage means stores the reciprocal of the quantized coefficient for quantizing the DCT coefficient separately into mantissa data and exponent data. The multiplication means multiplies the mantissa data stored in the storage means by a DCT coefficient . The shift means shifts the result of the multiplication by the multiplication means based on the exponent part data stored in the storage means. Quantized representative value determining means, based on the shift result of the shift means
A quantization representative value corresponding to the DCT coefficient is determined.

【0012】請求項2に記載の本発明は、記憶手段、乗
算手段、桁送り手段および量子化代表値決定手段を備え
る。
The present invention according to claim 2 comprises storage means, multiplication means, shift means and quantization representative value determination means.

【0013】記憶手段は、DCT係数を量子化するため
の量子化係数の逆数を、最上位ビットを除く仮数部デー
タと、指数部データとに分けて記憶し、前記仮数部デー
タは最上位ビットが予め定められた値になるように正規
化されている。乗算手段は、予め定められた値を前記記
憶手段に記憶された仮数部データに付加し、前記最上位
ビットが付加された仮数部データを前記DCT係数と乗
算する。桁送り手段は、前記記憶手段に記憶された指数
部データに基づいて前記乗算手段の乗算結果の桁送りを
行なう。量子化代表値決定手段は、前記桁送り手段の桁
送り結果に基づいて前記DCT係数に対応する量子化代
表値を決定する。
The storage means stores the reciprocal of the quantization coefficient for quantizing the DCT coefficient separately into mantissa data excluding the most significant bit and exponent data, and the mantissa data is stored in the most significant bit. Is normalized so as to be a predetermined value. The multiplication means adds a predetermined value to the mantissa data stored in the storage means, and multiplies the mantissa data to which the most significant bit is added by the DCT coefficient . The shift means shifts the result of the multiplication by the multiplication means based on the exponent part data stored in the storage means. The quantized representative value determining means determines a quantized representative value corresponding to the DCT coefficient based on the shift result of the shift means.

【0014】[0014]

【作用】請求項1に記載の本発明によれば、記憶手段に
記憶された量子化係数の逆数が仮数部データと指数部デ
ータとに分けて記憶される。その仮数部データと被量子
化データとが乗算手段において乗算され、その乗算結果
は、記憶手段に記憶された指数部データに基づいて桁送
り手段において桁送りされる。すなわち、乗算手段およ
び桁送り手段によって被量子化データが量子化係数によ
って除算される。桁送り手段の桁送り結果だけでは、被
量子化データを所定範囲の大きさの整数で表わされる量
子化代表値として表わせないので、量子化代表値決定手
段にて、桁送り結果に対して、たとえば四捨五入および
上,下限値規制などの丸め処理を行ない、量子化代表値
を決定する。
According to the first aspect of the present invention, the reciprocal of the quantization coefficient stored in the storage means is stored separately for the mantissa part data and the exponent part data. The mantissa data and the quantized data are multiplied by the multiplication means, and the multiplication result is shifted by the shift means based on the exponent data stored in the storage means. That is, the data to be quantized is divided by the quantization coefficient by the multiplying means and the shifting means. With only the digit shift result of the digit shift means, the quantized data cannot be represented as a quantized representative value represented by an integer of a predetermined range. For example, a rounding process such as rounding and regulation of upper and lower limits is performed to determine a quantization representative value.

【0015】請求項2に記載の本発明によれば、仮数部
データは、最上位ビットが予め定められた値になるよう
に正規化されており、記憶手段には、最上位ビットを除
いた仮数部データが記憶される。これによって、記憶手
段に記憶すべきデータ量が、請求項1に記載の発明より
も少なくなっている。乗算手段は、前記予め定められた
値を記憶手段に記憶された仮数部データに付加し、それ
を被量子化データと乗算することにより請求項1に記載
された発明の乗算手段の乗算と同じ乗算を行なう。
According to the second aspect of the present invention, the mantissa data is normalized such that the most significant bit becomes a predetermined value, and the storage means removes the most significant bit. The mantissa data is stored. As a result, the amount of data to be stored in the storage means is smaller than that of the first aspect. The multiplying means adds the predetermined value to the mantissa data stored in the storage means and multiplies the mantissa data by the data to be quantized. Perform multiplication.

【0016】[0016]

【実施例】次に、本発明の実施例を図面に基づいて詳細
に説明する。
Next, an embodiment of the present invention will be described in detail with reference to the drawings.

【0017】図1は、量子化装置の構成を示すブロック
図である。RAMまたはROMなどよりなる記憶手段で
ある記憶部21には、被量子化データを量子化するため
の所定個数の量子化係数の逆数が仮数部データと指数部
データとに分けられ、テーブル化されて記憶されてい
る。記憶部21のアドレス入力端子Aには、量子化係数
を選択するための量子化係数選択データが与えられる。
記憶部21では、与えられた量子化係数選択データに対
応する量子化係数の逆数の仮数部データを出力端子D1
から乗算器22へ向けて出力するとともにその指数部デ
ータを出力端子D2からシフタ部23へ向けて出力す
る。
FIG. 1 is a block diagram showing the configuration of the quantization device. In a storage unit 21 which is a storage unit including a RAM or a ROM, a reciprocal of a predetermined number of quantized coefficients for quantizing data to be quantized is divided into mantissa part data and exponent part data and tabulated. Is remembered. The address input terminal A of the storage unit 21 is supplied with quantization coefficient selection data for selecting a quantization coefficient.
The storage unit 21 outputs the mantissa part data of the reciprocal of the quantization coefficient corresponding to the given quantization coefficient selection data to the output terminal D1.
To the multiplier 22 and output the exponent data from the output terminal D2 to the shifter unit 23.

【0018】乗算手段である乗算器22には、被量子化
データが被乗数入力として与えられるとともに前記記憶
部21から前記仮数部データが乗数入力として与えられ
る。乗算器22では、与えられた被量子化データに仮数
部データを乗算し、その乗算結果をシフタ部23へ与え
る。
The multiplier 22 serving as a multiplying means is supplied with the quantized data as a multiplicand input and the mantissa data from the storage unit 21 as a multiplier input. The multiplier 22 multiplies the given quantized data by the mantissa data and supplies the multiplication result to the shifter 23.

【0019】桁送り手段であるシフタ部23では、乗算
器22から与えられた前記乗算結果のデータに対して、
記憶部21から与えられた前記指数部データの分だけ桁
送り処理を行ない、その桁送り結果を後処理部24へ与
える。
The shifter unit 23 serving as a shift means applies the multiplication result data provided from the multiplier 22 to the data.
The shift processing is performed by the amount of the exponent part data provided from the storage unit 21, and the shift result is provided to the post-processing unit 24.

【0020】量子化代表値決定手段である後処理部24
では、シフタ部23から与えられた桁送り結果のデータ
に対して四捨五入およびクリップ処理(上限値および下
限値を規制する処理)などの丸め処理を行なって、整数
値にて表わされる量子化代表値である量子化インデック
スを決定し、その結果を出力する。
A post-processing unit 24 serving as a quantization representative value determining unit
Performs rounding processing such as rounding and clip processing (processing for regulating the upper limit and lower limit) on the data of the shift result given from the shifter unit 23 to obtain a quantized representative value represented by an integer value. Is determined, and the result is output.

【0021】次に、記憶部21に記憶される量子化係数
の逆数の仮数部データおよび指数部データの具体例につ
いて説明する。図2は、記憶部21に記憶される量子化
係数の逆数の第1の具体例を示すデータテーブル図であ
り、1〜63の整数値にて表される量子化係数(10進
数表示)と、それぞれの量子化係数に対応する逆数の仮
数部データ(2進数表示)と、指数部データ(10進数
表示)とを表わしてある。このデータテーブルでは、仮
数部データを指数部データで除算した結果が量子化係数
の逆数となる。
Next, specific examples of the mantissa part data and the exponent part data of the reciprocal of the quantization coefficient stored in the storage unit 21 will be described. FIG. 2 is a data table diagram showing a first specific example of the reciprocal of the quantized coefficient stored in the storage unit 21. The quantized coefficient (in decimal notation) represented by integer values of 1 to 63 and , And the reciprocal mantissa part data (in binary notation) and the exponent part data (in decimal notation) corresponding to each quantized coefficient. In this data table, the result of dividing the mantissa data by the exponent data is the reciprocal of the quantization coefficient.

【0022】図2において、量子化係数の逆数の仮数部
データは、精度的に逆数の量子化誤差が問題とならない
十分なビット数である11ビットとしてあり、また、指
数部データは3ビットとしてある。なお、この場合の被
量子化データは12ビットの2進数としてある。この場
合の仮数部データは、正規化していないものであるが、
仮数部データを正規化しない場合は、後述する図3に示
すような、仮数部データが正規化された量子化係数の逆
数よりも、その指数部データの取り得る値が少なくな
り、これによってシフタ部23の構成が簡単になる。
In FIG. 2, the mantissa part data of the reciprocal of the quantized coefficient is 11 bits which is a sufficient number of bits that does not cause a problem with the quantization error of the reciprocal, and the exponent data is 3 bits. is there. The data to be quantized in this case is a 12-bit binary number. Although the mantissa data in this case is not normalized,
When the mantissa data is not normalized, the possible value of the exponent data becomes smaller than the reciprocal of the quantized coefficient in which the mantissa data is normalized, as shown in FIG. The configuration of the unit 23 is simplified.

【0023】図3は、記憶部21に記憶化される量子化
係数の逆数の第2の具体例を示すデータテーブル図であ
る。図3に示されるデータは、仮数部データが所定の数
値範囲内に入るように(仮数部データの左端のビットで
ある最上位ビットが1となるように)正規化されてお
り、その部分が図2に示されるデータと異なっている。
このように仮数部データを正規化した場合、仮数部デー
タの最上位ビットは必ず1になるため、記憶部21に記
憶させる仮数部データは最上位ビットの1を省略した図
4のようなものとし、乗算器22の乗数入力の最上位ビ
ットには常時1を固定入力させてもよい。このようにす
れば、記憶部21のデータの記憶容量を1ビット分削減
できる。
FIG. 3 is a data table diagram showing a second specific example of the reciprocal of the quantization coefficient stored in the storage unit 21. The data shown in FIG. 3 is normalized such that the mantissa data is within a predetermined numerical range (so that the most significant bit, which is the leftmost bit of the mantissa data, is 1), and the part thereof is It is different from the data shown in FIG.
When the mantissa data is normalized in this manner, the most significant bit of the mantissa data always becomes 1, and therefore the mantissa data stored in the storage unit 21 is as shown in FIG. In this case, 1 may always be fixedly input to the most significant bit of the multiplier input of the multiplier 22. By doing so, the data storage capacity of the storage unit 21 can be reduced by one bit.

【0024】周知のように、乗算器は同じ程度の演算を
行なう除算器よりも回路規模が小さいため、以上のよう
な量子化装置では、乗算器22を用いて構成されている
ので、従来のように除算器を用いた量子化装置よりも回
路規模を小さくすることができる。また、これに加え
て、量子化係数の逆数が仮数部データと指数部データと
に分けられ、その仮数部データのみが乗算器22での乗
算に用いられるため、さらに量子化装置の回路規模を小
型化することができる。
As is well known, since a multiplier has a smaller circuit size than a divider which performs the same operation, the above-described quantization apparatus is configured by using the multiplier 22, so that a conventional multiplier is used. Thus, the circuit scale can be made smaller than that of the quantizer using the divider. In addition, the reciprocal of the quantized coefficient is divided into mantissa data and exponent data, and only the mantissa data is used for multiplication in the multiplier 22. The size can be reduced.

【0025】また以上のような量子化装置では、最悪遅
延径路が、従来の除算器を含む径路と異なる乗算器を含
む径路に変わるが、一般的に、同程度の入力語長の場
合、除算器よりも乗算器の方が遅延時間が小さいため、
量子化装置の処理動作の高速化が容易に行なえる。
In the above quantization apparatus, the worst delay path is changed to a path including a multiplier different from the path including the conventional divider. In general, when the input word length is substantially the same, the division is performed. Since the delay time of the multiplier is smaller than that of the multiplier,
Processing speed of the quantizer can be easily increased.

【0026】[0026]

【発明の効果】請求項1に記載の本発明によれば、乗算
手段を用いた回路構成にて量子化が行なわれるとともに
乗算手段にて量子化係数の逆数の仮数部データのみが乗
算されるので、同等の演算処理を行なう除算器よりも回
路規模が小さい乗算器にて回路を構成することができ、
これによって量子化装置の集積回路化を容易に実現する
ことができる。また、乗算手段として用いる乗算器は、
一般的に、同等の演算を行なう除算器と比較して大幅に
演算処理動作が早いため、量子化装置の処理を高速化で
きる。
According to the first aspect of the present invention, quantization is performed by the circuit configuration using the multiplying means, and only the mantissa data of the reciprocal of the quantization coefficient is multiplied by the multiplying means. Therefore, the circuit can be configured with a multiplier having a smaller circuit size than a divider that performs equivalent arithmetic processing,
This makes it possible to easily realize an integrated circuit of the quantization device. Further, the multiplier used as the multiplication means is
In general, since the operation processing operation is significantly faster than that of a divider that performs the same operation, the processing of the quantization device can be speeded up.

【0027】請求項2に記載の本発明によれば、請求項
1に記載の本発明の効果に加えて、記憶手段に記憶され
る仮数部データは、最上位ビットが除かれているため、
記憶手段の記憶容量を削減することができる。
According to the second aspect of the present invention, in addition to the effect of the first aspect of the present invention, since the most significant bit is removed from the mantissa data stored in the storage means,
The storage capacity of the storage means can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】量子化装置の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a quantization device.

【図2】記憶部に記憶される量子化係数の逆数の第1の
具体例を示すデータテーブル図である。
FIG. 2 is a data table diagram showing a first specific example of a reciprocal of a quantization coefficient stored in a storage unit.

【図3】記憶部に記憶される量子化係数の逆数の第2の
具体例を示すデータテーブル図である。
FIG. 3 is a data table diagram showing a second specific example of a reciprocal of a quantization coefficient stored in a storage unit.

【図4】記憶部に記憶される量子化係数の逆数の第3の
具体例を示すデータテーブル図である。
FIG. 4 is a data table diagram showing a third specific example of a reciprocal of a quantization coefficient stored in a storage unit.

【図5】従来の量子化装置を有する静止画信号の符号化
装置の構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of a still image signal encoding device having a conventional quantization device.

【図6】従来の量子化装置の内部構成を示すブロック図
である。
FIG. 6 is a block diagram showing an internal configuration of a conventional quantization device.

【図7】量子化装置の量子化特性の一例を示すグラフで
ある。
FIG. 7 is a graph showing an example of a quantization characteristic of a quantization device.

【符号の説明】[Explanation of symbols]

21 記憶部 22 乗算器 23 シフタ部 24 後処理部 DESCRIPTION OF SYMBOLS 21 Storage part 22 Multiplier 23 Shifter part 24 Post-processing part

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 7/30 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03M 7/30

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 画像データを離散コサイン変換すること
により得られるDCT係数を量子化する量子化装置であ
って、前記DCT係数を 量子化するための量子化係数の逆数を
仮数部データと指数部データとに分けて記憶する記憶手
段と、 前記記憶手段に記憶された仮数部データと前記DCT係
とを乗算する乗算手段と、 前記記憶手段に記憶された指数部データに基づいて前記
乗算手段の乗算結果の桁送りを行なう桁送り手段と、 前記桁送り手段の桁送り結果に基づいて前記DCT係数
に対応する量子化代表値を決定する量子化代表値決定手
段とを備えた、量子化装置。
An image data is subjected to a discrete cosine transform.
A quantizer for quantizing DCT coefficients obtained by a memory means for storing the inverse of the quantization coefficient for quantizing the DCT coefficients are divided into a mantissa data and the exponential part data, said storage Mantissa data stored in the means and the DCT
Multiplication means for multiplying the number, the shift means for shift of the multiplication result of said multiplying means based on the stored exponent data in the storage means, on the basis of the shift result of said shift means A quantizing representative value determining means for determining a quantizing representative value corresponding to the DCT coefficient .
【請求項2】 画像データを離散コサイン変換すること
により得られるDCT係数を量子化する量子化装置であ
って、前記DCT係数を 量子化するための量子化係数の逆数
を、最上位ビットを除く仮数部データと指数部データと
に分けて記憶する記憶手段を備え、 前記仮数部データは最上位ビットが予め定められた値に
なるように正規化されており、 前記予め定められた値を前記記憶手段に記憶された仮数
部データに付加し、前記最上位ビットが付加された仮数
部データを前記DCT係数と乗算する乗算手段と、 前記記憶手段に記憶された指数部データに基づいて前記
乗算手段の乗算結果の桁送りを行なう桁送り手段と、 前記桁送り手段の桁送り結果に基づいて前記DCT係数
に対応する量子化代表値を決定する量子化代表値決定手
段とをさらに備えた、量子化装置。
2. A method for performing discrete cosine transform on image data.
A quantizer for quantizing DCT coefficients obtained by the inverse of the quantization coefficient for quantizing the DCT coefficients, stores divided into a mantissa data and the exponential part data except for the most significant bit Storage means, wherein the mantissa data is normalized so that the most significant bit becomes a predetermined value, and the predetermined value is added to the mantissa data stored in the storage means, Multiplication means for multiplying the DCT coefficient by the mantissa data to which the most significant bit is added; shift means for shifting the multiplication result of the multiplication means based on the exponent data stored in the storage means; the shift means includes a shift results in further quantization representative value determining means for determining a quantization representative value corresponding to the DCT coefficients <br/> based, quantizer.
JP23015192A 1992-08-28 1992-08-28 Quantizer Expired - Lifetime JP3131041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23015192A JP3131041B2 (en) 1992-08-28 1992-08-28 Quantizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23015192A JP3131041B2 (en) 1992-08-28 1992-08-28 Quantizer

Publications (2)

Publication Number Publication Date
JPH0677842A JPH0677842A (en) 1994-03-18
JP3131041B2 true JP3131041B2 (en) 2001-01-31

Family

ID=16903397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23015192A Expired - Lifetime JP3131041B2 (en) 1992-08-28 1992-08-28 Quantizer

Country Status (1)

Country Link
JP (1) JP3131041B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014155607A (en) * 2013-02-15 2014-08-28 Ars Corporation Small cutting tool and its mounting table

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348210B1 (en) * 2000-07-21 2002-08-09 (주)씨앤에스 테크놀로지 Device for quantization of image conpression/restoration
EP1406213A4 (en) * 2001-06-21 2009-01-14 Hi Corp Information processor
US7123655B2 (en) * 2001-08-09 2006-10-17 Sharp Laboratories Of America, Inc. Method for reduced bit-depth quantization
JP4963680B2 (en) 2008-03-27 2012-06-27 株式会社メガチップス Image processing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014155607A (en) * 2013-02-15 2014-08-28 Ars Corporation Small cutting tool and its mounting table

Also Published As

Publication number Publication date
JPH0677842A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
JP4560033B2 (en) Method for decoding video or image data
CN100379292C (en) 2-D transformation of image and video-frequency coding
JPH02305182A (en) Picture signal compressing and encoding device
EP0663762A2 (en) Quantising and dequantising circuit with reduced size
JPH0879091A (en) Variable length code table and variable length coder
JP3131041B2 (en) Quantizer
US5511094A (en) Signal processor for a sub-band coding system
US6737997B2 (en) Data conversion apparatus and data conversion method
JP2526505B2 (en) Image processing device
CN101547352B (en) Method for compressing and decompressing image
US6317063B1 (en) Inverse quantization using table with reduced size
JPH11212768A (en) Logarithmic value calculation circuit
US6859562B2 (en) Coded data length detection apparatus, method of the same, and image coding apparatus
JPH0654307A (en) Data compressing device
JPS61135286A (en) Picture data compressor
JPH09504146A (en) Method and apparatus for evaluating bit budget for encoder with variable word length
JP3142356B2 (en) Quantizer and image data quantizer
JPH0898175A (en) Picture encoding device
JP2856974B2 (en) Image coding device
JP3225614B2 (en) Data compression device
JPH0653839A (en) Data compressing device
JPH04222122A (en) Data compressor
JPH08317219A (en) Image compression and expansion device
JPH08223574A (en) Compressing/expanding device for image data
JP2507654B2 (en) Matrix operation circuit of image data orthogonal transform processor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001107

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

EXPY Cancellation because of completion of term