JP3072435B2 - Digital convergence device - Google Patents
Digital convergence deviceInfo
- Publication number
- JP3072435B2 JP3072435B2 JP3009184A JP918491A JP3072435B2 JP 3072435 B2 JP3072435 B2 JP 3072435B2 JP 3009184 A JP3009184 A JP 3009184A JP 918491 A JP918491 A JP 918491A JP 3072435 B2 JP3072435 B2 JP 3072435B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- correction data
- correction
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、マルチスキャン方式投
射型ディスプレイの色ずれ補正を行うディジタルコンバ
ージェンス装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital convergence apparatus for correcting a color shift of a multi-scan type projection display.
【0002】[0002]
【従来の技術】従来は、あらかじめメモリに入力同期信
号周波数範囲を設定しておき、入力信号が設定の範囲内
なら、補正データをメモリより読み出しコンバージェン
ス補正を行なっていた。図6は従来の投射型ディスプレ
イの色ずれ補正を行うディジタルコンバージェンス装置
のブロック構成図を示したものである。図6において、
31は制御装置(CPU)、32はプログラムを格納する読出
専用メモリ(ROM)、33は一時メモリ(RAM)、34は補
正データメモリであって、電源をOFFした場合でも内
容が保持され電気的にデータ変更可能なメモリ、35は入
力信号を区別するための同期信号,アスペクト比などを
ソフトで処理できるようにパラレルデータに変換する部
分と、同期信号にあわせて係数ROM,パターンROM
を読み出すためのアドレスを発生する部分を有するイン
タフェース(I/F)である。36は補間演算部であって、
補正データメモリ34には特定の点のデータしかないた
め、補正データと係数で補間演算を行う。37は係数RO
M、38はパターンROM、39はD/Aコンバータであ
る。図7は上記従来例の処理の流れを示したものであ
る。次に、上記従来例の動作について説明する。図6に
おいて、ROM32のプログラムで、I/F35に入力され
る入力信号の同期信号周波数があらかじめ設定した範囲
に入っているかを判別する(S61)。この結果、判別範囲
に応じた補正データを補正データメモリ34を読み出すと
同時に、同期信号周波数に応じた係数データを係数RO
M37より、またパターンデータをパターンROM38より
読み出し、パターンデータを出力する(S62)。補正デー
タメモリ34より読み出した補正データと、係数ROM37
より読み出した係数データを補間演算部36で補間演算し
(S63)、補間演算結果をD/Aコンバータ39で変換後補
正データとして出力する(S64)。上記信号判別(S61)で
入力信号があらかじめ設定した範囲にない場合は、コン
バージェンスがずれていれば、対話形式により再度調整
を行い、補正データをつくりなおし補正データメモリ34
の書きかえを行う(S71〜S74)。2. Description of the Related Art Conventionally, an input synchronizing signal frequency range is set in a memory in advance, and if an input signal is within the set range, correction data is read from the memory to perform convergence correction. FIG. 6 shows a block diagram of a conventional digital convergence device for correcting a color shift of a projection display. In FIG.
31 is a control device (CPU), 32 is a read-only memory (ROM) for storing programs, 33 is a temporary memory (RAM), and 34 is a correction data memory, the contents of which are retained even when the power is turned off. A data changeable memory, 35 is a part for converting a synchronization signal for distinguishing an input signal, an aspect ratio, etc. into parallel data so that it can be processed by software, and a coefficient ROM and a pattern ROM according to the synchronization signal.
Is an interface (I / F) having a portion for generating an address for reading out the data. 36 is an interpolation operation unit,
Since the correction data memory 34 has only data of a specific point, an interpolation operation is performed using the correction data and coefficients. 37 is the coefficient RO
M and 38 are pattern ROMs, and 39 is a D / A converter. FIG. 7 shows a flow of processing of the above-mentioned conventional example. Next, the operation of the above conventional example will be described. In FIG. 6, it is determined by the program in the ROM 32 whether or not the synchronization signal frequency of the input signal input to the I / F 35 is within a preset range ( S61 ). As a result, the correction data corresponding to the determination range is read from the correction data memory 34, and the coefficient data corresponding to the synchronization signal frequency is simultaneously stored in the coefficient RO.
From M37, the pattern data is read from the pattern ROM 38, and the pattern data is output ( S62 ). The correction data read from the correction data memory 34 and the coefficient ROM 37
The coefficient data read from the
( S63 ), the result of the interpolation calculation is output as corrected data after conversion by the D / A converter 39 ( S64 ). If not in the range where the input signal is preset by the signal determination (S 61), as long as shift convergence, it performed again adjusted by interactively remake the correction data correction data memory 34
Perform a rewrite of (S 71 ~S 74).
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来例では、プログラムで設定の範囲外の信号入力があっ
た場合、判別範囲外となり補正できないという問題があ
った。また、図8(a)に示すように、1つの判別範囲に
複数の信号入力(図8ではA,B,C)があった時、判別
範囲2に同期信号周波数Aに対応する補正データ2を作
ると、新たに同期信号周波数Bや同期信号周波数Cが入
ると、同期信号周波数Aの補正データ2が読み出されコ
ンバージェンス補正が行われる。ところが、信号A,
B,Cの同期信号周波数や振幅が異なれば、信号Cの補
正を信号Aの補正データで行うと図8(c)の如くコンバ
ージェンスずれをおこすという問題があった。コンバー
ジェンス補正を必要なデータは、CRT管面上のラスタ
(R,G,B)の空間位置関係で決まる。このため、同期
信号周波数や振幅の違いが補正位置の違いとなり、コン
バージェンスずれをひきおこすのである。本発明は上記
従来の問題を解決するものであり、最適コンバージェン
ス補正状態を与えるディジタルコンバージェンス装置を
提供することを目的とするものである。However, in the above conventional example, when a signal input outside the range set by the program is present, there is a problem that the signal is outside the determination range and cannot be corrected. As shown in FIG. 8A, when there are a plurality of signal inputs (A, B, and C in FIG. 8) in one determination range, the correction data 2 corresponding to the synchronization signal frequency A is stored in the determination range 2. When the synchronization signal frequency B and the synchronization signal frequency C are newly input, the correction data 2 of the synchronization signal frequency A is read and the convergence correction is performed. However, signal A,
If the synchronization signal frequencies and amplitudes of B and C are different, if the correction of the signal C is performed using the correction data of the signal A, there is a problem that a convergence shift occurs as shown in FIG. The data that needs convergence correction is the raster data on the CRT screen.
It is determined by the spatial positional relationship of (R, G, B). For this reason, a difference in the synchronization signal frequency or amplitude results in a difference in the correction position, causing a convergence deviation. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems and to provide a digital convergence apparatus for providing an optimum convergence correction state.
【0004】[0004]
【課題を解決するための手段】本発明の上記目的を達成
するため、プログラムであらかじめ信号の種類や判別範
囲を設定せず、係数やパターン信号の種類が変われば、
その都度演算により補正信号を求めてコンバージェンス
補正を行うようにしたものである。In order to achieve the above object of the present invention, if the type of the signal or the type of the discrimination signal is changed without setting the type of the signal or the determination range in advance by a program,
The convergence correction is performed by calculating a correction signal by calculation each time.
【0005】[0005]
【作用】従って本発明によれば、据付調整のとき、補正
データと共に信号の種類(同期信号周波数,アスペクト
比等)、補正データの格納先頭番地等を記憶させ、動作
中は、入力信号に合わせてメモリの信号の種類を記憶し
たところを調べ、信号の変動を考慮して判別範囲を設
け、範囲内の補正データを読み出す。入力信号に対応し
たデータがメモリにない場合、入力信号に応じた係数デ
ータ、パターンデータは同期信号周波数,走査線数より
演算で求められ、入力信号の種類が変わるたびに逐次変
更していく。このようにして、任意の入力信号に対して
ディジタル的にコンバージェンス補正が行われる。According to the invention thus, when the installation adjustment, signal type with correction data (synchronization signal frequency, aspect ratio, etc.), stores the storage head address or the like of the correction data, during operation, the input signal In addition, the storage of the type of the signal in the memory is checked, a determination range is provided in consideration of the signal variation, and correction data within the range is read. Corresponding to the input signal
If the data does not exist in the memory, the coefficient data and pattern data corresponding to the input signal are obtained by calculation from the synchronization signal frequency and the number of scanning lines, and are sequentially changed each time the type of the input signal changes. In this way, convergence correction is performed digitally on an arbitrary input signal.
【0006】[0006]
【実施例】図1は本発明の第1及び第2の実施例におけ
るディジタルコンバージェンス装置のブロック構成図を
示したものである。図1において、1は制御装置(CP
U)、2はプログラムを格納するROM、3はRAM、
4は補正データメモリであって、信号種類と補正データ
からなり、信号種類は、同期信号周波数,アスペクト
比,補正データ格納先頭番地からなる。5はインタフェ
ース(I/F)、6は補正データと係数で補間演算を行う
補間演算部、7は係数メモリ、8はパターンメモリ、9
はD/Aコンバータである。図2は本発明の第1の実施
例の処理の流れを示したものである。次に、上記第1の
実施例の動作について説明する。CPU1はROM2の
プログラムにより、インタフェース5からの入力信号
が、信号の変動を考慮した範囲で補正データメモリ4上
の信号種類に記憶されているかを判断する(S1)。その
結果、補正データメモリ4に記憶されておれば、信号に
対応した補正データを補正データメモリ4より選択して
補間演算部6に出力する(S2)。同時に信号に応じた係
数データ、パターンデータをCPU1で演算して係数メ
モリ7及びパターンメモリ8に記憶する。また、入力信
号に同期されて、係数メモリ7及びパターンメモリ8の
データを出力し、係数メモリ7の出力と補正データメモ
リ4の出力を補間演算部6で補間演算を行い(S4)、そ
の結果をD/Aコンバータ9で変換後補正信号を出力す
る。また、補正データメモリ上に入力信号に対応したデ
ータがない場合(調整モードのとき)(S11)、CPU1は
入力信号に応じた係数データとパターンデータを演算
し、係数メモリ7及びパターンメモリ8に記憶する(S
12)。また、コンバージェンス調整のため対話形式で調
整点の補正データをつくり(S13)、信号種類と補正デー
タを補正データメモリ4に記憶させ(S14,S15)、その
上で、補正データ、係数データ、補間演算部6で補間演
算を行いD/Aコンバータ9から補正信号を出力する。FIG. 1 is a block diagram showing a digital convergence apparatus according to first and second embodiments of the present invention. In FIG. 1, reference numeral 1 denotes a control device (CP
U), 2 is a ROM for storing programs, 3 is a RAM,
Reference numeral 4 denotes a correction data memory, which comprises a signal type and correction data, and the signal type comprises a synchronization signal frequency, an aspect ratio, and a correction data storage start address. Reference numeral 5 denotes an interface (I / F), 6 denotes an interpolation operation unit for performing an interpolation operation using correction data and coefficients, 7 denotes a coefficient memory, 8 denotes a pattern memory, and 9 denotes a pattern memory.
Is a D / A converter. FIG. 2 shows a processing flow of the first embodiment of the present invention. Next, the operation of the first embodiment will be described. The CPU 1 determines whether or not the input signal from the interface 5 is stored in the signal type on the correction data memory 4 within a range in which the fluctuation of the signal is considered (S 1 ). As a result, if I is stored in the correction data memory 4, and outputs the correction data corresponding to the signal selected from the correction data memory 4 to the interpolation operation unit 6 (S 2). At the same time, coefficient data and pattern data corresponding to the signal are calculated by the CPU 1 and stored in the coefficient memory 7 and the pattern memory 8. Further, the data of the coefficient memory 7 and the data of the pattern memory 8 are output in synchronization with the input signal, and the output of the coefficient memory 7 and the output of the correction data memory 4 are subjected to an interpolation operation by the interpolation operation unit 6 (S 4 ). The result is converted by the D / A converter 9 to output a correction signal. If there is no data corresponding to the input signal in the correction data memory (in the adjustment mode) (S 11 ), the CPU 1 calculates coefficient data and pattern data according to the input signal, and calculates the coefficient memory 7 and the pattern memory 8. (S
12 ). Also, make the correction data of the adjusting points interactively for convergence adjustment (S 13), to store the signal type and the correction data in the correction data memory 4 (S 14, S 15) , on that, the correction data, coefficient An interpolation operation is performed by the data and interpolation operation unit 6, and a correction signal is output from the D / A converter 9.
【0007】次に、本発明の第2の実施例について説明
する。第2の実施例におけるディジタルコンバージェン
ス装置のブロック構成は図1と同様であるが、係数メモ
リ7及びパターンメモリ8は補正データメモリ4と同
様、電源OFF時にもデータを保持している電気的にデ
ータ消去可能なメモリ(例えば、E2PROM,NVRA
M,バッテリバックアップRAM)を用いる。図3は本
発明の第2の実施例の処理の流れを示したものである。
次に、上記第2の実施例の動作について説明する。CP
U1はROM2のプログラムにより、インタフェース5
よりの信号入力で、信号種類を補正データメモリより参
照し(S21)、それに対応した補正データを補正データメ
モリ4より、また係数データを係数メモリ7より、さら
にパターンデータをパターンメモリより読み出し
(S22)、補正データと係数データを補間演算部6にて補
間演算を行い(S23)、補間演算結果をD/Aコンバータ
9にて変換後、補正データを出力する。また、パターン
メモリ8の読み出し結果はパターンデータとして出力さ
れる。入力信号判別時(S21)、補正データメモリ4にデ
ータがない場合は、入力信号があれば、補正データ作成
の操作に入る。即ち、調整モード(S31)として、CPU
1は入力信号に応じた補正データ,係数データを計算し
出力(S32)、信号種類,補正データ,係数データ,パタ
ーンデータを補正データメモリ4に記憶させる(S33,
S34,S35)。Next, a second embodiment of the present invention will be described. Although the block configuration of the digital convergence device in the second embodiment is the same as that of FIG. 1, the coefficient memory 7 and the pattern memory 8 are electrically stored in the data storage mode even when the power is turned off, similarly to the correction data memory 4. Erasable memory (eg, E 2 PROM, NVRA
M, battery backup RAM). FIG. 3 shows a flow of processing according to the second embodiment of the present invention.
Next, the operation of the second embodiment will be described. CP
U1 is interface 5 based on the program in ROM2.
More of the signal input, with reference to the signal type from the correction data memory (S 21), from the correction data memory 4 a correction data corresponding thereto, also from the coefficient memory 7 the coefficient data further reads the pattern data from the pattern memory
(S 22), performs interpolation calculation of the correction data and the coefficient data by the interpolation operation unit 6 (S 23), after converting the interpolation operation results in D / A converter 9, and outputs the corrected data. The result of reading from the pattern memory 8 is output as pattern data. When there is no data in the correction data memory 4 when the input signal is determined (S 21 ), if there is an input signal, the operation starts to generate correction data. That is, in the adjustment mode (S 31 ), the CPU
1 calculates and outputs correction data and coefficient data according to the input signal ( S32 ), and stores the signal type, correction data, coefficient data, and pattern data in the correction data memory 4 ( S33 ,
S34 , S35 ).
【0008】次に、本発明の第3の実施例について説明
する。図4は本発明の第3の実施例におけるディジタル
コンバージェンス装置のブロック構成図を示したもので
ある。図4において、11は制御装置(CPU)、12はプロ
グラムを格納するROM、13はRAM、14は補正データ
メモリ、15はインタフェース(I/F)、16はフレームメ
モリであって表示の全情報の操作にこのメモリの内容が
用いられる。17はパターンメモリ、18はD/Aコンバー
タである。図5は本発明の第3の実施例における処理の
流れを示したものである。次に、上記第3の実施例の動
作について説明する。フレームメモリ16を用いて表示の
全情報を操作する場合、全情報を記憶させるため補間演
算部及び係数メモリは必要でなくなる。CPU1はRO
M2のプログラムによって、インタフェース5の入力信
号で補正データメモリ14を読み出して信号判別を行い
(S41)、補正データメモリ14にデータがある場合は、入
力信号に応じたパターンデータをパターンメモリ17より
出力し(S42)、また、入力信号に応じた補正データをフ
レームメモリ16より出力し(S43)、フレームメモリ16の
出力をD/Aコンバータ18で変換後、補正信号,パター
ンデータを出力する(S44)。信号判別時補正データメモ
リ14にデータがない場合は調整モード処理(S51)とし、
入力信号に応じたパターンデータをパターンメモリ17よ
り出力し(S52)、入力信号に応じた係数データをCPU
1で計算により求め(S53)、対話形式のコンバージェン
ス調整でパターン交点(調整点)の補正データを作成し、
補正データと係数データで補間演算しフレームメモリ16
に記憶させ、フレームメモリ16の出力をD/Aコンバー
タで変換後出力(S54)、信号種類とフレームメモリ16の
全てのデータを補正データメモリに記憶させる(S55,
S56)。Next, a third embodiment of the present invention will be described. FIG. 4 is a block diagram showing a digital convergence apparatus according to a third embodiment of the present invention. In FIG. 4, 11 is a control device (CPU), 12 is a ROM for storing a program, 13 is a RAM, 14 is a correction data memory, 15 is an interface (I / F), and 16 is a frame memory, The contents of this memory are used for the operation of. 17 is a pattern memory, and 18 is a D / A converter. FIG. 5 shows a flow of processing in the third embodiment of the present invention. Next, the operation of the third embodiment will be described. When all the information of the display is operated using the frame memory 16, the interpolation calculation unit and the coefficient memory are not required to store all the information. CPU1 is RO
According to the program of M2, the correction data memory 14 is read by the input signal of the interface 5 to determine the signal.
( S41 ) If there is data in the correction data memory 14, pattern data corresponding to the input signal is output from the pattern memory 17 ( S42 ), and correction data corresponding to the input signal is output from the frame memory 16. and (S 43), after converting the output of the frame memory 16 by the D / a converter 18, the correction signal, and outputs the pattern data (S 44). If there is no data in the correction data memory 14 at the time of signal discrimination, an adjustment mode process ( S51 ) is performed, and
The pattern data corresponding to the input signal is output from the pattern memory 17 ( S52 ), and the coefficient data corresponding to the input signal is output to the CPU.
Determined by calculation in 1 (S 53), and a correction data of a pattern intersection (adjustment point) at convergence adjustment interactive,
Interpolation operation is performed on the correction data and coefficient data, and the frame memory 16
The output of the frame memory 16 is converted by the D / A converter and output ( S54 ), and the signal type and all data of the frame memory 16 are stored in the correction data memory ( S55 ,
S56 ).
【0009】[0009]
【発明の効果】本発明は上記実施例から明らかなよう
に、据付調整時、補正データと共に信号の種類(同期信
号周波数,アスペクト比等)、補正データの格納先頭番
地などを記憶させ、動作中は、入力信号に対応して信号
の種類を記憶した箇所を調べ、信号の変動を考慮して判
別範囲を設け、範囲内の補正データを読み出す。また、
入力信号に対応したデータがメモリにない場合、入力信
号に応じた係数データ,パターンデータは同期信号周波
数および走査線数より演算で求められ、入力信号の種類
が変わるたびに逐次変更していく。上記のようにして、
任意の入力信号に対してディジタル的にコンバージェン
ス補正を行うことができるという効果を有する。The present invention exhibits As apparent from the above examples, during installation adjustment, signal type with correction data (synchronization signal frequency, aspect ratio, etc.), are stored and storing the start address of the correction data, in operation Examines the location where the type of signal is stored in correspondence with the input signal, sets a determination range in consideration of signal fluctuation, and reads out correction data within the range. Also,
If there is no data corresponding to the input signal in the memory,
The coefficient data and pattern data corresponding to the signal are obtained by calculation from the synchronization signal frequency and the number of scanning lines, and are sequentially changed each time the type of input signal changes. As above,
There is an effect that convergence correction can be digitally performed on an arbitrary input signal.
【図1】本発明の第1および第2の実施例におけるディ
ジタルコンバージェンス装置のブロック構成図である。FIG. 1 is a block diagram of a digital convergence device according to first and second embodiments of the present invention.
【図2】本発明の第1の実施例の処理フローチャートで
ある。FIG. 2 is a processing flowchart of the first embodiment of the present invention.
【図3】本発明の第2の実施例の処理フローチャートで
ある。FIG. 3 is a processing flowchart of a second embodiment of the present invention.
【図4】本発明の第3の実施例におけるディジタルコン
バージェンス装置のブロック構成図である。FIG. 4 is a block diagram of a digital convergence device according to a third embodiment of the present invention.
【図5】本発明の第3の実施例の処理フローチャートで
ある。FIG. 5 is a processing flowchart of a third embodiment of the present invention.
【図6】従来例におけるディジタルコンバージェンス装
置のブロック構成図である。FIG. 6 is a block diagram of a conventional digital convergence device.
【図7】従来例の処理フローチャートである。FIG. 7 is a processing flowchart of a conventional example.
【図8】従来例における問題点を説明する図である。FIG. 8 is a diagram illustrating a problem in a conventional example.
1,11,31…CPU、 2,12,32…ROM、 3,1
3,33…RAM、 4,14,34…補正データルメモリ、
5,15,35…I/F、 6,36…補間演算部、7…係
数メモリ、 8,17…パターンメモリ、 9,18,39…
D/Aコンバータ、 16…フレームメモリ、 37…係数
ROM、 38…パターンROM。1, 11, 31 ... CPU, 2, 12, 32 ... ROM, 3, 1
3,33… RAM, 4,14,34… Correction data memory,
5, 15, 35 ... I / F, 6, 36 ... interpolation operation unit, 7 ... coefficient memory, 8, 17 ... pattern memory, 9, 18, 39 ...
D / A converter, 16 ... frame memory, 37 ... coefficient ROM, 38 ... pattern ROM.
Claims (6)
信号の同期信号周波数及び走査線数により設定される係
数データ及びパターンデータを入力信号の種類が変わる
毎に前記CRT管面上のラスタの空間位置と変化した入
力信号の同期信号周波数及び走査線数により演算して入
力信号に応じた係数データ及びパターンデータを設定す
ると共にプログラムに応じた判断機能を有する制御手段
と、 前記入力信号に応じたパターンデータを記憶するための
パターンデータメモリと、前記入力信号の同期信号に応
じた係数データを記憶するための係数データメモリと、
信号種類と補正データが記憶された補正データメモリ
と、 前記入力信号が信号の変動を考慮した範囲で前記補正デ
ータメモリに記憶された信号種類に含まれているか否か
を前記制御手段により判断するためのプログラム手段
と、 前記係数データメモリから出力される係数データと前記
補正データメモリから出力される補正データとを補間演
算して補正信号を出力する補間演算手段とを備え、 あらかじめ入力信号の種類や判別範囲を設定せずに入力
信号に応じた補正信号を前記制御手段で演算して、前記
制御手段により前記入力信号に対応したデータが前記補
正データメモリに記憶されていないと判断された場合に
おいても、前記入力信号に応じた係数データとパターン
データを前記制御手段で演算して前記係数データメモリ
及びパターンデータメモリに格納すると共に、前記補間
演算手段で当該係数データとパターンデータにより前記
補正データメモリに格納された調整点の間の補正データ
を補間演算して補正信号を出力することにより最適コン
バージェンス補正状態を実現することを特徴とするディ
ジタルコンバージェンス装置。1. Spatial position and input of raster on CRT screen
The relationship set by the signal synchronization signal frequency and the number of scanning lines
Change the input signal type for numerical data and pattern data
The spatial position of the raster on the CRT screen
A control unit having a determining function in accordance with the <br/> Rutotomoni program to set the coefficient data and the pattern data corresponding to the operation to input <br/> force signal by the synchronizing signal frequency and the number of scanning lines of the force signal, A pattern data memory for storing pattern data according to the input signal, and a coefficient data memory for storing coefficient data according to a synchronization signal of the input signal,
A correction data memory in which a signal type and correction data are stored, and the control unit determines whether the input signal is included in the signal type stored in the correction data memory in a range in which signal fluctuation is considered. Program means for interpolating coefficient data output from the coefficient data memory and correction data output from the correction data memory to output a correction signal. When the control unit calculates a correction signal corresponding to the input signal without setting the determination range or the determination range, and the control unit determines that the data corresponding to the input signal is not stored in the correction data memory. In the above, coefficient data and pattern data corresponding to the input signal are calculated by the control means, and the coefficient data memory and the pattern data are calculated. Stores the data memory, said by the coefficient data and the pattern data by the interpolation calculation means
Correction data between adjustment points stored in the correction data memory
Digital convergence apparatus characterized by realizing an optimum convergence correction state by the interpolation calculation and outputs a correction signal.
して同期信号周波数,アスペクト比,走査線数及びメモ
リ格納先頭番地を記憶させ、信号入力時に前記補正デー
タメモリに記憶された前記信号種類のデータと入力信号
とを比較し、入力信号が前記補正データメモリに記憶さ
れた信号種類に含まれるか否かを判断することを特徴と
する請求項1記載のディジタルコンバージェンス装置。2. The method according to claim 1, wherein the data of the signal type is stored in the correction data memory.
Synchronization signal frequency, aspect ratio, stores the number of scanning lines and notes <br/> Li storage starting address, the correction data at the time of signal input
Of the signal type stored in the data memory and the input signal
And the input signal is stored in the correction data memory.
Digital convergence apparatus according to claim 1, wherein the determining whether included in the signal type that is.
して同期信号周波数,アスペクト比,走査線数及びメモ
リ格納先頭番地を記憶させ、信号入力時に信号の変動を
考慮して、同期信号周波数,アスペクト比に一定の識別
範囲を設け、その範囲に前記補正データメモリに記憶し
ている信号種類の同期信号周波数とアスペクト比が入っ
ているか否かを調べ、範囲に入っていれば前記補正デー
タメモリより補正データを割り当てることを特徴とする
請求項1記載のディジタルコンバージェンス装置。3. The correction data memory stores signal type data.
The synchronization signal frequency, aspect ratio, number of scanning lines and notes
Stores the re storage head address, considering the signal variation of the time signal input, the synchronization signal frequency, provides certain identification range to the aspect ratio, the signal type of the synchronization signals stored in said correction data memory within that range checks whether the frequency and aspect ratio is on, the digital convergence apparatus according to claim 1, wherein the allocating the correction data memory than the correction data long as within the range.
コンバージェンス調整の補正データを調整点の補正デー
タから補間演算より求める場合において、補間演算のた
めの調整点間の各走査線ごとの補間係数を入力同期信号
周波数より求まる走査線数を垂直方向調整点数を用い
て、入力信号に応じた補間係数を演算により求めること
を特徴とする請求項1記載のディジタルコンバージェン
ス装置。In the case where 4. A co Nbajen scan tone obtained from interpolation calculation from the correction data of adjustment points correction data convergence adjustment of each scan line between Seiten, for each scan line between adjustment points for the interpolation operation the number of scanning lines which is obtained from the input sync signal frequency interpolation coefficients using vertical adjustment points, the digital convergence apparatus according to claim 1, wherein the determination by calculating interpolation coefficients corresponding to the input signal.
(パターンデータ)を、入力信号の同期信号周波数及び
アスペクト比に基づいて演算により求めることを特徴と
する請求項1記載のディジタルコンバージェンス装置。5. The optimum adjustment point position information against the input signal (pattern data), the synchronization signal frequency of the input signal and
Digital convergence apparatus according to claim 1, wherein the determination by calculation based on the aspect ratio.
種類と補正データを消去して別の信号種類と補正データ
を前記補正データメモリに記憶設定することを特徴とす
る請求項1記載のディジタルコンバージェンス装置。6. The digital claim 1, wherein the storing setting compensation data in the memory and the signal type stored with another signal type to clear the compensation correction data into the correction data memory Convergence device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009184A JP3072435B2 (en) | 1991-01-29 | 1991-01-29 | Digital convergence device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3009184A JP3072435B2 (en) | 1991-01-29 | 1991-01-29 | Digital convergence device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05176335A JPH05176335A (en) | 1993-07-13 |
JP3072435B2 true JP3072435B2 (en) | 2000-07-31 |
Family
ID=11713461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3009184A Expired - Fee Related JP3072435B2 (en) | 1991-01-29 | 1991-01-29 | Digital convergence device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3072435B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06141351A (en) * | 1992-10-26 | 1994-05-20 | Matsushita Electric Ind Co Ltd | Signal generator |
-
1991
- 1991-01-29 JP JP3009184A patent/JP3072435B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05176335A (en) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0420568B1 (en) | Digital convergence apparatus | |
US5298985A (en) | Image correction apparatus for adjusting images by digitially controlling analog correction waveforms | |
US4903145A (en) | Image quality control apparatus capable of density-correcting plural areas of different types | |
US4763199A (en) | Image processing apparatus and method of adjusting same | |
US4926268A (en) | Image processing apparatus which converts m-bit image data to n-bit (n>m) image data | |
US6377251B1 (en) | Video display apparatus and video display method | |
JPH05122664A (en) | Television receiver of wide aspect ratio | |
KR100561655B1 (en) | Method and device for picture display | |
JP3072435B2 (en) | Digital convergence device | |
US5069105A (en) | Musical tone signal generating apparatus with smooth tone color change in response to pitch change command | |
US5268772A (en) | Method of and apparatus for obtaining halftone image | |
KR100308259B1 (en) | Digital convergence corrector | |
US5751122A (en) | Digital convergence correction system | |
JPH07255059A (en) | Registration adjustment device and method therefor | |
JPH10224632A (en) | Input/output correction method using condition designation polynomial, and picture processor | |
KR970019691A (en) | Digital convergence devices | |
JP3468814B2 (en) | Display monitor device | |
JP3216271B2 (en) | Scan converter | |
JP3322074B2 (en) | Projection type image display | |
JP2513628B2 (en) | Image processing device | |
JP3178155B2 (en) | Printing device, print instruction device, and print data creation device | |
US7570258B2 (en) | Method for adjusting the scanning frequency and/or scanning phase of a digital image reproducing device | |
JP2596628B2 (en) | Italic processing circuit | |
JPH07298294A (en) | Setting method for image fetching position of interface device of rgb video | |
JPH08329238A (en) | Picture processing unit and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |