JP3054149B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3054149B2 JP3054149B2 JP11302683A JP30268399A JP3054149B2 JP 3054149 B2 JP3054149 B2 JP 3054149B2 JP 11302683 A JP11302683 A JP 11302683A JP 30268399 A JP30268399 A JP 30268399A JP 3054149 B2 JP3054149 B2 JP 3054149B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- liquid crystal
- frame
- displayed
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、中間調表示を可能
とした液晶表示装置に関する。 【０００２】 【従来の技術】液晶表示装置での中間調表示方式として
は、例えば特開昭５８−５７１９２号公報に開示される
ように、高速ブリンク表示を用いて実現する方法が知ら
れている。 【０００３】以下、かかる従来技術を図７〜図１０を用
いて説明する。図７は従来の液晶表示装置を示すブロッ
ク図であって、１は表示アドレス発生回路、２，３はメ
モリ、４は切換え信号発生回路、５はメモリ切換え回
路、６は表示データ生成回路、７は液晶表示パネルであ
る。 【０００４】同図において、表示アドレス発生回路１か
らの表示アドレス８はメモリ２，３に同時に入力され、
これらメモリ２，３からは文字コードが出力される。切
換え信号発生回路４からメモリ切換え回路５に切換え信
号が供給され、切換え信号が「ハイ」レベル（以下、
“Ｈ”という）のとき、メモリ２から読み出された文字
コードがメモリ切換え回路５を介して表示データ生成回
路６に、逆に、「ロー」レベル（以下、“Ｌ”という）
のとき、メモリ３から読み出された文字コードがメモリ
切換え回路５を介して表示データ生成回路６に供給され
る。切換え信号は液晶表示パネル７での１画面分の表示
期間毎に、“Ｈ”，“Ｌ”，“Ｈ”………とレベルが反
転し、このために、第１番目の画面（第１フレームとい
う。以下同じ）の表示時に、メモリ２の内容がメモリ切
換え回路５で選択されて表示データ生成回路６に供給さ
れるとすると、次の第２フレームの表示時には、メモリ
３の内容がメモリ切換え回路５で選択されて表示データ
生成回路６に供給される。表示データ生成回路６では、
供給された文字コードを文字パターンに変換し、表示デ
ータ９として液晶表示パネル７に出力する。 【０００５】一方、液晶表示パネル７で表示される文字
を「Ａ」，「Ｂ」，「Ｃ」とし、文字「Ｂ」を中間調で
表示すべきものとすると、メモリ２においては、図８
（ａ）に示すように、文字「Ａ」，「Ｂ」，「Ｃ」を表
わすコードであるコードＡ，Ｂ，Ｃが記憶されている
が、メモリ３においては、図８（ｂ）に示すように、文
字「Ａ」，「Ｃ」を表わすコードであるコードＡ，Ｃは
記憶されているが、中間調表示すべき文字「Ｂ」を表わ
すコードＢは記憶されていない。 【０００６】そこで、メモリ切換え回路５が、上記のよ
うに、メモリ２，３の出力を１フレーム毎に交互に選択
すると、液晶表示パネル７では、第１フレームで、図９
（ａ）に示すように、文字「Ａ」，「Ｂ」，「Ｃ」が夫
々表示される。第２フレームでは、図９（ｂ）に示すよ
うに、文字「Ａ」，「Ｃ」が表示されるが、文字「Ｂ」
は表示されない。 【０００７】このように、文字「Ａ」，「Ｃ」は全フレ
ームで表示されるが、文字「Ｂ」は１画面毎に表示、非
表示が繰り返され、この結果、図９（ｃ）に示すよう
に、文字「Ｂ」は中間調の表示となる。 【０００８】 【発明が解決しようとする課題】しかし、画面表示の周
波数を６０Ｈｚとすると、文字「Ｂ」は３０Ｈｚ繰り返
しで表示されることとなり、中間調表示されるものの、
フリッカと呼ぶちらつきが目立つという欠点があった。 【０００９】また、直流電圧の印加に伴なう特性劣化を
防止するために、液晶表示パネル７には、交流化した表
示データ信号を与えなければならない。そのために、図
７では省略しているが、液晶表示パネル７には交流化信
号を与え、フレーム毎に表示データ信号の極性を変換さ
せている。 【００１０】即ち、図１０に示すように、第１，３，５
フレームでは極性が「＋」の表示データ信号が、第２，
４，６フレームでは極性が「−」の表示データ信号が夫
々液晶表示パネル７に印加されるように、交流化信号が
与えられる。 【００１１】これに対して、図７に示す従来技術による
液晶表示装置においては、中間調表示すべき文字「Ｂ」
の表示領域についてみると、偶数フレームでは、表示デ
ータ信号が出力されないために、図１０に示すように、
液晶に印加される表示データ信号の極性は１フレーム毎
に「＋」，「±０」，「＋」，「±０」と、「＋」とな
る。従って、液晶には、奇数フレームにのみ電圧が印加
され、しかも、その電圧の極性は「＋」と一定であるか
ら、液晶には積分効果によって直流電圧が印加されるこ
ととなり、液晶パネルの寿命を短かくするという問題が
あった。 【００１２】本発明の目的は、かかる従来技術の問題を
解消し、フリッカの発生を防止して中間調表示を可能と
した液晶表示装置を提供することにある。 【００１３】 【課題を解決するための手段】上記目的を達成するた
め、本発明は、所定の中間調を表示するために、各フレ
ームにおいて、液晶パネルの複数の表示ブロックのうち
の少なくとも１つの該表示ブロックで該表示データを非
表示とし、非表示とされた該表示ブロックとは別の該表
示ブロックで該表示データを表示し、該表示ブロックは
夫々、所定のフレーム数毎に周期的に非表示となるよう
に駆動する駆動手段を有する構成とする。 【００１４】上述の構成により、各表示ブロックの表示
データの表示回数に応じた中間調が得られ、該表示ブロ
ックが夫々所定のフレーム数毎に周期的に非表示となる
ものであるから、表示内容のフリッカも目立たない。 【００１５】 【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は本発明による液晶表示装置の一
実施形態を示すブロック図であって、１０は表示メモ
リ、１１は属性メモリ、１２は発振器、１３はタイミン
グ信号発生回路、１４はフレームカウンタ、１５はライ
ンカウンタ、１６は表示制御回路、１７はゲート回路で
あり、図７に対応する部分には同一符号をつけている。 【００１６】図１において、表示メモリ１０には、表示
すべき文字を表わすべくコードが記憶され、属性メモリ
１１には、表示メモリ１０の文字コード毎に中間調表示
すべきか否かを表わすデータが記憶されている。 【００１７】発振器１２からのクロックに同期して表示
アドレス発生回路１から表示アドレス８が出力され、表
示メモリ１０と属性メモリ１１とに供給される。表示メ
モリ１０からは表示アドレス８に従って表示する文字に
対する文字コードが出力され、表示データ生成回路６に
供給されて、この文字コードに対応した文字のパターン
を表わす表示データ９が生成される。また、属性メモリ
１１からは、表示データ生成回路６から出力された表示
データ９を中間調表示すべきか否かを表わす属性信号２
０が読み出される。この属性信号２０は、中間調表示す
べき文字に対しては“Ｈ”、通常表示すべき文字に対し
ては“Ｌ”となる。 【００１８】一方、発振器１２からのクロックによって
タイミング信号発生回路１３からは画面の始まりを示す
フレームパルス信号１８と、ラインの始まりを示すライ
ンパルス信号１９とを出力する。いま、例えば、液晶表
示パネル７での画面のライン数を２００とすると、タイ
ミング信号発生回路１３からは、ラインパルス信号１９
が２００個出力される毎にフレームパルス信号１８が出
力される。これらフレームパルス信号１８とラインパル
ス信号１９とは、液晶表示パネル１７に供給され、これ
らに同期して表示が行なわれるとともに、フレームパル
ス信号１８はフレームカウンタ１４に、ラインパルス信
号１９はラインカウンタ１５に夫々供給される。 【００１９】フレームカウンタ１４、ラインカウンタ１
５のカウント値は、表示制御回路１６に供給される。こ
の表示制御回路１６は、属性メモリ１１からの属性信号
２０が“Ｈ”となると、上記カウント値で決まるライン
番号を指定し、中間調表示すべき文字のこのライン番号
に合ったラインの表示データ９が表示データ生成回路６
から出力されるタイミングに合わせて表示禁止信号２１
を出力する。これによってゲート回路１７はＯＦＦし、
指定されたラインの表示データ９は液晶表示パネル７に
供給されない。 【００２０】表示データ９がゲート回路１７で遮断され
るラインは１フレーム毎に異なり、これによって指定さ
れた文字は中間調表示される。 【００２１】図２は図１におけるフレームカウンタ１
４、ラインカウンタ１５、表示制御回路１６及びゲート
回路１７の一具体例を示すブロック図であって、２３は
１／４分周回路、２４は設定用シフトレジスタ、２５は
フレーム用シフトレジスタ、２６〜２９は論理積回路、
３０は論理和回路、３１は負論理出力の論理積回路、３
２はライン用シフトレジスタ、３３は論理積回路であ
り、図１に対応する部分には同一符号をつけている。 【００２２】次に、この具体例の動作を図３を用いて説
明するが、ここでは、１文字のライン数を８とし、ま
た、表示データ生成回路６が生成する表示データ９は８
ビットで構成されているものとする。また、シフトレジ
スタ２４，２５，３２は夫々４つの出力端子を有し、４
ビット構成の値を出力する。 【００２３】いま、のフレームパルス信号１８が入力
され、図３（ａ）に示すように、１／４分周回路２３か
らクロック４４が出力されたとする。このクロック４４
により、フレーム用シフトレジスタ２５では、初期値設
定用シフトレジスタ２４に格納されている値が設定され
て初期化される。この場合、フレーム用シフトレジスタ
２５は、その出力３６が“Ｈ”に、出力３７〜３９が
“Ｌ”に初期化されたものとする。従って、このとき、
初期値設定用シフトレジスタ２４の出力３４は“Ｈ”で
他は“Ｌ”であるが、フレーム用シフトレジスタ２５の
上記初期化後、クロック４４により、初期値設定用シフ
トレジスタ２４は１ステップシフトし、その出力３４は
“Ｈ”から“Ｌ”に、出力３５は“Ｌ”から“Ｈ”に反
転し、残りの出力は“Ｌ”のままで次の初期化の準備が
行なわれる。フレーム用のシフトレジスタ２５の出力３
６〜３９のレベルは、次のフレームパルス信号１８が入
力されるまで保持される。 【００２４】このように、のフレームパルス信号１８
が入力されてフレーム用シフトレジスタ２５が初期化さ
れるが、その後、のラインパルス信号１９が入力され
たとき、図３（ｂ）に示すように、ライン用シフトレジ
スタ３２の出力４０が“Ｈ”に、他の出力４１〜４３が
“Ｌ”となったとすると、このとき、フレーム用シフト
レジスタ２５の出力３６が“Ｈ”、出力３７〜３９が
“Ｌ”であるから、表示制御回路１６では、論理積回路
２６の出力のみが“Ｈ”となり、論理和回路３０から
“Ｈ”の信号４５が出力される。ライン用シフトレジス
タ３２では、４つのラインパルス信号１９が供給される
毎に“Ｈ”なる出力が巡し、このために、１，５，……
…，（１＋４×Ｎ）番目のラインパルス信号１９が供給
されたときに論理積回路２６の出力は“Ｈ”となり、論
理和回路３０から“Ｈ”の信号４５が出力される。 【００２５】一方、中間調表示すべく属性メモリ１１
（図１）が“Ｈ”の属性信号２０を出力しているとする
と、負論理出力の論理積回路３１からは、第１フレーム
の第１ライン，第５，………，第（１＋４×Ｎ）ライン
の表示期間に表示禁止信号２１を出力する。その結果、
ゲート回路１７の論理積回路３３によって表示データ９
は液晶表示パネル１７に出力されず、図４（ａ）に示す
ように、第１のフレームでは、文字Ａのパターンのう
ち、第１，第５ラインが表示されない。 【００２６】次に、図３（ａ）に示すように、のフレ
ームパルス信号１８が入力されると、フレーム用シフト
レジスタ２５は１ステップシフトし、その出力３７が
“Ｈ”、出力３６，３８，３９は“Ｌ”となる。この状
態でのラインパルス信号１９が入力されると、図３
（ｃ）に示すように、ライン用シフトレジスタ３２で
は、その出力４０が“Ｈ”、出力４１〜４３が“Ｌ”と
なる。その結果、表示制御回路１６の論理積回路２６〜
２９は“Ｌ”の信号を出力する。 【００２７】しかし、次ののラインパルス信号１９が
入力されると、ライン用シフトレジスタ３２の出力４１
は“Ｈ”、出力４０，４２，４３は“Ｌ”となるので、
表示制御回路１６の論理積回路２７が“Ｈ”の信号を出
力し、論理和回路３０の出力４５が“Ｈ”となる。ライ
ン用シフトレジスタ３２は４つのラインパルス信号１９
を受けることで出力４０〜４３の“Ｈ”を一巡させるた
め、２，６，………，（２＋４×Ｎ）番目ラインで論理
和回路３０の出力４５は“Ｈ”となる。 【００２８】このとき、属性メモリ１１からは中間調表
示すべく“Ｈ”の属性信号２０が出力されているため、
負論理性出力の論理積回路３１からは第２フレームの第
２，第６，………，第（２＋４×Ｎラインの）表示期間
で表示禁止信号２１を出力する。その結果、図４（ｂ）
に示すように、第２フレームでは、文字Ａのパターンの
うち、第２，第６ラインが表示されない。 【００２９】同様に、，のフレームパルス信号１８
が入力されたとき（図３（ａ））、第３フレームでは、
図４（ｃ）に示すように、第３，第７ラインが、第４フ
レームでは、図４（ｄ）に示すように、第４，第８ライ
ンが夫々表示されない。 【００３０】以上のように、フレーム毎に表示されない
ラインを異ならせることにより、図４（ｅ）に示すよう
に、文字Ａは中間調表示されることになる。しかも、文
字パターンの一部分を表示オフしているため、フリッカ
は目立たなくなる。 【００３１】以上は４フレーム期間であったが、次に、
のフレームパルス信号１８が入力されると、図３
（ａ）に示すように、１／４分周回路２３からはクロッ
ク４４が出力される。このクロック４４によって初期値
設定用シフトレジスタ２４に格納されている値がフレー
ム用シフトレジスタ２５に転送され、この結果、出力３
７が“Ｈ”、出力３６，３８，３９が“Ｌ”となるよう
に初期化される。さらに、このクロック４４によって初
期値設定用シフトレジスタ２４は１ステップシフトし、
次の初期化の準備が行なわれる。 【００３２】その後の第５フレームでのライン用シフト
レジスタ３２の動作は前述した動作と全く同じであり、
図３（ｃ）に示すように、のラインパルス信号１９で
は、ライン用シフトレジスタ３２の出力４０が“Ｈ”と
なり、のラインパルス信号１９では、出力４１が
“Ｈ”となる。従って、前述と同様に、第５フレームで
は、第２，第６，………，第（２＋４×Ｎ）番目のライ
ンでライン用シフトレジスタ３２の出力４１が“Ｈ”と
なったとき、表示制御回路１６から表示禁止信号２１が
出力される。その結果、図５（ａ）に示すように、第５
フレームでは、文字Ａのパターンのうち第２，第６ライ
ンが表示されない。 【００３３】以下同様にして、第６フレームでは、第
３，第７ラインが（図５（ｂ））、第７フレームでは、
第４，第８ラインが（図５（ｃ））、第８フレームで
は、第１，第５ライン（図５（ｄ））が夫々表示され
ず、図５（ｅ）に示すように、文字「Ａ」が中間調表示
されることになる。 【００３４】以上のように、表示されてないフレーム番
号とライン番号との関係が４フレーム毎に順次変更しつ
つ、文字Ａの中間調表示を行なうことができる。 【００３５】次に、この実施形態では、図７で示した従
来技術の液晶表示装置のように、液晶表示パネル７に直
流成分が印加されないことを図６を用いて説明する。 【００３６】いま、特定ライン（第１ライン）に着目し
て説明する。交流化信号は、従来技術の場合と同様、フ
レーム毎の「＋」，「−」と交互に与えられる。第１フ
レームでは、交流化信号は「＋」であるが、ゲート回路
１７（図１）によって非表示となっているため、液晶表
示パネル７には、「＋」も「−」も印加されない。次の
第２フレームでは、交流化信号が「−」であり、ゲート
回路１７がオンして表示するため、液晶表示パネル７に
は、「−」極性の表示データ信号が印加される。このよ
うに、液晶表示パネル７には、「＋」，「−」、あるい
は「±０」の表示データ信号が印加される。 【００３７】しかし、図６に示すように、交流化信号は
「＋」，「−」が２フレームで１周するが、表示（「±
０」）は５フレームに１周と５フレーム周期であり、非
表示となるフレームは、交流化電流が「＋」なるべきフ
レームと「−」となるべきフレームとに交互になってい
る。従って、液晶に印加される電圧は平均すると「±
０」となり、液晶表示パネル７には、直流成分が印加さ
れないことになる。 【００３８】以上、本発明の一実施形態を説明したが、
この実施形態では、特定ラインに着目すると、４フレー
ムに１回非表示として中間調表示を行なった。しかし、
本発明では、これのみに限定されるのではなく、４フレ
ームに２回非表示する、あるいは５フレームに１回非表
示するなど上述と条件を変化させることにより、上述の
例とは輝度の異なる中間調表示を行なうことが可能であ
る。従って、例えば、非表示の回数などを複数種用意
し、これらを組み合わせることにより、複数種の階調表
示も可能となる。即ち、 第１階調は４フレームに１回 第２階調は５フレームに１回 第３階調は４フレームに２回 というように、図１の属性メモリ１１の値に応じて上記
階調を選択することにより、複数種の階調表示が可能と
なる。 【００３９】 【発明の効果】以上説明したように、本発明によれば、
各表示ブロックを所定のフレーム数毎に周期的に非表示
とするものであるから、フリッカが目立たない中間調表
示を実現できる。
とした液晶表示装置に関する。 【０００２】 【従来の技術】液晶表示装置での中間調表示方式として
は、例えば特開昭５８−５７１９２号公報に開示される
ように、高速ブリンク表示を用いて実現する方法が知ら
れている。 【０００３】以下、かかる従来技術を図７〜図１０を用
いて説明する。図７は従来の液晶表示装置を示すブロッ
ク図であって、１は表示アドレス発生回路、２，３はメ
モリ、４は切換え信号発生回路、５はメモリ切換え回
路、６は表示データ生成回路、７は液晶表示パネルであ
る。 【０００４】同図において、表示アドレス発生回路１か
らの表示アドレス８はメモリ２，３に同時に入力され、
これらメモリ２，３からは文字コードが出力される。切
換え信号発生回路４からメモリ切換え回路５に切換え信
号が供給され、切換え信号が「ハイ」レベル（以下、
“Ｈ”という）のとき、メモリ２から読み出された文字
コードがメモリ切換え回路５を介して表示データ生成回
路６に、逆に、「ロー」レベル（以下、“Ｌ”という）
のとき、メモリ３から読み出された文字コードがメモリ
切換え回路５を介して表示データ生成回路６に供給され
る。切換え信号は液晶表示パネル７での１画面分の表示
期間毎に、“Ｈ”，“Ｌ”，“Ｈ”………とレベルが反
転し、このために、第１番目の画面（第１フレームとい
う。以下同じ）の表示時に、メモリ２の内容がメモリ切
換え回路５で選択されて表示データ生成回路６に供給さ
れるとすると、次の第２フレームの表示時には、メモリ
３の内容がメモリ切換え回路５で選択されて表示データ
生成回路６に供給される。表示データ生成回路６では、
供給された文字コードを文字パターンに変換し、表示デ
ータ９として液晶表示パネル７に出力する。 【０００５】一方、液晶表示パネル７で表示される文字
を「Ａ」，「Ｂ」，「Ｃ」とし、文字「Ｂ」を中間調で
表示すべきものとすると、メモリ２においては、図８
（ａ）に示すように、文字「Ａ」，「Ｂ」，「Ｃ」を表
わすコードであるコードＡ，Ｂ，Ｃが記憶されている
が、メモリ３においては、図８（ｂ）に示すように、文
字「Ａ」，「Ｃ」を表わすコードであるコードＡ，Ｃは
記憶されているが、中間調表示すべき文字「Ｂ」を表わ
すコードＢは記憶されていない。 【０００６】そこで、メモリ切換え回路５が、上記のよ
うに、メモリ２，３の出力を１フレーム毎に交互に選択
すると、液晶表示パネル７では、第１フレームで、図９
（ａ）に示すように、文字「Ａ」，「Ｂ」，「Ｃ」が夫
々表示される。第２フレームでは、図９（ｂ）に示すよ
うに、文字「Ａ」，「Ｃ」が表示されるが、文字「Ｂ」
は表示されない。 【０００７】このように、文字「Ａ」，「Ｃ」は全フレ
ームで表示されるが、文字「Ｂ」は１画面毎に表示、非
表示が繰り返され、この結果、図９（ｃ）に示すよう
に、文字「Ｂ」は中間調の表示となる。 【０００８】 【発明が解決しようとする課題】しかし、画面表示の周
波数を６０Ｈｚとすると、文字「Ｂ」は３０Ｈｚ繰り返
しで表示されることとなり、中間調表示されるものの、
フリッカと呼ぶちらつきが目立つという欠点があった。 【０００９】また、直流電圧の印加に伴なう特性劣化を
防止するために、液晶表示パネル７には、交流化した表
示データ信号を与えなければならない。そのために、図
７では省略しているが、液晶表示パネル７には交流化信
号を与え、フレーム毎に表示データ信号の極性を変換さ
せている。 【００１０】即ち、図１０に示すように、第１，３，５
フレームでは極性が「＋」の表示データ信号が、第２，
４，６フレームでは極性が「−」の表示データ信号が夫
々液晶表示パネル７に印加されるように、交流化信号が
与えられる。 【００１１】これに対して、図７に示す従来技術による
液晶表示装置においては、中間調表示すべき文字「Ｂ」
の表示領域についてみると、偶数フレームでは、表示デ
ータ信号が出力されないために、図１０に示すように、
液晶に印加される表示データ信号の極性は１フレーム毎
に「＋」，「±０」，「＋」，「±０」と、「＋」とな
る。従って、液晶には、奇数フレームにのみ電圧が印加
され、しかも、その電圧の極性は「＋」と一定であるか
ら、液晶には積分効果によって直流電圧が印加されるこ
ととなり、液晶パネルの寿命を短かくするという問題が
あった。 【００１２】本発明の目的は、かかる従来技術の問題を
解消し、フリッカの発生を防止して中間調表示を可能と
した液晶表示装置を提供することにある。 【００１３】 【課題を解決するための手段】上記目的を達成するた
め、本発明は、所定の中間調を表示するために、各フレ
ームにおいて、液晶パネルの複数の表示ブロックのうち
の少なくとも１つの該表示ブロックで該表示データを非
表示とし、非表示とされた該表示ブロックとは別の該表
示ブロックで該表示データを表示し、該表示ブロックは
夫々、所定のフレーム数毎に周期的に非表示となるよう
に駆動する駆動手段を有する構成とする。 【００１４】上述の構成により、各表示ブロックの表示
データの表示回数に応じた中間調が得られ、該表示ブロ
ックが夫々所定のフレーム数毎に周期的に非表示となる
ものであるから、表示内容のフリッカも目立たない。 【００１５】 【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１は本発明による液晶表示装置の一
実施形態を示すブロック図であって、１０は表示メモ
リ、１１は属性メモリ、１２は発振器、１３はタイミン
グ信号発生回路、１４はフレームカウンタ、１５はライ
ンカウンタ、１６は表示制御回路、１７はゲート回路で
あり、図７に対応する部分には同一符号をつけている。 【００１６】図１において、表示メモリ１０には、表示
すべき文字を表わすべくコードが記憶され、属性メモリ
１１には、表示メモリ１０の文字コード毎に中間調表示
すべきか否かを表わすデータが記憶されている。 【００１７】発振器１２からのクロックに同期して表示
アドレス発生回路１から表示アドレス８が出力され、表
示メモリ１０と属性メモリ１１とに供給される。表示メ
モリ１０からは表示アドレス８に従って表示する文字に
対する文字コードが出力され、表示データ生成回路６に
供給されて、この文字コードに対応した文字のパターン
を表わす表示データ９が生成される。また、属性メモリ
１１からは、表示データ生成回路６から出力された表示
データ９を中間調表示すべきか否かを表わす属性信号２
０が読み出される。この属性信号２０は、中間調表示す
べき文字に対しては“Ｈ”、通常表示すべき文字に対し
ては“Ｌ”となる。 【００１８】一方、発振器１２からのクロックによって
タイミング信号発生回路１３からは画面の始まりを示す
フレームパルス信号１８と、ラインの始まりを示すライ
ンパルス信号１９とを出力する。いま、例えば、液晶表
示パネル７での画面のライン数を２００とすると、タイ
ミング信号発生回路１３からは、ラインパルス信号１９
が２００個出力される毎にフレームパルス信号１８が出
力される。これらフレームパルス信号１８とラインパル
ス信号１９とは、液晶表示パネル１７に供給され、これ
らに同期して表示が行なわれるとともに、フレームパル
ス信号１８はフレームカウンタ１４に、ラインパルス信
号１９はラインカウンタ１５に夫々供給される。 【００１９】フレームカウンタ１４、ラインカウンタ１
５のカウント値は、表示制御回路１６に供給される。こ
の表示制御回路１６は、属性メモリ１１からの属性信号
２０が“Ｈ”となると、上記カウント値で決まるライン
番号を指定し、中間調表示すべき文字のこのライン番号
に合ったラインの表示データ９が表示データ生成回路６
から出力されるタイミングに合わせて表示禁止信号２１
を出力する。これによってゲート回路１７はＯＦＦし、
指定されたラインの表示データ９は液晶表示パネル７に
供給されない。 【００２０】表示データ９がゲート回路１７で遮断され
るラインは１フレーム毎に異なり、これによって指定さ
れた文字は中間調表示される。 【００２１】図２は図１におけるフレームカウンタ１
４、ラインカウンタ１５、表示制御回路１６及びゲート
回路１７の一具体例を示すブロック図であって、２３は
１／４分周回路、２４は設定用シフトレジスタ、２５は
フレーム用シフトレジスタ、２６〜２９は論理積回路、
３０は論理和回路、３１は負論理出力の論理積回路、３
２はライン用シフトレジスタ、３３は論理積回路であ
り、図１に対応する部分には同一符号をつけている。 【００２２】次に、この具体例の動作を図３を用いて説
明するが、ここでは、１文字のライン数を８とし、ま
た、表示データ生成回路６が生成する表示データ９は８
ビットで構成されているものとする。また、シフトレジ
スタ２４，２５，３２は夫々４つの出力端子を有し、４
ビット構成の値を出力する。 【００２３】いま、のフレームパルス信号１８が入力
され、図３（ａ）に示すように、１／４分周回路２３か
らクロック４４が出力されたとする。このクロック４４
により、フレーム用シフトレジスタ２５では、初期値設
定用シフトレジスタ２４に格納されている値が設定され
て初期化される。この場合、フレーム用シフトレジスタ
２５は、その出力３６が“Ｈ”に、出力３７〜３９が
“Ｌ”に初期化されたものとする。従って、このとき、
初期値設定用シフトレジスタ２４の出力３４は“Ｈ”で
他は“Ｌ”であるが、フレーム用シフトレジスタ２５の
上記初期化後、クロック４４により、初期値設定用シフ
トレジスタ２４は１ステップシフトし、その出力３４は
“Ｈ”から“Ｌ”に、出力３５は“Ｌ”から“Ｈ”に反
転し、残りの出力は“Ｌ”のままで次の初期化の準備が
行なわれる。フレーム用のシフトレジスタ２５の出力３
６〜３９のレベルは、次のフレームパルス信号１８が入
力されるまで保持される。 【００２４】このように、のフレームパルス信号１８
が入力されてフレーム用シフトレジスタ２５が初期化さ
れるが、その後、のラインパルス信号１９が入力され
たとき、図３（ｂ）に示すように、ライン用シフトレジ
スタ３２の出力４０が“Ｈ”に、他の出力４１〜４３が
“Ｌ”となったとすると、このとき、フレーム用シフト
レジスタ２５の出力３６が“Ｈ”、出力３７〜３９が
“Ｌ”であるから、表示制御回路１６では、論理積回路
２６の出力のみが“Ｈ”となり、論理和回路３０から
“Ｈ”の信号４５が出力される。ライン用シフトレジス
タ３２では、４つのラインパルス信号１９が供給される
毎に“Ｈ”なる出力が巡し、このために、１，５，……
…，（１＋４×Ｎ）番目のラインパルス信号１９が供給
されたときに論理積回路２６の出力は“Ｈ”となり、論
理和回路３０から“Ｈ”の信号４５が出力される。 【００２５】一方、中間調表示すべく属性メモリ１１
（図１）が“Ｈ”の属性信号２０を出力しているとする
と、負論理出力の論理積回路３１からは、第１フレーム
の第１ライン，第５，………，第（１＋４×Ｎ）ライン
の表示期間に表示禁止信号２１を出力する。その結果、
ゲート回路１７の論理積回路３３によって表示データ９
は液晶表示パネル１７に出力されず、図４（ａ）に示す
ように、第１のフレームでは、文字Ａのパターンのう
ち、第１，第５ラインが表示されない。 【００２６】次に、図３（ａ）に示すように、のフレ
ームパルス信号１８が入力されると、フレーム用シフト
レジスタ２５は１ステップシフトし、その出力３７が
“Ｈ”、出力３６，３８，３９は“Ｌ”となる。この状
態でのラインパルス信号１９が入力されると、図３
（ｃ）に示すように、ライン用シフトレジスタ３２で
は、その出力４０が“Ｈ”、出力４１〜４３が“Ｌ”と
なる。その結果、表示制御回路１６の論理積回路２６〜
２９は“Ｌ”の信号を出力する。 【００２７】しかし、次ののラインパルス信号１９が
入力されると、ライン用シフトレジスタ３２の出力４１
は“Ｈ”、出力４０，４２，４３は“Ｌ”となるので、
表示制御回路１６の論理積回路２７が“Ｈ”の信号を出
力し、論理和回路３０の出力４５が“Ｈ”となる。ライ
ン用シフトレジスタ３２は４つのラインパルス信号１９
を受けることで出力４０〜４３の“Ｈ”を一巡させるた
め、２，６，………，（２＋４×Ｎ）番目ラインで論理
和回路３０の出力４５は“Ｈ”となる。 【００２８】このとき、属性メモリ１１からは中間調表
示すべく“Ｈ”の属性信号２０が出力されているため、
負論理性出力の論理積回路３１からは第２フレームの第
２，第６，………，第（２＋４×Ｎラインの）表示期間
で表示禁止信号２１を出力する。その結果、図４（ｂ）
に示すように、第２フレームでは、文字Ａのパターンの
うち、第２，第６ラインが表示されない。 【００２９】同様に、，のフレームパルス信号１８
が入力されたとき（図３（ａ））、第３フレームでは、
図４（ｃ）に示すように、第３，第７ラインが、第４フ
レームでは、図４（ｄ）に示すように、第４，第８ライ
ンが夫々表示されない。 【００３０】以上のように、フレーム毎に表示されない
ラインを異ならせることにより、図４（ｅ）に示すよう
に、文字Ａは中間調表示されることになる。しかも、文
字パターンの一部分を表示オフしているため、フリッカ
は目立たなくなる。 【００３１】以上は４フレーム期間であったが、次に、
のフレームパルス信号１８が入力されると、図３
（ａ）に示すように、１／４分周回路２３からはクロッ
ク４４が出力される。このクロック４４によって初期値
設定用シフトレジスタ２４に格納されている値がフレー
ム用シフトレジスタ２５に転送され、この結果、出力３
７が“Ｈ”、出力３６，３８，３９が“Ｌ”となるよう
に初期化される。さらに、このクロック４４によって初
期値設定用シフトレジスタ２４は１ステップシフトし、
次の初期化の準備が行なわれる。 【００３２】その後の第５フレームでのライン用シフト
レジスタ３２の動作は前述した動作と全く同じであり、
図３（ｃ）に示すように、のラインパルス信号１９で
は、ライン用シフトレジスタ３２の出力４０が“Ｈ”と
なり、のラインパルス信号１９では、出力４１が
“Ｈ”となる。従って、前述と同様に、第５フレームで
は、第２，第６，………，第（２＋４×Ｎ）番目のライ
ンでライン用シフトレジスタ３２の出力４１が“Ｈ”と
なったとき、表示制御回路１６から表示禁止信号２１が
出力される。その結果、図５（ａ）に示すように、第５
フレームでは、文字Ａのパターンのうち第２，第６ライ
ンが表示されない。 【００３３】以下同様にして、第６フレームでは、第
３，第７ラインが（図５（ｂ））、第７フレームでは、
第４，第８ラインが（図５（ｃ））、第８フレームで
は、第１，第５ライン（図５（ｄ））が夫々表示され
ず、図５（ｅ）に示すように、文字「Ａ」が中間調表示
されることになる。 【００３４】以上のように、表示されてないフレーム番
号とライン番号との関係が４フレーム毎に順次変更しつ
つ、文字Ａの中間調表示を行なうことができる。 【００３５】次に、この実施形態では、図７で示した従
来技術の液晶表示装置のように、液晶表示パネル７に直
流成分が印加されないことを図６を用いて説明する。 【００３６】いま、特定ライン（第１ライン）に着目し
て説明する。交流化信号は、従来技術の場合と同様、フ
レーム毎の「＋」，「−」と交互に与えられる。第１フ
レームでは、交流化信号は「＋」であるが、ゲート回路
１７（図１）によって非表示となっているため、液晶表
示パネル７には、「＋」も「−」も印加されない。次の
第２フレームでは、交流化信号が「−」であり、ゲート
回路１７がオンして表示するため、液晶表示パネル７に
は、「−」極性の表示データ信号が印加される。このよ
うに、液晶表示パネル７には、「＋」，「−」、あるい
は「±０」の表示データ信号が印加される。 【００３７】しかし、図６に示すように、交流化信号は
「＋」，「−」が２フレームで１周するが、表示（「±
０」）は５フレームに１周と５フレーム周期であり、非
表示となるフレームは、交流化電流が「＋」なるべきフ
レームと「−」となるべきフレームとに交互になってい
る。従って、液晶に印加される電圧は平均すると「±
０」となり、液晶表示パネル７には、直流成分が印加さ
れないことになる。 【００３８】以上、本発明の一実施形態を説明したが、
この実施形態では、特定ラインに着目すると、４フレー
ムに１回非表示として中間調表示を行なった。しかし、
本発明では、これのみに限定されるのではなく、４フレ
ームに２回非表示する、あるいは５フレームに１回非表
示するなど上述と条件を変化させることにより、上述の
例とは輝度の異なる中間調表示を行なうことが可能であ
る。従って、例えば、非表示の回数などを複数種用意
し、これらを組み合わせることにより、複数種の階調表
示も可能となる。即ち、 第１階調は４フレームに１回 第２階調は５フレームに１回 第３階調は４フレームに２回 というように、図１の属性メモリ１１の値に応じて上記
階調を選択することにより、複数種の階調表示が可能と
なる。 【００３９】 【発明の効果】以上説明したように、本発明によれば、
各表示ブロックを所定のフレーム数毎に周期的に非表示
とするものであるから、フリッカが目立たない中間調表
示を実現できる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施形態を示す
ブロック図である。 【図２】図１における要部の一具体例を示すブロック図
である。 【図３】図２の動作説明のためのタイミング図である。 【図４】液晶表示パネルでの中間調表示内容を示す説明
図である。 【図５】液晶表示パネルでの中間調表示内容を示す説明
図である。 【図６】図１における液晶表示パネルでの印加電圧の極
性を示す説明図である。 【図７】従来の液晶表示装置の一例を示すブロック図で
ある。 【図８】図７の夫々のメモリに格納される内容を示す模
式図である。 【図９】図７に示した従来技術での中間調表示例を示す
説明図である。 【図１０】図７における液晶表示パルスでの印が電圧の
極性を示す説明図である。 【符号の説明】 １ 表示アドレス発生回路 ６ 表示データ生成回路 ７ 液晶表示パネル １０ 表示メモリ １１ 属性メモリ １３ タイミング信号発生回路 １４ フレームカウンタ １５ ラインカウンタ １６ 表示制御回路 １７ ゲート回路
ブロック図である。 【図２】図１における要部の一具体例を示すブロック図
である。 【図３】図２の動作説明のためのタイミング図である。 【図４】液晶表示パネルでの中間調表示内容を示す説明
図である。 【図５】液晶表示パネルでの中間調表示内容を示す説明
図である。 【図６】図１における液晶表示パネルでの印加電圧の極
性を示す説明図である。 【図７】従来の液晶表示装置の一例を示すブロック図で
ある。 【図８】図７の夫々のメモリに格納される内容を示す模
式図である。 【図９】図７に示した従来技術での中間調表示例を示す
説明図である。 【図１０】図７における液晶表示パルスでの印が電圧の
極性を示す説明図である。 【符号の説明】 １ 表示アドレス発生回路 ６ 表示データ生成回路 ７ 液晶表示パネル １０ 表示メモリ １１ 属性メモリ １３ タイミング信号発生回路 １４ フレームカウンタ １５ ラインカウンタ １６ 表示制御回路 １７ ゲート回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 高師 輝実
神奈川県横浜市戸塚区吉田町292番地
株式会社 日立製作所 マイクロエレク
トロニクス機器開発研究所内
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G02F 1/133
G09G 3/20
Claims (1)
- (57)【特許請求の範囲】 １．複数の表示ブロックから構成され、連続する複数の
フレームの各々に対し、該複数の表示ブロックに表示デ
ータが供給される液晶表示パネルを有し、該液晶表示パ
ネルの該複数の表示ブロックには、フレーム毎に正極性
の表示データに応じた電圧と負極性の表示データに応じ
た電圧とを交互に印加することで、該表示データに応じ
た表示パターンを表示する液晶表示装置において、 所定の中間調を表示するために、各フレームにおいて、
該複数の表示ブロックのうちの少なくとも１つの該表示
ブロックで該表示データを非表示とし、非表示とされた
該表示ブロックとは別の該表示ブロックで該表示データ
を表示し、該表示ブロックは夫々、所定のフレーム数毎
に周期的に非表示となり、該夫々の表示ブロックにおい
て、非表示となるフレームが、正極性の電圧を印加する
フレームと負極性のフレームとに、均等に分散している
ことを特徴とする液晶表示装置。 ２．請求項１において、 前記駆動手段は、表示する中間調に応じて、表示とする
前記表示ブロックと非表示とする前記表示ブロックとの
割合を変更可能とすることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11302683A JP3054149B2 (ja) | 1999-10-25 | 1999-10-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11302683A JP3054149B2 (ja) | 1999-10-25 | 1999-10-25 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10332919A Division JP3015014B2 (ja) | 1998-11-24 | 1998-11-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000098984A JP2000098984A (ja) | 2000-04-07 |
| JP3054149B2 true JP3054149B2 (ja) | 2000-06-19 |
Family
ID=17911942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11302683A Expired - Lifetime JP3054149B2 (ja) | 1999-10-25 | 1999-10-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3054149B2 (ja) |
-
1999
- 1999-10-25 JP JP11302683A patent/JP3054149B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000098984A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926168A (en) | Liquid crystal display device having a randomly determined polarity reversal frequency | |
| JPH0827601B2 (ja) | 液晶表示装置、及びその駆動方法 | |
| JP2804059B2 (ja) | 液晶表示装置 | |
| EP0371665B1 (en) | Display apparatus and method of driving display panel | |
| US6919872B2 (en) | Method and apparatus for driving STN LCD | |
| JP2609440B2 (ja) | 液晶表示装置の駆動装置及び方法 | |
| JP3054149B2 (ja) | 液晶表示装置 | |
| JP3015014B2 (ja) | 液晶表示装置 | |
| JP2942229B2 (ja) | 液晶表示装置 | |
| JP3128551B2 (ja) | 液晶表示装置 | |
| JP3146448B2 (ja) | 液晶表示装置 | |
| JP3264900B2 (ja) | 液晶表示装置 | |
| JP2733052B2 (ja) | 液晶表示装置の駆動方法及び駆動装置 | |
| JPH0553530A (ja) | マトリクス・スクリーン像表示方法 | |
| JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
| JP3229720B2 (ja) | 液晶表示パネルの駆動制御装置 | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP2875257B2 (ja) | 液晶表示装置の制御回路および駆動方法 | |
| JPH10116055A (ja) | 表示装置 | |
| JP3539385B2 (ja) | 表示装置および電子機器 | |
| JPH10161610A (ja) | 液晶表示装置 | |
| JP3539386B2 (ja) | 表示装置および電子機器 | |
| JP3582205B2 (ja) | 表示装置の駆動回路および表示装置 | |
| JP3539387B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JPH0469392B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |