JP3019023B2

JP3019023B2 - ディジタル位相制御回路

Info

Publication number: JP3019023B2
Application number: JP9087106A
Authority: JP
Inventors: 克志田村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-04-07
Filing date: 1997-04-07
Publication date: 2000-03-13
Anticipated expiration: 2017-04-07
Also published as: JPH10283737A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル位相制御
回路に関し、特にフロッピーディスク駆動装置に用いら
れるディジタル位相制御回路に関する。

【０００２】

【従来の技術】一般に、フロッピーディスクに対するデ
ータの記録は、ＦＭ(Frequency Modulation)方式、また
はＭＦＭ（Modified Frequency Modulation)方式により
行われているので、フロッピーディスクから出力される
再生データには、クロックビットとデータビットとが含
まれている。

【０００３】従って、フロッピーディスクからのデータ
の読み出しの際には、クロックビットとデータビットと
を分離するために、再生データに同期したクロックが必
要となる。この再生データに同期したクロックを発生す
るための、従来のディジタル位相制御回路の一構成例を
図４に示す。

【０００４】この図４において、フロッピーディスク駆
動装置から出力された再生データ３０１は、基準化回路
３１において基準クロック３０２を介して基準化され
る。基準化回路３０１から出力された基準化された再生
データ（以下、基準化データともいう。）３０３は、二
進カウンタ３２に入力する。二進カウンタ３２はリセッ
ト機能を有し、信号３０４を出力する。さらにこの二進
カウンタ３２において示されるＭＳＢは最上位ビットを
表している。また、トグル・フリップ・フロップ３３は
二分周回路としての機能を有し、出力クロック３０５を
出力する。

【０００５】ここで、説明を簡単にするために、再生デ
ータ３０１は上述のＭＦＭ方式であり、転送速度は５０
０Ｋｂｐｓであり、二進カウンタ３２は４ビット構成で
あるものとする。この場合、出力クロック３０５を５０
０Ｋｂｐｓの転送速度に合わせた５００ＫＨｚとするた
めには、基準クロック３０２を１６ＭＨｚとすればよ
い。また、基準化された再生データ３０３が、出力クロ
ック３０５の“ハイ”又は“ロウ”の期間の中央に位置
する場合を理想的な位相関係であるとする。

【０００６】次に、図５及び図６に、図４に示すディジ
タル位相制御回路の各ブロックの出力信号のタイミング
チャートを示す。ここで図５の（ａ）に示されるタイミ
ングチャートは、再生データ３０１が入力されていない
場合の出力クロック３０５と、二進カウンタ３２のカウ
ント出力値３０４との関係を示す。この図５の（ａ）に
より、上述の理想的な位相関係とは、基準化データ３０
３が、二進カウンタ３２のカウント出力値３０４が０の
位置にある場合であることがわかる。

【０００７】従って、図４に示される基準化データ３０
３によって、二進カウンタ３２をリセットするように構
成すれば、理想的な位相関係を保つことができる。

【０００８】一方、図５の（ｂ）に、上述の理想的な位
相関係にある場合の出力クロック３０５と、基準化デー
タ３０３と、二進カウンタ３２のカウント出力値３０４
とのタイミングチャートを示す。この図５の（ｂ）にお
いて、基準化データ３０３は１０１０１‥‥‥のパター
ンで構成されている。また、連続する二つの基準化デー
タ３０３のビット間隔は、基準クロック３０２の３２ク
ロック分に相当する２μｓｅｃとし、ジッタ等の再生デ
ータのゆらぎは非常に小さいものとしている。

【０００９】

【発明が解決しようとする課題】しかしながら、上述し
た従来のディジタル位相制御回路においては、再生デー
タが入力されると、直ちに位相制御を行うため、フロッ
ピーディスク駆動装置が出力する再生データの特徴の一
つであるピークシフトを持ったデータのように、連続す
る二つのデータの位相のずれが互いに逆方向であるとき
には、位相同期からはずれやすくなるという問題点を有
する。

【００１０】例えば、図６に、上述の同期がはずれてし
まう場合のタイミングチャートを示す。この場合は、入
力データのパターンは１０００１０１０００１‥‥‥で
あり、１０１の部分の両側のビットがピークシフトによ
って、互いに外側に位相がずれている。また、点線はピ
ークシフトがなかった場合の例を示している。

【００１１】このような同期のはずれが生じると、ディ
ジタル位相制御回路の動作に対する信頼性は低下してし
まう。

【００１２】本発明は上記事情に鑑みなされたもので、
フロッピーディスク駆動装置に使用されるディジタル位
相制御回路において、ピークシフト等のジッタに対し
て、位相同期がはずれることを防止することにより、信
頼性の高いディジタル位相制御回路を提供することを目
的とする。

【００１３】

【課題を解決するための手段】請求項１記載の発明は、
入力信号と所定の位相関係にある出力信号を出力するデ
ィジタル位相制御回路において、入力信号と出力信号と
の位相差をその方向も含めて検出する検出手段と、検出
手段により検出された位相差が所定の値を越えているか
否かを判断する判断手段と、判断手段の判断により、検
出された位相差が所定の値を越えていないと判断された
場合は、位相差の方向に基づいてその出力値を増減する
計数手段と、計数手段の出力値が所定の範囲を越えてい
るか否かを判断する超過検出手段と、入力信号において
ＳＹＮＣパターンを検出し、このＳＹＮＣパターンを検
出した場合は、超過検出手段に検出信号を出力するＳＹ
ＮＣパターン検出手段と、超過検出手段の判断により、
計数手段の出力値が所定の範囲を越えていると判断され
た場合は、出力信号の位相を制御する位相制御手段とを
有することを特徴とする。

【００１４】従って、この発明によれば、読み出しデー
タが入力されると、直ちに最終出力の位相が補正される
のではなく、位相差が所定の値を越えているか否かの判
断を行い、この判断結果に基づき計数手段の出力値を増
減させ、この出力値がさらに所定の範囲内にあるか否か
を判断しているので、ピークシフト等のジッタに対し
て、位相同期からのずれを軽減することができる。さら
に、ＳＹＮＣ部では高速に位相同期を行い、ＩＤ部及び
データ部ではピークシフトを持ったデータが入力されて
も同期からはずれにくくなるので、よりきめの細かい位
相同期を行うことができる。

【００１５】

【発明の実施の形態】次に、本発明に係るディジタル位
相制御回路の一実施形態を図面を参照して説明する。

【００１６】図１に、本発明に係るディジタル位相制御
回路の第１の実施形態のブロック図を示す。この図１に
示されるように、本実施形態に係るディジタル位相制御
回路は、基準化回路１１と、位相差検出回路１２と、ピ
ークシフト検出回路１３と、位相差方向検出回路１４
と、所定範囲超過検出回路１５と、二進カウンタ１６
と、トグル・フリップ・フロップ１７とを備えている。

【００１７】次に、このディジタル位相制御回路の動作
について説明する。図１において、フロッピーディスク
駆動装置から出力された再生データ１０１は、基準化回
路１１に入力する。基準化回路１１には基準クロック１
０２も入力しており、再生データ１０１内にクロックビ
ット若しくはデータビットが存在する場合は、基準クロ
ック１０２に同期し、そのパルス幅が基準クロック１０
２の一周期分に相当する基準化データ１０３が出力され
る。

【００１８】位相差検出回路１２は、基準化データ１０
３と二進カウンタ１６から出力された二進カウンタ値１
０８とを入力し、基準化データ１０３の位置が、出力ク
ロック１０８との理想的な位相関係となる位置から基準
クロック１０２の何周期分ずれているかを表す位相差値
１０４を出力する。また、この位相差値１０４の符号に
より、時間的に早い方向にずれているのか、または遅い
方向にずれているのかを判断することができる。

【００１９】また、ピークシフト検出回路１３は、位相
差値１０４を入力し、その値が所定の範囲を越えている
か否か、つまりピークシフトを持ったデータであるか否
かを判定し、ピークシフトを持ったデータであると判定
した場合は、位相差方向検出回路１４に対して、計数の
停止を指示する信号１０５を出力する。

【００２０】また、位相差方向検出回路１４は、基準化
データ１０３と、位相差値１０４と、計数の停止を指示
する信号１０５とを入力する。この際、計数の停止を指
示する信号１０５によって、計数の停止を指示されてお
らず、かつ、基準化データ１０３が存在する場合は、位
相差値１０４の符号によって出力値１０６を増加又は減
少させる。

【００２１】所定範囲超過検出回路１５は、位相差方向
検出回路１４の出力値１０６を入力し、その値が所定の
範囲を超過したか否かを表す信号１０７を出力する。た
だし、所定範囲超過検出回路１５は、位相のずれの方向
が時間的に早かった場合の回数と、遅かった場合の回数
との差が所定範囲を超過した場合に、検出信号１０７を
出力する。

【００２２】二進カウンタ１６及びトグル・フリップ・
フロップ１７の動作については従来例と同様である。従
って、基準化データ１０３が入力されて、ピークシフト
検出回路１３によりピークシフトが検出されず、位相方
向検出回路１４の出力値が、所定範囲超過検出回路１５
によって所定の範囲を超過したことが検出された場合
に、基準化データ１０３は出力クロック１０９との理想
的な位相関係、つまり出力クロック１０９の“ハイ”又
は“ロウ”の期間の中央に位置することになる。その際
の二進カウンタ１６の出力値１０８は０である。

【００２３】以上の説明から、本実施形態によれば、ピ
ークシフト検出回路１３の所定の範囲を充分に大きくと
り、ピークシフトが検出されないようにし、所定範囲超
過検出回路１５の所定範囲を−１〜＋１とすると、再生
データにクロックビット又はデータビットが存在した場
合には、二進カウンタ１６に毎回リセットがかかること
になり、従来例と全く同様な動作をすることになる。

【００２４】ここで、従来例との比較のために、具体的
に各ブロックの動作、数値等を定義することにする。ま
ず、再生データはＭＦＭ方式で転送速度を５００Ｋｂｐ
ｓとし、基準クロック１０２の周波数は１６ＭＨｚとす
る。位相のずれの方向は位相差値１０４が負の値の場合
は位相進みの方向で、正の値の場合は位相遅れの方向と
する。

【００２５】また、ピークシフト検出回路１３は位相差
値１０４の値が−４〜＋４の範囲を超過したら、それを
検出して位相差方向検出回路１４に計数停止を指示する
信号１０５を出力するように構成し、位相差方向検出回
路１４は位相差値１０４が正の値の場合は増加し、負の
値の場合は減少するように構成したアップ・ダウンカウ
ンタであるとし、所定範囲超過検出回路１５は位相差方
向検出回路１４の出力値１０６が−２〜＋２の範囲を超
過したら、それを検出して二進カウンタ１６にリセット
信号１０７を出力する構成とする。

【００２６】図２に、上述の出力クロック１０９と基準
化データ１０３とのタイミングチャートを示す。この図
において、記入されている数字は、基準クロック１０２
のクロック数を基準とした場合の時間長を示している。
また、二つのデータビット間の時間は図６に示されてい
る場合と同様に、基準クロック１０２の３２クロック分
である。

【００２７】この図２に示されているように、左側のデ
ータビットは位相差値が−５となっているので、ピーク
シフト検出回路１３はピークシフトを検出し、位相差方
向検出回路１４に対して、計数停止を指示する信号１０
５を出力する。従って、所定範囲超過検出回路１５は二
進カウンタ１６にリセット信号１０２を出力することは
なく、出力クロック１０９はピークシフトが無かった場
合と同様に、その周期は基準クロック１０２の３２クロ
ック分となる。

【００２８】従って、この図２からも明らかなように、
ピークシフトを持ったデータが入力されても位相同期か
らはずれることがない。

【００２９】次に、本発明に係るディジタル位相制御回
路の第２の実施形態について図面を参照して説明する。
図３に、本発明に係るディジタル位相制御回路の第２の
実施形態のブロック図を示す。

【００３０】この第２の実施形態の構成が上記第１の実
施形態の構成と異なる点は、基準データ２０３とトグル
・フリップ・フロップ２７からの出力信号２０９とが入
力されるＳＹＮＣパターン検出回路２８が付加され、そ
の出力であるＳＹＮＣパターン検出信号２１０が、所定
範囲超過検出回路２５に入力されている点である。

【００３１】ここで、ＳＹＮＣパターンとは、フロッピ
ーディスク駆動装置から出力される出力データ列におい
て、ＩＤ部とデータ部との直前に付加されているＳＹＮ
Ｃ部のデータパターンのことで、１０１０１０‥‥‥と
いうパターンになっている。ＳＹＮＣパターン検出回路
２８は、このパターンを検出するもので、所定のビット
数だけこのパターンを検出したら、所定範囲超過検出回
路２５に対して、ＳＹＮＣパターン検出信号２１０を出
力するように構成されている。

【００３２】ＳＹＮＣパターンでは磁気干渉が各ビット
に対して均等であるので、ジッタやピークシフトはほと
んど生じない。従って、このパターン内における位相の
ずれは、初期位相差だけあり、従来例と同様の位相補正
を行っても同期をはずれることがないので、高速に位相
同期を行うことができる。

【００３３】なお、その他のブロックの動作について
は、上記第１の実施形態におけるブロックの動作と同様
なので省略することにする。

【００３４】従って、この第２の実施形態によれば、Ｓ
ＹＮＣパターンを検出信号２１０が出力されるまでは、
所定範囲超過検出回路２５の所定範囲を−１〜＋１にし
ているので、ＳＹＮＣパターン検出信号２１０が出力さ
れたら、所定範囲を−２〜＋２になるようにすれば、Ｓ
ＹＮＣ部では高速に位相同期を行い、ＩＤ部及びデータ
部ではピークシフトをもったデータが入力されても同期
からはずれにくいというような、よりきめの細かい位相
同期を行うことが可能なディジタル位相制御回路を提供
することができる。

【００３５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、ピークシフトを持ったデータや、それよりも
小さい位相ずれを持ったデータに対して、その位相差で
直接位相補正を行わずに、その位相差が所定の範囲内で
あるか否かを判断してから位相の補正を行うので、位相
同期からはずれることを防止することができる。従っ
て、フロッピーディスク装置に対する読み出し誤り率を
低減することの可能なディジタル位相制御回路を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明に係るディジタル位相制御回路の第１の
実施形態のブロック図である。

【図２】図１に示すディジタル位相制御回路における主
要信号のタイミングチャートである。

【図３】本発明に係るディジタル位相制御回路の第２の
実施形態のブロック図である。

【図４】従来のディジタル位相制御回路のブロック図で
ある。

【図５】従来のディジタル位相制御回路における主要信
号のタイミングチャートである。

【図６】従来のディジタル位相制御回路における主要信
号のタイミングチャートである。

【符号の説明】

１１基準化回路１２位相差検出回路１３ピークシフト検出回路１４位相差方向検出回路１５所定範囲超過検出回路１６二進カウンタ１７トグル・フリップ・フロップ２１基準化回路２２位相差検出回路２３ピークシフト検出回路２４位相差方向検出回路２５所定範囲超過検出回路２６二進カウンタ２７トグル・フリップ・フロップ２８ＳＹＮＣパターン検出回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 351 G11B 20/14 351 H03L 7/06 H04L 7/033

Claims

(57)【特許請求の範囲】

【請求項１】入力信号と所定の位相関係にある出力信
号を出力するディジタル位相制御回路において、前記入力信号と前記出力信号との位相差をその方向も含
めて検出する検出手段と、前記検出手段により検出された位相差が所定の値を越え
ているか否かを判断する判断手段と、前記判断手段の判断により、前記検出された位相差が所
定の値を越えていないと判断された場合は、前記位相差
の方向に基づいてその出力値を増減する計数手段と、前記計数手段の出力値が所定の範囲を越えているか否か
を判断する超過検出手段と、前記入力信号においてＳＹＮＣパターンを検出し、該Ｓ
ＹＮＣパターンを検出した場合は、前記超過検出手段に
検出信号を出力するＳＹＮＣパターン検出手段と、前記超過検出手段の判断により、前記計数手段の出力値
が所定の範囲を越えていると判断された場合は、前記出
力信号の位相を制御する位相制御手段とを有することを
特徴とするディジタル位相制御回路。