JP3009898B2 - Data band compression encoding method and band compression encoding apparatus for image signal - Google Patents
Data band compression encoding method and band compression encoding apparatus for image signalInfo
- Publication number
- JP3009898B2 JP3009898B2 JP23364789A JP23364789A JP3009898B2 JP 3009898 B2 JP3009898 B2 JP 3009898B2 JP 23364789 A JP23364789 A JP 23364789A JP 23364789 A JP23364789 A JP 23364789A JP 3009898 B2 JP3009898 B2 JP 3009898B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- circuit
- maximum
- band compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔概 要〕 DCT符号化等における低い有意度の符号化データの変
更を用いるデータ帯域圧縮符号化方法及び画像信号の帯
域圧縮符号化装置に関し、 符号化圧縮度の高度化への寄与、通信コストの低減を
目的とし、 複数のデータを含む所定長の時系列データ内の特定値
データ以外のデータ数に比例して出力符号量が増大する
如きデータ帯域圧縮符号化において、前記入力された所
定長の時系列データ内の絶対値最大のデータを検出し、
前記データ毎に、前記検出された絶対値最大のデータに
対する前記当該データの比率が予め決められる値より小
さいとき前記当該データの代りに前記特定値データを強
制出力させるように構成し、複数のデータから成る所定
長時系列データ内に含まれる特定値データ以外のデータ
数に比例して出力符号量が増大する画像信号の帯域圧縮
符号化装置において、最大値検出回路と、遅延回路と、
判定回路とを設けて構成した。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a data band compression encoding method and a band compression encoding device for an image signal using a change of encoded data having a low significance in DCT encoding or the like. Bandwidth compression coding in which the output code amount increases in proportion to the number of data other than the specific value data in the time-series data of a predetermined length including a plurality of data, with the aim of contributing to the Detecting the maximum absolute value data in the input predetermined-length time-series data,
For each of the data, when the ratio of the data to the detected absolute value maximum data is smaller than a predetermined value, the specific value data is forcibly output instead of the data, and a plurality of data In a band compression encoding apparatus for an image signal in which the output code amount increases in proportion to the number of data other than the specific value data included in the predetermined-length time-series data composed of a maximum value detection circuit, a delay circuit,
And a judgment circuit.
本発明は、DCT符号化等における低い有意度の符号化
データの変更を用いるデータ帯域圧縮符号化方法及び画
像信号の帯域圧縮符号化装置に関する。The present invention relates to a data band compression coding method and a band compression coding device for an image signal using a change of coded data of low significance in DCT coding or the like.
画像信号の伝送においては、画像信号に含まれる冗長
性をできるだけ除いて必要最小限の情報の伝送を行なう
ようにしてその伝送系の構築が進められている。その目
的達成のため、画像信号の帯域圧縮符号化方式が用いら
れている。In the transmission of image signals, the construction of a transmission system has been promoted so as to transmit the minimum necessary information while eliminating redundancy included in the image signals as much as possible. In order to achieve the object, a band compression coding method of an image signal is used.
その画像信号の帯域圧縮符号化方式の1つとして、DC
T(離散コサイン変換)符号化がある。これは画面をあ
る大きさのブロック(たとえば8画素×8ライン)に分
割し、各ブロックごとにDCT演算を行なって画素領域の
データ(明るさや色の濃さ)を周波数領域のデータに変
換するものである。その上で量子化や可変長符号化を行
なって伝送する。DCT符号化において、2次元データを
1次元の伝送路で伝送するためにスキャンが行なわれ
る。スキャンの例を第8図に示す。左上(1,1)から始
まって右下(8,8)までの64個のデータが順にスキャン
される。このようにして1次元に変換されたデータを符
号化するに当たり、一般的には0が多く含まれているこ
とから、データを1つ1つ符号に変換する代わりに、第
9図のように0の長さ(0連)とその次の0でない係数
を組み合わせて1つの符号を割り当てる如くして、伝送
路符号化が行なわれる。すなわち、発生符号数は0でな
いデータの数に等しい。As one of the band compression coding methods of the image signal, DC
There is T (Discrete Cosine Transform) coding. In this method, a screen is divided into blocks of a certain size (for example, 8 pixels × 8 lines), and DCT operation is performed for each block to convert pixel area data (brightness and color density) into frequency domain data. Things. Then, quantization and variable length coding are performed and transmitted. In DCT coding, scanning is performed to transmit two-dimensional data through a one-dimensional transmission path. An example of the scan is shown in FIG. The 64 data starting from the upper left (1,1) to the lower right (8,8) are scanned in order. In encoding the data converted into one dimension in this way, since a large number of 0s are generally included, instead of converting the data one by one into a code, as shown in FIG. Channel coding is performed in such a manner that one code is assigned by combining the length of 0 (zero run) and the next non-zero coefficient. That is, the number of generated codes is equal to the number of non-zero data.
前記の従来帯域圧縮符号化方式の符号化は、スキャン
されて出力される時系列データ内の連続する0とこれに
続く非零のデータとを1つの符号に割り当てるものであ
るために、各データを0であるかないかの判断をするに
過ぎず、非零であるデータは、すべて伝送される。従っ
て、非零のデータがデータ伝送上重要でないデータであ
っても伝送されることになるから、そのようなデータの
符号化情報は、冗長な情報として、なお伝送情報の中に
含められていることになる。In the coding of the conventional band compression coding method described above, consecutive 0s in the time-series data scanned and output and non-zero data following it are assigned to one code. Is merely determined whether it is 0 or not, and all data that is non-zero is transmitted. Therefore, even if the non-zero data is data that is not important for data transmission, the data is transmitted. Therefore, the encoded information of such data is still included in the transmission information as redundant information. Will be.
本発明は、斯かる問題点に鑑みて創作されたもので、
符号化データの圧縮度強化への寄与、通信コストの低減
に役立つデータ帯域圧縮符号化方法及び画像信号の帯域
圧縮符号化装置を提供することをその目的とする。The present invention has been created in view of such problems,
It is an object of the present invention to provide a data band compression encoding method and a band compression encoding device for image signals, which contribute to enhancement of the degree of compression of encoded data and reduce communication costs.
第1図は本発明の原理ブロック図を示す。この図に示
すように、本発明のデータ帯域圧縮符号化方法は、複数
のデータを含む所定長の時系列データ内の特定値データ
以外のデータ数に比例して出力符号量が増大する如きデ
ータ帯域圧縮符号化において、前記入力された所定長の
時系列データ内の絶対値最大のデータを検出し、前記デ
ータ毎に、前記検出された絶対値最大のデータに対する
前記当該データの比率が予め決められる値より小さいと
き前記当該データの代りに前記特定値データを強制出力
させるようにして構成されている。本発明の画像信号の
帯域圧縮符号化装置は、複数のデータから成る所定長時
系列データ内に含まれる零のデータ以外のデータ数に比
例して出力符号量が増大する画像信号の帯域圧縮符号化
装置を、次の構成要素から構成する。その構成要素は、
前記入力された所定長時系列データ内の絶対値最大のデ
ータを検出する最大値検出回路2と、前記最大値検出に
要する時間だけ前記当該データを遅延させる遅延回路4
と、前記データ毎に、前記検出された絶対値最大のデー
タに対する前記当該データの比率が予め決められる値よ
り小さいとき前記当該データの代わりに零を出力せしめ
る判定回路6とである。FIG. 1 is a block diagram showing the principle of the present invention. As shown in this figure, the data band compression encoding method of the present invention employs a data band encoding method in which the output code amount increases in proportion to the number of data other than the specific value data in the time-series data of a predetermined length including a plurality of data. In the band compression encoding, data having a maximum absolute value in the input time-series data having a predetermined length is detected, and for each of the data, a ratio of the data to the data having the maximum detected absolute value is determined in advance. When the value is smaller than a given value, the specific value data is forcibly output instead of the data. A band compression encoding apparatus for an image signal according to the present invention includes a band compression encoding apparatus for an image signal whose output code amount increases in proportion to the number of data other than zero data included in predetermined-length time-series data including a plurality of data. The gasifier is composed of the following components. Its components are:
A maximum value detecting circuit 2 for detecting data having a maximum absolute value in the input predetermined-length time-series data, and a delay circuit 4 for delaying the data by a time required for detecting the maximum value
And a determination circuit 6 for outputting zero instead of the data when the ratio of the detected data to the data having the maximum absolute value is smaller than a predetermined value.
画像信号のDCT符号化等における、例えば連続してい
る零及びこれに直続する非零のデータとの符号化におい
て、所定長時系列データ(スキャン対象のブロック)内
の絶対値最大のデータを、例えば最大値検出回路2にお
いて検出する。For example, in DCT coding of an image signal, for example, in coding with continuous zero and non-zero data immediately following this, data having a maximum absolute value in time-series data (block to be scanned) of a predetermined length of time series data is obtained. , For example, in the maximum value detection circuit 2.
次に、入力されたデータと前記最大値検出回路2から
の絶対値最大のデータとの比較を行なう。絶対値最大の
データに対する前記入力されたデータの比率が予め決め
られる値より小さいとき前記入力されるデータの代わり
に零等の所定の値を判定回路6から出力する。Next, the input data is compared with the data having the maximum absolute value from the maximum value detection circuit 2. When the ratio of the input data to the data having the maximum absolute value is smaller than a predetermined value, the determination circuit 6 outputs a predetermined value such as zero instead of the input data.
従来のDCT符号化等における有意度の低い係数は削除
されるから、伝送される符号化データの圧縮強化に役立
つ。Since coefficients with low significance in the conventional DCT coding and the like are deleted, it is useful for enhancing the compression of coded data to be transmitted.
第2図は、本発明の第1の実施例を示す。この図にお
いて、1はDCT回路、2は最大値検出回路、4は遅延回
路、6は判定回路である。FIG. 2 shows a first embodiment of the present invention. In this figure, 1 is a DCT circuit, 2 is a maximum value detection circuit, 4 is a delay circuit, and 6 is a judgment circuit.
最大値検出回路2は、DCT回路1において周波数領域
のブロック内のデータを受ける毎に、当該データまで
の、該データの属するブロック内の絶対値最大のデータ
を検出するもので、第3図に示す如き構成を有する。第
3図において、21は絶対値出力回路で、ROM等で構成さ
れる。22は比較回路で、フリップフロップ回路(以下、
FF回路と言う。)23が保持しているブロック内該入力デ
ータ前の最大値と入力データ絶対値とを比較する。24は
ブロック先頭指示信号(BLK)を受けるインバータであ
る。25は、インバータ24及び比較回路22の出力を受ける
アンドゲートである。26はアンドゲート25の出力に応じ
て絶対値検出回路21の出力値、又はFF回路23の出力値の
いずれか一方を、FF回路23と27のデータ入力へ出力させ
るセレクタである。FF回路27のセット入力には、前記ブ
ロック先頭指示信号が供給される。Each time the DCT circuit 1 receives the data in the block in the frequency domain, the maximum value detection circuit 2 detects the data having the maximum absolute value in the block to which the data belongs up to the data. It has the configuration as shown. In FIG. 3, reference numeral 21 denotes an absolute value output circuit, which is constituted by a ROM or the like. 22 is a comparison circuit, which is a flip-flop circuit (hereinafter, referred to as a flip-flop circuit).
It is called FF circuit. 2.) Compare the maximum value before the input data in the block held by 23 with the absolute value of the input data. Reference numeral 24 denotes an inverter that receives a block head instruction signal (BLK). An AND gate 25 receives the outputs of the inverter 24 and the comparison circuit 22. Reference numeral 26 denotes a selector for outputting either the output value of the absolute value detection circuit 21 or the output value of the FF circuit 23 to the data inputs of the FF circuits 23 and 27 according to the output of the AND gate 25. The block input signal is supplied to the set input of the FF circuit 27.
判定回路6は、最大値検出回路2からの絶対値最大の
データと、該最大値検出回路2における検出動作に要す
る時間だけ遅延回路4で遅延されたDCT回路1の出力デ
ータとの比率が所定値以下か否かにより入力データその
ままか0かのどちらかを出力するもので、その構成は第
4図に示す。第4図において、61は前記絶対値最大のデ
ータに所定比率を乗じたデータを出力する変換回路であ
る。前記所定比率は、変換回路61の係数情報入力に与え
られる。62は遅延回路4からのデータの絶対値を出力す
る絶対値出力回路である。63は変換回路61の出力値と絶
対値出力回路62の出力値とを比較して選択信号を出力す
る比較回路である。64は選択信号に応じて入力データ
(遅延回路4の出力データ)、又は0を各データ毎に出
力するセレクタである。The determination circuit 6 determines a predetermined ratio between the data having the maximum absolute value from the maximum value detection circuit 2 and the output data of the DCT circuit 1 delayed by the delay circuit 4 by the time required for the detection operation in the maximum value detection circuit 2. Depending on whether the value is equal to or less than the value, either the input data is output as is or 0, and the configuration is shown in FIG. In FIG. 4, reference numeral 61 denotes a conversion circuit for outputting data obtained by multiplying the data having the maximum absolute value by a predetermined ratio. The predetermined ratio is given to the coefficient information input of the conversion circuit 61. 62 is an absolute value output circuit for outputting the absolute value of the data from the delay circuit 4. A comparison circuit 63 compares the output value of the conversion circuit 61 with the output value of the absolute value output circuit 62 and outputs a selection signal. A selector 64 outputs input data (output data of the delay circuit 4) or 0 for each data according to the selection signal.
前述構成の本発明実施例の動作を以下に説明する。 The operation of the embodiment of the present invention having the above configuration will be described below.
1ブロックのデータ数をnとしたとき、ブロック内1
番目のデータ(d1)(第5図の(2)参照)が入力され
るとき、BLK信号は第5図の(1)に示すように1とな
り、それ以外のとき0になっている。又、セレクタ26の
動作は、選択信号が0のとき下側の入力信号を、1のと
き上側の入力信号を出力するものとする。When the number of data in one block is n, 1 in the block
When the data (d 1 ) (see (2) in FIG. 5) is input, the BLK signal is 1 as shown in (1) in FIG. 5, and is 0 otherwise. The operation of the selector 26 is to output the lower input signal when the selection signal is 0 and to output the upper input signal when the selection signal is 1.
入力された第1データが、まず絶対値出力回路21で絶
対値に変換されて比較回路22とセレクタ26に与えられ
る。前述のように、第1データ入力時には、BLK信号が
1、従ってインバータ24の出力は0になっているため、
セレクタ26へは比較回路22の出力に関わらず選択信号0
が供給される。セレクタ26の出力には第1データの絶対
値が現れ、FF回路23にラッチされる。これを第5図の
(3)にはPと示す。Pはそれまでのデータの中の絶対
値が最大のものを表す。The input first data is first converted into an absolute value by an absolute value output circuit 21 and supplied to a comparison circuit 22 and a selector 26. As described above, at the time of the first data input, since the BLK signal is 1 and the output of the inverter 24 is 0,
The selection signal 0 is supplied to the selector 26 regardless of the output of the comparison circuit 22.
Is supplied. The absolute value of the first data appears at the output of the selector 26 and is latched by the FF circuit 23. This is indicated by P in FIG. 5 (3). P represents the one having the largest absolute value among the data up to that point.
次に、第2データ(第5図の(2)参照)が入力され
たときは、比較回路22の上側入力にはP、すなわち第1
データの絶対値が与えられ、下側入力には第2データの
絶対値が与えられる。比較回路22は、下側すなわち入力
データの絶対値の方が上側すなわちそれまでの最大絶対
値よりも大きいときに0を、それ以外のとき1を出力す
る。また、BLK信号は0、従って、インバータ24からア
ンドゲート25に与えられる信号は1であるから、比較回
路22の出力がそのまま選択信号として用いられる。この
結果、セレクタ26からは大きい方の値が出力される。そ
して、これがFF回路23にラッチされる。第5図の(3)
にPとして示してあるDiはDi-1とdiの絶対値のうちの大
きい方となる。このようにして、ブロックの最後のデー
タdnが入力されたとき、セレクタ26の出力にはそのブロ
ックの最大絶対値が現れる(第5図の(4)参照)。こ
れを次のブロックのBLK信号の立ち上がりでFF回路27に
ラッチすることで、MAX信号線28に所望のブロック内最
大絶対値を出力できる。なお、この値は第3図構成では
1ブロック期間保持される。Next, when the second data (see (2) in FIG. 5) is input, P, ie, the first
The absolute value of the data is given, and the absolute value of the second data is given to the lower input. The comparison circuit 22 outputs 0 when the absolute value of the lower side, that is, the input data is larger than the upper absolute value, that is, the maximum absolute value up to that point, and outputs 1 otherwise. Since the BLK signal is 0 and the signal given from the inverter 24 to the AND gate 25 is 1, the output of the comparison circuit 22 is used as it is as the selection signal. As a result, the selector 26 outputs the larger value. This is latched by the FF circuit 23. (3) in FIG.
D i is the larger of the absolute values of D i-1 and d i which is shown as P in. In this way, when the last data d n of the block is input, the output of the selector 26 appears the largest absolute value of that block (see (4) of FIG. 5). By latching this in the FF circuit 27 at the rising edge of the BLK signal of the next block, the desired maximum absolute value in the block can be output to the MAX signal line 28. This value is held for one block period in the configuration of FIG.
最大値検出回路2の出力、すなわちブロック内最大値
iは、変換回路61で出力Oに変換される。出力Oは、例
えば、O=i/100である。その変換比率1/100は、第4図
に係数情報として入力されている。又、遅延回路4から
のデータの絶対値が、絶対値出力回路62から出力され
る。その絶対値が比較回路63で前記出力Oの値と比較さ
れ、入力データの方が大きいときは0が、小さいときは
1が出力される。この出力はセレクタ64に選択信号とし
て入力され、選択信号が0のときは下側の入力、すなわ
ち入力データが選択され、1のときは上側の入力(ここ
では0に固定)が選択される。この結果、ブロック内の
最大絶対値(i)にある値(例えば0.01)を掛けて求ま
るしきい値(O)より小さい入力データは0に置換され
る。The output of the maximum value detection circuit 2, that is, the maximum value i in the block, is converted into an output O by the conversion circuit 61. The output O is, for example, O = i / 100. The conversion ratio 1/100 is input as coefficient information in FIG. The absolute value of the data from the delay circuit 4 is output from the absolute value output circuit 62. The absolute value is compared with the value of the output O by the comparison circuit 63. If the input data is larger, 0 is output, and if the input data is smaller, 1 is output. This output is input to the selector 64 as a selection signal. When the selection signal is 0, the lower input, that is, input data is selected, and when the selection signal is 1, the upper input (fixed to 0 in this case) is selected. As a result, input data smaller than a threshold value (O) obtained by multiplying the maximum absolute value (i) in the block by a certain value (for example, 0.01) is replaced with 0.
このようにして、前述従来方式の受信再生上において
重要でない情報を削除することができ、符号化の圧縮能
力を高めるのに役立つ。通信コストにも有利性をもたら
す。In this way, it is possible to delete information that is not important in the reception and reproduction of the above-mentioned conventional method, which is useful for enhancing the compression capability of encoding. It also brings benefits to communication costs.
第6図は、本発明の他の実施例を構成するための係数
情報発生回路である。この係数情報発生回路7は、第6
図に示すように符号変換回路71,情報量カウンタ73及び
変換回路75から成る。変換回路75の出力は係数情報とし
て第4図の変換回路61の係数情報入力へ与えられる。つ
まり、係数情報を符号量に応じて可変に設定するように
したのが、本発明の他の実施例である。FIG. 6 shows a coefficient information generating circuit for constituting another embodiment of the present invention. The coefficient information generating circuit 7
As shown in the figure, it comprises a code conversion circuit 71, an information amount counter 73, and a conversion circuit 75. The output of the conversion circuit 75 is provided as coefficient information to the coefficient information input of the conversion circuit 61 in FIG. That is, in another embodiment of the present invention, the coefficient information is variably set according to the code amount.
その係数情報は、係数情報発生回路7から次のように
して発生される。The coefficient information is generated from the coefficient information generation circuit 7 as follows.
前記判定回路6の出力OUTは符号変換回路71に与えら
れ、伝送または蓄積されるときの符号の長さに変換され
る。これをある期間累積する情報量カウンタ73により、
累積開始から各データまでに出た符号の量(ビット数)
が計量される。これを変換回路75に入力する。変換回路
75では入力符号量に応じて、例えば第7図のような入出
力特性により求まる値を係数情報として判定回路に与え
る。The output OUT of the determination circuit 6 is supplied to a code conversion circuit 71, which converts the output OUT into a code length when transmitted or stored. By an information amount counter 73 that accumulates this for a certain period,
Amount of code (number of bits) from accumulation start to each data
Is weighed. This is input to the conversion circuit 75. Conversion circuit
In step 75, a value obtained from input / output characteristics as shown in FIG. 7, for example, is given to the determination circuit as coefficient information in accordance with the input code amount.
この係数情報の可変的設定は、符号量の増加ととも
に、最大絶対値に掛ける値を大きくし、判定回路で0に
されるデータの数を増やし、その結果送出符号数の削減
が、更に強化されて、発生符号量の制御に寄与すること
となる。The variable setting of the coefficient information increases the value to be multiplied by the maximum absolute value as the code amount increases, and increases the number of data to be set to 0 in the determination circuit. As a result, the reduction in the number of transmission codes is further enhanced. This contributes to the control of the generated code amount.
なお、前記実施例においては、0の値の連続について
着目した符号化の例を示したが、他の特定値の連続に着
目した符号化の場合への、本発明の適用は何ら失われる
ものではない。In the above-described embodiment, an example of encoding focusing on the continuation of 0 values has been described. However, the application of the present invention to encoding in which attention is focused on the continuation of another specific value is lost at all. is not.
以上述べたところから明らかなように本発明によれ
ば、受信再生において重要でない情報の削除が行なわれ
るので、符号化の圧縮能力が高められる。通信コストの
低減に役立つ。係数情報の可変的設定を行なえば、その
実効が強化される。As is apparent from the above description, according to the present invention, insignificant information is deleted in reception and reproduction, so that the encoding compression capability is improved. Helps reduce communication costs. If the coefficient information is variably set, its effectiveness is enhanced.
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す図、 第3図は最大値検出回路の詳細図、 第4図は判定回路の詳細図、 第5図は最大値検出回路の動作タイミングチャート、 第6図は係数情報発生回路の詳細図、 第7図は符号量−係数情報変換曲線図、 第8図はスキャンの例を示す図、 第9図はデータのグループ化を示す図である。 第1図乃至第4図及び第6図において、 1はDCT回路、 2は最大値検出回路、 4は遅延回路、 6は判定回路、 7は係数情報発生回路である。 1 is a block diagram showing the principle of the present invention, FIG. 2 is a diagram showing an embodiment of the present invention, FIG. 3 is a detailed diagram of a maximum value detecting circuit, FIG. Is an operation timing chart of the maximum value detection circuit, FIG. 6 is a detailed diagram of the coefficient information generation circuit, FIG. 7 is a code amount-coefficient information conversion curve diagram, FIG. It is a figure showing data grouping. 1 to 4 and 6, 1 is a DCT circuit, 2 is a maximum value detection circuit, 4 is a delay circuit, 6 is a judgment circuit, and 7 is a coefficient information generation circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−133881(JP,A) 特開 昭63−23426(JP,A) 特開 昭63−132530(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03M 7/30 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-133881 (JP, A) JP-A-63-123426 (JP, A) JP-A-63-132530 (JP, A) (58) Survey Field (Int.Cl. 7 , DB name) H03M 7/30
Claims (2)
内の特定値データ以外のデータ数に比例して出力符号量
が増大する如きデータ帯域圧縮符号化において、 前記入力された所定長の時系列データ内の絶対値最大の
データを検出し、 前記データ毎に、前記検出された絶対値最大のデータに
対する前記当該データの比率が予め決められる値より小
さいとき前記当該データの代りに前記特定値データを強
制出力させることを特徴とするデータ帯域圧縮符号化方
法。In a data band compression coding in which an output code amount increases in proportion to the number of data other than specific value data in a predetermined length of time-series data including a plurality of data, said input predetermined length Detecting data having a maximum absolute value in the time-series data, and specifying the data instead of the data when a ratio of the data to the data having the detected absolute maximum is smaller than a predetermined value. A data band compression encoding method characterized by forcibly outputting value data.
内に含まれる零のデータ以外のデータ数に比例して出力
符号量が増大する画像信号の帯域圧縮符号化装置におい
て、 前記入力される所定長時系列データ内の絶対値最大のデ
ータを検出する最大値検出回路(2)と、 前記最大値検出に要する時間だけ前記データを遅延させ
る遅延回路(4)と、 前記データ毎に、前記検出された絶対値最大のデータに
対する前記当該データの比率が予め決められる値より小
さいとき前記当該データの代りに零を出力せしめる判定
回路(6)とを設けたことを特徴とする画像信号の帯域
圧縮符号化装置。2. A band compression encoding apparatus for an image signal in which an output code amount increases in proportion to the number of data other than zero data included in a predetermined-length time-series data composed of a plurality of data. A maximum value detection circuit (2) for detecting data having a maximum absolute value in the predetermined-length time-series data; a delay circuit (4) for delaying the data by a time required for the detection of the maximum value; A decision circuit (6) for outputting zero instead of the data when the ratio of the data to the detected absolute value maximum data is smaller than a predetermined value; Compression encoding device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23364789A JP3009898B2 (en) | 1989-09-08 | 1989-09-08 | Data band compression encoding method and band compression encoding apparatus for image signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23364789A JP3009898B2 (en) | 1989-09-08 | 1989-09-08 | Data band compression encoding method and band compression encoding apparatus for image signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0396123A JPH0396123A (en) | 1991-04-22 |
JP3009898B2 true JP3009898B2 (en) | 2000-02-14 |
Family
ID=16958321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23364789A Expired - Fee Related JP3009898B2 (en) | 1989-09-08 | 1989-09-08 | Data band compression encoding method and band compression encoding apparatus for image signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3009898B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2788384B2 (en) * | 1992-10-20 | 1998-08-20 | 株式会社メガチップス | Data compression device and data decompression device |
JP3520851B2 (en) * | 1998-11-12 | 2004-04-19 | ソニー株式会社 | Data multiplexing device, data multiplexing method, and data transmission device |
-
1989
- 1989-09-08 JP JP23364789A patent/JP3009898B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0396123A (en) | 1991-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1320563C (en) | Moving image signal coding system | |
US4797742A (en) | Divisional image transmission system and method | |
JP3109854B2 (en) | Image coding method and apparatus | |
CA1064618A (en) | Compression of gray scale imagery to less than one bit per picture element | |
EP0777386B1 (en) | Method and apparatus for encoding and decoding an image | |
US5070402A (en) | Encoding image information transmission apparatus | |
US20010048769A1 (en) | Method and system for compressing motion image information | |
JPS6318777A (en) | Code decoding processing method for dither signal | |
US5006930A (en) | Device for reducing the redundancy in blocks of digital video data in DCT encoding | |
US6154568A (en) | Image processing apparatus for processing a bi-level image and method therefor | |
JP3009898B2 (en) | Data band compression encoding method and band compression encoding apparatus for image signal | |
US6631161B1 (en) | Method and system for compressing motion image information | |
JPH01236879A (en) | Picture encoder | |
JP2901656B2 (en) | Image coding device | |
JP3155895B2 (en) | Image signal encoding method and image signal encoding device | |
JP2839142B2 (en) | Image coding method | |
JPS62284535A (en) | Method and apparatus for encoding data by employing block list conversion | |
JP2000165873A (en) | Compression method for moving picture information and its system | |
JPH06284395A (en) | Image compression-encoder | |
JPH03140074A (en) | Moving picture coding device | |
JPH0271690A (en) | Picture transmission system | |
JP2924279B2 (en) | Image signal prediction encoding / decoding device | |
JP2833290B2 (en) | Orthogonal transform coding device | |
KR0148152B1 (en) | Adaptive variable length coding/decoding method and apparatus of image data | |
JP3958033B2 (en) | Method and system for compressing moving picture information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |