JP2973717B2 - Output level control circuit of high frequency transmitter - Google Patents

Output level control circuit of high frequency transmitter

Info

Publication number
JP2973717B2
JP2973717B2 JP4184889A JP18488992A JP2973717B2 JP 2973717 B2 JP2973717 B2 JP 2973717B2 JP 4184889 A JP4184889 A JP 4184889A JP 18488992 A JP18488992 A JP 18488992A JP 2973717 B2 JP2973717 B2 JP 2973717B2
Authority
JP
Japan
Prior art keywords
voltage
output
reference voltage
signal
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4184889A
Other languages
Japanese (ja)
Other versions
JPH05191180A (en
Inventor
新一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4184889A priority Critical patent/JP2973717B2/en
Publication of JPH05191180A publication Critical patent/JPH05191180A/en
Application granted granted Critical
Publication of JP2973717B2 publication Critical patent/JP2973717B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0416Circuits with power amplifiers having gain or transmission power control

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は高周波送信装置の出力レ
ベル制御回路に関し、特にTDMA無線通信方式やデジ
タルセルラーモバイル電話方式などにおける送信装置の
ように間欠的に高周波数信号を送信する高周波送信装置
の出力レベル制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output level control circuit for a high-frequency transmission device, and more particularly to a high-frequency transmission device for transmitting a high-frequency signal intermittently, such as a transmission device in a TDMA wireless communication system or a digital cellular mobile telephone system. And an output level control circuit.

【0002】[0002]

【従来の技術】高周波送信装置の送信電力を所定の出力
レベルに維持する出力レベル制御回路は、可変増幅部が
出力する高周波数信号の波高値を検出する高周波数信号
検波回路(以下、検波回路という)と、この検波回路の
出力と上記所定の出力レベルに対応する基準電圧とを比
較する比較部と、この比較部の出力に応答して上記可変
増幅部の出力レベルを制御する制御手段とを備えてい
る。
2. Description of the Related Art An output level control circuit for maintaining the transmission power of a high-frequency transmission device at a predetermined output level includes a high-frequency signal detection circuit (hereinafter referred to as a detection circuit) for detecting a peak value of a high-frequency signal output from a variable amplifier. A comparing section for comparing the output of the detection circuit with a reference voltage corresponding to the predetermined output level, and control means for controlling the output level of the variable amplifying section in response to the output of the comparing section. It has.

【0003】上記検波回路は、出力レベルを広い温度範
囲にわたって一定に維持するため、広い温度範囲に亘っ
て高周波電力レベルを高精度に検出する必要がある。米
国特許第4,523,155(1985年6月11日発
行)に記載されているこの種の検波回路は、上述の要求
を満たすための回路である。この検波回路は、高周波数
信号の包絡線に応答して検出出力を生じる検波用ダイオ
ードと、この検波用ダイオードとほぼ同一の特性を有す
るとともにこの検波用ダイオードと熱的に結合される温
度補償用ダイオードとを備えている。この検波回路で
は、バイアス電圧供給点からバイアス電圧設定用抵抗器
を介して検波用ダイオードに順方向のバイアス電圧を与
え、検波用ダイオード接続の負荷抵抗器から上記検出出
力とバイアス電圧とを重畳した検波回路出力を得てい
る。バイアス電圧供給点からは上記温度補償用ダイオー
ドにも順方向のバイアス電圧を供給しており、このバイ
アス電圧供給点の電圧は温度補償用ダイオードの順方向
電圧の変動に伴って変動する。検波用ダイオードのバイ
アス電圧は、バイアス電圧供給点電圧から検波用ダイオ
ードの順方向電圧を差引いたものであるから、温度変動
があっても温度補償用ダイオードの順方向電圧の温度変
動によって消去される。従って、この検波回路は、温度
変化に左右されることのないバイアス電圧および検出出
力,即ち検波回路出力を発生することができる。
[0003] In order to maintain the output level constant over a wide temperature range, the detection circuit needs to detect the high-frequency power level over a wide temperature range with high accuracy. This type of detection circuit described in U.S. Pat. No. 4,523,155 (issued on Jun. 11, 1985) satisfies the above-mentioned requirements. The detection circuit has a detection diode that generates a detection output in response to an envelope of a high-frequency signal, and a temperature compensation element that has substantially the same characteristics as the detection diode and is thermally coupled to the detection diode. And a diode. In this detection circuit, a forward bias voltage is applied from a bias voltage supply point to a detection diode via a bias voltage setting resistor, and the detection output and the bias voltage are superimposed from a load resistor connected to the detection diode. The detection circuit output is obtained. A forward bias voltage is also supplied from the bias voltage supply point to the temperature compensating diode, and the voltage at this bias voltage supply point fluctuates with a change in the forward voltage of the temperature compensating diode. Since the bias voltage of the detection diode is obtained by subtracting the forward voltage of the detection diode from the bias voltage supply point voltage, even if there is a temperature change, it is erased by the temperature change of the forward voltage of the temperature compensation diode. . Therefore, this detection circuit can generate a bias voltage and a detection output that are not affected by a temperature change, that is, a detection circuit output.

【0004】上記比較部は、間欠的な送信信号の所定出
力レベルに対応する基準電圧と上記負荷電圧とを比較
し、この比較出力を上記制御手段に供給する。この制御
手段は、基準電圧に検波回路出力が一致するように、可
変増幅部の利得を制御する。基準電圧が上昇または下降
する時には、検波回路出力(即ち送信信号の出力レベル
に対応する)は、直ちにこの基準電圧に追付かなければ
ならない。例えば、EIAシステムにおける800MH
z CELLULAR SUBSCRIBERUNIT
S(800MHz セルラー・加入者装置)のための推
奨基準(EIAINTERIM STANDARD,I
S−19−B,3.1.3.3,Jan.1988,U
SA)では、送信信号の立ち上がりおよび立ち下がり時
間を2ミリ秒以下にすることを定めている。
The comparison section compares a reference voltage corresponding to a predetermined output level of the intermittent transmission signal with the load voltage, and supplies the comparison output to the control means. The control means controls the gain of the variable amplifier so that the output of the detection circuit matches the reference voltage. When the reference voltage rises or falls, the output of the detector circuit (ie, corresponding to the output level of the transmitted signal) must immediately follow this reference voltage. For example, 800 MH in the EIA system
z CELLULAR SUBSCRIBER UNIT
Recommendations for S (800 MHz Cellular Subscriber Equipment) (EIAINTERIM STANDARD, I
S-19-B, 3.1.3.3, Jan. 1988, U
SA) stipulates that the rise and fall times of the transmission signal be 2 ms or less.

【0005】[0005]

【発明が解決しようとする課題】しかし、上述の高周波
送信装置の出力レベル制御回路は、送信信号の立ち上り
時においては基準電圧が検波回路出力を上回っていると
きだけ出力レベル制御を行うので、上述のように温度補
償のために検波用ダイオードにバイアス電圧を加えてい
る場合には、基準電圧が検波用ダイオードのバイアス電
圧より高くなるまで出力レベルの制御を行うことができ
ない。従って、送信電力の送信開始時においては、基準
電圧が上記バイアス電圧を越えるまで検波用ダイオード
からの出力電圧が変化せず、その期間だけ送信電力の立
ち上りが遅れ、上記基準立ち上り時間を満足できなくな
るという問題が生じる。
However, the output level control circuit of the above-described high-frequency transmission device controls the output level only when the reference voltage exceeds the output of the detection circuit at the time of the rise of the transmission signal. In the case where a bias voltage is applied to the detection diode for temperature compensation as described above, the output level cannot be controlled until the reference voltage becomes higher than the bias voltage of the detection diode. Therefore, at the start of transmission of the transmission power, the output voltage from the detection diode does not change until the reference voltage exceeds the bias voltage, and the rise of the transmission power is delayed for that period, and the reference rise time cannot be satisfied. The problem arises.

【0006】この問題を解決するため、上記出力レベル
制御回路の制御ループ利得を極端に大きくして送信電力
の立ち上りを早くする方法があるが、この方法を用いる
と、送信電力のオーバーシュートや制御ループの発振を
生じやすくするだけでなく、上記制御ループに増幅用お
よびフィルタ用部品の追加を必要とする。
In order to solve this problem, there is a method of increasing the control loop gain of the output level control circuit extremely to speed up the rise of the transmission power. In addition to making the loop easy to oscillate, the control loop requires the addition of amplification and filter components.

【0007】従って、本発明の第1の目的は、間欠的な
高周波数信号を所定の複数の出力レベルのうちの選ばれ
た1つのレベルで送信する高周波送信装置を上記出力レ
ベルの各々において広い温度範囲にわたって安定に維持
するとともに、上記出力レベルが基準電圧の立ち上りに
遅れることのない高周波送信装置の出力レベル制御回路
を提供することにある。
Accordingly, a first object of the present invention is to provide a high-frequency transmitting apparatus for transmitting an intermittent high-frequency signal at a selected one of a plurality of predetermined output levels at each of the output levels. An object of the present invention is to provide an output level control circuit for a high-frequency transmission device that maintains the output level stably over a temperature range and does not delay the output level from the rise of a reference voltage.

【0008】本発明の第2の目的は、制御ループ回路を
構成する部品の数をできるだけを削減したこの種の出力
レベル制御回路を提供することにある。
It is a second object of the present invention to provide an output level control circuit of this type in which the number of components constituting the control loop circuit is reduced as much as possible.

【0009】[0009]

【課題を解決するための手段】この発明の高周波送信装
置の出力レベル制御回路は、従来技術による上述の回路
と同様に、ほぼ同じバイアス電圧の印加を受ける検波用
ダイオードおよび温度補償用ダイオードを含み可変増幅
部からの高周波出力の波高値を検出する検波回路と、こ
の検波回路の検出出力対応の検波回路出力と上記所定の
出力レベルに対応する基準電圧とを比較する比較部と、
この比較部の出力に応答して上記可変増幅部の出力レベ
ルを制御する制御手段とを備えている。この出力レベル
制御回路は、さらに、上記検波ダイオードのバイアス電
圧を検出しこれを記憶するバイアス電圧検出手段と、こ
の記憶バイアス電圧と入力基準電圧とを加算して上記基
準電圧にする基準電圧制御手段とを備えている。
The output level control circuit of the high-frequency transmission apparatus according to the present invention includes a detection diode and a temperature compensation diode which receive substantially the same bias voltage as in the above-described prior art circuit. A detection circuit that detects a peak value of a high-frequency output from the variable amplification unit, and a comparison unit that compares a detection circuit output corresponding to a detection output of the detection circuit with a reference voltage corresponding to the predetermined output level.
Control means for controlling the output level of the variable amplifying section in response to the output of the comparing section. The output level control circuit further includes a bias voltage detecting means for detecting and storing the bias voltage of the detection diode, and a reference voltage control means for adding the storage bias voltage and an input reference voltage to obtain the reference voltage. And

【0010】上記基準電圧は、入力基準電圧に検波ダイ
オードのバイアス電圧を加えたものであり、入力基準電
圧の立ち上り時には、常に検波ダイオードの出力電圧
(検波回路出力)より高い電圧になる。従って、基準電
圧と検波回路出力の比較結果を受ける電源制御部は、入
力基準電圧の印加初期にも可変増幅部に有効な利得制御
信号を与えることができ、送信出力および上記検波回路
出力の立ち上りが入力基準電圧の変化に遅れることがな
い。なお、入力基準電圧の立ち下り時にも、比較部出力
は立ち上り時と同様に入力基準電圧に追随する。
The reference voltage is obtained by adding the bias voltage of the detection diode to the input reference voltage. When the input reference voltage rises, the reference voltage is always higher than the output voltage of the detection diode (output of the detection circuit). Therefore, the power supply control unit that receives the comparison result of the reference voltage and the output of the detection circuit can provide an effective gain control signal to the variable amplifying unit even at the initial stage of the application of the input reference voltage, so that the transmission output and the output of the detection circuit output rise. Does not delay the change of the input reference voltage. Note that the output of the comparison unit follows the input reference voltage even when the input reference voltage falls, in the same manner as when the input reference voltage rises.

【0011】[0011]

【実施例】次に本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0012】図1は本発明の実施例すなわちTDMA通
信方式やデジタルセルラーモバイル電話方式に適合した
間欠送信用高周波送信機の一例のブロック図である。ま
た、図2は、図1の送信機の各部信号の立ち上り波形図
であり、(a)図は送信出力信号Po,(b)図は検波
ダイオードの出力電圧A,(c)図は基準電圧Eおよび
Gの立ち上り波形を示している。
FIG. 1 is a block diagram showing an embodiment of the present invention, that is, an example of a high-frequency transmitter for intermittent transmission adapted to a TDMA communication system and a digital cellular mobile telephone system. 2 is a rising waveform diagram of each signal of the transmitter of FIG. 1, (a) is a transmission output signal Po, (b) is an output voltage A of a detection diode, (c) is a reference voltage. The rising waveforms of E and G are shown.

【0013】図1を参照すると、無線周波数の送信出力
信号Poを間欠的に出力する高周波送信装置は、送信制
御部9に制御されてバースト状の入力信号Piを発生す
る送信信号発生部1と、この入力信号Piを増幅して増
幅信号Paを生じる可変増幅部2と、この増幅信号Pa
の大部分を信号出力端子4に導いて送信出力信号Poを
生じる検波回路3とを備える。入力信号Piの供給タイ
ミングは、送信制御部9からの送信制御信号Hによって
制御される。検波回路3は、また、増幅信号Paの一部
Pbをカップラ31を介して検波ダイオード32に供給
し、この検波ダイオード32は負荷抵抗器33にカップ
ラ出力信号Pbの波高値に対応(即ち、送信出力信号P
oの波高値対応)する検波回路出力Aを生じる。なお、
検波回路3は、この検波ダイオード32とほぼ同じ温度
特性の補償ダイオード39をさらに有する。これら検波
ダイオード32と補償用ダイオード39とはほぼ同じ値
のバイアス電圧の印加を受け、順方向電圧の温度変動に
伴って生じる検波ダイオード32のバイアス電圧変動を
補償ダイオード39のバイアス電圧変動で差引くように
接続される。従って、検波ダイオード32の負荷抵抗器
33に現れる検波回路出力Aには、送信出力信号Po対
応の検出出力とともに温度変動が補償された固定のバイ
アス電圧A0も加算されている。検波回路3からの検波
回路出力Aは、演算増幅器6の−入力端に供給され、こ
の演算増幅器6の+入力端に供給される基準電圧Eと比
較される。演算増幅器6からの比較出力電圧Dは電源制
御部5に供給される。電源制御部5は、比較出力電圧D
に応答して電源入力端子8の電源電圧Fから制御信号
C,即ち電源電圧Fを比較出力電圧Dの大きさに対応し
て降下した電圧を生じ、この制御信号Cを可変増幅器2
の制御信号入力端23に供給する。可変増幅部2は、こ
の制御信号Cに応答して増幅素子の電源電圧,ここでは
電界効果トランジスタ(以下FET)のドレイン電圧を
制御し、信号出力端子4に基準電圧Eに対応する所定の
送信出力信号Poを生じるように増幅利得を変化させ
る。
Referring to FIG. 1, a high-frequency transmission device that intermittently outputs a radio-frequency transmission output signal Po includes a transmission signal generator 1 that is controlled by a transmission controller 9 to generate a burst-like input signal Pi. A variable amplifier 2 that amplifies the input signal Pi to generate an amplified signal Pa;
And a detection circuit 3 for guiding most of the signals to the signal output terminal 4 to generate the transmission output signal Po. The supply timing of the input signal Pi is controlled by the transmission control signal H from the transmission control unit 9. The detection circuit 3 also supplies a part Pb of the amplified signal Pa to the detection diode 32 via the coupler 31. The detection diode 32 corresponds to the peak value of the coupler output signal Pb to the load resistor 33 (that is, the transmission peak value). Output signal P
(corresponding to the peak value of o). In addition,
The detection circuit 3 further has a compensation diode 39 having substantially the same temperature characteristics as the detection diode 32. The detection diode 32 and the compensation diode 39 receive a bias voltage having substantially the same value, and the bias voltage fluctuation of the detection diode 32 caused by the temperature fluctuation of the forward voltage is subtracted by the bias voltage fluctuation of the compensation diode 39. Connected. Therefore, the detection circuit output A appearing at the load resistor 33 of the detection diode 32 includes the detection output corresponding to the transmission output signal Po and the fixed bias voltage A0 in which the temperature fluctuation is compensated. The detection circuit output A from the detection circuit 3 is supplied to a minus input terminal of the operational amplifier 6 and compared with a reference voltage E supplied to a plus input terminal of the operational amplifier 6. The comparison output voltage D from the operational amplifier 6 is supplied to the power control unit 5. The power control unit 5 controls the comparison output voltage D
, A control signal C, that is, a voltage obtained by lowering the power supply voltage F in accordance with the magnitude of the comparison output voltage D from the power supply voltage F of the power supply input terminal 8 is generated.
Is supplied to the control signal input terminal 23. In response to the control signal C, the variable amplifying unit 2 controls the power supply voltage of the amplifying element, here the drain voltage of a field-effect transistor (hereinafter referred to as FET). The amplification gain is changed so as to generate the output signal Po.

【0014】上述の送信信号発生回路1と可変増幅部2
と検波回路3と演算増幅器6と電源制御部5と送信制御
部9とは、従来技術による高周波送信装置の出力レベル
制御回路と同じ機能を有する。一方、この発明による出
力レベル制御回路は、上述の諸構成要素に加え、入力信
号Piの非入力時に検波ダイオード32の負荷抵抗器3
3に生じる温度補償されたバイアス電圧A0を記憶する
バイアス電圧検出部手段とこの記憶バイアス電圧A0と
入力基準電圧Gとを重畳する基準電圧加算手段とを有す
る基準電圧制御部7をさらに備える。基準電圧Gは、送
信制御部9から送信制御信号Hに同期して、従って入力
信号Piに同期して供給される。
The transmission signal generating circuit 1 and the variable amplifier 2 described above
The detection circuit 3, the operational amplifier 6, the power control unit 5, and the transmission control unit 9 have the same functions as the output level control circuit of the high-frequency transmission device according to the related art. On the other hand, the output level control circuit according to the present invention includes the load resistor 3 of the detection diode 32 when the input signal Pi is not input, in addition to the above-described components.
3 further includes a reference voltage control unit 7 having a bias voltage detecting unit for storing the temperature-compensated bias voltage A0 generated in 3 and a reference voltage adding unit for superimposing the stored bias voltage A0 and the input reference voltage G. The reference voltage G is supplied from the transmission control unit 9 in synchronization with the transmission control signal H, and therefore in synchronization with the input signal Pi.

【0015】図1および図2を併せ参照すると、この高
周波送信装置は、時刻T0からT1までは、送信出力信
号PoのOFF期間であり、入力信号Piに同期する基
準電圧Gも供給されない。このとき、検波ダイオード3
2は、カップラ出力信号Pbを検出せず、ダイオード3
2の出力電圧Aは、固定のバイアス電圧A0にほぼ等し
い。この送信出力信号PoのOFF期間中の固定バイア
ス電圧A0は、基準電圧制御部7のバイアス電圧検出手
段で記憶され、この記憶バイアス電圧A0は、同制御部
7の基準電圧加算手段に供給される。ここで、基準電圧
制御部7は、入力信号PiのON/OFF期間が基準電
圧GのON/OFF期間に一致しているので、基準電圧
Gを参照して記憶すべきバイアス電圧A0の入力時期を
決定する。時刻T1になると、入力信号Piが送信信号
発生回路1から可変増幅部2に、基準電圧Gが送信制御
部9から基準電圧制御部7にそれぞれ供給される。送信
出力信号Poは、2ミリ秒以内に規定電力まで立ち上る
必要があるので、基準電圧Gも、時刻T1から時刻T3
までの時間を2ミリ秒以内に設定した波形で立ち上る。
基準電圧制御部7は、記憶バイアス電圧A0と基準電圧
Gとを加算してこの出力レベル制御回路の基準電圧Eと
する。基準電圧Eは演算増幅器6の−入力端子に供給さ
れる。この時刻T1から時刻T3までにおいては、検波
回路出力電圧Aは基準電圧Eより低く、電源制御部5に
よる可変増幅部2の利得制御が発動する。この結果、送
信出力信号Poの電力レベルおよび検波ダイオード32
の検波回路出力Aは基準電圧Eに直ちに追随し、時刻T
3になると送信出力信号Poは基準電圧Eに対応した所
定の出力に到達する。
Referring to FIG. 1 and FIG. 2, this high-frequency transmission device is in the OFF period of the transmission output signal Po from time T0 to T1, and the reference voltage G synchronized with the input signal Pi is not supplied. At this time, the detection diode 3
2 does not detect the coupler output signal Pb,
2 is approximately equal to the fixed bias voltage A0. The fixed bias voltage A0 of the transmission output signal Po during the OFF period is stored in the bias voltage detecting means of the reference voltage control unit 7, and the stored bias voltage A0 is supplied to the reference voltage adding means of the control unit 7. . Here, since the ON / OFF period of the input signal Pi matches the ON / OFF period of the reference voltage G, the reference voltage control unit 7 refers to the reference voltage G and stores the input timing of the bias voltage A0 to be stored. To determine. At time T1, the input signal Pi is supplied from the transmission signal generation circuit 1 to the variable amplification unit 2, and the reference voltage G is supplied from the transmission control unit 9 to the reference voltage control unit 7, respectively. Since the transmission output signal Po needs to rise to the specified power within 2 milliseconds, the reference voltage G also changes from time T1 to time T3.
It rises with the waveform set within 2 ms.
The reference voltage control unit 7 adds the storage bias voltage A0 and the reference voltage G to obtain a reference voltage E of the output level control circuit. The reference voltage E is supplied to a negative input terminal of the operational amplifier 6. From the time T1 to the time T3, the detection circuit output voltage A is lower than the reference voltage E, and the gain control of the variable amplifier 2 by the power supply controller 5 is activated. As a result, the power level of the transmission output signal Po and the detection diode 32
The detection circuit output A immediately follows the reference voltage E at time T
When it reaches 3, the transmission output signal Po reaches a predetermined output corresponding to the reference voltage E.

【0016】なお、基準電圧制御部7のバイアス電圧検
出手段および基準電圧加算手段による上述の基準電圧処
理を行う代わりに従来技術と同様に入力基準電圧Gを演
算増幅器6に直接供給する(図2(c)参照)と、検波
ダイオード32の出力電圧A1(図2(b)参照)は基
準電圧Gから時間tだけ遅れて立ち上り、これに伴って
送信出力信号Po1も時間tだけ立ち上りが遅れる(図
2(a)参照)。従来技術による送信レベル制御回路に
おいては、この時間tは1ミリ秒程度もあり、送信出力
信号Po1の立ち上り時間を規定の立ち上り時間(2ミ
リ秒)より短くすることは困難であった。しかし、この
実施例においては、立ち上り遅れ時間tをほぼ零にする
ことができるので、立ち上り時間(T3−T1)を2ミ
リ秒以内にするのは容易である。
Instead of performing the above-described reference voltage processing by the bias voltage detecting means and the reference voltage adding means of the reference voltage control section 7, the input reference voltage G is directly supplied to the operational amplifier 6 as in the prior art (FIG. 2). (C), and the output voltage A1 of the detection diode 32 (see FIG. 2 (b)) rises with a delay of the time t from the reference voltage G, and accordingly, the rise of the transmission output signal Po1 also delays with the time t (see FIG. 2C). FIG. 2A). In the transmission level control circuit according to the prior art, the time t is about 1 millisecond, and it is difficult to make the rise time of the transmission output signal Po1 shorter than a prescribed rise time (2 milliseconds). However, in this embodiment, since the rise delay time t can be made substantially zero, it is easy to make the rise time (T3-T1) within 2 milliseconds.

【0017】さらに、図1を参照すると、この高周波送
信装置は、送信出力信号Poの最大出力電力レベルが
0.6Wであり、4dBの等差を持つ複数の出力電力レ
ベルのうちの1つを任意に選んで送信できる。
Further, referring to FIG. 1, the high-frequency transmitting apparatus has a maximum output power level of a transmission output signal Po of 0.6 W and outputs one of a plurality of output power levels having an equal difference of 4 dB. You can select and send it arbitrarily.

【0018】可変増幅部2は、FETを増幅素子として
含む増幅器であり、信号入力端子21からの入力信号P
iをこのFETで増幅し、信号出力端子22から増幅信
号Paを出力する。電源制御部5からの制御信号Cは、
この可変増幅部2の制御信号入力端子23に入力され、
上記FETのドレイン電圧を制御し、可変増幅部2の利
得をこのドレイン電圧制御によって制御する。
The variable amplifying section 2 is an amplifier including an FET as an amplifying element, and receives an input signal P from a signal input terminal 21.
i is amplified by this FET, and an amplified signal Pa is output from the signal output terminal 22. The control signal C from the power control unit 5 is
The signal is input to the control signal input terminal 23 of the variable amplifier 2,
The drain voltage of the FET is controlled, and the gain of the variable amplifier 2 is controlled by the drain voltage control.

【0019】さらに図1を参照すると、検波回路3は、
カップラ31の結合端を検波ダイオード32のアノード
に接続し、ダイオード32のカソードを検波電圧出力端
41に接続し、この検波電圧出力端41から検波回路出
力Aを出力している。ダイオード32のカソードと接地
電位点との間にはダイオード32の負荷抵抗器33と高
周波数信号のバイパス回路をなすコンデンサ34とを並
列に接続している。また、カップラ31の絶縁端を終端
抵抗器35および高周波数信号のバイパス用コンデンサ
36の直列回路に接続し、この直列回路を増幅信号Pa
の終端回路とする。バイアス電圧入力端40からはバイ
アス電圧Vbbが供給され、このバイアス電圧Vbbは
カソードを接地した補償ダイオード39のアノードに抵
抗器37と38の直列回路を介して順方向のバイアス電
圧を与える。抵抗器37と38の接続点は、さらに抵抗
器35とコンデンサ36の接続点(B点)に共通接続さ
れ、検波ダイオード32にも補償ダイオード39のバイ
アス電圧にほぼ等しいバイアス電圧A0を与える。な
お、バイアス電圧供給点Bの電圧は、主として補償ダイ
オード39と抵抗器38側の回路によって決定される。
Still referring to FIG. 1, the detection circuit 3
The coupling end of the coupler 31 is connected to the anode of the detection diode 32, the cathode of the diode 32 is connected to the detection voltage output terminal 41, and the detection voltage output terminal 41 outputs the detection circuit output A. A load resistor 33 of the diode 32 and a capacitor 34 forming a bypass circuit for a high frequency signal are connected in parallel between the cathode of the diode 32 and the ground potential point. The insulated end of the coupler 31 is connected to a series circuit of a terminating resistor 35 and a capacitor 36 for bypassing a high frequency signal, and this series circuit is connected to the amplified signal Pa.
Termination circuit. A bias voltage Vbb is supplied from a bias voltage input terminal 40. The bias voltage Vbb applies a forward bias voltage to the anode of a compensation diode 39 whose cathode is grounded via a series circuit of resistors 37 and 38. The connection point between the resistors 37 and 38 is further commonly connected to the connection point (point B) between the resistor 35 and the capacitor 36, and also applies a bias voltage A0 substantially equal to the bias voltage of the compensation diode 39 to the detection diode 32. The voltage at the bias voltage supply point B is determined mainly by the compensation diode 39 and the circuit on the resistor 38 side.

【0020】増幅信号Paの無入力時において、検波電
圧出力端41,即ち抵抗器33に生じる負荷電圧,即ち
ダイオード32のバイアス電圧A0は、上記共通接続点
Bの電圧(電圧VB とする)よりもダイオード32の順
方向電圧Vfだけ低い。温度変動に伴なってダイオード
32および39の順方向電圧Vfが変動すると、この順
方向電圧Vfの変動に対応してダイオード32および3
9へのバイアス電圧供給点Bの電圧VB も同じ電圧だけ
変動する。従って、ダイオード32と39による順方向
電圧Vfの温度変動が相殺され、検波電圧出力端41に
生じる電圧A0は実質的に変動しない。次に、増幅信号
Paが検波回路3に加わると、検波ダイオード32は、
このカップラ出力信号Pbを検波し、バイアス電圧A0
に検出出力を加えた検波回路出力Aを負荷抵抗器33,
即ち検波電圧出力端41に生じる。
[0020] In the no-input of the amplified signal Pa, the bias voltage A0 of the load voltage generated in the detection voltage output terminal 41, i.e. resistor 33, i.e. the diode 32, (a voltage V B) the common connection point voltage B Than the forward voltage Vf of the diode 32. When the forward voltage Vf of the diodes 32 and 39 fluctuates with the temperature fluctuation, the diodes 32 and 3 correspond to the fluctuation of the forward voltage Vf.
Voltage V B of the bias voltage supply point B to 9 also varies by the same voltage. Therefore, the temperature fluctuation of the forward voltage Vf due to the diodes 32 and 39 is offset, and the voltage A0 generated at the detection voltage output terminal 41 does not substantially fluctuate. Next, when the amplified signal Pa is applied to the detection circuit 3, the detection diode 32
This coupler output signal Pb is detected and the bias voltage A0 is detected.
The output A of the detection circuit obtained by adding the detection output to the load resistor 33,
That is, it occurs at the detection voltage output terminal 41.

【0021】図3は図1の一部の回路図である。FIG. 3 is a partial circuit diagram of FIG.

【0022】図3を参照すると、この電源制御部5は、
電源入力端子8からの電源電圧Fをトランジスタ51の
エミッタに加え、トランジスタ51はこの電源電圧Fを
ベース電流に応じて降下させた制御信号Cをコレクタに
生じる。また、演算増幅器6からの比較出力電圧Dがト
ランジスタ53のベースに供給され、このトランジスタ
53は比較出力電圧Dに対応するコレクタ電流を生じ
る。このトランジスタ53のコレクタ電流が、抵抗器5
2を介してトランジスタ51のベースに供給され、上記
ベース電流になる。トランジスタ51のベース電流が増
加すると、このトランジスタ51による電圧降下が少な
くなるので可変増幅器2内蔵のFETのドレイン端子に
供給される制御信号Cの電圧が上昇し、可変増幅器2の
利得を増加させる。従って、基準電圧Eより検波回路出
力Aが小さいと、演算増幅器6からの比較出力電圧Dが
上昇し、この比較出力電圧Dの上昇は可変増幅部2の利
得を増加させる。この可変増幅部2の利得増加は、検波
回路出力Aを基準電圧Eに一致するまで上昇させる。
Referring to FIG. 3, power supply control unit 5 includes
The power supply voltage F from the power supply input terminal 8 is applied to the emitter of the transistor 51, and the transistor 51 generates a control signal C at the collector of the power supply voltage F, which is reduced according to the base current. The comparison output voltage D from the operational amplifier 6 is supplied to the base of the transistor 53, and the transistor 53 generates a collector current corresponding to the comparison output voltage D. The collector current of the transistor 53 is connected to the resistor 5
The current is supplied to the base of the transistor 51 via the reference numeral 2 and becomes the base current. When the base current of the transistor 51 increases, the voltage drop due to the transistor 51 decreases, so that the voltage of the control signal C supplied to the drain terminal of the FET built in the variable amplifier 2 increases, and the gain of the variable amplifier 2 increases. Therefore, when the detection circuit output A is smaller than the reference voltage E, the comparison output voltage D from the operational amplifier 6 increases, and the increase of the comparison output voltage D increases the gain of the variable amplifier 2. The increase in the gain of the variable amplifying section 2 increases the output A of the detection circuit until the output A matches the reference voltage E.

【0023】図4は図1の他の一部の回路図である。FIG. 4 is a circuit diagram of another part of FIG.

【0024】図4を参照すると、この基準電圧制御部7
は、検波回路3からのアナログの検波回路出力Aと送信
制御部9からのデジタルの基準電圧Gとに応答してデジ
タル信号処理を行い、信号処理されたアナログの基準電
圧Eを演算増幅器6の+端子に供給する。検波回路出力
Aは、アナログ−デジタル(A/D)変換器72によっ
てデジタル信号に変換され、このデジタル信号はコント
ローラ(CONT)73に入力される。このデジタル信
号は、基準電圧Gの入力休止期間ごとに、コントローラ
73によりサンプルされる。このサンプルされたデジタ
ル信号は、メモリ75に格納され、更新される。メモリ
75に格納される上記デジタル信号は、ダイオード32
のバイアス電圧A0に対応している。一方、基準電圧G
は、コントローラ73に直接入力される。基準電圧Gが
入力されると、コントローラ73は、この基準電圧Gと
メモリ75に格納されている上記デジタル信号とを加算
し、この加算出力をデジタル−アナログ(D/A)変換
器71に供給する。D/A71は、この加算出力をアナ
ログの基準電圧Eに変換し、この基準電圧Eを演算増幅
器6の+端子に供給する。
Referring to FIG. 4, this reference voltage control unit 7
Performs digital signal processing in response to an analog detection circuit output A from the detection circuit 3 and a digital reference voltage G from the transmission control unit 9, and converts the signal-processed analog reference voltage E to the operational amplifier 6. Supply to + terminal. The output A of the detection circuit is converted into a digital signal by an analog-digital (A / D) converter 72, and this digital signal is input to a controller (CONT) 73. This digital signal is sampled by the controller 73 every input suspension period of the reference voltage G. This sampled digital signal is stored in the memory 75 and updated. The digital signal stored in the memory 75 is
Of the bias voltage A0. On the other hand, the reference voltage G
Is directly input to the controller 73. When the reference voltage G is input, the controller 73 adds the reference voltage G and the digital signal stored in the memory 75, and supplies the added output to the digital-analog (D / A) converter 71. I do. The D / A 71 converts the added output into an analog reference voltage E, and supplies the reference voltage E to the + terminal of the operational amplifier 6.

【0025】なお、バイアス電圧A0を高精度に設定す
る必要のないときには、基準電圧Gの入力休止期間ごと
に上記デジタル信号を更新する必要はなく、実験等によ
って求めたバイアス電圧A0を予め読み出し専用のメモ
リ74に記憶しておいてもよい。
When it is not necessary to set the bias voltage A0 with high accuracy, it is not necessary to update the digital signal every time the reference voltage G is stopped, and the bias voltage A0 obtained by an experiment or the like is read-only in advance. May be stored in the memory 74.

【0026】また、基準電圧Gとバイアス電圧A0とを
予めメモリ74に格納しておき、送信制御部9からコン
トローラ73に入力信号Piに同期した送信タイミング
信号Jを入力してもよい。コントローラ73は、このタ
イミング信号Jに同期して上記基準電圧Gおよびバイア
ス電圧A0をメモリ74から読み出して加算し、この加
算信号をD/A71に供給する。
The reference voltage G and the bias voltage A0 may be stored in the memory 74 in advance, and the transmission control unit 9 may input the transmission timing signal J synchronized with the input signal Pi to the controller 73. The controller 73 reads the reference voltage G and the bias voltage A0 from the memory 74 and adds them in synchronization with the timing signal J, and supplies the added signal to the D / A 71.

【0027】[0027]

【発明の効果】上述のとおり、この発明の高周波送信装
置の出力レベル制御回路は、検波ダイオードのバイアス
電圧と入力基準電圧とを加算して新たな基準電圧を作る
ことにより、送信出力信号の出力電力レベルを広い温度
範囲にわたって安定に維持するとともに、上記出力電力
レベルを入力基準電圧の立ち上りに遅れることのないよ
うに制御する。また、上述の出力レベル制御回路は、特
別な制御ループを構成する必要がないので、回路部品の
削減を達成できる。
As described above, the output level control circuit of the high-frequency transmission device according to the present invention adds the bias voltage of the detection diode and the input reference voltage to create a new reference voltage, and thereby outputs the transmission output signal. The power level is maintained stably over a wide temperature range, and the output power level is controlled so as not to be delayed from the rise of the input reference voltage. Further, the output level control circuit described above does not need to form a special control loop, so that the number of circuit components can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例すなわちTDMA通信方式やデ
ジタルセルラーモバイル電話方式に適合した間欠送信用
高周波送信機の一例のブロック図である。
FIG. 1 is a block diagram of an example of a high-frequency transmitter for intermittent transmission adapted to an embodiment of the present invention, that is, a TDMA communication system or a digital cellular mobile telephone system.

【図2】図1の送信機の各部信号の立ち上り波形図であ
る。(a)図は送信出力信号Po,(b)図は検波ダイ
オードの出力電圧A,(c)図は基準電圧EおよびGの
立ち上り波形を示している。
FIG. 2 is a rising waveform diagram of each signal of the transmitter of FIG. 1; (A) shows the transmission output signal Po, (b) shows the output voltage A of the detection diode, and (c) shows the rising waveform of the reference voltages E and G.

【図3】図1の一部の回路図である。FIG. 3 is a partial circuit diagram of FIG. 1;

【図4】図1の他の一部のブロック図である。FIG. 4 is a block diagram of another part of FIG. 1;

【符号の説明】[Explanation of symbols]

1 送信信号発生回路 2 可変増幅部 3 検波回路 4 信号出力端子 5 電源制御部 6 演算増幅器 7 基準電圧制御部 8 電源入力端子 9 送信制御部 21 信号入力端子 22 信号出力端子 23 制御信号入力端子 31 カップラ 32 検波ダイオード 33,35,37,38 抵抗器 34,36 コンデンサ 39 補償ダイオード 40 バイアス電圧入力端 41 検波電圧出力端 51,53 トランジスタ 52 抵抗器 71 デジタル−アナログ変換器(D/A) 72 アナログ−デジタル変換器(A/D) 73 コントローラ(CONT) 74,75 メモリ REFERENCE SIGNS LIST 1 transmission signal generation circuit 2 variable amplification unit 3 detection circuit 4 signal output terminal 5 power supply control unit 6 operational amplifier 7 reference voltage control unit 8 power supply input terminal 9 transmission control unit 21 signal input terminal 22 signal output terminal 23 control signal input terminal 31 Coupler 32 Detection diode 33, 35, 37, 38 Resistor 34, 36 Capacitor 39 Compensation diode 40 Bias voltage input terminal 41 Detection voltage output terminal 51, 53 Transistor 52 Resistor 71 Digital-analog converter (D / A) 72 Analog -Digital converter (A / D) 73 Controller (CONT) 74, 75 Memory

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−62741(JP,A) 特開 平2−272921(JP,A) 特開 平2−260709(JP,A) 特開 平2−217011(JP,A) 特開 平2−65305(JP,A) 特開 昭64−61178(JP,A) 特開 昭60−22830(JP,A) 実開 昭62−181029(JP,U) 実開 昭60−119122(JP,U) (58)調査した分野(Int.Cl.6,DB名) H03G 3/20 H03F 1/30 H03F 3/19 H03F 3/24 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-3-62741 (JP, A) JP-A-2-272921 (JP, A) JP-A-2-260709 (JP, A) JP-A-2- 217011 (JP, A) JP-A-2-65305 (JP, A) JP-A-64-61178 (JP, A) JP-A-60-22830 (JP, A) JP-A-62-181029 (JP, U) 60-119122 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H03G 3/20 H03F 1/30 H03F 3/19 H03F 3/24

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の制御信号によりバースト状の送信
信号を発生する送信信号発生手段と、前記送信信号を
2の制御信号に対応する利得で増幅し増幅信号を生ずる
可変増幅手段と、バイアス電圧の印加を受けた検波ダイ
オードによって前記増幅信号の電力レベルを検出する検
波手段と、基準電圧と前記検波手段の出力電圧を前記バ
イアス電圧に加算した検波手段出力電圧とに応答して前
記基準電圧に対応するレベルの増幅信号を前記可変増幅
手段に生じさせる前記第2の制御信号を生ずる制御手段
とを備える高周波送信装置の出力レベル制御回路であっ
、 前記出力レベル制御回路が、さらに、前記第1の制御信
号に同期して前記送信信号のON期間に供給される入力
基準電圧に前記検波ダイオードのバイアス電圧を加算し
て前記基準電圧を生じる基準電圧制御手段を備えること
を特徴とする高周波装置の出力レベル制御回路。
1. A burst-like transmission according to a first control signal.
A transmission signal generating means for generating a signal, the transmission signal first
A variable amplifying means for amplifying with a gain corresponding to the control signal of No. 2 to generate an amplified signal, a detecting means for detecting a power level of the amplified signal by a detecting diode to which a bias voltage is applied, a reference voltage and a detecting means for the detecting means. Control means for generating the second control signal for causing the variable amplifying means to generate an amplified signal having a level corresponding to the reference voltage in response to a detection means output voltage obtained by adding an output voltage to the bias voltage. The output level control circuit of the transmitting device
The output level control circuit further includes the first control signal.
A reference voltage control means for adding the bias voltage of the detection diode to the input reference voltage supplied during the ON period of the transmission signal in synchronization with the signal, and generating the reference voltage. Control circuit.
【請求項2】 前記検波手段が、前記増幅信号の一部を
前記検波ダイオードに供給するカップラと、温度変動に
拘わらず前記検波ダイオードの前記バイアス電圧をほぼ
一定に保つバイアス手段とを、さらに、含むことを特徴
とする請求項1記載の高周波送信装置の出力レベル制御
回路。
2. The apparatus according to claim 1, wherein the detection unit includes a coupler that supplies a part of the amplified signal to the detection diode, and a bias unit that keeps the bias voltage of the detection diode substantially constant regardless of a temperature change. 2. The output level control circuit according to claim 1, wherein the output level control circuit includes:
【請求項3】 前記バイアス手段が、アノードを第1の
抵抗器を介してバイアス電圧供給点に接続しカソードを
接地した補償ダイオードを含み、前記検波ダイオードの
アノードを第2の抵抗器および前記カップラを介して前
記バイアス電圧供給点に接続し、前記検波ダイオードの
カソードを前記バイアス電圧および前記検波手段出力電
圧の出力端を構成する抵抗器に接続することを特徴とす
る請求項2記載の高周波送信装置の出力レベル制御回
路。
3. The biasing means includes a compensation diode having an anode connected to a bias voltage supply point via a first resistor and a cathode grounded, and having the anode of the detection diode connected to a second resistor and the coupler. 3. The high-frequency transmission according to claim 2, wherein the high-frequency transmission is connected to the bias voltage supply point via a power supply, and the cathode of the detection diode is connected to a resistor constituting an output terminal of the bias voltage and the detection means output voltage. The output level control circuit of the device.
【請求項4】 前記制御手段が、前記基準電圧と前記検
波手段からの出力電圧とを比較する比較手段と、前記比
較手段の出力電圧に応答して前記第2の制御信号を生じ
る電源制御手段とを含むことを特徴とする請求項2記載
の高周波送信装置の出力レベル制御回路。
4. A comparison means for comparing the reference voltage with an output voltage from the detection means, and a power supply control means for generating the second control signal in response to the output voltage of the comparison means. 3. The output level control circuit according to claim 2, comprising:
【請求項5】 前記電源制御手段が、前記比較手段出力
をベースに受けエミッタを接地した第1のトランジスタ
と、ベースを抵抗器を介して前記第1のトランジスタの
コレクタに接続しコレクタを前記第2の制御信号の出力
端子としエミッタを電源の入力端子とする第2のトラン
ジスタとを含むことを特徴とする請求項4記載の高周波
送信装置の出力レベル制御回路。
5. A power supply control means, comprising: a first transistor receiving the output of the comparison means as a base and having an emitter grounded; and a base connected to a collector of the first transistor via a resistor and connecting the collector to the first transistor . 5. The output level control circuit according to claim 4, further comprising a second transistor having an output terminal for the second control signal and a second transistor having an emitter as an input terminal of a power supply.
【請求項6】 前記可変増幅手段が電界効果トランジス
タを前記送信信号の増幅素子として含み、前記制御信号
が前記電界効果トランジスタのドレイン電圧を制御する
ことを特徴とする請求項5記載の高周波送信装置の出力
レベル制御回路。
6. The high-frequency transmission device according to claim 5, wherein said variable amplification means includes a field-effect transistor as an amplifying element of said transmission signal, and said control signal controls a drain voltage of said field-effect transistor. Output level control circuit.
【請求項7】 前記基準電圧制御手段、 前記送信信号のOFF期間における前記検波ダイオード
のバイアス電圧を記憶するバイアス電圧検出手段と、 前記入力基準電圧に前記記憶バイアス電圧を加算して前
記基準電圧を生じる基準電圧加算手段とを含むことを特
徴とする請求項1または2記載の高周波送信装置の出力
レベル制御回路。
Wherein said reference voltage control means comprises: a bias voltage detecting means for storing the bias voltage of the detection diode in the OFF period of the transmission signal, the reference voltage by adding the stored bias voltage to said input reference voltage output level control circuit of the high frequency transmission apparatus according to claim 1 or 2 wherein, characterized in that it comprises a reference voltage adding means for causing.
【請求項8】 前記基準電圧制御手段、 前記検波手段出力電圧をデジタル信号に変換するアナロ
グ−デジタル変換手段と、 前記デジタル信号のうちの前記検波ダイオードのバイア
ス電圧を記憶するメモリ手段と、 前記アナログ−デジタル変換手段および前記メモリ手段
を制御するとともにデジタル形式の前記入力基準電圧に
前記記憶バイアス電圧を加算して加算出力を生ずコント
ローラ手段と、 前記加算出力をアナログ信号に変換するデジタル−アナ
ログ変換手段とを含むことを特徴とする請求項1または
2記載の高周波送信装置の出力レベル制御回路。
Wherein said reference voltage control means, analog-converts the detection means output voltage to a digital signal - digital conversion means, a memory means for storing the bias voltage of the detecting diode of said digital signal, said Controller means for controlling the analog-to-digital conversion means and the memory means and adding the storage bias voltage to the input reference voltage in digital form to produce no added output; and a digital-analog for converting the added output to an analog signal. output level control circuit of the high frequency transmission apparatus according to claim 1 or 2 wherein, characterized in that it comprises a conversion means.
【請求項9】 前記基準電圧制御手段、 前記検波ダイオードの予め設定したバイアス電圧を記憶
するメモリ手段と、デジタル形式の前記入力基準電圧に
前記記憶バイアス電圧を加算して加算出力を生ずるコン
トローラ手段と、前記加算出力をアナログ形式の前記基
準電圧に変換するデジタル−アナログ変換手段とを含む
ことを特徴とする請求項1または2記載の高周波送信装
置の出力レベル制御回路。
9. The reference voltage control means includes : a memory means for storing a preset bias voltage of the detection diode; and a controller means for adding the storage bias voltage to the digital input reference voltage to generate an added output. When digital converting the sum output to the reference voltage of the analog form - output level control circuit of the high frequency transmission apparatus according to claim 1 or 2 wherein, characterized in that it comprises an analog conversion means.
【請求項10】 前記基準電圧制御手段、 前記検波ダイオードの予め設定したバイアス電圧と前記
入力基準電圧とを記憶するメモリと、前記送信信号のO
N状態に同期して前記記憶バイアス電圧と前記記憶入力
基準電圧とを加算して加算出力を生ずるコントローラ手
段と、前記加算出力をアナログ形式の前記基準電圧に変
換するデジタル−アナログ変換手段とを含むことを特徴
とする請求項1または2記載の高周波送信装置の出力レ
ベル制御回路。
10. The reference voltage control means includes : a memory for storing a preset bias voltage of the detection diode and the input reference voltage;
Controller means for adding the storage bias voltage and the storage input reference voltage in synchronism with the N state to generate an addition output; and digital-analog conversion means for converting the addition output to the analog reference voltage. output level control circuit of the high frequency transmission apparatus according to claim 1 or 2, wherein the.
【請求項11】 第1の制御信号によりバースト状の送
信信号を発生する送信信号発生手段と、前記送信信号を
ドレイン電圧の制御を受ける電界効果トランジスタによ
って増幅する可変増幅手段と、前記可変増幅手段からの
送信信号の一部を分波するカップラと、分波された前記
送信信号の電力レベルに対応する検出出力と印加された
バイアス電圧との加算出力電圧を負荷抵抗器に出力する
検波ダイオードと、温度変動に拘わらず前記検波ダイオ
ードのバイアス電圧をほぼ一定に保つバイアス手段とを
含む検波手段と、基準電圧と前記加算出力電圧とを比較
する比較手段と、前記比較手段の出力に応答して前記電
界効果トランジスタのドレイン電圧を制御する第2の
御信号を生じる電源制御手段と、前記第1の制御信号に
同期して前記送信信号のON状態のときに供給される入
力基準電圧に前記検波ダイオードのバイアス電圧を加算
して前記基準電圧を生じる基準電圧制御手段とを備える
ことを特徴とする高周波送信装置の出力レベル制御回
路。
11. A burst-like transmission according to a first control signal.
Transmission signal generation means for generating a transmission signal , variable amplification means for amplifying the transmission signal by a field-effect transistor under the control of the drain voltage, and a coupler for demultiplexing a part of the transmission signal from the variable amplification means, A detection diode that outputs a sum output voltage of a detection output corresponding to the power level of the divided transmission signal and the applied bias voltage to a load resistor, and a bias voltage of the detection diode substantially regardless of temperature fluctuation. Detecting means including bias means for keeping the voltage constant; comparing means for comparing a reference voltage with the added output voltage; and a second control means for controlling a drain voltage of the field effect transistor in response to an output of the comparing means. power control means for generating a control signal;
A high-frequency transmitting apparatus comprising: a reference voltage control unit that generates a reference voltage by adding a bias voltage of the detection diode to an input reference voltage supplied when the transmission signal is in an ON state in synchronization with the transmission signal. Output level control circuit.
【請求項12】 前記基準電圧制御手段、前記送信信
号のOFF状態における前記検波手段の検波ダイオード
のバイアス電圧を記憶するバイアス電圧検出手段と、前
記入力基準電圧に前記記憶バイアス電圧を加算して前記
基準電圧を生じる基準電圧加算手段とを含むことを特徴
とする請求項11記載の高周波送信装置の出力レベル制
御回路。
12. The reference voltage control unit includes : a bias voltage detection unit configured to store a bias voltage of a detection diode of the detection unit in an OFF state of the transmission signal; and a memory configured to add the storage bias voltage to the input reference voltage. The output level control circuit according to claim 11, further comprising: a reference voltage adding unit that generates the reference voltage.
【請求項13】 前記基準電圧制御手段、前記加算出
力電圧を第1のデジタル信号に変換するアナログ−デジ
タル変換手段と、前記第1のデジタル信号の一部を構成
する前記検波ダイオードのバイアス電圧対応の第2のデ
ジタル信号を記憶するメモリ手段と、前記アナログ−デ
ジタル変換手段および前記メモリ手段を制御するととも
にデジタル形式の前記入力基準電圧に前記記憶バイアス
電圧を加算して加算出力を生ずるコントローラ手段と、
前記加算出力を前記基準電圧に変換するデジタル−アナ
ログ変換手段とを含むことを特徴とする請求項11記載
の高周波送信装置の出力レベル制御回路。
Wherein said reference voltage control means, analog-converts the sum output voltage into a first digital signal - digital conversion means, a bias voltage of the detector diode which constitutes a part of the first digital signal Memory means for storing a corresponding second digital signal, and controller means for controlling the analog-to-digital conversion means and the memory means and for adding the storage bias voltage to the input reference voltage in digital form to produce an added output When,
12. The output level control circuit according to claim 11, further comprising: a digital-to-analog conversion unit that converts the added output to the reference voltage.
JP4184889A 1991-07-19 1992-07-13 Output level control circuit of high frequency transmitter Expired - Fee Related JP2973717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4184889A JP2973717B2 (en) 1991-07-19 1992-07-13 Output level control circuit of high frequency transmitter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-179841 1991-07-19
JP17984191 1991-07-19
JP4184889A JP2973717B2 (en) 1991-07-19 1992-07-13 Output level control circuit of high frequency transmitter

Publications (2)

Publication Number Publication Date
JPH05191180A JPH05191180A (en) 1993-07-30
JP2973717B2 true JP2973717B2 (en) 1999-11-08

Family

ID=26499573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4184889A Expired - Fee Related JP2973717B2 (en) 1991-07-19 1992-07-13 Output level control circuit of high frequency transmitter

Country Status (1)

Country Link
JP (1) JP2973717B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203536A (en) 2000-01-18 2001-07-27 Mitsubishi Electric Corp Detection circuit and transmitter
JP5321335B2 (en) * 2009-08-06 2013-10-23 日本電気株式会社 Power sensor circuit, power amplifier, and output voltage control method
JP2016001865A (en) * 2014-05-21 2016-01-07 パナソニックIpマネジメント株式会社 Detection calibration circuit and transmitter
JP6386573B2 (en) * 2014-09-26 2018-09-05 Necスペーステクノロジー株式会社 Output power control device

Also Published As

Publication number Publication date
JPH05191180A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
KR960000351B1 (en) Output-level control circuit in high-frequency transmission
AU643922B2 (en) Output level control circuit for use in RF power amplifier
EP0786859B1 (en) Power amplifying circuit and method
US5101175A (en) Power control method for a voltage controlled power amplifier and circuitry used in the method
US5371473A (en) Thermally stable ALC for pulsed output amplifier
FI108687B (en) A method and apparatus for detecting and correcting power amplifier saturation
EP0524008B1 (en) Transmitter with nonlinearity correction circuits
US5659893A (en) Transmission circuit with improved gain control loop
US5977833A (en) Power supply circuit for a power amplifier of a mobile radio communication terminal
JPH09238037A (en) Output power control circuit
US5304947A (en) Arrangement for eliminating offset errors in a power control circuit of a pulsed transmitter final amplifier
EP1271868A2 (en) Burst mode receiving apparatus having offset compensating function and data recovery method thereof
JP2973717B2 (en) Output level control circuit of high frequency transmitter
EP0481807B1 (en) Transmitter with nonlinearity correction circuit
US5406221A (en) Video amplifier circuit with gain and alignment control
JPH0774562A (en) Transmission system, transmitter and control loop for time-shared multiple signal transmission
JP2972569B2 (en) Transmission power control method for burst signal
US20020140511A1 (en) Current sense automatic level control system with pre-bias
JP2784873B2 (en) Power control device
JP3442915B2 (en) Semiconductor integrated circuit device
JP2981953B2 (en) Linear transmission circuit
US5808542A (en) Alarm tone generating circuit for a radio paging receiver
JPS6341454B2 (en)
EP1160995B1 (en) Mobile terminal for a wireless telecommunication system
JPH0638507Y2 (en) Receiver

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990803

LAPS Cancellation because of no payment of annual fees