JP2964522B2 - Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips - Google Patents
Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chipsInfo
- Publication number
- JP2964522B2 JP2964522B2 JP2035431A JP3543190A JP2964522B2 JP 2964522 B2 JP2964522 B2 JP 2964522B2 JP 2035431 A JP2035431 A JP 2035431A JP 3543190 A JP3543190 A JP 3543190A JP 2964522 B2 JP2964522 B2 JP 2964522B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- chip
- chips
- semiconductor wafer
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ウェハー及びその製造方法に関する。The present invention relates to a semiconductor wafer and a method for manufacturing the same.
従来より、半導体装置の製造工程において、同一半導
体ウェハー上に同一種類又は、複数の種類の半導体チッ
プを同時に製作されている。同一半導体ウェハー上に製
作された複数の半導体チップは、ウェハー状態のままで
試験が行なわれ、良否判定の結果、不良品に対して機械
的な傷やインク等のマークをつけ、後工程において、こ
のマークを参照しながら良品が、抜き取られ、使用され
ていた。2. Description of the Related Art Conventionally, in a semiconductor device manufacturing process, the same type or a plurality of types of semiconductor chips are simultaneously manufactured on the same semiconductor wafer. A plurality of semiconductor chips manufactured on the same semiconductor wafer are tested in a wafer state, and as a result of pass / fail judgment, a mark such as a mechanical scratch or ink is attached to a defective product, and in a subsequent process, Good products were extracted and used with reference to this mark.
〔発明が解決しようとする課題〕 上述した従来の半導体ウェハー上には同一種類の半導
体チップは特に個々に区別されることなく製造され、良
品と判定されたチップは一括して区別なく良品として使
用されていた。しかし、チップをマイクロ波等の高周波
帯で使用したい場合や、チップ内の相互コンダクタンス
やドレイン・ソース飽和電流の値によりチップの用途を
区別してより効果的に使用したい場合、又、チップ内の
トランジスタの耐電圧の値を管理して使用することによ
り、特に耐電圧の高いものをより厳しい使用条件で用い
る場合等、個々の半導体チッメについての検査結果や、
取扱いの履歴を明確に記録する必要が生じても、また色
々の特性を総合的に判断して、より良い物から順に使用
する必要が生じても、従来の半導体ウェハーではチップ
が個々に区別されていないため、このようなことは実際
上不可能であった。また高周波特性にすぐれたGaAs半導
体ウェハーの試験では不良品に対して機械的な傷を付け
る方法(スクラッチマーカー)を行なうと、試験後に行
なう個々のチップへの分割(スクライブ)時にその傷が
もとで良品チップにもチップに割れ,かけが生じてしま
うといった欠点があった。またレザーにより傷を付ける
方法(レーザーマーカー)はGaAs基板中のヒ素がじょう
はつし人体に有害であると言った問題とGaAs半導体ウェ
ハーで一般的に配線材料として使用される金がボール状
に飛んで他のチップをよごしたり試験に使用する針をよ
ごしたりする問題があった。[Problems to be Solved by the Invention] Semiconductor chips of the same type are manufactured without particular distinction on the above-mentioned conventional semiconductor wafer, and chips determined to be non-defective are collectively used as non-defectives without discrimination. It had been. However, if you want to use the chip in a high frequency band such as microwaves, or if you want to use the chip more effectively by distinguishing the chip application based on the value of the mutual conductance or the drain / source saturation current in the chip, By managing and using the withstand voltage value of, the inspection results for individual semiconductor chips, especially when using those with high withstand voltage under more severe use conditions,
Even if it is necessary to record the history of handling clearly, or if it is necessary to judge various characteristics comprehensively and use them in order from the better one, chips are distinguished individually in the conventional semiconductor wafer. This has not been practically possible. In the test of GaAs semiconductor wafers with excellent high-frequency characteristics, if a method of scratching defective products with a mechanical scratch (scratch marker) is performed, the scratch may be generated when the test is divided into individual chips (scribed). As a result, the non-defective chips also have the disadvantage that the chips are broken and broken. In addition, the method of scratching with a laser (laser marker) is based on the problem that arsenic in a GaAs substrate is harmful to the human body, and gold, which is generally used as a wiring material on a GaAs semiconductor wafer, is formed into a ball shape. There was a problem of flying and smearing other chips or the needle used for the test.
本発明の目的は、同一ウェハー内で作成された個々の
半導体チップを容易に区別することができる半導体ウェ
ハー及びその製造方法を提供することにある。An object of the present invention is to provide a semiconductor wafer and a method for manufacturing the same, which can easily distinguish individual semiconductor chips formed in the same wafer.
本発明の半導体ウェハーは、同一基板に複数の種類の
半導体チップが形成される半導体ウェハーであって、複
数の種類の半導体チップの各々が、すべて個別に認識で
きるような第1のマークを半導体チップにそれぞれ設
け、且つ複数の種類の半導体チップを種類毎に認識でき
るような第2のマークを半導体チップにそれぞれ設けた
ことを特徴とする。The semiconductor wafer of the present invention is a semiconductor wafer in which a plurality of types of semiconductor chips are formed on the same substrate, and a plurality of types of semiconductor chips each having a first mark which can be individually recognized. And a second mark is provided on each of the semiconductor chips so that a plurality of types of semiconductor chips can be recognized for each type.
または、上記半導体ウェハーを製造するために、ウェ
ハー製造工程で使用されるマスクの中でウェハー全体を
一度に露出するマスクに識別マークを設けたことを特徴
とする。Alternatively, in order to manufacture the semiconductor wafer, an identification mark is provided on a mask that exposes the entire wafer at a time among masks used in a wafer manufacturing process.
または、検査データと識別マークとの関係を使用して
希望のチップを選択することを特徴とする。Alternatively, a desired chip is selected using the relationship between the inspection data and the identification mark.
次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を説明するための半導体ウ
ェハーの平面図である。同図に示すように、半導体ウェ
ハー1上に半導体チップ2が形成されている。それぞれ
の半導体チップ2には、本実施例の場合、半導体チップ
の種類を区別する半導体チップ識別パターン30と、個々
のチップを区別するための照合番号パターン20のマーク
がそれぞれ設けられている。FIG. 1 is a plan view of a semiconductor wafer for explaining one embodiment of the present invention. As shown in FIG. 1, a semiconductor chip 2 is formed on a semiconductor wafer 1. In this embodiment, each semiconductor chip 2 is provided with a semiconductor chip identification pattern 30 for distinguishing the type of semiconductor chip and a mark of a reference number pattern 20 for distinguishing each chip.
このような半導体チップ識別パターン30や、照合番号
パターン20の形成は、例えば、半導体ウェハーを一度に
露光するマスクに照合番号パターン等を形成させておけ
ば容易に半導体ウェハー上に転写することができる。
又、照合番号パターン20形成専用のマスクを使用しても
可能である。更に、同一ロットで製造される半導体ウェ
ハーの数だけ照合番号を変えたマスクを用意すれば同一
ウェハー内だけではなく、同一ロットでの半導体チップ
を全て個々に区別して管理する事が可能になる。The formation of the semiconductor chip identification pattern 30 and the reference number pattern 20 can be easily transferred onto the semiconductor wafer by forming the reference number pattern and the like on a mask that exposes the semiconductor wafer at one time. .
It is also possible to use a mask dedicated to the formation of the verification number pattern 20. Furthermore, if masks with different reference numbers for the same number of semiconductor wafers manufactured in the same lot are prepared, it becomes possible to manage not only the same wafer but also all semiconductor chips in the same lot individually.
第2図は、第1図の部分拡大図である。同図に示すよ
うに、個々の半導体チップ2上に設けられた保護膜、又
は、パシベーション膜に照合番号パターン20が形成され
る。FIG. 2 is a partially enlarged view of FIG. As shown in the figure, a reference number pattern 20 is formed on a protection film or a passivation film provided on each semiconductor chip 2.
このような構成であれば、第1図及び第2図で示すよ
うな半導体チップ識別パターンがAのもののような同一
形式の半導体チップを個別に区別することが容易にでき
る。従って、例えば個々の低周波特性の差が半導体装置
と総合特性に影響する様なマイクロ波帯等の高周波で使
用する半導体装置においては、個々のチップの識別が可
能であるので、容易に低周波特性が一致させることが可
能になる。更に、チップ内の電解効果トランジスタの相
互コンダクタンスや、ドレイン・ソース飽和電流の個々
のチップの値の管理や、耐電圧のより高いものを選択し
て使用することなどが可能となる。With such a configuration, it is easy to individually distinguish semiconductor chips of the same type such as those having a semiconductor chip identification pattern A as shown in FIGS. 1 and 2. Therefore, for example, in a semiconductor device used at a high frequency such as a microwave band where a difference between individual low-frequency characteristics affects the overall characteristics of the semiconductor device, since individual chips can be identified, the low-frequency characteristics can be easily determined. Characteristics can be matched. Further, it becomes possible to manage the mutual conductance of the field effect transistor in the chip, the value of the drain / source saturation current of each chip, and to select and use a higher withstand voltage.
第3図は、本発明の他の実施例を説明するための半導
体チップの平面図である。同図に示すように、本実施例
では、照合番号パターン20を半導体材料部3上に形成す
るため、半導体チップ2内の回路形成に利用できる領域
の面積が広くなる利点を有している。本実施例では、照
合番号パターン20を半導体材そのものに形成する他に、
保護膜やパシベーション膜,導体層,ポリイミド等を半
導体材部3上に適当な形状で残すことにより照合番号パ
ターン20を形成することも可能である。FIG. 3 is a plan view of a semiconductor chip for explaining another embodiment of the present invention. As shown in the drawing, in this embodiment, since the reference number pattern 20 is formed on the semiconductor material portion 3, there is an advantage that the area of a region that can be used for forming a circuit in the semiconductor chip 2 is increased. In this embodiment, in addition to forming the reference number pattern 20 on the semiconductor material itself,
It is also possible to form the reference number pattern 20 by leaving a protective film, a passivation film, a conductor layer, polyimide, and the like in an appropriate shape on the semiconductor material portion 3.
最近の微細パターンを有する半導体ウェハーの製造に
おいては、半導体ウェハーの部分的な露光を繰返す方法
(ステッパー)が使用されている。一方、半導体チップ
を電気的に接続するためには、端子電極10の上の保護膜
又はパシベーション膜4を除去しなければならない。こ
の時に使用される露光マクスとしては、露光すべきパタ
ーンが微細でないため、また識別に使用するマークも見
やすさのため太いマークとするためウェハー全体を一度
に露光する方法(例えばコンタクトマスクを用いた露
光)を使用出来る。製造方法の一例として、上述の様に
保護膜又はパシベーション膜の開口に使用するマスクを
コンタクトマスクとし個々のチップを個別に識別できる
マークを使用する方法がある。この方法によれば、チッ
プに付けるマークが最上層に位置するため見やすいと言
った特長もある。In recent manufacture of semiconductor wafers having fine patterns, a method (stepper) of repeating partial exposure of a semiconductor wafer is used. On the other hand, in order to electrically connect the semiconductor chips, the protective film or passivation film 4 on the terminal electrode 10 must be removed. The exposure mask used at this time is a method of exposing the entire wafer at once because the pattern to be exposed is not fine and the marks used for identification are made thick for easy viewing (for example, using a contact mask. Exposure) can be used. As an example of the manufacturing method, there is a method in which a mask used for opening the protective film or the passivation film is used as a contact mask as described above and a mark that can individually identify each chip is used. According to this method, there is also a feature that the mark attached to the chip is located at the uppermost layer, so that it is easy to see.
上述のような個々のチップに識別できるマークが付い
ているためチップを個々に分割した後に、試験データを
総合的に判断し、チップを選択する方法が実現出来る。Since each of the chips has an identifiable mark as described above, it is possible to realize a method of comprehensively judging test data and selecting a chip after dividing the chip individually.
以上説明した両実施例では、照合番号パターン等のマ
ークを文字で表したが、本発明はそれに限定されること
なく適当な記号又は文字と記号の組合せでも可能であ
る。In both of the embodiments described above, the mark such as the collation number pattern is represented by characters. However, the present invention is not limited to this, and may be an appropriate symbol or a combination of characters and symbols.
以上説明したように、本発明は同一形式の半導体チッ
プを個々に区別できるような照合番号パターンを個々の
半導体チップに設けることにより、同一ウェハー内で作
成された個々の半導体チップを容易に区別することがで
きるため個々半導体チップの詳細な特性の管理が可能と
なる。As described above, the present invention easily distinguishes individual semiconductor chips formed in the same wafer by providing a reference number pattern on each semiconductor chip so that semiconductor chips of the same type can be individually distinguished. Therefore, detailed characteristics of individual semiconductor chips can be managed.
個々のチップに識別出来るマークが付いているため、
チップの試験後に行なうチップ分割ののちに、試験デー
タを総合的に判断して、より良いチップを優先的に使用
する事が可能となる。また、機械的にもろいGaAs半導体
ウェハーの場合にはチップ分割時に良品チップを含めて
のチップ割れ,欠けを生じさせる原因となるチップ表面
上のキズを付けないですむと言った効果も有る。Because each chip has a distinguishable mark,
After chip division performed after a chip test, test data is comprehensively determined, and a better chip can be used preferentially. Further, in the case of a GaAs semiconductor wafer that is mechanically fragile, there is also an effect that a scratch on the chip surface that causes chip breakage and chipping including non-defective chips during chip division can be avoided.
第1図は本発明の一実施例を説明するための半導体ウェ
ハーの平面図、第2図は第1図の部分拡大図、第3図は
本発明の他の実施例を説明するための半導体チップの平
面図である。 1……半導体ウェハー、2……半導体チップ、3……半
導体材料部、4……保護膜又はパシベーション膜、20…
…照合番号パターン、30……半導体チップ識別パター
ン。FIG. 1 is a plan view of a semiconductor wafer for explaining one embodiment of the present invention, FIG. 2 is a partially enlarged view of FIG. 1, and FIG. 3 is a semiconductor for explaining another embodiment of the present invention. It is a top view of a chip. DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer, 2 ... Semiconductor chip, 3 ... Semiconductor material part, 4 ... Protective film or passivation film, 20 ...
... verification number pattern, 30 ... semiconductor chip identification pattern.
Claims (3)
成される半導体ウェハーであって、前記複数の種類の半
導体チップの各々が、すべて個別に認識できるような第
1のマークを前記半導体チップにそれぞれ設け、且つ前
記複数の種類の半導体チップを種類毎に認識できるよう
な第2のマークを前記半導体チップにそれぞれ設けたこ
とを特徴とする半導体ウェハー。1. A semiconductor wafer on which a plurality of types of semiconductor chips are formed on the same substrate, wherein said plurality of types of semiconductor chips each have a first mark which can be individually recognized. And a second mark provided on each of the semiconductor chips so that the plurality of types of semiconductor chips can be recognized for each type.
内に個々の半導体チップを認識できるマークを設け、当
該マスクを用いて製造することを特徴とする請求項1記
載の半導体ウェハーの製造方法。2. A method for manufacturing a semiconductor wafer according to claim 1, wherein a mark for recognizing each semiconductor chip is provided in a mask for opening an electrode portion of the chip, and the semiconductor wafer is manufactured using the mask. .
に判断し、個々の半導体チップを認識するマークを利用
して、より特性の良いチップを優先的に選んで使用する
ことを特徴とする請求項1記載の半導体チップの選別方
法。3. The method according to claim 1, wherein test data of the semiconductor wafer is comprehensively determined, and a chip having better characteristics is preferentially selected and used by using a mark for recognizing each semiconductor chip. Item 4. The method for selecting a semiconductor chip according to Item 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2035431A JP2964522B2 (en) | 1989-03-03 | 1990-02-15 | Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-24910 | 1989-03-03 | ||
JP2491089 | 1989-03-03 | ||
JP2035431A JP2964522B2 (en) | 1989-03-03 | 1990-02-15 | Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0316111A JPH0316111A (en) | 1991-01-24 |
JP2964522B2 true JP2964522B2 (en) | 1999-10-18 |
Family
ID=26362488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2035431A Expired - Fee Related JP2964522B2 (en) | 1989-03-03 | 1990-02-15 | Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2964522B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4660400B2 (en) * | 2006-03-14 | 2011-03-30 | シャープ株式会社 | Manufacturing method of nitride semiconductor laser device |
JP2010225934A (en) * | 2009-03-24 | 2010-10-07 | Mitsumi Electric Co Ltd | Method of manufacturing wafer |
CN103324037B (en) * | 2013-07-04 | 2015-01-07 | 北京京东方光电科技有限公司 | Exposure device and method |
-
1990
- 1990-02-15 JP JP2035431A patent/JP2964522B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0316111A (en) | 1991-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7255273B2 (en) | Descriptor for identifying a defective die site | |
US6531709B1 (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
KR20070085202A (en) | Substrate with patterned conductive layer | |
US5616931A (en) | Semiconductor device | |
JP2964522B2 (en) | Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips | |
US5032542A (en) | Method of mass-producing integrated circuit devices using strip lead frame | |
KR100439388B1 (en) | Method of manufacturing semiconductor device as well as reticle and wafer used therein | |
US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
KR100755353B1 (en) | Manufacturing method of semiconductor device, and wafer and manufacturing method thereof | |
US20010022405A1 (en) | Stepper alignment mark formation with dual field oxide process | |
JPH05299484A (en) | Semiconductor wafer | |
JP2004022631A (en) | Semiconductor device and pattern arrangement method | |
US20240032188A1 (en) | Substrate | |
JPH056176B2 (en) | ||
JPH06232221A (en) | Wafer with dummy defective chip | |
JPS62298133A (en) | Semiconductor substrate | |
JPH02165649A (en) | Probe card | |
JPS5966112A (en) | Semiconductor chip | |
JPS63306635A (en) | Method of marking semiconductor chip | |
JP2002023344A (en) | Method for arranging scribing line, reticle and exposure method | |
JPH0817150B2 (en) | Positioning method for semiconductor manufacturing equipment | |
JPS61182214A (en) | Semiconductor wafer | |
JPH02215185A (en) | Manufacture of hybrid integrated circuit | |
JPS61112149A (en) | Mask for exposing semiconductor integrated circuit | |
JP2000124277A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |