JP2952875B2 - Decoding device and method - Google Patents
Decoding device and methodInfo
- Publication number
- JP2952875B2 JP2952875B2 JP17920088A JP17920088A JP2952875B2 JP 2952875 B2 JP2952875 B2 JP 2952875B2 JP 17920088 A JP17920088 A JP 17920088A JP 17920088 A JP17920088 A JP 17920088A JP 2952875 B2 JP2952875 B2 JP 2952875B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- value
- pixels
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Processing Or Creating Images (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル画像信号を複数画素からなる画
素ブロックを単位として各画素が符号化された符号化デ
ータを復号化する復号化装置及びその方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a decoding device for decoding coded data in which each pixel is coded in a digital image signal in units of a pixel block including a plurality of pixels, and a decoding apparatus therefor. About the method.
画像信号、具体的にはテレビジョン信号の伝送帯域を
圧縮する方法としては、1画像を所定数の画素からなる
画素ブロックに分割し、当該画素ブロックにおいてその
画素データの最大値と最小値の範囲を所定数の区画に分
け、各画素データをその所属する区画を示すコード(以
下、分割値という)に変換する符号化方式が公知であ
る。この方式で、各画素ブロック毎に、その最大値、最
小値及びその差(ダイナミック・レンジ)の何れか2つ
のデータと、各画素に対する分解値データとを伝送する
ことになる。As a method of compressing a transmission band of an image signal, specifically, a television signal, one image is divided into pixel blocks each including a predetermined number of pixels, and the range of the maximum value and the minimum value of the pixel data in the pixel block is determined. Is divided into a predetermined number of sections, and an encoding method for converting each pixel data into a code (hereinafter, referred to as a divided value) indicating the section to which the pixel data belongs is known. In this manner, for each pixel block, any two data of the maximum value, the minimum value, and the difference (dynamic range) thereof, and the decomposition value data for each pixel are transmitted.
第2図は、最大値及び最小値により各画素データを正
規化し、上記分割値データを伝送する画像伝送装置の従
来例の概略構成ブロック図を示す。なお、ここで扱う画
像データは、1サンプル当たり8ビットで量子化されて
いるとする。入力端子10には、通常の水平走査線の順番
でディジタル画像データ入力され、画素ブロック化回路
12は、1フレーム又は1フィールドの画像を、縦(垂直
方向)m画素、横(水平方向)n画素からなる画素ブロ
ックに区分し、各画素ブロック毎にその構成画素データ
を順に出力する。FIG. 2 is a schematic block diagram of a conventional example of an image transmission apparatus for normalizing each pixel data by a maximum value and a minimum value and transmitting the divided value data. It is assumed that the image data handled here is quantized at 8 bits per sample. Digital image data is input to the input terminal 10 in the order of normal horizontal scanning lines, and the pixel
Reference numeral 12 divides an image of one frame or one field into pixel blocks each including m pixels in a vertical direction (vertical direction) and n pixels in a horizontal direction (horizontal direction), and sequentially outputs constituent pixel data for each pixel block.
最大値検出器14は各画素ブロック毎のm×n個の画素
から最大値を検出し、最小値検出器16は最小値を検出す
る。タイミング調整回路18は、最大値検出器14及び最小
値検出器16における検出作業時間に相当する時間だけブ
ロック化回路12の出力を遅延させ、各画素ブロック毎に
所定の順序で画素データを出力する。分割値変換回路20
は、最大値検出器14の最大値と最小値検出器16の最小値
との間を2k分割した場合のどの分割区画に各画素データ
が所属するかを示す分割値(kビット)を出力する。k
は例えば3程度である。The maximum value detector 14 detects a maximum value from m × n pixels in each pixel block, and the minimum value detector 16 detects a minimum value. The timing adjustment circuit 18 delays the output of the blocking circuit 12 by a time corresponding to the detection work time in the maximum value detector 14 and the minimum value detector 16, and outputs pixel data in a predetermined order for each pixel block. . Split value conversion circuit 20
Outputs a division value (k bits) indicating to which division section each pixel data belongs when the 2k division is performed between the maximum value of the maximum value detector 14 and the minimum value of the minimum value detector 16 I do. k
Is, for example, about 3.
22,24,26はパラレル・シリアル変換器であり、パラレ
ル・データをシリアル・データに変換する。スイッチ30
は、タイミング制御回路32の制御下に、b,c,a接点の順
に接続する。即ち、スイッチ30により、各画素ブロック
について、最大値データ、最小値データ、及び各画素の
分割値データがこの順に、FIFO型のバッファ34に印加さ
れる。バッファ34は伝送ビット・レートとの調整用に設
けられている。同期付加回路36はバッファ36からのデー
タ列の先頭に同期コードを付加し、出力端子38から伝送
路や記録媒体に送出する。なおタイミング制御回路34
は、スイッチ30以外にも、上記各回路の動作タイミング
を統括制御する。22, 24 and 26 are parallel-serial converters for converting parallel data into serial data. Switch 30
Are connected in the order of b, c, a contacts under the control of the timing control circuit 32. That is, the maximum value data, the minimum value data, and the divided value data of each pixel are applied to the FIFO type buffer 34 in this order by the switch 30. The buffer 34 is provided for adjusting the transmission bit rate. The synchronization adding circuit 36 adds a synchronization code to the head of the data string from the buffer 36, and sends the data from an output terminal 38 to a transmission path or a recording medium. The timing control circuit 34
Controls the operation timing of each circuit other than the switch 30.
m,nが4、kが3とした場合には、1画素ブロックの
データ量は128ビット(=8ビット×16)であるが、こ
の符号化により64ビット(=8+8+3×16)になり、
1/2に圧縮できる。If m and n are 4 and k is 3, the data amount of one pixel block is 128 bits (= 8 bits × 16), but this encoding results in 64 bits (= 8 + 8 + 3 × 16).
Can be compressed to 1/2.
しかし、この符号化方法では、ダイナミック・レンジ
で一旦画素データを正規化し、その正規化データを圧縮
符号化しているので、復号のためには、各画素ブロック
についてダイナミック・レンジの情報が必須である。例
えば、最大値及び最小値のデータが各画素の圧縮コード
(分割値)と共に伝送されるとすると、最大値データ又
は最小値データに何らかの伝送エラーが生じると、その
画素ブロックについては画像データを復元できなくな
る。However, in this encoding method, pixel data is once normalized in a dynamic range, and the normalized data is compression-encoded. Therefore, for decoding, information on the dynamic range is indispensable for each pixel block. . For example, if the maximum value and minimum value data are transmitted together with the compression code (division value) of each pixel, if any transmission error occurs in the maximum value data or the minimum value data, the image data is restored for that pixel block. become unable.
そこで本発明は、画素ブロック単位で符号化された符
号化データにエラーが発生した場合でも、可能な限り前
記画素ブロックの画像を復元できる復号化装置及び方法
を提示することを目的とする。Therefore, an object of the present invention is to provide a decoding apparatus and method capable of restoring an image of a pixel block as much as possible even when an error occurs in encoded data encoded in pixel block units.
本発明に係る復号化装置は、デイジタル画像信号を複
数画素からなる画素ブロックに分割し、前記画素ブロッ
クを単位としてブロック符号化し、符号化データ中には
所定の関係を有する第1のデータと第2のデータとを含
み、前記第1のデータと前記第2のデータとを所定の順
序で伝送するようにしたブロック符号化の復号化装置で
あって、前記符号化データを入力する入力手段と、前記
入力手段により入力された符号化データ中の前記第1の
データに係る値と前記第2のデータに係る値とを比較し
て前記所定の関係を有するか否かにより前記画素ブロッ
ク単位で誤りがあるか否かを判定する判定手段と、前記
判定手段により誤りがあると判定された画素ブロック内
の画素について、前記画素と相関性の高い画素のデータ
を用いて得た補間画素データで置換する置換手段とを有
することを特徴とする。A decoding device according to the present invention divides a digital image signal into pixel blocks each including a plurality of pixels, performs block coding in units of the pixel blocks, and encodes first and second data having a predetermined relationship in encoded data. 2. A block encoding decoding apparatus including the first data and the second data, wherein the first data and the second data are transmitted in a predetermined order, and input means for inputting the encoded data. Comparing a value related to the first data and a value related to the second data in the encoded data input by the input unit, based on whether the pixel data has the predetermined relationship or not. Determining means for determining whether or not there is an error; and an interpolation image obtained by using data of a pixel having a high correlation with the pixel for a pixel in the pixel block determined to have an error by the determining means. And having a replacement means for replacing the data.
本発明に係る復号化方法は、ディジタル画像信号を複
数画素からなる画素ブロックに分割し、前記画素ブロッ
クを単位としてブロック符号化し、符号化データ中には
所定の関係を有する第1のデータと第2のデータとを含
み、前記第1のデータと前記第2のデータとを所定の順
序で伝送するようにしたブロック符号化の復号化方法で
あって、前記符号化データを入力し、前記入力された符
号化データ中の前記第1のデータに係る値と前記第2の
データに係る値とを比較して前記所定の関係を有するか
否かにより前記画素ブロック単位で誤りがあるか否かを
判定し、前記判定結果により誤りがあると判定された画
素ブロック内の画素について、前記画素と相関性の高い
画素のデータを用いて得た補間画素データで置換するこ
とを特徴とする。A decoding method according to the present invention divides a digital image signal into pixel blocks each including a plurality of pixels, performs block coding in units of the pixel blocks, and encodes first and second data having a predetermined relationship in encoded data. 2. A block coding decoding method comprising transmitting the first data and the second data in a predetermined order, the data including the first data and the second data. The value of the first data and the value of the second data in the encoded data are compared to determine whether or not there is an error in the pixel block unit depending on whether or not the predetermined relationship exists. And replacing the pixels in the pixel block determined to be erroneous by the determination result with interpolation pixel data obtained using data of pixels having high correlation with the pixels.
以下、図面に参照して本発明の一実施例を説明する。
第1図は、本発明の一実施例の構成ブロック図であっ
て、機能的には、第1図の送信装置に対応する受信装置
である。なお、ここでは常に、最大値データが最小値デ
ータに先行して入力するように約束されているものとす
る。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, and is functionally a receiving device corresponding to the transmitting device of FIG. Here, it is assumed that the maximum value data is always promised to be input before the minimum value data.
第1図において、入力端子40には第2図の出力端子38
から出力されるコード列が伝送路を介して入力される。
入力端子40のコード列は、スイッチ42及び同期分離回路
44に印加され、同期分離回路44は同期コードを分離して
タイミング制御回路46に印加する。タイミング制御回路
46は、同期コードに基づき、スイッチ42の切換を含んで
各図示回路の動作タイミングを制御する。スイッチ42の
切換により、最大値MAX及び最小値MINはa接点からシリ
アル・パラレル(S/P)変換器48に、分割値コードはb
接点からS/P変換器50に印加される。S/P変換器48の出力
の内、最初のコード(エラーが無ければ、最大値MAX)
は最大値ラッチ回路52にラッチされ、その次のコード
(エラーが無ければ、最小値MIN)は最小値ラッチ回路5
4にラッチされる。ラッチ回路52,54は次の画素ブロック
の最大値、最小値が入力されるまで、それぞれ最大値、
最小値を保持する。In FIG. 1, the input terminal 40 is connected to the output terminal 38 of FIG.
Is input via a transmission path.
The code string of the input terminal 40 is a switch 42 and a sync separation circuit.
The sync separation circuit 44 separates the sync code and applies it to the timing control circuit 46. Timing control circuit
46 controls the operation timing of each of the illustrated circuits, including switching of the switch 42, based on the synchronization code. By switching the switch 42, the maximum value MAX and the minimum value MIN are changed from the contact a to the serial / parallel (S / P) converter 48, and the divided value code is set to b.
The voltage is applied to the S / P converter 50 from the contact point. First code of the output of S / P converter 48 (Maximum value if no error)
Is latched by the maximum value latch circuit 52, and the next code (the minimum value MIN if there is no error) is the minimum value latch circuit 5.
Latched to 4. The latch circuits 52 and 54 output the maximum value and the maximum value, respectively, until the maximum value and the minimum value of the next pixel block are input.
Keep the minimum value.
分割値逆変換回路56は、ラッチ回路52,54にラッチさ
れた最大値及び最小値を参照して、S/P変換器50の出力
(分割値データ)を各分割領域の代表値に変換して出力
する。スキャン・コンバータ58は、分割値逆変換回路56
の画素ブロック単位の出力を、ラスター・スキャンに変
換する。The divided value inverse conversion circuit 56 converts the output (divided value data) of the S / P converter 50 into a representative value of each divided region with reference to the maximum value and the minimum value latched by the latch circuits 52 and 54. Output. The scan converter 58 includes a split value inverse conversion circuit 56.
Is converted into a raster scan.
判定回路60は、最大値ラッチ回路52の出力が最小値ラ
ッチ回路54の出力より大きいかどうかを調べる。即ち、
最大値ラッチ回路52の出力が最小値ラッチ回路54の出力
より小さい場合には、最大値又は最小値に伝送エラーが
あったものと推測できる。判定回路60による判定信号
は、タイミング調整回路62により時間調整された後、ス
キャン・コンバータ64に印加される。スキャン・コンバ
ータ64は、判定信号を、該当する画素ブロックに含まれ
る画素データの、ラスター・スキャンにおける画面位置
を示す信号に変換する。そして、スキャン・コンバータ
64は、エラーの無い画素ブロックの画素については、ス
イッチ66をa接点に接続し、エラーのあった画素ブロッ
クの画素についてはb接点に接続する。The determination circuit 60 checks whether the output of the maximum value latch circuit 52 is larger than the output of the minimum value latch circuit 54. That is,
When the output of the maximum value latch circuit 52 is smaller than the output of the minimum value latch circuit 54, it can be estimated that a transmission error has occurred in the maximum value or the minimum value. The determination signal from the determination circuit 60 is time-adjusted by the timing adjustment circuit 62 and then applied to the scan converter 64. The scan converter 64 converts the determination signal into a signal indicating the screen position in the raster scan of the pixel data included in the corresponding pixel block. And scan converter
The switch 64 connects the switch 66 to the contact a for the pixel of the pixel block without error, and connects the switch 66 to the contact b for the pixel of the pixel block with error.
即ち、スイッチ66は、エラーがあった画素ブロックの
画素については、フレーム・メモリの直前画面(又は、
更に以前)の画像信号で代替する。従って、出力端子70
からは、エラーのない場合には、受信データからの復元
画像の信号が得られ、エラーがある場合には、1フレー
ム前の画像で修整・補完された画像信号が得られる。ス
イッチ66の出力はフレーム・メモリ68に入力され、これ
によりフレーム・メモリの記憶画像が更新される。That is, the switch 66 determines whether the pixel of the pixel block in which an error has occurred is a screen immediately before the frame memory (or
Further, the image signal is replaced by the previous image signal. Therefore, output terminal 70
From, when there is no error, a signal of a restored image from the received data is obtained, and when there is an error, an image signal modified and supplemented with the image of one frame before is obtained. The output of the switch 66 is input to the frame memory 68, whereby the image stored in the frame memory is updated.
本実施例では、ダイナミック・レンジ情報として最大
値及び最小値データを伝送する場合を例にとったが、本
発明はこれに限定されない。また、分割値変換の後にベ
クトル量子化を行い伝送方式や、その他の伝送方式の場
合であっても、何らかの規則性の下で、伝送エラーを確
認できる伝送方式に対しては、その規則との整合性を調
べることにより、エラーの有無を画一的に判定できるの
で、この判定結果に従い前画面を代替使用することがで
きる。なお、相関性の強い画素として上記実施例では、
前画面の画素を選択し、この画素のデータをそのまま補
間データとしたが、後の画面の画素や隣接する画素ブロ
ックの画素を用いて補間画素データを求めてもよい。In this embodiment, the case where the maximum value and the minimum value data are transmitted as the dynamic range information is taken as an example, but the present invention is not limited to this. In addition, even in the case of a transmission method that performs vector quantization after division value conversion and other transmission methods, a transmission method that can confirm a transmission error under some regularity has a rule based on the rule. By checking the consistency, the presence / absence of an error can be determined uniformly, so that the previous screen can be used alternately according to the result of this determination. Note that in the above embodiment, a pixel having a strong correlation is
Although the pixel of the previous screen is selected and the data of this pixel is directly used as the interpolation data, the interpolation pixel data may be obtained by using the pixel of the subsequent screen or the pixel of the adjacent pixel block.
以上の説明から明らかなように、本発明によれば、復
号のたの符号化データにエラーが生じた場合に、これを
誤り訂正検査符号などの冗長データを付加することなく
検出でき、そのエラー部分の画素ブロック内の画素を相
関性の高い画素から得た補間画素データで代替するの
で、それだけ伝送エラーに強くなり、伝送エラーによる
画質劣化を軽減できる。As is apparent from the above description, according to the present invention, when an error occurs in the decoded encoded data, it can be detected without adding redundant data such as an error correction check code, and the error can be detected. Since the pixels in the partial pixel block are replaced with the interpolated pixel data obtained from the pixels having a high correlation, the transmission error becomes stronger and the image quality deterioration due to the transmission error can be reduced.
第1図は本発明の一実施例の構成ブロック図、第2図は
画像送信装置の構成ブロック図である。 40……入力端子、44……同期分離回路、46……タイミン
グ制御回路、52……最大値ラッチ回路、54……最小値ラ
ッチ回路、56……分割値逆変換回路、58,64……スキャ
ン・コンバータ、60……判定回路、68……フレーム・メ
モリ、70……出力端子FIG. 1 is a configuration block diagram of an embodiment of the present invention, and FIG. 2 is a configuration block diagram of an image transmission device. 40: input terminal, 44: synchronization separation circuit, 46: timing control circuit, 52: maximum value latch circuit, 54: minimum value latch circuit, 56: split value inverse conversion circuit, 58, 64 ... Scan converter, 60: Judgment circuit, 68: Frame memory, 70: Output terminal
Claims (2)
素ブロックに分割し、前記画素ブロックを単位としてブ
ロック符号化し、符号化データ中には所定の関係を有す
る第1のデータと第2のデータとを含み、前記第1のデ
ータと前記第2のデータとを所定の順序で伝送するよう
にしたブロック符号化の復号化装置であって、 前記符号化データを入力する入力手段と、 前記入力手段により入力された符号化データ中の前記第
1のデータに係る値と前記第2のデータに係る値とを比
較して前記所定の関係を有するか否かにより前記画素ブ
ロック単位で誤りがあるか否かを判定する判定手段と、 前記判定手段により誤りがあると判定された画素ブロッ
ク内の画素について、前記画素と相関性の高い画素のデ
ータを用いて得た補間画素データで置換する置換手段 とを有することを特徴とする復号化装置。1. A digital image signal is divided into pixel blocks each including a plurality of pixels, and block encoding is performed in units of the pixel blocks. The encoded data includes first data and second data having a predetermined relationship. A block encoding decoding device that transmits the first data and the second data in a predetermined order, comprising: input means for inputting the encoded data; and the input means And comparing the value of the first data and the value of the second data in the coded data input according to whether there is an error in the pixel block unit depending on whether or not the predetermined relationship exists. Determination means for determining whether or not there is an error; and for pixels in the pixel block determined to be erroneous by the determination means, interpolated pixel data obtained using data of pixels having high correlation with the pixels. Decoding apparatus characterized by having a substitution means for.
素ブロックに分割し、前記画素ブロックを単位としてブ
ロック符号化し、符号化データ中には所定の関係を有す
る第1のデータと第2のデータとを含み、前記第1のデ
ータと前記第2のデータとを所定の順序で伝送するよう
にしたブロック符号化の復号化方法であって、 前記符号化データを入力し、 前記入力された符号化データ中の前記第1のデータに係
る値と前記第2のデータに係る値とを比較して前記所定
の関係を有するか否かにより前記画素ブロック単位で誤
りがあるか否かを判定し、 前記判定結果により誤りがあると判定された画素ブロッ
ク内の画素について、前記画素と相関性の高い画素のデ
ータを用いて得た補間画素データで置換する ことを特徴とする復号化方法。2. A digital image signal is divided into pixel blocks each consisting of a plurality of pixels, and is block-coded in units of the pixel blocks. First and second data having a predetermined relationship are included in the coded data. And a block encoding decoding method for transmitting the first data and the second data in a predetermined order, wherein the encoded data is inputted, and the inputted encoding is performed. Comparing the value of the first data in the data and the value of the second data to determine whether there is an error in the pixel block unit depending on whether or not having the predetermined relationship; A decoding method comprising: replacing a pixel in a pixel block determined as having an error based on the determination result with interpolation pixel data obtained using data of a pixel having a high correlation with the pixel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17920088A JP2952875B2 (en) | 1988-07-20 | 1988-07-20 | Decoding device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17920088A JP2952875B2 (en) | 1988-07-20 | 1988-07-20 | Decoding device and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0230284A JPH0230284A (en) | 1990-01-31 |
JP2952875B2 true JP2952875B2 (en) | 1999-09-27 |
Family
ID=16061678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17920088A Expired - Fee Related JP2952875B2 (en) | 1988-07-20 | 1988-07-20 | Decoding device and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2952875B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479689A (en) * | 1990-07-20 | 1992-03-13 | Matsushita Electric Ind Co Ltd | Method for correcting error of picture |
EP0493128B1 (en) | 1990-12-28 | 1999-06-23 | Canon Kabushiki Kaisha | Image processing apparatus |
JP3854244B2 (en) | 2003-05-16 | 2006-12-06 | 株式会社東芝 | Permanent magnet motor and X-ray computed tomography apparatus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54148316A (en) * | 1978-05-12 | 1979-11-20 | Nec Corp | Decoding device for television signals |
JP2522261B2 (en) * | 1986-10-09 | 1996-08-07 | ソニー株式会社 | Encoding apparatus and encoding method for digital image signal |
-
1988
- 1988-07-20 JP JP17920088A patent/JP2952875B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0230284A (en) | 1990-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5448298A (en) | Image information transmitting system | |
JPS61118085A (en) | Coding system and device for picture signal | |
JPH05115007A (en) | Picture transmission method | |
JP2952875B2 (en) | Decoding device and method | |
JPH0622294A (en) | Picture coder | |
JPH01236879A (en) | Picture encoder | |
JP3351855B2 (en) | Coded transmission device | |
JPH01144875A (en) | Image information transmission system | |
JPS58107785A (en) | Encoder between movement compensation frames | |
JP2508646B2 (en) | High efficiency encoder | |
JP2692899B2 (en) | Image coding device | |
JPH0133993B2 (en) | ||
JP2888523B2 (en) | Image processing device | |
JP2951967B2 (en) | Image decoding method and apparatus | |
JP2689555B2 (en) | Image restoration device | |
JP2629315B2 (en) | High-efficiency coding device for image signals | |
JP2749873B2 (en) | Image information transmission system | |
JP3040728B2 (en) | Image processing apparatus and image processing method | |
JP2794899B2 (en) | Encoding device | |
JP3204952B2 (en) | Image processing apparatus and method | |
JP3262341B2 (en) | Image processing apparatus and method | |
JP2832959B2 (en) | High-efficiency coding device for image signals | |
KR100386374B1 (en) | A transcoder | |
JP2917436B2 (en) | High-efficiency coding device for image signals | |
JPH07115647A (en) | Image encoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |