JP2925333B2 - プッシュボタン信号発生回路 - Google Patents
プッシュボタン信号発生回路Info
- Publication number
- JP2925333B2 JP2925333B2 JP40691990A JP40691990A JP2925333B2 JP 2925333 B2 JP2925333 B2 JP 2925333B2 JP 40691990 A JP40691990 A JP 40691990A JP 40691990 A JP40691990 A JP 40691990A JP 2925333 B2 JP2925333 B2 JP 2925333B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- circuit
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プッシュボタンダイヤ
ル式の電話機等におけるプッシュボタン信号発生回路
（以下、ＰＢ信号発生回路という）に関するものであ
る。
ル式の電話機等におけるプッシュボタン信号発生回路
（以下、ＰＢ信号発生回路という）に関するものであ
る。
【０００２】
【従来の技術】一般に、プッシュボタンダイヤル式の電
話機では、４行３列に配列された１２個のボタンをも
ち、該ボタンを押す都度、ＰＢ信号発生回路によって該
ボタンに対応するプッシュボタン信号（以下、ＰＢ信号
という）を送出するようになっている。つまり、ボタン
を押したとき、ＰＢ信号発生回路により、高群周波数と
低群周波数の二つの音声周波数信号からなるＰＢ信号を
送出する。
話機では、４行３列に配列された１２個のボタンをも
ち、該ボタンを押す都度、ＰＢ信号発生回路によって該
ボタンに対応するプッシュボタン信号（以下、ＰＢ信号
という）を送出するようになっている。つまり、ボタン
を押したとき、ＰＢ信号発生回路により、高群周波数と
低群周波数の二つの音声周波数信号からなるＰＢ信号を
送出する。
【０００３】この種のＰＢ信号発生回路では、例えば複
数の周波数の信号をひとつのディジタル／アナログ変換
回路（以下、Ｄ／Ａ変換回路という）を用いて実現でき
る。このＤ／Ａ変換回路では、複数の周波数の信号を分
周した後、該分周結果をアナログ信号に変換し、電話回
線へ送出するようになっている。
数の周波数の信号をひとつのディジタル／アナログ変換
回路（以下、Ｄ／Ａ変換回路という）を用いて実現でき
る。このＤ／Ａ変換回路では、複数の周波数の信号を分
周した後、該分周結果をアナログ信号に変換し、電話回
線へ送出するようになっている。
【０００４】ところが、Ｄ／Ａ変換回路は、入力された
ディジタル信号が変化したとき、内部回路の動作時間差
等により、出力に“グリッチ”と呼ばれる非常に大きな
スパイクを生じることがあり、それによって他の周辺回
路が誤動作を生じる虞がある。
ディジタル信号が変化したとき、内部回路の動作時間差
等により、出力に“グリッチ”と呼ばれる非常に大きな
スパイクを生じることがあり、それによって他の周辺回
路が誤動作を生じる虞がある。
【０００５】そこで、従来、このようなグリッチを除去
するため、例えば特開昭６１−２０５０２３号公報で
は、Ｄ／Ａ変換出力のグリッチ除去回路が提案されてい
る。
するため、例えば特開昭６１−２０５０２３号公報で
は、Ｄ／Ａ変換出力のグリッチ除去回路が提案されてい
る。
【０００６】図２は、前記文献に記載された従来におけ
るＤ／Ａ変換出力のグリッチ除去回路を示す構成ブロッ
ク図である。
るＤ／Ａ変換出力のグリッチ除去回路を示す構成ブロッ
ク図である。
【０００７】このグリッチ除去回路は、ディジタル信号
Ｓｉを分周した後にアナログ信号Ｓ１に変換すると共
に、タイミング信号ＴＳを出力するＤ／Ａ変換回路１を
備え、その出力側にはスイッチトキャパシタ低域フィル
タ（以下、スイッチトキャパシタＬＰＦという）２及び
クロック同期回路３が接続されている。
Ｓｉを分周した後にアナログ信号Ｓ１に変換すると共
に、タイミング信号ＴＳを出力するＤ／Ａ変換回路１を
備え、その出力側にはスイッチトキャパシタ低域フィル
タ（以下、スイッチトキャパシタＬＰＦという）２及び
クロック同期回路３が接続されている。
【０００８】スイッチトキャパシタＬＰＦ２は、クロッ
ク信号ＣＬＫ２によって、Ｄ／Ａ変換回路１から出力さ
れる高周波成分を含むアナログ信号Ｓ１をサンプリング
し、該アナログ信号Ｓ１から高周波成分を除去したアナ
ログ信号Ｓ２を出力する回路である。このアナログ信号
Ｓ２は、ＰＢ信号として電話回線へ送出される。
ク信号ＣＬＫ２によって、Ｄ／Ａ変換回路１から出力さ
れる高周波成分を含むアナログ信号Ｓ１をサンプリング
し、該アナログ信号Ｓ１から高周波成分を除去したアナ
ログ信号Ｓ２を出力する回路である。このアナログ信号
Ｓ２は、ＰＢ信号として電話回線へ送出される。
【０００９】クロック同期回路３は、タイミング信号Ｔ
Ｓと、該タイミング信号ＴＳに同期したクロック信号Ｃ
ＬＫ１を受信し、別のクロック信号ＣＬＫ２をスイッチ
トキャパシタＬＰＦ２へ出力する回路である。
Ｓと、該タイミング信号ＴＳに同期したクロック信号Ｃ
ＬＫ１を受信し、別のクロック信号ＣＬＫ２をスイッチ
トキャパシタＬＰＦ２へ出力する回路である。
【００１０】図３は、図２の信号波形図である。
【００１１】ボタンを押圧することにより生成された所
定周波数のディジタル信号Ｓｉが入力されると、Ｄ／Ａ
変換回路１では該ディジタル信号Ｓｉを分周した後、ア
ナログ信号Ｓ１に変換し、該アナログ信号Ｓ１をスイッ
チトキャパシタＬＰＦ２へ出力すると共に、図３に示す
ようなタイミング信号ＴＳをクロック同期回路３へ供給
する。
定周波数のディジタル信号Ｓｉが入力されると、Ｄ／Ａ
変換回路１では該ディジタル信号Ｓｉを分周した後、ア
ナログ信号Ｓ１に変換し、該アナログ信号Ｓ１をスイッ
チトキャパシタＬＰＦ２へ出力すると共に、図３に示す
ようなタイミング信号ＴＳをクロック同期回路３へ供給
する。
【００１２】クロック同期回路３では、タイミング信号
ＴＳと該タイミング信号ＴＳに同期したクロック信号Ｃ
ＬＫ１を受信し、該クロック信号ＣＬＫ１よりも周波数
の低いクロック信号ＣＬＫ２を生成し、スイッチトキャ
パシタＬＰＦ２へ供給する。スイッチトキャパシタＬＰ
Ｆ２は、クロック信号ＣＬＫ２でアナログ信号Ｓ１をサ
ンプリングし、該アナログ信号Ｓ１の高周波成分を除去
したアナログ信号Ｓ２を送出する。
ＴＳと該タイミング信号ＴＳに同期したクロック信号Ｃ
ＬＫ１を受信し、該クロック信号ＣＬＫ１よりも周波数
の低いクロック信号ＣＬＫ２を生成し、スイッチトキャ
パシタＬＰＦ２へ供給する。スイッチトキャパシタＬＰ
Ｆ２は、クロック信号ＣＬＫ２でアナログ信号Ｓ１をサ
ンプリングし、該アナログ信号Ｓ１の高周波成分を除去
したアナログ信号Ｓ２を送出する。
【００１３】このグリッチ除去回路では、スイッチトキ
ャパシタＬＰＦ２を動作させるクロック信号ＣＬＫ２が
Ｄ／Ａ変換回路１の出力アナログ信号Ｓ１と同期してい
るので、該Ｄ／Ａ変換回路特有のグリッチを除去するこ
とができ、性能のよいＰＢ信号発生回路を構成すること
ができる。
ャパシタＬＰＦ２を動作させるクロック信号ＣＬＫ２が
Ｄ／Ａ変換回路１の出力アナログ信号Ｓ１と同期してい
るので、該Ｄ／Ａ変換回路特有のグリッチを除去するこ
とができ、性能のよいＰＢ信号発生回路を構成すること
ができる。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
ＰＢ信号発生回路では、スイッチトキャパシタＬＰＦ２
を動作させるために、クロック同期回路３が必要であ
る。さらに、このクロック同期回路３は、Ｄ／Ａ変換回
路１からのタイミング信号ＴＳに同期したスイッチトキ
ャパシタＬＰＦ用のクロック信号ＣＬＫ２をあらたに生
成しなければならず、それによって回路構成の複雑化と
回路規模の大型化をまねくという問題があった。特に、
ＰＢ信号発生回路のように、複数の周波数の信号を一つ
のＤ／Ａ変換回路１で実現する場合、クロック同期回路
３がより複雑になる。
ＰＢ信号発生回路では、スイッチトキャパシタＬＰＦ２
を動作させるために、クロック同期回路３が必要であ
る。さらに、このクロック同期回路３は、Ｄ／Ａ変換回
路１からのタイミング信号ＴＳに同期したスイッチトキ
ャパシタＬＰＦ用のクロック信号ＣＬＫ２をあらたに生
成しなければならず、それによって回路構成の複雑化と
回路規模の大型化をまねくという問題があった。特に、
ＰＢ信号発生回路のように、複数の周波数の信号を一つ
のＤ／Ａ変換回路１で実現する場合、クロック同期回路
３がより複雑になる。
【００１５】本発明は前記従来が持っていた課題とし
て、Ｄ／Ａ変換回路で複数の信号を出力させると、回路
構成の複雑化と回路規模の大型化をまねくという点につ
いて解決したＰＢ信号発生回路を提供するものである。
て、Ｄ／Ａ変換回路で複数の信号を出力させると、回路
構成の複雑化と回路規模の大型化をまねくという点につ
いて解決したＰＢ信号発生回路を提供するものである。
【００１６】
【課題を解決するための手段】図１は、本発明のＰＢ信
号発生回路を示す機能ブロック図である。
号発生回路を示す機能ブロック図である。
【００１７】このＰＢ信号発生回路では、複数ビットの
ディジタル信号であるボタン押圧信号Ｓｉ１０を解読し
て出力周波数ｆｏを決定し、該周波数ｆｏのｎ倍（但
し、ｎ；整数）の周波数ｎｆｏのディジタル信号Ｓ１０
を出力するＰＢ信号決定回路１０を備えている。このＰ
Ｂ信号決定回路１０の出力側には、Ｄ／Ａ変換回路２０
が接続され、さらにその出力側にスイッチトキャパシタ
ＬＰＦ３０が接続されている。また、ＰＢ信号決定回路
１０の出力側が、スイッチトキャパシタＬＰＦ３０に接
続されている。
ディジタル信号であるボタン押圧信号Ｓｉ１０を解読し
て出力周波数ｆｏを決定し、該周波数ｆｏのｎ倍（但
し、ｎ；整数）の周波数ｎｆｏのディジタル信号Ｓ１０
を出力するＰＢ信号決定回路１０を備えている。このＰ
Ｂ信号決定回路１０の出力側には、Ｄ／Ａ変換回路２０
が接続され、さらにその出力側にスイッチトキャパシタ
ＬＰＦ３０が接続されている。また、ＰＢ信号決定回路
１０の出力側が、スイッチトキャパシタＬＰＦ３０に接
続されている。
【００１８】Ｄ／Ａ変換回路２０は、ディジタル信号Ｓ
１０を１／ｎに分周し、該分周結果を周波数ｆｏのアナ
ログ信号Ｓ２０に変換する回路である。スイッチトキャ
パシタＬＰＦ３０は、ディジタル信号Ｓ１０をサンプリ
ングクロックとしてアナログ信号Ｓ２０をサンプリング
し、高周波成分を除去したアナログ信号Ｓ３０を出力す
る回路である。
１０を１／ｎに分周し、該分周結果を周波数ｆｏのアナ
ログ信号Ｓ２０に変換する回路である。スイッチトキャ
パシタＬＰＦ３０は、ディジタル信号Ｓ１０をサンプリ
ングクロックとしてアナログ信号Ｓ２０をサンプリング
し、高周波成分を除去したアナログ信号Ｓ３０を出力す
る回路である。
【００１９】
【作用】本発明によれば、以上のようにＰＢ信号発生回
路を構成したので、ＰＢ信号発生時において、ボタンを
押圧してディジタル信号であるボタン押圧信号Ｓｉ１０
をＰＢ信号決定回路１０へ入力すると、該ＰＢ信号決定
回路１０では、該押圧信号Ｓｉ１０を解読し、出力する
ＰＢ信号の周波数ｆｏを決定し、その決定した周波数ｆ
ｏのｎ倍の周波数ｎｆｏのディジタル信号Ｓ１０を発生
し、該ディジタル信号Ｓ１０をＤ／Ａ変換回路２０及び
スイッチトキャパシタＬＰＦ３０へ与える。
路を構成したので、ＰＢ信号発生時において、ボタンを
押圧してディジタル信号であるボタン押圧信号Ｓｉ１０
をＰＢ信号決定回路１０へ入力すると、該ＰＢ信号決定
回路１０では、該押圧信号Ｓｉ１０を解読し、出力する
ＰＢ信号の周波数ｆｏを決定し、その決定した周波数ｆ
ｏのｎ倍の周波数ｎｆｏのディジタル信号Ｓ１０を発生
し、該ディジタル信号Ｓ１０をＤ／Ａ変換回路２０及び
スイッチトキャパシタＬＰＦ３０へ与える。
【００２０】Ｄ／Ａ変換回路２０は、ディジタル信号Ｓ
１０を受信すると、該ディジタル信号Ｓ１０を１／ｎに
分周した後、その分周結果を周波数ｆｏのアナログ信号
Ｓ２０に変換してスイッチトキャパシタＬＰＦ３０へ出
力する。スイッチトキャパシタＬＰＦ３０では、ディジ
タル信号Ｓ１０のタイミングで、Ｄ／Ａ変換回路２０か
らのアナログ信号Ｓ２０のサンプリングを行い、該アナ
ログ信号Ｓ２０の高周波成分を除去したアナログ信号Ｓ
３０を出力する。このアナログ信号Ｓ３０により、ＰＢ
信号が生成され、電話回線等へ送出される。
１０を受信すると、該ディジタル信号Ｓ１０を１／ｎに
分周した後、その分周結果を周波数ｆｏのアナログ信号
Ｓ２０に変換してスイッチトキャパシタＬＰＦ３０へ出
力する。スイッチトキャパシタＬＰＦ３０では、ディジ
タル信号Ｓ１０のタイミングで、Ｄ／Ａ変換回路２０か
らのアナログ信号Ｓ２０のサンプリングを行い、該アナ
ログ信号Ｓ２０の高周波成分を除去したアナログ信号Ｓ
３０を出力する。このアナログ信号Ｓ３０により、ＰＢ
信号が生成され、電話回線等へ送出される。
【００２１】このように、Ｄ／Ａ変換回路２０へ入力さ
れるディジタル信号Ｓ１０と同じ信号で、スイッチトキ
ャパシタＬＰＦ３０がサンプリング動作するので、該ス
イッチトキャパシタＬＰＦ３０を動作させるための従来
のようなクロック同期回路の省略化が図れる。さらに、
スイッチトキャパシタＬＰＦ３０は、Ｄ／Ａ変換回路２
０と同期してサンプリング動作を行なうため、該Ｄ／Ａ
変換回路２０のアナログ変化点で発生するグリッチを除
去してひずみの少ない高性能なアナログ信号Ｓ３０の出
力が行なえる。したがって、前記課題を解決できるので
ある。
れるディジタル信号Ｓ１０と同じ信号で、スイッチトキ
ャパシタＬＰＦ３０がサンプリング動作するので、該ス
イッチトキャパシタＬＰＦ３０を動作させるための従来
のようなクロック同期回路の省略化が図れる。さらに、
スイッチトキャパシタＬＰＦ３０は、Ｄ／Ａ変換回路２
０と同期してサンプリング動作を行なうため、該Ｄ／Ａ
変換回路２０のアナログ変化点で発生するグリッチを除
去してひずみの少ない高性能なアナログ信号Ｓ３０の出
力が行なえる。したがって、前記課題を解決できるので
ある。
【００２２】
【実施例】図４は、本発明の一実施例を示すプッシュボ
タンダイヤル式の電話機におけるＰＢ信号発生回路の概
略の構成ブロック図であり、図１中の要素と共通の要素
には共通の符号が付されている。
タンダイヤル式の電話機におけるＰＢ信号発生回路の概
略の構成ブロック図であり、図１中の要素と共通の要素
には共通の符号が付されている。
【００２３】このＰＢ信号発生回路は、４ビットのディ
ジタル信号であるボタン押圧信号Ｓｉ１０を解読して出
力すべきＰＢ信号Ｓ４０の低群周波数ｆｌ及び高群周波
数ｆｈをそれぞれ決定し、該周波数ｆｌ，ｆｈのｎ倍の
周波数ｎｆｌ，ｎｆｈのディジタル信号Ｓ１０ａ，Ｓ１
０ｂを出力するＰＢ信号決定回路１０を備えている。Ｐ
Ｂ信号決定回路１０の出力側には、低群側のＤ／Ａ変換
回路２０ａ及びスイッチトキャパシタＬＰＦ３０ａが接
続されると共に、高群側のＤ／Ａ変換回路２０ｂ及びス
イッチトキャパシタＬＰＦ３０ｂが接続され、該スイッ
チトキャパシタＬＰＦ３０ａ，３０ｂの出力側が加算器
４０に接続されている。
ジタル信号であるボタン押圧信号Ｓｉ１０を解読して出
力すべきＰＢ信号Ｓ４０の低群周波数ｆｌ及び高群周波
数ｆｈをそれぞれ決定し、該周波数ｆｌ，ｆｈのｎ倍の
周波数ｎｆｌ，ｎｆｈのディジタル信号Ｓ１０ａ，Ｓ１
０ｂを出力するＰＢ信号決定回路１０を備えている。Ｐ
Ｂ信号決定回路１０の出力側には、低群側のＤ／Ａ変換
回路２０ａ及びスイッチトキャパシタＬＰＦ３０ａが接
続されると共に、高群側のＤ／Ａ変換回路２０ｂ及びス
イッチトキャパシタＬＰＦ３０ｂが接続され、該スイッ
チトキャパシタＬＰＦ３０ａ，３０ｂの出力側が加算器
４０に接続されている。
【００２４】ＰＢ信号決定回路１０は、ボタン押圧信号
Ｓｉ１０を解読してロード値Ｓ１１ａ，Ｓ１１ｂを決定
するデコーダ１１と、該デコーダ１１の出力側に接続さ
れた低群側の逓倍器１２ａ及び高群側の逓倍器１２ｂと
で、構成されている。低群側の逓倍器１２ａは、ロード
値Ｓ１１ａを入力し、クロック信号ＣＬＫに同期して目
的の低群周波数ｆｌのｎ倍の周波数ｎｆｌのディジタル
信号Ｓ１０ａを生成する回路である。逓倍器１２ｂは、
ロード値Ｓ１１ｂを入力し、目的の高群周波数ｆｈのｎ
倍の周波数ｎｆｈのディジタル信号Ｓ１０ｂを生成する
回路である。
Ｓｉ１０を解読してロード値Ｓ１１ａ，Ｓ１１ｂを決定
するデコーダ１１と、該デコーダ１１の出力側に接続さ
れた低群側の逓倍器１２ａ及び高群側の逓倍器１２ｂと
で、構成されている。低群側の逓倍器１２ａは、ロード
値Ｓ１１ａを入力し、クロック信号ＣＬＫに同期して目
的の低群周波数ｆｌのｎ倍の周波数ｎｆｌのディジタル
信号Ｓ１０ａを生成する回路である。逓倍器１２ｂは、
ロード値Ｓ１１ｂを入力し、目的の高群周波数ｆｈのｎ
倍の周波数ｎｆｈのディジタル信号Ｓ１０ｂを生成する
回路である。
【００２５】逓倍器１２ａ，１２ｂの出力側に接続され
たＤ／Ａ変換回路２０ａ，２０ｂのうち、低群側のＤ／
Ａ変換回路２０ａは、ディジタル信号Ｓ１０ａを目的の
低群周波数ｆｌまで分周する分周器２１ａと、該分周器
２１ａの出力をアナログ信号に変換して低群周波数ｆｌ
のアナログ信号Ｓ２０ａを出力するＤ／Ａ変換器２２ａ
とで、構成されている。同様に、高群側のＤ／Ａ変換回
路２０ｂは、高群周波数ｆｈのディジタル信号Ｓ１０ｂ
を目的の周波数ｆｈまで分周する分周器２１ｂと、該分
周器２１ｂの出力を高群周波数ｆｈのアナログ信号Ｓ２
０ｂに変換するＤ／Ａ変換器２２ｂとで、構成されてい
る。
たＤ／Ａ変換回路２０ａ，２０ｂのうち、低群側のＤ／
Ａ変換回路２０ａは、ディジタル信号Ｓ１０ａを目的の
低群周波数ｆｌまで分周する分周器２１ａと、該分周器
２１ａの出力をアナログ信号に変換して低群周波数ｆｌ
のアナログ信号Ｓ２０ａを出力するＤ／Ａ変換器２２ａ
とで、構成されている。同様に、高群側のＤ／Ａ変換回
路２０ｂは、高群周波数ｆｈのディジタル信号Ｓ１０ｂ
を目的の周波数ｆｈまで分周する分周器２１ｂと、該分
周器２１ｂの出力を高群周波数ｆｈのアナログ信号Ｓ２
０ｂに変換するＤ／Ａ変換器２２ｂとで、構成されてい
る。
【００２６】Ｄ／Ａ変換回路２０ａ，２０ｂの出力側に
それぞれ接続されたスイッチトキャパシタＬＰＦ３０
ａ，３０ｂのうち、低群側のスイッチトキャパシタＬＰ
Ｆ３０ａは、低群側ディジタル信号Ｓ１０ａをサンプリ
ングクロックとしてアナログ信号Ｓ２０ａの高周波成分
を除去して低群周波数ｆｌのアナログ信号Ｓ３０ａを出
力する機能を有している。同様に、高群側のスイッチト
キャパシタＬＰＦ３０ｂは、高群側のディジタル信号Ｓ
１０ｂをサンプリングクロックとしてアナログ信号Ｓ２
０ｂの高周波成分を除去して高群周波数ｆｈのアナログ
信号Ｓ３０ｂを出力する機能を有している。
それぞれ接続されたスイッチトキャパシタＬＰＦ３０
ａ，３０ｂのうち、低群側のスイッチトキャパシタＬＰ
Ｆ３０ａは、低群側ディジタル信号Ｓ１０ａをサンプリ
ングクロックとしてアナログ信号Ｓ２０ａの高周波成分
を除去して低群周波数ｆｌのアナログ信号Ｓ３０ａを出
力する機能を有している。同様に、高群側のスイッチト
キャパシタＬＰＦ３０ｂは、高群側のディジタル信号Ｓ
１０ｂをサンプリングクロックとしてアナログ信号Ｓ２
０ｂの高周波成分を除去して高群周波数ｆｈのアナログ
信号Ｓ３０ｂを出力する機能を有している。
【００２７】加算器４０は、低群側アナログ信号Ｓ３０
ａと高群側アナログ信号Ｓ３０ｂとを加算して１６種類
のアナログ信号からなるＰＢ信号Ｓ４０を生成し、該Ｐ
Ｂ信号Ｓ４０を電話回線へ送出する機能を有している。
ａと高群側アナログ信号Ｓ３０ｂとを加算して１６種類
のアナログ信号からなるＰＢ信号Ｓ４０を生成し、該Ｐ
Ｂ信号Ｓ４０を電話回線へ送出する機能を有している。
【００２８】図５は、図４中のスイッチトキャパシタＬ
ＰＦ３０ａ（３０ｂ）の一構成例を示す回路図である。
ＰＦ３０ａ（３０ｂ）の一構成例を示す回路図である。
【００２９】低群側のスイッチトキャパシタＬＰＦ３０
ａと高群側のスイッチトキャパシタＬＰＦ３０ｂとは、
同一回路構成であり、コンデンサ３１，３２，３３と、
デジタル信号Ｓ１０ａ（またはＳ１０ｂ）によりオン・
オフ動作するアナログスイッチ３４，３５，３６，３７
と、オペアンプ３８とで、構成されている。
ａと高群側のスイッチトキャパシタＬＰＦ３０ｂとは、
同一回路構成であり、コンデンサ３１，３２，３３と、
デジタル信号Ｓ１０ａ（またはＳ１０ｂ）によりオン・
オフ動作するアナログスイッチ３４，３５，３６，３７
と、オペアンプ３８とで、構成されている。
【００３０】オペアンプ３８の（−）側入力端子には、
アナログスイッチ３４、コンデンサ３１及びアナログス
イッチ３５が直列に接続され、さらに該オペアンプ３８
の（＋）側入力端子がグランドに接続されている。オペ
アンプ３８の（−）側入力端子と出力端子との間には、
コンデンサ３３が接続されると共に、該コンデンサ３３
に、アナログスイッチ３６、コンデンサ３２及びアナロ
グスイッチ３７が並列に接続されている。
アナログスイッチ３４、コンデンサ３１及びアナログス
イッチ３５が直列に接続され、さらに該オペアンプ３８
の（＋）側入力端子がグランドに接続されている。オペ
アンプ３８の（−）側入力端子と出力端子との間には、
コンデンサ３３が接続されると共に、該コンデンサ３３
に、アナログスイッチ３６、コンデンサ３２及びアナロ
グスイッチ３７が並列に接続されている。
【００３１】このスイッチトキャパシタＬＰＦ３０ａ
（または３０ｂ）は、外部からのディジタル信号Ｓ１０
ａ（またはＳ１０ｂ）によってアナログスイッチ３４，
３５，３６，３７が周期的にオン・オフ動作を行なう。
そして、例えばディジタル信号Ｓ１０ａ（またはＳ１０
ｂ）が“Ｈ”レベルであれば、各アナログスイッチ３４
〜３７が図５の状態となり、入力アナログ信号Ｓ２０ａ
（またはＳ２０ｂ）がコンデンサ３１に接続されないホ
ールド状態となる。ディジタル信号Ｓ１０ａ（またはＳ
１０ｂ）が“Ｌ”レベルであれば、各アナログスイッチ
３４〜３７が図５の状態と反対の接続状態に切り替わ
り、入力アナログ信号Ｓ２０ａ（またはＳ２０ｂ）がコ
ンデンサ３１に接続されたサンプル状態となる。
（または３０ｂ）は、外部からのディジタル信号Ｓ１０
ａ（またはＳ１０ｂ）によってアナログスイッチ３４，
３５，３６，３７が周期的にオン・オフ動作を行なう。
そして、例えばディジタル信号Ｓ１０ａ（またはＳ１０
ｂ）が“Ｈ”レベルであれば、各アナログスイッチ３４
〜３７が図５の状態となり、入力アナログ信号Ｓ２０ａ
（またはＳ２０ｂ）がコンデンサ３１に接続されないホ
ールド状態となる。ディジタル信号Ｓ１０ａ（またはＳ
１０ｂ）が“Ｌ”レベルであれば、各アナログスイッチ
３４〜３７が図５の状態と反対の接続状態に切り替わ
り、入力アナログ信号Ｓ２０ａ（またはＳ２０ｂ）がコ
ンデンサ３１に接続されたサンプル状態となる。
【００３２】図６は、分周数ｎ＝１６としたときのディ
ジタル信号Ｓ１０ａとアナログ信号Ｓ２０ａの信号波形
図である。この図を参照しつつ、図４及び図５の動作を
説明する。
ジタル信号Ｓ１０ａとアナログ信号Ｓ２０ａの信号波形
図である。この図を参照しつつ、図４及び図５の動作を
説明する。
【００３３】図４のＰＢ信号発生回路は、４ビットのデ
ィジタル信号からなるボタン押圧信号Ｓｉ１０の情報か
ら、低群４周波数の信号のうち一つのアナログ信号と高
群４周波数の信号のうち一つのアナログ信号とを選択
し、おのおのを加算した１６種類のアナログ信号からな
るＰＢ信号Ｓ４０を発生するように動作する。
ィジタル信号からなるボタン押圧信号Ｓｉ１０の情報か
ら、低群４周波数の信号のうち一つのアナログ信号と高
群４周波数の信号のうち一つのアナログ信号とを選択
し、おのおのを加算した１６種類のアナログ信号からな
るＰＢ信号Ｓ４０を発生するように動作する。
【００３４】即ち、４ビットのボタン押圧信号Ｓｉ１０
がＰＢ信号決定回路１０内のデコーダ１１に入力される
と、該デコーダ１１では、該ボタン押圧信号Ｓｉ１０を
解読してロード値Ｓ１１ａ，Ｓ１１ｂを決定し、そのロ
ード値Ｓ１１ａ，Ｓ１１ｂを逓倍器１２ａ，１２ｂへ与
える。低群側の逓倍器１２ａでは、デコーダ１１によっ
て決定されたロード値Ｓ１１ａにより、クロック信号Ｃ
ＬＫに同期して目的の低群周波数ｆｌのｎ倍の周波数ｎ
ｆｌのディジタル信号Ｓ１０ａを生成する。同様に、高
群側の逓倍器１２ｂは、デコーダ１１によって決定され
たロード値Ｓ１１ｂにより、クロック信号ＣＬＫに同期
して目的の高群周波数ｆｈのｎ倍の周波数ｎｆｈのディ
ジタル信号Ｓ１０ｂを生成する。
がＰＢ信号決定回路１０内のデコーダ１１に入力される
と、該デコーダ１１では、該ボタン押圧信号Ｓｉ１０を
解読してロード値Ｓ１１ａ，Ｓ１１ｂを決定し、そのロ
ード値Ｓ１１ａ，Ｓ１１ｂを逓倍器１２ａ，１２ｂへ与
える。低群側の逓倍器１２ａでは、デコーダ１１によっ
て決定されたロード値Ｓ１１ａにより、クロック信号Ｃ
ＬＫに同期して目的の低群周波数ｆｌのｎ倍の周波数ｎ
ｆｌのディジタル信号Ｓ１０ａを生成する。同様に、高
群側の逓倍器１２ｂは、デコーダ１１によって決定され
たロード値Ｓ１１ｂにより、クロック信号ＣＬＫに同期
して目的の高群周波数ｆｈのｎ倍の周波数ｎｆｈのディ
ジタル信号Ｓ１０ｂを生成する。
【００３５】ここで、各逓倍器１２ａ，１２ｂの出力
は、低群側及び高群側それぞれ４種類の周波数の出力が
考えられる。低群側の逓倍器１２ａを考えた場合、例え
ば、ｆｌ＝６９７Ｈｚ、ｎ＝１６とすると、６９７×１
６＝１１．１５２ＫＨｚのディジタル信号Ｓ１０ａを生
成する。このディジタル信号Ｓ１０ａは、８９．７μｓ
の周期となる。
は、低群側及び高群側それぞれ４種類の周波数の出力が
考えられる。低群側の逓倍器１２ａを考えた場合、例え
ば、ｆｌ＝６９７Ｈｚ、ｎ＝１６とすると、６９７×１
６＝１１．１５２ＫＨｚのディジタル信号Ｓ１０ａを生
成する。このディジタル信号Ｓ１０ａは、８９．７μｓ
の周期となる。
【００３６】逓倍器１２ａの出力は、Ｄ／Ａ変換回路２
０ａ内の分周器２１ａとスイッチトキャパシタＬＰＦ３
０ａに供給される。同様に、逓倍器１２ｂの出力は、Ｄ
／Ａ変換回路２０ｂ内の分周器２１ｂとスイッチトキャ
パシタＬＰＦ３０ｂへ供給される。
０ａ内の分周器２１ａとスイッチトキャパシタＬＰＦ３
０ａに供給される。同様に、逓倍器１２ｂの出力は、Ｄ
／Ａ変換回路２０ｂ内の分周器２１ｂとスイッチトキャ
パシタＬＰＦ３０ｂへ供給される。
【００３７】低群側のＤ／Ａ変換器２０ａにおいて、分
周器２１ａは、逓倍器１２ａからのディジタル信号Ｓ１
０ａを目的の周波数ｆｌまで１／ｎ分周し、その分周結
果をＤ／Ａ変換器２２ａへ送る。Ｄ／Ａ変換器２２ａで
は、分周器２１ａの出力をアナログ信号に変換し、１／
ｆｌの周期のアナログ信号Ｓ２０ａをスイッチトキャパ
シタＬＰＦ３０ａへ出力する。このアナログ信号Ｓ２０
ａの周期は、例えば、ｆｌ＝６９７Ｈｚとすると、１／
ｆｌ＝１／６９７＝１４３４．７μｓとなる。同様に、
高群側のＤ／Ａ変換回路２０ｂでは、逓倍器１２ｂから
のディジタル信号Ｓ１０ｂを、分周器２１ｂで分周し、
その分周結果をＤ／Ａ変換器２２ｂで周波数ｆｈのアナ
ログ信号Ｓ２０ｂに変換し、該アナログ信号Ｓ２０ｂを
スイッチトキャパシタＬＰＦ３０ｂへ与える。
周器２１ａは、逓倍器１２ａからのディジタル信号Ｓ１
０ａを目的の周波数ｆｌまで１／ｎ分周し、その分周結
果をＤ／Ａ変換器２２ａへ送る。Ｄ／Ａ変換器２２ａで
は、分周器２１ａの出力をアナログ信号に変換し、１／
ｆｌの周期のアナログ信号Ｓ２０ａをスイッチトキャパ
シタＬＰＦ３０ａへ出力する。このアナログ信号Ｓ２０
ａの周期は、例えば、ｆｌ＝６９７Ｈｚとすると、１／
ｆｌ＝１／６９７＝１４３４．７μｓとなる。同様に、
高群側のＤ／Ａ変換回路２０ｂでは、逓倍器１２ｂから
のディジタル信号Ｓ１０ｂを、分周器２１ｂで分周し、
その分周結果をＤ／Ａ変換器２２ｂで周波数ｆｈのアナ
ログ信号Ｓ２０ｂに変換し、該アナログ信号Ｓ２０ｂを
スイッチトキャパシタＬＰＦ３０ｂへ与える。
【００３８】低群側のスイッチトキャパシタＬＰＦ３０
ａでは、図５に示すように、逓倍器１２ａから出力され
るディジタル信号Ｓ１０ａをサンプリングクロックとし
て、Ｄ／Ａ変換器２２ａからのアナログ信号Ｓ２０ａを
サンプリングする。
ａでは、図５に示すように、逓倍器１２ａから出力され
るディジタル信号Ｓ１０ａをサンプリングクロックとし
て、Ｄ／Ａ変換器２２ａからのアナログ信号Ｓ２０ａを
サンプリングする。
【００３９】即ち、ディジタル信号Ｓ１０ａが“Ｈ”レ
ベルであれば、アナログ信号Ｓ２０ａがコンデンサ３１
に入力されないホールド状態ＨＳとなり、ディジタル信
号Ｓ１０ａが“Ｌ”レベルであれば、アナログスイッチ
３４がオン状態となってアナログ信号Ｓ２０ａがコンデ
ンサ３１に接続され、サンプル状態ＳＳとなる。つま
り、図６に示すように、Ｄ／Ａ変換器２２ａから出力さ
れるアナログ信号Ｓ２０ａの変化点をホールド状態ＨＳ
とし、変化後の安定点をサンプル状態ＳＳとする。
ベルであれば、アナログ信号Ｓ２０ａがコンデンサ３１
に入力されないホールド状態ＨＳとなり、ディジタル信
号Ｓ１０ａが“Ｌ”レベルであれば、アナログスイッチ
３４がオン状態となってアナログ信号Ｓ２０ａがコンデ
ンサ３１に接続され、サンプル状態ＳＳとなる。つま
り、図６に示すように、Ｄ／Ａ変換器２２ａから出力さ
れるアナログ信号Ｓ２０ａの変化点をホールド状態ＨＳ
とし、変化後の安定点をサンプル状態ＳＳとする。
【００４０】すると、Ｄ／Ａ変換回路２０ａから出力さ
れるアナログ信号Ｓ２０ａの変化点で発生するグリッチ
Ｇは、該スイッチトキャパシタＬＰＦ３０ａに入力され
ないので、該スイッチトキャパシタＬＰＦ３０ａはひず
みの少ない高い性能で、アナログ信号Ｓ２０ａの高周波
成分を除去したアナログ信号Ｓ３０ａを加算器４０へ出
力する。つまり、スイッチトキャパシタＬＰＦ３０ａで
は、分周器２１ａに入力されるディジタル信号Ｓ１０ａ
と同一の信号により、サンプリング動作を行うため、ひ
ずみのないフィルタ動作が可能となる。
れるアナログ信号Ｓ２０ａの変化点で発生するグリッチ
Ｇは、該スイッチトキャパシタＬＰＦ３０ａに入力され
ないので、該スイッチトキャパシタＬＰＦ３０ａはひず
みの少ない高い性能で、アナログ信号Ｓ２０ａの高周波
成分を除去したアナログ信号Ｓ３０ａを加算器４０へ出
力する。つまり、スイッチトキャパシタＬＰＦ３０ａで
は、分周器２１ａに入力されるディジタル信号Ｓ１０ａ
と同一の信号により、サンプリング動作を行うため、ひ
ずみのないフィルタ動作が可能となる。
【００４１】スイッチトキャパシタＬＰＦ３０ａのカッ
トオフ周波数ｆｃは、次の数１のようになる。
トオフ周波数ｆｃは、次の数１のようになる。
【００４２】
【数１】
【００４３】例えば、 ｎｆｌ＝３２×６９７Ｈｚ Ｃ３１＝Ｃ３２＝１、Ｃ３３＝３．３ とすると、数１より、 ｆｃ＝１．５×６９７Ｈｚ となり、目的の低群周波数ｆｌ＝６９７Ｈｚの１．５倍
より高い周波数を減衰させることができる。他の周波数
を出力する場合も同様である。このようなスイッチトキ
ャパシタＬＰＦ３０ａから出力されるアナログ信号Ｓ３
０ａは、加算器４０へ与えられる。
より高い周波数を減衰させることができる。他の周波数
を出力する場合も同様である。このようなスイッチトキ
ャパシタＬＰＦ３０ａから出力されるアナログ信号Ｓ３
０ａは、加算器４０へ与えられる。
【００４４】高群側のスイッチトキャパシタＬＰＦ３０
ｂも、前記の低群側のスイッチトキャパシタＬＰＦ３０
ａと同様に、逓倍器１２ｂから出力されるディジタル信
号Ｓ１０ｂをサンプリングクロックとして、Ｄ／Ａ変換
器２２ｂから出力されるアナログ信号Ｓ２０ｂをサンプ
リングし、該アナログ信号Ｓ２０ｂの高周波成分を除去
したアナログ信号Ｓ３０ｂを加算器４０へ出力する。
ｂも、前記の低群側のスイッチトキャパシタＬＰＦ３０
ａと同様に、逓倍器１２ｂから出力されるディジタル信
号Ｓ１０ｂをサンプリングクロックとして、Ｄ／Ａ変換
器２２ｂから出力されるアナログ信号Ｓ２０ｂをサンプ
リングし、該アナログ信号Ｓ２０ｂの高周波成分を除去
したアナログ信号Ｓ３０ｂを加算器４０へ出力する。
【００４５】加算器４０では、アナログ信号Ｓ３０ａと
Ｓ３０ｂを加算し、１６種類のアナログ信号からなるＰ
Ｂ信号Ｓ４０を生成し、該ＰＢ信号Ｓ４０を電話回線へ
送出する。
Ｓ３０ｂを加算し、１６種類のアナログ信号からなるＰ
Ｂ信号Ｓ４０を生成し、該ＰＢ信号Ｓ４０を電話回線へ
送出する。
【００４６】本実施例では、次のような利点を有してい
る。
る。
【００４７】（１） Ｄ／Ａ変換回路２０ａ，２０ｂ
は、ＰＢ信号決定回路１０から出力されるディジタル信
号Ｓ１０ａ，Ｓ１０ｂをそれぞれ１／ｎに分周したアナ
ログ信号Ｓ２０ａ，Ｓ２０ｂをそれぞれ出力するため、
ＰＢ信号Ｓ４０のように複数の周波数の信号も、ひずみ
の少ない信号として、該Ｄ／Ａ変換回路２０ａ，２０ｂ
からそれぞれ出力させることができる。
は、ＰＢ信号決定回路１０から出力されるディジタル信
号Ｓ１０ａ，Ｓ１０ｂをそれぞれ１／ｎに分周したアナ
ログ信号Ｓ２０ａ，Ｓ２０ｂをそれぞれ出力するため、
ＰＢ信号Ｓ４０のように複数の周波数の信号も、ひずみ
の少ない信号として、該Ｄ／Ａ変換回路２０ａ，２０ｂ
からそれぞれ出力させることができる。
【００４８】（２） Ｄ／Ａ変換回路２０ａ，２０ｂに
それぞれ入力されるディジタル信号Ｓ１０ａ，Ｓ１０ｂ
と同一の信号を、サンプリングクロックとしてスイッチ
トキャパシタＬＰＦ３０ａ，３０ｂをそれぞれ動作させ
ているので、該スイッチトキャパシタＬＰＦ３０ａ，３
０ｂを動作させるために、従来のようなクロック同期回
路を必要とせず、それによって回路の簡略化が図れると
共に、回路規模の小型化が可能となる。
それぞれ入力されるディジタル信号Ｓ１０ａ，Ｓ１０ｂ
と同一の信号を、サンプリングクロックとしてスイッチ
トキャパシタＬＰＦ３０ａ，３０ｂをそれぞれ動作させ
ているので、該スイッチトキャパシタＬＰＦ３０ａ，３
０ｂを動作させるために、従来のようなクロック同期回
路を必要とせず、それによって回路の簡略化が図れると
共に、回路規模の小型化が可能となる。
【００４９】（３） スイッチトキャパシタＬＰＦ３０
ａ，３０ｂの動作は、Ｄ／Ａ変換回路２０ａ，２０ｂの
動作と完全に同期しているため、複数の周波数の信号に
対しても、ひずみの少ない高性能なフィルタ動作が可能
となる。しかも、このスイッチトキャパシタＬＰＦ３０
ａ，３０ｂは、Ｄ／Ａ変換回路２０ａ，２０ｂで発生す
るグリッチを除去する機能を有するため、安定な動作が
期待できる。
ａ，３０ｂの動作は、Ｄ／Ａ変換回路２０ａ，２０ｂの
動作と完全に同期しているため、複数の周波数の信号に
対しても、ひずみの少ない高性能なフィルタ動作が可能
となる。しかも、このスイッチトキャパシタＬＰＦ３０
ａ，３０ｂは、Ｄ／Ａ変換回路２０ａ，２０ｂで発生す
るグリッチを除去する機能を有するため、安定な動作が
期待できる。
【００５０】なお、本発明は図４の実施例に限定され
ず、例えばＰＢ信号決定回路１０を他の回路で構成した
り、さらにスイッチトキャパシタＬＰＦ３０ａ，３０ｂ
を図５以外の回路で構成する等、種々の変形が可能であ
る。
ず、例えばＰＢ信号決定回路１０を他の回路で構成した
り、さらにスイッチトキャパシタＬＰＦ３０ａ，３０ｂ
を図５以外の回路で構成する等、種々の変形が可能であ
る。
【００５１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、Ｄ／Ａ変換回路に入力されるＰＢ信号決定回路か
らのディジタル信号と同じ信号を、サンプリングクロッ
クとしてスイッチトキャパシタＬＰＦを動作させている
ので、従来のようにスイッチトキャパシタＬＰＦを動作
させるためのクロック生成用のクロック同期回路を省略
でき、それによって回路構成の簡略化と、回路規模の小
型化を図ることができる。
れば、Ｄ／Ａ変換回路に入力されるＰＢ信号決定回路か
らのディジタル信号と同じ信号を、サンプリングクロッ
クとしてスイッチトキャパシタＬＰＦを動作させている
ので、従来のようにスイッチトキャパシタＬＰＦを動作
させるためのクロック生成用のクロック同期回路を省略
でき、それによって回路構成の簡略化と、回路規模の小
型化を図ることができる。
【００５２】さらに、スイッチトキャパシタＬＰＦの動
作は、Ｄ／Ａ変換回路の動作と常に同期しているため、
複数の周波数の信号に対しても、ひずみの少い高性能な
フィルタ動作が期待できる。その上、スイッチトキャパ
シタＬＰＦは、Ｄ／Ａ変換回路で発生するグリッチを除
去できるので、安定な動作が期待できる。
作は、Ｄ／Ａ変換回路の動作と常に同期しているため、
複数の周波数の信号に対しても、ひずみの少い高性能な
フィルタ動作が期待できる。その上、スイッチトキャパ
シタＬＰＦは、Ｄ／Ａ変換回路で発生するグリッチを除
去できるので、安定な動作が期待できる。
【図１】本発明のＰＢ信号発生回路の機能ブロック図で
ある。
ある。
【図２】従来におけるＤ／Ａ変換出力のグリッチ除去回
路の回路図である。
路の回路図である。
【図３】図２の信号波形図である。
【図４】本発明の実施例を示すＰＢ信号発生回路の概略
の構成ブロック図である。
の構成ブロック図である。
【図５】図４中のスイッチトキャパシタＬＰＦの回路図
である。
である。
【図６】図４の信号波形図である。
１０ ＰＢ信号決定回路 １１ デコーダ １２ａ，１２ｂ 逓倍器 ２０，２０ａ，２０ｂ Ｄ／Ａ変換回路 ２１ａ，２１ｂ 分周器 ２２ａ，２２ｂ Ｄ／Ａ変換器 ３０，３０ａ，３０ｂ スイッチトキャパシタＬＰＦ ４０ 加算器 Ｓｉ１０ ボタン押圧信号 ｆｏ 周波数 ｆｌ 低群周波数 ｆｈ 高群周波数 Ｓ１０ ディジタル信号 Ｓ２０，Ｓ３０ アナログ信号
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04M 1/50 H03H 19/00 H04M 19/02 H04Q 1/45
Claims (1)
- 【請求項１】 ボタン押圧信号を解読して出力周波数ｆ
ｏを決定し、該周波数ｆｏのｎ倍（但し、ｎ；整数）の
周波数ｎｆｏのディジタル信号を出力するプッシュボタ
ン信号決定回路と、前記プッシュボタン信号決定回路の
出力を１／ｎに分周し、該分周結果を所定周波数のアナ
ログ信号に変換するディジタル／アナログ変換回路と、
前記周波数ｎｆｏで前記ディジタル／アナログ変換回路
の出力をサンプリングして高周波成分を除去するスイッ
チトキャパシタ低域フィルタとを、備えたことを特徴と
するプッシュボタン信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40691990A JP2925333B2 (ja) | 1990-12-26 | 1990-12-26 | プッシュボタン信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40691990A JP2925333B2 (ja) | 1990-12-26 | 1990-12-26 | プッシュボタン信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04223741A JPH04223741A (ja) | 1992-08-13 |
| JP2925333B2 true JP2925333B2 (ja) | 1999-07-28 |
Family
ID=18516537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40691990A Expired - Fee Related JP2925333B2 (ja) | 1990-12-26 | 1990-12-26 | プッシュボタン信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2925333B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0686337A (ja) * | 1992-09-01 | 1994-03-25 | Nec Corp | ディジタル・トーン発生回路 |
-
1990
- 1990-12-26 JP JP40691990A patent/JP2925333B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04223741A (ja) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743397A (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| US5514997A (en) | Inverting delay circuit | |
| US6703958B2 (en) | Analog-to-digital converter | |
| JP2925333B2 (ja) | プッシュボタン信号発生回路 | |
| US4218665A (en) | Band-pass filter | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| JPH0974364A (ja) | Ｆｍ多重受信装置 | |
| JPS60114020A (ja) | 非巡回型デジタルフィルタ回路 | |
| US5680133A (en) | Analog-to-digital converter | |
| JP3175070B2 (ja) | Ａｄ変換器 | |
| JP3758849B2 (ja) | データ変換装置 | |
| JP2699570B2 (ja) | 電子楽器 | |
| JP3895235B2 (ja) | クロック生成方法及び回路並びにａ／ｄ変換方法及び装置 | |
| US5055917A (en) | Output apparatus for image signals | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| KR100633568B1 (ko) | 시간분할 디지털 필터 및 이를 이용한 다채널디지털/아날로그 데이터 변환기 회로 | |
| EP0620642B1 (en) | Inverting delay circuit | |
| JP2646306B2 (ja) | 多チャンネル無相関雑音発生装置 | |
| EP0103410B1 (en) | Switched-capacitor stage with differential output | |
| JPH0759052A (ja) | 自動周波数追従装置 | |
| JPH05218999A (ja) | 列変換回路 | |
| JPH0964702A (ja) | クロック逓倍器 | |
| JPS61205023A (ja) | Ｄ／ａ変換出力のグリツチ除去回路 | |
| JPH06319060A (ja) | 映像信号処理回路 | |
| JPH06276543A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| LAPS | Cancellation because of no payment of annual fees |