JP2907715B2 - Video signal processing device - Google Patents

Video signal processing device

Info

Publication number
JP2907715B2
JP2907715B2 JP8516194A JP8516194A JP2907715B2 JP 2907715 B2 JP2907715 B2 JP 2907715B2 JP 8516194 A JP8516194 A JP 8516194A JP 8516194 A JP8516194 A JP 8516194A JP 2907715 B2 JP2907715 B2 JP 2907715B2
Authority
JP
Japan
Prior art keywords
quantization
video signal
coefficient
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8516194A
Other languages
Japanese (ja)
Other versions
JPH07298262A (en
Inventor
勝治 卯路
秀樹 大高
昭成 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8516194A priority Critical patent/JP2907715B2/en
Publication of JPH07298262A publication Critical patent/JPH07298262A/en
Application granted granted Critical
Publication of JP2907715B2 publication Critical patent/JP2907715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、標本化された映像信号
を符号化および復号化する映像信号処理装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing apparatus for encoding and decoding a sampled video signal.

【0002】[0002]

【従来の技術】近年、映像信号をディジタル化して記録
再生するD1、D2ビデオテープレコーダ(以下、VT
Rと記す。)が開発されている。また、民生用機器とし
てディジタル静止画を記録再生できるビデオフロッピー
やディジタル動画を記録できるVTRの開発が進んでい
る。民生用ディジタルVTRの開発例としてはテレビジ
ョン学会誌(vol.45,No.7,pp813〜8
19,1991)記載の数例がある。この民生用ディジ
タルVTRは映像信号の持つ冗長度を幾多の手法を用い
て、情報量を1/5程度に圧縮して記録している。
2. Description of the Related Art In recent years, D1 and D2 video tape recorders (hereinafter referred to as VT) for digitizing and recording / reproducing video signals.
Described as R. ) Has been developed. Also, video floppy capable of recording and reproducing digital still images and VTR capable of recording digital moving images have been developed as consumer equipment. Examples of development of consumer digital VTRs include the Journal of the Institute of Television Engineers of Japan (vol. 45, No. 7, pp. 813-8).
19, 1991). In this consumer digital VTR, the redundancy of the video signal is recorded by compressing the information amount to about 1/5 using various methods.

【0003】以下に、従来の映像信号処理装置について
説明する。図4は従来の映像信号処理装置のブロック図
である。図3は図4で直交変換された映像信号の説明
図、(表1)はクラス判別を説明する表、(表2)は量
子化を説明する表、(表3)は量子化ナンバーと量子化
ステップとの関係を説明する表、(表4)はクラス値に
対するオフセットを説明する表である。
[0003] A conventional video signal processing apparatus will be described below. FIG. 4 is a block diagram of a conventional video signal processing device. FIG. 3 is an explanatory diagram of the video signal subjected to the orthogonal transformation in FIG. 4, (Table 1) is a table for explaining class discrimination, (Table 2) is a table for explaining quantization, and (Table 3) is a quantization number and a quantum. (Table 4) is a table for explaining the relationship with the classifying step, and (Table 4) is a table for explaining the offset to the class value.

【0004】[0004]

【表1】 [Table 1]

【0005】[0005]

【表2】 [Table 2]

【0006】[0006]

【表3】 [Table 3]

【0007】[0007]

【表4】 [Table 4]

【0008】図4において、41は標本化後隣接する8
×8画素にブロック化された映像信号の入力端子、42
は入力端子41に入力されたブロック毎の信号を直交変
換し直交係数(DC係数とAC係数)を出力する直交変
換回路、43は直交変換回路42から出力された63個
のAC係数から各ブロックの量子化の手段を決定するク
ラス判別回路、44はクラス判別回路43から出力され
るクラス判別情報に基づき直交変換回路42の出力信号
を量子化する量子化回路、45は量子化された信号を出
力する出力端子である。
In FIG. 4, reference numeral 41 denotes an adjacent 8 after sampling.
An input terminal for a video signal divided into × 8 pixels, 42
Is an orthogonal transformation circuit that orthogonally transforms the signal of each block input to the input terminal 41 and outputs orthogonal coefficients (DC coefficient and AC coefficient). 43 denotes each block from the 63 AC coefficients output from the orthogonal transformation circuit 42. A class discriminating circuit for deciding the means of quantization; 44, a quantizing circuit for quantizing the output signal of the orthogonal transform circuit 42 based on the class discriminating information output from the class discriminating circuit 43; 45, a quantized signal Output terminal for output.

【0009】入力端子41には画面を8×8画素のブロ
ックに分割した映像信号が入力される。ブロック化され
た映像信号は、直交変換回路42で相互に独立した変換
軸で線形変換される。変換の結果、図3のような64個
の係数が得られる。図3において、DC係数は8×8画
素の平均値(直流成分)を表す。残りの63個の係数1
〜63はAC係数で、水平方向、垂直方向に進むにつれ
て高い周波数成分を含む。ここで、AC1〜AC5をエ
リア0、AC6〜AC20をエリア1、AC21〜AC
42をエリア2、AC43〜AC63をエリア3と定義
する。
An input terminal 41 receives a video signal obtained by dividing the screen into blocks of 8 × 8 pixels. The blocked video signal is linearly converted by the orthogonal conversion circuit 42 using mutually independent conversion axes. As a result of the conversion, 64 coefficients as shown in FIG. 3 are obtained. In FIG. 3, the DC coefficient represents an average value (DC component) of 8 × 8 pixels. Remaining 63 coefficients 1
63 are AC coefficients, which include higher frequency components in the horizontal and vertical directions. Here, AC1 to AC5 are Area 0, AC6 to AC20 are Area 1, AC21 to AC
42 is defined as area 2, and AC43 to AC63 are defined as area 3.

【0010】このように、映像信号を直交変換すること
により、映像信号の統計的性質から特定の成分に電力が
集中するため、ビット割り当てを工夫することによりブ
ロックあたりのビット数を削減することができる。
As described above, since the power is concentrated on a specific component due to the statistical properties of the video signal by orthogonally transforming the video signal, it is possible to reduce the number of bits per block by devising the bit allocation. it can.

【0011】クラス判別回路43には、入力信号を直交
変換した結果が、水平および垂直周波数成分の低いDC
値から周波数の高いAC値(AC1→AC2→AC3→
・・)の順に入力される。クラス判別回路43は直交変
換回路42から出力されたブロック単位の信号を(表
1)に記載した規則に基づきクラス分けする。たとえば
入力輝度信号を直交変換したブロックの中のAC係数の
最大値が30の場合、クラスはエリア2と判定される。
The result of the orthogonal transformation of the input signal is supplied to a class discrimination circuit 43 by a DC converter having low horizontal and vertical frequency components.
AC value of higher frequency from the value (AC1 → AC2 → AC3 →
・ ・) The class discriminating circuit 43 classifies the signals in block units output from the orthogonal transform circuit 42 based on the rules described in (Table 1). For example, when the maximum value of the AC coefficient in the block obtained by orthogonally transforming the input luminance signal is 30, the class is determined to be area 2.

【0012】量子化回路44は、クラスがエリア3の場
合、ブロック内のAC係数を1ビットシフトダウン(1
/2化)し、30ブロックを一単位として量子化後のデ
ータ量を見積もりした後、(表2)に示された粗〜密の
9種類の量子化方法により、各エリアのAC係数をビッ
トシフトすることで量子化が行なわれる。量子化後のデ
ータ量見積もりは、16種類の量子化ステップ((表
3)参照)毎に求められる。量子化ステップが0の場
合、各ブロックは量子化ステップ0に各ブロックのクラ
ス値に基づくオフセット値((表4)参照)を加算した
新しい量子化ステップの示す量子化ナンバーで量子化を
行なう。また、量子化後の信号に対し、可変長符号化し
た時の累積符号語数と予め定めてある目標値を比較し、
目標を越えない最大の量子化ステップに基づき量子化を
行なう。つまり、各ブロックのオフセット値をこの量子
化ステップ値に加算し、その新量子化ステップに対応す
る量子化ナンバーで量子化を行なう。量子化された信号
は、信号出力端子45に出力される。
When the class is the area 3, the quantization circuit 44 shifts down the AC coefficient in the block by 1 bit (1 bit).
/ 2), and after estimating the amount of data after quantization using 30 blocks as one unit, the AC coefficient of each area is converted into bits by nine types of coarse to fine quantization methods shown in (Table 2). The quantization is performed by shifting. An estimate of the data amount after quantization is obtained for each of the 16 quantization steps (see (Table 3)). When the quantization step is 0, each block is quantized with the quantization number indicated by the new quantization step obtained by adding the offset value (see (Table 4)) based on the class value of each block to the quantization step 0. Further, for the signal after quantization, the cumulative number of codewords at the time of variable length encoding is compared with a predetermined target value,
The quantization is performed based on the maximum quantization step that does not exceed the target. That is, the offset value of each block is added to the quantization step value, and quantization is performed using the quantization number corresponding to the new quantization step. The quantized signal is output to a signal output terminal 45.

【0013】[0013]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では以下に示す問題を有している。量子化を行
なう際に、AC係数の最大値によってクラス判別を行な
っているので、周波数の低いAC係数の割合が多いブロ
ックの中でも周波数の高いAC係数が含まれている場
合、たとえば画像に現われる文字などのエッジ部分のよ
うに視覚的に目立つ部分では大きいクラス値が選択さ
れ、画質が劣化するという問題点を有していた。
However, the above-mentioned conventional configuration has the following problems. When performing quantization, the class is determined based on the maximum value of the AC coefficient. Therefore, when a high-frequency AC coefficient is included in a block having a high proportion of a low-frequency AC coefficient, for example, a character appearing in an image In a visually conspicuous portion such as an edge portion, a large class value is selected, and the image quality is degraded.

【0014】本発明は、上記従来の問題点を解決するも
ので、画像の視覚的に目立つ部分に発生する歪みを低減
させることを可能とする映像信号処理装置を提供するこ
とを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a video signal processing device capable of reducing distortion generated in a visually conspicuous portion of an image.

【0015】[0015]

【課題を解決するための手段】上記した課題を解決する
ために本発明の映像信号処理装置は、隣接する複数個の
標本値を集めてブロック化された映像信号を入力とし、
前記ブロック化された映像信号のレベル値を判別するレ
ベル判別手段と、前記ブロック化された映像信号を直交
変換し、直流係数と交流係数とを出力する直交変換手段
と、前記直交変換手段により得られた直流係数を検出す
るDC検出手段と、前記直交変換手段により得られた交
流係数を検出するAC検出手段と、前記直交変換手段か
ら出力された係数を量子化する量子化手段と、前記量子
化手段を制御する量子化制御手段とを備え、前記量子化
制御手段は、前記レベル判別手段から出力されたレベル
値と、前記DC検出手段から出力された直流係数と、前
記AC検出手段から出力された交流係数とに基づいて前
記量子化手段を制御するように構成したものである。
In order to solve the above-mentioned problems, a video signal processing apparatus according to the present invention receives a plurality of adjacent sample values and inputs a block-shaped video signal as an input.
Level determining means for determining a level value of the blocked video signal; orthogonal transform means for orthogonally transforming the blocked video signal to output a DC coefficient and an AC coefficient; DC detection means for detecting the obtained DC coefficient, AC detection means for detecting the AC coefficient obtained by the orthogonal transformation means, quantization means for quantizing the coefficient output from the orthogonal transformation means, Quantization control means for controlling the quantization means, wherein the quantization control means includes a level value output from the level determination means, a DC coefficient output from the DC detection means, and an output from the AC detection means. The quantization means is configured to be controlled based on the obtained AC coefficient.

【0016】[0016]

【作用】本発明は上記した構成により、ブロック化後直
交変換された信号を量子化する際に、レベル判別手段か
ら出力されたレベル値と、DC検出手段から出力された
DC係数と、AC検出手段から出力されたAC係数、た
とえばAC係数の絶対値の総和に基づいてクラス判別を
行ない、量子化することにより、画像の視覚的に目立つ
部分に発生する歪みを低減する。
According to the present invention, when quantizing a signal subjected to orthogonal transformation after blocking, the present invention provides a level value output from a level discriminating unit, a DC coefficient output from a DC detecting unit, and an AC detection signal. Classification is performed based on the AC coefficient output from the means, for example, the sum of absolute values of the AC coefficient, and quantization is performed to reduce distortion generated in a visually conspicuous portion of the image.

【0017】[0017]

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図1は本発明の一実施例における、
映像信号処理装置のブロック図である。図2はレベル判
別の説明図、(表5)はレベル判別に基づくクラス分け
の説明をする表である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of the present invention.
It is a block diagram of a video signal processing device. FIG. 2 is an explanatory diagram of the level determination, and (Table 5) is a table for explaining the classification based on the level determination.

【0018】[0018]

【表5】 [Table 5]

【0019】図1において、11は標本化後隣接する8
×8画素にブロック化された映像信号の入力端子、12
は入力されたブロック単位の信号のレベル値を判別する
回路で、本実施例では振幅レベルからランク付けを行な
いランク値を出力するレベル判別回路である。13は入
力されたブロック毎の信号を直交変換し直交係数(DC
係数とAC係数)を出力する直交変換回路である。14
は直交変換回路13から出力された直交係数において、
63個のAC係数値の総和を出力するAC検出回路、1
5は直交変換回路13から出力された直交係数からDC
係数を検出するDC検出回路、16はレベル判別回路1
2から出力されたランク情報と、AC検出回路14から
出力されたAC係数の絶対値の総和と、DC検出回路1
5から出力されたDC係数とに基づいて量子化の手段を
決定する量子化制御手段としてのクラス判別回路であ
る。17はクラス判別回路16から出力されるクラス判
別情報に基づき直交変換回路13の出力信号を量子化す
る量子化回路、18は量子化された信号を出力する出力
端子である。
In FIG. 1, reference numeral 11 denotes an adjacent 8 after sampling.
Input terminal of video signal blocked into × 8 pixels, 12
Is a circuit for judging the level value of the input block unit signal. In this embodiment, the level judging circuit outputs a rank value by ranking the amplitude level. 13 orthogonally transforms the input signal for each block and performs an orthogonal coefficient (DC
This is an orthogonal transformation circuit that outputs coefficients and AC coefficients. 14
Is the orthogonal coefficient output from the orthogonal transformation circuit 13,
An AC detection circuit that outputs a sum of 63 AC coefficient values,
5 is a DC from the orthogonal coefficient output from the orthogonal transformation circuit 13
DC detection circuit for detecting coefficients, 16 is a level discrimination circuit 1
2, the sum of the absolute values of the AC coefficients output from the AC detection circuit 14, and the DC detection circuit 1
5 is a class discrimination circuit as quantization control means for deciding quantization means based on the DC coefficient output from 5. Reference numeral 17 denotes a quantization circuit for quantizing an output signal of the orthogonal transform circuit 13 based on the class discrimination information output from the class discrimination circuit 16, and reference numeral 18 denotes an output terminal for outputting a quantized signal.

【0020】入力端子11には画面を8×8画素のブロ
ックに分割した映像信号が入力される。ブロック化され
た映像信号はレベル判別回路12で、各ブロック毎に振
幅レベルに応じたランク付けが行なわれる。たとえば図
2のように、画像信号の振幅範囲を0〜255とした
時、ブロック内の最小レベルが200以上、または最大
レベルが50以下の時をランク1とし、ブロック内の全
ての振幅レベルが51以上、199以下の時をランク0
と判別する。すなわち直交変換前の映像信号の振幅レベ
ルが非常に小さいブロック、あるいは非常に大きいブロ
ックをランク1、その中間の振幅レベルを持つブロック
をランク0と判別する。
A video signal obtained by dividing the screen into blocks of 8 × 8 pixels is input to the input terminal 11. The video signal divided into blocks is ranked by the level discrimination circuit 12 according to the amplitude level for each block. For example, as shown in FIG. 2, when the amplitude range of the image signal is 0 to 255, when the minimum level in the block is 200 or more, or when the maximum level is 50 or less, the rank is 1 and all the amplitude levels in the block are rank 1. Rank 0 when 51 or more and 199 or less
Is determined. That is, a block in which the amplitude level of the video signal before the orthogonal transformation is very small or very large is determined as rank 1, and a block having an intermediate amplitude level is determined as rank 0.

【0021】ブロック化された映像信号は、直交変換回
路13で相互に独立した変換軸で線形変換される。AC
検出回路14は、直交変換回路13から出力された64
個の直交係数から、DC係数を除いた63個のAC係数
の絶対値の総和を演算し出力する。DC検出回路15
は、直交変換回路13から出力された64個の直交係数
から、DC係数を検出し出力する。
The block-formed video signal is linearly converted by the orthogonal conversion circuit 13 using mutually independent conversion axes. AC
The detection circuit 14 detects the 64
From the orthogonal coefficients, the sum of the absolute values of the 63 AC coefficients excluding the DC coefficient is calculated and output. DC detection circuit 15
Detects a DC coefficient from the 64 orthogonal coefficients output from the orthogonal transformation circuit 13 and outputs the DC coefficient.

【0022】クラス判別回路16には、レベル判別回路
12から出力されたブロック毎のランク値と、AC検出
回路14から出力されたAC係数の絶対値の総和と、D
C検出回路15から出力されたDC係数が入力される。
クラス判別回路16は、ブロック毎の信号を(表5)に
記載した規則に基づきクラス分けをする。たとえば、入
力ブロック信号が輝度信号(Y信号)で構成されてい
て、DC係数が128以上で、AC係数の絶対値の総和
が128以上、ランクが0の場合、クラスはエリア2と
判定され、AC係数の絶対値の総和が128未満で、ラ
ンクが0の場合、クラスはエリア3と判定される。
The class discriminating circuit 16 includes a rank value for each block output from the level discriminating circuit 12, a sum of absolute values of AC coefficients output from the AC detecting circuit 14, and D
The DC coefficient output from the C detection circuit 15 is input.
The class discrimination circuit 16 classifies the signals for each block based on the rules described in (Table 5). For example, if the input block signal is composed of a luminance signal (Y signal), the DC coefficient is 128 or more, the sum of the absolute values of the AC coefficients is 128 or more, and the rank is 0, the class is determined to be area 2; If the sum of the absolute values of the AC coefficients is less than 128 and the rank is 0, the class is determined to be area 3.

【0023】量子化回路17には、直交変換回路13が
出力したブロックの直交係数と、クラス判別回路16が
出力したクラス値が入力され、量子化が行なわれる。量
子化された信号は、信号出力端子18に出力される。
The quantizing circuit 17 receives the orthogonal coefficients of the block output from the orthogonal transform circuit 13 and the class value output from the class discriminating circuit 16 and performs quantization. The quantized signal is output to a signal output terminal 18.

【0024】以上説明したように本実施例によれば、直
交変換前の映像信号の振幅レベルが非常に小さいブロッ
ク、あるいは非常に大きいブロックは粗く量子化し、そ
の中間に位置するブロックに対しては、AC係数の絶対
値の総和が小さいブロックと、AC係数の絶対値の総和
が大きく、かつDC係数値が大きいブロックに対して細
かい量子化を行なうことにより、視覚的に歪みが目立つ
部分における量子化誤差を低減し、画質劣化を防ぐこと
ができる。
As described above, according to the present embodiment, blocks in which the amplitude level of the video signal before the orthogonal transform is very small or very large are coarsely quantized, and blocks in the middle are quantized. By performing fine quantization on a block having a small sum of the absolute values of the AC coefficients and a block having a large sum of the absolute values of the AC coefficients and having a large DC coefficient value, the quantization in a portion where distortion is visually conspicuous is performed. It is possible to reduce the image formation error and prevent image quality deterioration.

【0025】なお、ブロック単位の信号のランク付けに
ついて、前記実施例ではその一例を示したものであり、
領域を更に細かく分割しランク付けを行なってもよい。
The above embodiment shows an example of the ranking of signals on a block-by-block basis.
The region may be divided into smaller regions and ranked.

【0026】[0026]

【発明の効果】以上説明したように、本発明によれば、
たとえば各ブロックに対して映像信号の振幅レベルに応
じたランク付けを行ない、かつ直交変換後の直流係数、
交流係数に基づいて量子化を制御することにより、画像
の視覚的に目立つ部分を含むブロックに生じる量子化誤
差を低減し、画質劣化を防ぐことができ、その実用的効
果は大きい。
As described above, according to the present invention,
For example, each block is ranked according to the amplitude level of the video signal, and the DC coefficient after the orthogonal transformation,
By controlling the quantization based on the AC coefficient, a quantization error generated in a block including a visually conspicuous portion of the image can be reduced, and the image quality can be prevented from deteriorating.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の映像信号処理装置の構成を
示すブロック図。
FIG. 1 is a block diagram showing a configuration of a video signal processing device according to an embodiment of the present invention.

【図2】本発明の一実施例の映像信号処理装置における
映像信号のランク付けを説明する図。
FIG. 2 is a view for explaining ranking of video signals in the video signal processing device according to one embodiment of the present invention.

【図3】直交変換された映像信号を説明する図。FIG. 3 is a diagram illustrating an orthogonally transformed video signal.

【図4】従来の映像信号処理装置の構成を示すブロック
図。
FIG. 4 is a block diagram showing a configuration of a conventional video signal processing device.

【符号の説明】[Explanation of symbols]

11 信号入力端子 12 レベル判別回路 13 直交変換回路 14 AC検出回路 15 DC検出回路 16 クラス判別回路 17 量子化回路 18 信号出力端子 Reference Signs List 11 signal input terminal 12 level discrimination circuit 13 orthogonal transformation circuit 14 AC detection circuit 15 DC detection circuit 16 class discrimination circuit 17 quantization circuit 18 signal output terminal

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04N 7/24 - 7/68 H04N 1/41 - 1/419 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H04N 7/24-7/68 H04N 1/41-1/419

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 隣接する複数個の標本値を集めてブロッ
ク化された映像信号を入力とし、前記ブロック化された
映像信号のレベル値を判別するレベル判別手段と、前記
ブロック化された映像信号を直交変換し、直流係数と交
流係数とを出力する直交変換手段と、前記直交変換手段
により得られた直流係数を検出するDC検出手段と、前
記直交変換手段により得られた交流係数を検出するAC
検出手段と、前記直交変換手段から出力された係数を量
子化する量子化手段と、前記量子化手段を制御する量子
化制御手段とを備え、前記量子化制御手段は、前記レベ
ル判別手段から出力されたレベル値と、前記DC検出手
段から出力された直流係数と、前記AC検出手段から出
力された交流係数とに基づいて前記量子化手段を制御す
ることを特徴とする映像信号処理装置。
1. A level discriminating means for collecting a plurality of adjacent sample values and inputting a blocked video signal as input and discriminating a level value of the blocked video signal; Are orthogonally transformed, and a DC coefficient and an AC coefficient are output. An orthogonal transformation means, a DC detection means for detecting a DC coefficient obtained by the orthogonal transformation means, and an AC coefficient obtained by the orthogonal transformation means are detected. AC
Detecting means, quantizing means for quantizing the coefficient output from the orthogonal transformation means, and quantization control means for controlling the quantization means, wherein the quantization control means outputs from the level discriminating means. A video signal processing device for controlling the quantization means based on the obtained level value, the DC coefficient output from the DC detection means, and the AC coefficient output from the AC detection means.
【請求項2】 量子化制御手段は、レベル判別手段がブ
ロック化された映像信号のレベルが予め定められた第一
のしきい値に対して大きいと判別した場合と、予め定め
られた第二のしきい値に対して小さいと判別した場合に
は粗い量子化を行なうように量子化手段を制御すること
を特徴とする請求項1記載の映像信号処理装置。
2. The quantization control unit according to claim 1, wherein the level determination unit determines that the level of the blocked video signal is higher than a predetermined first threshold value, 2. The video signal processing apparatus according to claim 1, wherein when it is determined that the threshold value is smaller than the threshold value, the quantization means is controlled to perform coarse quantization.
【請求項3】 AC検出手段は、直交変換手段により直
交変換された係数から交流係数の絶対値の総和を出力す
ることを特徴とする請求項1記載の映像信号処理装置。
3. The video signal processing apparatus according to claim 1, wherein the AC detection means outputs a sum of absolute values of AC coefficients from the coefficients orthogonally transformed by the orthogonal transformation means.
【請求項4】 量子化制御手段は、AC検出手段から出
力された交流係数の絶対値の総和が小さいブロックと、
AC検出手段から出力された交流係数の絶対値の総和が
大きく、かつ前記DC検出手段から出力された直流係数
が大きいブロックとに対して細かい量子化を行なうよう
に量子化手段を制御することを特徴とする請求項3記載
の映像信号処理装置。
4. The quantization control means includes: a block having a small sum of absolute values of AC coefficients output from the AC detection means;
Controlling the quantization means so as to perform fine quantization on a block having a large sum of absolute values of the AC coefficients output from the AC detection means and having a large DC coefficient output from the DC detection means. 4. The video signal processing device according to claim 3, wherein:
JP8516194A 1994-04-25 1994-04-25 Video signal processing device Expired - Fee Related JP2907715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8516194A JP2907715B2 (en) 1994-04-25 1994-04-25 Video signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8516194A JP2907715B2 (en) 1994-04-25 1994-04-25 Video signal processing device

Publications (2)

Publication Number Publication Date
JPH07298262A JPH07298262A (en) 1995-11-10
JP2907715B2 true JP2907715B2 (en) 1999-06-21

Family

ID=13850951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8516194A Expired - Fee Related JP2907715B2 (en) 1994-04-25 1994-04-25 Video signal processing device

Country Status (1)

Country Link
JP (1) JP2907715B2 (en)

Also Published As

Publication number Publication date
JPH07298262A (en) 1995-11-10

Similar Documents

Publication Publication Date Title
US6438167B1 (en) Code amount control device and encoding apparatus using the same
JP2828997B2 (en) Adaptive transform coding device
JP4918099B2 (en) Encoding method and apparatus for applying coefficient reordering
JPH0583696A (en) Picture encoding device
JP3097665B2 (en) Time-lapse recorder with anomaly detection function
JPH06205386A (en) Picture reproduction device
JPH0723383A (en) Method and apparatus for compressing/ expanding image for bit fixation
JPH05292462A (en) Method and device for compression-encoding and decoding video
JP3152765B2 (en) Image coding device
JP3046133B2 (en) Fixed bit rate compression coding method
JP2907715B2 (en) Video signal processing device
JP2890740B2 (en) Digital video signal playback device
JP3812808B2 (en) Skip region detection type moving image encoding apparatus and recording medium
JP3271098B2 (en) Digital image signal decoding apparatus and method
JPH08322041A (en) Block distortion eliminator
JP3144180B2 (en) Video signal processing device
JP2910416B2 (en) Orthogonal transform coding device
JP3232160B2 (en) Encoding device and method
KR0170636B1 (en) Supervisory camera system
JP2835770B2 (en) Video coding control method
KR0135788B1 (en) Quantization width deciding method in hd-dvcr
JP3458412B2 (en) Quantization bit number conversion device and conversion method, and quantization bit number learning device and learning method
JP2004236298A (en) Image data processing apparatus, image data processing method, image data distribution apparatus and image data transmission system
JP3161097B2 (en) High efficiency coding device
JPH04367183A (en) Picture encoder

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees