JP2904086B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2904086B2
JP2904086B2 JP7341515A JP34151595A JP2904086B2 JP 2904086 B2 JP2904086 B2 JP 2904086B2 JP 7341515 A JP7341515 A JP 7341515A JP 34151595 A JP34151595 A JP 34151595A JP 2904086 B2 JP2904086 B2 JP 2904086B2
Authority
JP
Japan
Prior art keywords
conductive film
film pattern
pattern
spiral
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7341515A
Other languages
English (en)
Other versions
JPH09181264A (ja
Inventor
亨 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7341515A priority Critical patent/JP2904086B2/ja
Priority to EP96117885A priority patent/EP0782190A3/en
Priority to US08/756,536 priority patent/US6002161A/en
Priority to KR1019960065055A priority patent/KR100267413B1/ko
Publication of JPH09181264A publication Critical patent/JPH09181264A/ja
Application granted granted Critical
Publication of JP2904086B2 publication Critical patent/JP2904086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特に半導体基板上にインダクタ素
子を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年のＬＳＩでは、その内部搭載素子と
して、ＭＯＳトランジスタ、バイポーラトランジスタ等
の能動素子のほか、抵抗、コンデンサ、インダクタ等の
受動素子を形成することが重要になってきている。
【０００３】特に数１００ＭＨｚから１ＧＨｚ以上の無
線周波数帯で使われるフィルタ等を構成する素子として
インダクタＬはコンデンサＣとともに重要な受動素子で
ある。
【０００４】ＬＳＩに搭載されるインダクタ素子は従
来、図１１に示すように金属配線Ｍ、例えばアルミニウ
ム配線を平面的にスパイラル状（螺旋状）に形成したも
のが用いられてきた。インダクタは外形寸法Ｙや巻数ｎ
および線幅Ｗ、線間隔Ｓによって変化する。例えば、Ｗ
＝Ｓ＝２０μｍ、ｎ＝３．５巻とした場合の外形寸法Ｙ
とインダクタンス値Ｌの関係を図１２に示す。
【０００５】
【発明が解決しようとする課題】前述のインダクタの性
能を表す指標にＱ（クオリティー・ファクタ）と呼ばれ
る値がある。このＱが高いほどインダクタンスの成分が
純粋、すなわち理想的なインダクタに近いといえる。Ｑ
は角周波数ω（ω＝２πｆ，ｆ：周波数）、インダクタ
ンスＬ、スパイラルインダクタ素子の配線抵抗Ｒｍによ
り次式のように表される。
【０００６】Ｑ＝ωＬ／Ｒｍ・・・・・・・第１式 同式からＱはインピーダンス成分と抵抗成分の比と考え
ることができ、Ｑを高くするにはインダクタンス値Ｌを
出来るだけ大きくすることは勿論のこと、抵抗成分すな
わちスパイラル配線の寄生抵抗を低減する必要がある。
【０００７】また図１３（Ａ）にインダクタの等価回路
を示し、図１３（Ｂ）にこの等価回路に対応したベクト
ル図を示す。この図１３（Ｂ）から抵抗成分が大きいほ
どｔａｎδが大きくなりインダクタ素子両端の電圧の位
相にずれが生じるため、この点からも寄生抵抗Ｒの低減
はインダクタ素子の性能改善に重要といえる。尚、ｔａ
ｎδはＱの逆数であり誘電損失または損失係数と呼ば
れ、インダクタの損失を表す。
【０００８】インダクタ素子両端の電圧と電流との関係
は次式であたえられる。
【０００９】 Ｖ＝ＩωＬ・ｓｉｎ（ωｔ＋δ）・・・・・・・第２式 理想的にはδ＝０°であるが、寄生抵抗成分が存在する
とδにより位相のずれを生じる。
【００１０】インダクタのＱを大きくするため従来、主
に次の２つの方法が提案されている。第１に分子のイン
ダクタンスＬの値を大きくする。すなわち先の図１１に
示す如く、金属配線層が平面上にスパイラル状に形成さ
れているインダクタの配線長を長くして巻き数を増加さ
せる方法である。しかしながらこの方法では、限られた
ＬＳＩチップ面積においてインダクタの占有面積が大き
くなってしまい、例えば１０ｎＨ以上のインダクタンス
値を得たい場合に図１２から巻き数を３．５とすると外
形寸法ａが０．６ミリ程度にもなり、他の回路を高集積
化するときの大きな障害となる。また単純に配線長を長
くすると配線抵抗Ｒｍが増加しＱがかえって低下してし
まう。
【００１１】一方、分母のＲｍを低減するため配線膜厚
を厚くすると配線の形成、特にドライエッチングの際エ
ッチング選択比の大きな適当なマスク材料がなく、配線
材料がアルミの場合、配線膜厚を２〜３ミクロン程度ま
でしか厚くできず配線抵抗を大幅に低減することは難し
い。
【００１２】上述の不具合を解決するため、幾つかの提
案がこれまでなされてきた。例えば特開昭６１−１４４
０５２号公報には図１４に示すようなインダクタ素子を
開示している。すなわち図１４において、半導体基板４
１の主面上の絶縁膜４２の上に、下層金属配線層４３と
上層金属配線層４４とを交互に配列し、たがいの端部間
を層間絶縁膜に形成したスルーホール４５を通して接続
することにより、横方向に螺旋状に延びるインダクタ素
子を構成している。
【００１３】また特開平３−２６３３６６号公報には図
１５に示すようなインダクタ素子を開示している。すな
わち図１５（Ａ）において、半導体基板５０の回路素子
領域６０上の絶縁膜５９の上に、リング状の第１層金属
配線層５１、リング状の第２層金属配線層５２およびリ
ング状の第３層金属配線層５３を層間絶縁膜５６，５７
を介して積み重ね、たがいの端部間を層間絶縁膜に形成
したスルーホール５４，５５を通して接続することによ
り、縦方向に螺旋状に延びるインダクタ素子を構成して
いる。
【００１４】このように多層配線技術を利用して基板上
の絶縁膜の上に金属配線層のパターンを層間絶縁膜に設
けたスルーホールを介して複数層でかつ螺旋状にインダ
クタ素子を形成することにより配線長を長くしても、素
子占有面積があまり大きくならない。
【００１５】しかしながら、これらの方法を用いて素子
の占有面積が小さくすむような構造にしても、単純に実
効的な配線長を長くするだけであるため、配線抵抗Ｒｍ
が増加しＱはかえって低下してしまう。
【００１６】また上記特開平３−２６３３６６号公報で
は、図１５（Ｂ）に示すように、インダクタンス値Ｌを
高くするため、各金属配線層間に絶縁膜５６′，５７′
を介して磁性体層５８，５８を介在させた構造にしてい
る。しかしながらこの方法では配線層毎に磁性体層を、
また配線層と磁性体層の間に必ず絶縁膜を設けなければ
ならないなど、製造工程がながくなる欠点を有する。ま
た同公報には記載されていないがインダクタ素子を形成
する以外の配線領域にも磁性体が残ってしまうため他の
回路に磁気の悪影響を与えてしまう。一方、インダクタ
素子を形成する以外の配線領域の磁性体層を除去するた
めにはフォトリソグラフィによるエッチング工程を更に
追加しなければならない。
【００１７】したがって本発明の目的は、配線抵抗を低
減することによりＱの値を向上することができるスパイ
ラル型のインダクタ素子を具備する半導体装置を提供す
ることである。
【００１８】本発明の他の目的は、Ｑの値を向上したス
パイラル型のインダクタ素子を容易に得ることができる
半導体装置の製造方法を提供することである。
【００１９】
【課題を解決するための手段】本発明の第１の特徴は、
半導体基板の一主面上に形成されたスパイラル状の第１
の導電膜パターンと、前記第１の導電膜パターンの中心
部分に接続された引き出し配線と、前記引き出し配線と
同一の層で形成され、前記引き出し配線およびその近傍
を避けて層間絶縁膜に設けられたコンタクトホールを通
して前記第１の導電膜パターンに電気的に接続されて該
第１の導電膜パターンに重畳して延在し、かつ前記引き
出し配線およびその近傍を避けて形成された孤立状の第
２の導電膜パターンとを有して構成されたインダクタ素
子を具備した半導体装置にある。ここで、前記第２の導
電膜パターンが下層のパターンであり、前記第１のパタ
ーンが上層のパターンであることができる。あるいは逆
に、前記第１の導電膜パターンが下層のパターンであ
り、前記第２のパターンが上層のパターンであることが
できる。さらに、前記第２の導電膜パターンは前記第１
の導電膜パターンより前記半導体基板側から離間して位
置する上層のパターンであり、前記第２の導電膜パター
ンと同一の層で形成されかつ該第２の導電膜パターンと
電気的に絶縁されたトリミング導電膜が前記第１の導電
膜パターンの複数の箇所に接続しており、前記複数の箇
所間の前記トリミング導電膜の部分の切断の有無を選択
することにより前記インダクタ素子のインダクタンス値
を調整するようにすることができる。また、前記スパイ
ラル状の第１の導電膜パターンの側面に絶縁膜を介して
磁性体層のサイドウォールを設けることができる。この
場合、前記磁性体層は鉄・ニッケル合金層もしくは鉄・
ニッケル・コバルト合金層であることが好ましい。さら
に、前記第１の導電膜パターン下の前記半導体基板に該
第１の導電膜パターンと同様の平面形状のスパイラル状
の溝が形成され、絶縁膜により前記溝が充填されている
ことが好ましい。本発明の第２の特徴は、半導体基板の
一主面上に形成されたスパイラル状の第１の導電膜パタ
ーンと、層間絶縁膜に設けられたコンタクトホールを通
して前記第１の導電膜パターンに電気的に接続されかつ
該第１の導電膜パターンに重畳して延在する孤立状の第
２の導電膜パターンとを有して構成されたインダクタ素
子を具備し、前記第２の導電膜パターンは前記第１の導
電膜パターンより前記半導 体基板側から離間して位置す
る上層のパターンであり、前記第２の導電膜パターンと
同一の層で形成されかつ該第２の導電膜パターンと電気
的に絶縁されたトリミング導電膜が前記第１の導電膜パ
ターンの複数の箇所に接続しており、前記複数の箇所間
の前記トリミング導電膜の部分の切断の有無を選択する
ことにより前記インダクタ素子のインダクタンス値を調
整するようにした半導体装置にある。ここで、前記トリ
ミング導電膜はスパイラル状の前記第１の導電膜パター
ン上を横断するように形成されていることが好ましい。
本発明の第３の特徴は、半導体基板の一主面上に形成さ
れたスパイラル状の第１の導電膜パターンと、層間絶縁
膜に設けられたコンタクトホールを通して前記第１の導
電膜パターンに電気的に接続されかつ該第１の導電膜パ
ターンに重畳して延在する孤立状の第２の導電膜パター
ンとを有して構成されたインダクタ素子を具備し、前記
第１の導電膜パターン下の前記半導体基板に該第１の導
電膜パターンと同様の平面形状のスパイラル状の溝が形
成され、絶縁膜により前記溝が充填されている半導体装
置にある。ここで、前記スパイラル状の溝は前記半導体
基板の主面に設けられている絶縁膜を貫通して形成され
ていることができる。本発明の第４の特徴は、半導体基
板の一主面上に形成されたスパイラル状の第１の導電膜
パターンと、層間絶縁膜に設けられたコンタクトホール
を通して前記第１の導電膜パターンに電気的に接続され
かつ該第１の導電膜パターンに重畳して延在する孤立状
の第２の導電膜パターンとを有して構成されたインダク
タ素子を具備し、前記スパイラル状の第１の導電膜パタ
ーンの上面及び側面のうち側面のみに絶縁膜を介して磁
性体層のサイドウォールが設けられている半導体装置に
ある。
【００２０】本発明の第５の特徴は、半導体基板の一主
面上にスパイラル状の第１の導電膜パターンを形成する
工程と、前記第１の導電膜パターン上に層間絶縁膜を形
成する工程と、前記層間絶縁膜にコンタクトホールを形
成する工程と、前記コンタクトホールを通して前記第１
の導電膜パターンに電気的に接続されかつ該第１の導電
膜パターンに重畳して延在する島状の第２の導電膜パタ
ーンを形成する工程とを有してインダクタ素子を構成す
る半導体装置の製造方法であって、前記第２の導電膜パ
ターンの形成時に該第２の導電膜パターンと同一の層で
かつ該第２の導電膜パターンと電気的に絶縁されたトリ
ミング導電膜を前記第１の導電膜パターンの複数の箇所
に接続して形成し、前記複数の箇所間の前記トリミング
導電膜の部分の切断の有無を選択することにより前記イ
ンダクタ素子のインダクタンス値を調整する半導体装置
の製造方法にある。ここで、前記トリミング導電膜はス
パイラル状の前記第１の導電膜パターン上を横断するよ
うに形成されることが好ましい。本発明の第６の特徴
は、半導体基板の一主面に平面形状がスパイラル状の溝
を形成する工程と、前記溝を絶縁膜で埋設する工程とを
有して分離溝領域を設け、スパイラル状の前記分離溝領
域上にスパイラル状の第１の導電膜パターンと層間絶縁
膜に設けられたコンタクトホールを通して前記第１の導
電膜パターンとのみに電気的に接続されかつ該第１の導
電膜パターンに重畳して延在する島状の第２の導電膜パ
ターンとを有して構成されたインダクタ素子を形成する
半導体装置の製造方法にある。ここで、島状の前記第２
の導電膜パターンはスパイラル状の前記分離溝領域上に
形成された下層の導電膜パターンであり、スパイラル状
の前記分離溝領域上のスパイラル状の前記第１の導電膜
パターンは前記第２の導電膜パターン上に前記層間絶縁
膜を介して設けられた上層の導電膜パターンであること
ができる。あるいは、スパイラル状の前記第１の導電膜
パターンはスパイラル状の前記分離溝領域上に形成され
た下層の導電膜パターンであり、島状の前記第２の導電
膜パターンは前記第１の導電膜パターン上に前記層間絶
縁膜を介して設けられた上層の導電膜パターンであるこ
とができる。
【００２１】本発明の第７の特徴は、半導体基板上に島
状の下層導電膜パターンを形成する工程と、層間絶縁膜
を形成する工程と、前記層間絶縁膜に前記下層導電膜パ
ターンに達するコンタクトホールを形成する工程と、前
記コンタクトホールを通して前記下層導電膜パターンに
接続するスパイラル状の上層導電膜パターンを形成する
工程と、前記上層導電膜パターンの側壁及び上面に絶縁
膜を形成し、その上に強磁性体層を形成する工程と、前
記強磁性体層の水平部分を除去し垂直部分のみを残存さ
せることにより前記上層導電膜パターンの側壁に前記絶
縁膜を介して強磁性体層によるサイドウォールを形成す
る工程とを有してインダクタ素子を構成する半導体装置
の製造方法にある。
【００２２】
【発明の実施の形態】以下図面を参照して本発明を説明
する。
【００２３】まず本発明の第１の実施の形態について説
明する。図１は第１の実施の形態の要部を示す図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の断面
図である。
【００２４】半導体基板１００上に絶縁膜１０１が設け
られ、その上に下層の金属層からなる第２の導電膜パタ
ーン２とインダクタ素子の一方の引き出し配線２Ａが形
成され、その上に層間絶縁膜１０２が形成され、この層
間絶縁膜１０２に細長平面形状のコンタクトホール３お
よび引き出しコンタクトホール３Ａが形成されている。
そして層間絶縁膜１０２上に上層の金属層からなりスパ
イラル平面形状の第１の導電体パターン１が形成されて
コンタクトホール３を通して第２の導電体パターン２に
それぞれの箇所で接続し、第１および第２の導電体パタ
ーン１，２によりスパイラル型インダクタ素子を構成し
ている。そして孤立状の第２の導電膜パターン２はスパ
イラル状の第１の導電膜パターン１のみに電気的に接続
している。また、インダクタ素子の他方の引き出し配線
１Ａが第１の導電体パターン１と連続的に形成されてい
る。
【００２５】コンタクトホール３は第１の導電膜パター
ン１とともに延在してこの第１の導電膜パターン１下に
形成されている。第２の導電膜パターン２は、第１の導
電膜パターン１のみに電気的に接続される孤立パター
ン、すなわち島状のパターンであり、第１の導電膜パタ
ーン１の真下に位置し、コンタクトホール３を通して第
１の導電膜パターン１に接続しながら第１の導電膜パタ
ーン１とともに延在している。
【００２６】また、第２の導電膜パターン２と同様に下
層の金属層から形成された引き出し配線２Ａは、引き出
しコンタクトホール３Ａを通してスパイラル状の中心部
に位置する第１の導電膜パターン１の先端箇所に接続
し、第２の導電膜パターン２と接触しないようにしてス
パイラル型インダクタ素子の外側に引き出されている。
すなわち図１（Ａ）に示すように、第２の導電膜パター
ン２およびコンタクトホール３は引き出し配線２Ａおよ
びその近傍を避けて形成されており、第２の導電膜パタ
ーン２と引き出し配線２Ａとが電気的に短絡しないよう
なっている。
【００２７】尚、図１（Ａ）の平面図では、下層の第２
の導電膜パターン２および引き出し配線２Ａを点線で示
し、上層の第１の導電膜パターン１およびそれぞれのコ
ンタクトホール３、３Ａを実線で示してある。本実施の
形態では第１の導電膜パターン１と第２の導電膜パター
ン２とは同じ幅を有して延在しているが、図１（Ａ）の
平面図では見やすくするために、点線で示す下層の第２
の導電膜パターン２は実線で示す上層の第１の導電膜パ
ターン１よりも幅広く描いである。
【００２８】これらの図面、特に図１（Ａ）の平面図に
示すように、一方、第２の導電膜パターン２およびコン
タクトホール３は引き出し配線１Ａおよびその近傍を除
いてスパイラル状の第１の導電膜パターン１の略全長下
に形成されているから実効的な長さを長くすることなく
実質的に膜厚を厚くしたことになり、これによりインダ
クタ素子の抵抗Ｒｍを十分に低減させることができる。
また層が異なる第１および第２の導電膜パターンから構
成されるから、それぞれの膜の膜厚を厚くする必要がな
くエッチング等によるパターニングが容易となる。
【００２９】次にこの実施の形態の製造方法を説明す
る。まずシリコン基板等の半導体基板１００の表面上に
ＣＶＤ法により、絶縁膜１０１として例えばシリコン酸
化膜１０１を５００〜７００ｎｍの膜厚堆積する。次に
スパッタ法を用いて、下層の金属層、例えばアルミニウ
ムを５００ｎｍ〜１μｍ形成後、フォトエッチッチング
法を用いて孤立状の第２の導電膜パターン２および引き
出し配線２Ａをパターニング形状形成する。次にＣＶＤ
法により、層間絶縁膜１０２として例えばシリコン酸化
膜１０２を５００ｎｍ〜１μｍの膜厚堆積した後、コン
タクトホール３および引き出しコンタクトホール３Ａを
ドライエッチング法を用いて形成する。次に上層の金属
層、例えばアルミニウムを５００ｎｍ〜１μｍの膜厚形
成後、フォトエッチング法を用いてスパイラル状の第１
の導電膜パターン１およびこれに繋がる引き出し配線１
Ａをパターニングして形成する。
【００３０】上述したようにこの実施の形態では、上層
の第１の導電膜パターン１がスパイラルインダクタ素子
の本体を構成し、これに下層の第２の導電膜パターン２
を裏打ち（アルミの裏打ち）して寄生抵抗Ｒｍを低減
し、さらに下層の引き出し配線２Ａが第１の導電膜パタ
ーン１のスパイラル配線中心部からインダクタ素子の一
方の端子を引き出す配線として用いている。更にこの実
施の形態の図１（Ａ）ではコンタクトホール３が細長い
形状であるが、多数の四角のコンタクトホールを配列し
たものでも良い。
【００３１】尚、当然ながら第１および第２の導電膜パ
ターン１，２を構成する上層および下層の金属層である
アルミニウム層は、半導体基板の他の箇所上で、スパイ
ラルインダクタ以外のＬＳＩ内の回路素子を接続する配
線を形成している。
【００３２】次に本発明の第２の実施の形態について説
明する。図２は本発明の第２の実施の形態の要部を示す
図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ部
の断面図である。尚、図２において図１と同一もしくは
類似の箇所は同じ符号を付してあるから重複する説明は
省略する。
【００３３】この第２の実施の形態ではインダクタの寄
生抵抗を低減する他に、インダクタンスの実測値が設計
値からずれた場合の微調整、いわゆるトリミングが可能
なインダクタ素子を実現できる。
【００３４】この第２の実施の形態では、第１の実施の
形態と逆に、下層の金属層によりインダクタ素子の本体
となるスパイラル状の第１の導電膜パターン１１が形成
され、上層の金属層により抵抗低減のために裏打ち用の
孤立状の第２の導電膜パターン１２が形成され、層間絶
縁膜１０２に設けられた細長平面形状のコンタクトホー
ル３を通して第１の導電膜パターン１１の略全長にわた
ってその上面に接続している。そして孤立状の第２の導
電膜パターン１２はスパイラル状の第１の導電膜パター
ン１１のみに電気的に接続している。
【００３５】また上層の金属層により一方の引き出し配
線１２Ａおよび他方の引き出し配線となるトリミング導
電膜１２Ｂも形成されている。
【００３６】一方の引き出し配線１２Ａは引き出しコン
タクトホール３Ａを通してスパイラル状の中心部に位置
する第１の導電膜パターン１１の先端箇所に接続してい
る。トリミング導電膜１２Ｂは引き出しコンタクトホー
ル３Ｂを通してスパイラル状の外周部に位置する第１の
導電膜パターン１１の先端箇所に接続して他方の引き出
し配線ともなっている。さらにこのトリミング導電膜１
２Ｂはトリミング用コンタクトホール３Ｅおよび３Ｆを
通して第１の導電膜パターン１１のそれぞれの箇所に接
続されている。
【００３７】すなわちトリミングは製造の終了した後、
第２の導電膜１２ＢのＸ1 ，Ｘ2 部分のうちの選ばれた
部分をレーザーカットして所望のインダクタンス値にな
るように調整する。例えば、インダクタ長を最も長くし
たい場合は、Ｘ1 ，Ｘ2 部分の両方をカットする。最も
短くしたい場合は、Ｘ1 ，Ｘ2 部分の両方ともカットし
ない。
【００３８】一方の引き出し配線１２Ａおよび他方の引
き出し配線となるトリミング導電膜１２Ｂは第２の導電
膜パターン１２と接触しないようにしてスパイラル型イ
ンダクタ素子の外側に引き出されている。すなわち図２
（Ａ）に示すように、第２の導電膜パターン１２および
コンタクトホール３は、引き出し配線１２Ａおよびトリ
ミング導電膜１２Ｂならびにそれら近傍を避けて短絡を
防止し、かつなるべく長い距離に亘って第１の導電膜パ
ターン１１と接続するようにコの字の平面形状に形成さ
れている。
【００３９】尚、図２（Ａ）の平面図では、上層の第２
の導電膜パターン１２、引き出し配線１２Ａおよびトリ
ミング導電膜１３Ｂを点線で示し、下層の第１の導電膜
パターン１１およびそれぞれのコンタクトホール３，３
Ａ，３Ｂ，３Ｅ，３Ｆを実線で示してある。またこの実
施の形態でも第１の導電膜パターン１１と第２の導電膜
パターン１２とは同じ幅を有して延在しているが、図２
（Ａ）の平面図では見やすくするために、点線で示す上
層の第２の導電膜パターン１２は実線で示す第１の導電
膜パターン１１よりも幅広く描いである。
【００４０】ここで先に第１式で示したクオリティー・
ファクタＱをさらに詳しく表現してみると、第１式は次
の第３式のようにも表され、その周波数ｆに対する依存
性は図３のようになる。
【００４１】 １／Ｑ＝（Ｒｍ／ωＬ）＋（ωＣｓｕｂ／Ｒｓｕｂ）・・・・・第３式 但し、Ｒｓｕｂ：基板の抵抗、Ｃｓｕｂ：インダクタ素
子−基板間寄生容量である。この第３式から、Ｑを大き
くするにはインダクタのスパイラル配線寄生抵抗Ｒｍを
低減する以外に、インダクタ素子と基板間の寄生容量Ｃ
ｓｕｂを低くし基板の抵抗Ｒｓｕｂを高くすることも有
効であることが判る。
【００４２】Ｑの周波数ｆ依存性とこれらの寄生成分と
の関係は図３に示すようになる。例えば１ＧＨｚ以下の
周波数においては主に配線抵抗の影響が大きく、５〜１
０ＧＨｚ以上の周波数では主に寄生容量Ｃｓｕｂと寄生
抵抗Ｒｓｕｂの要因が大きく影響する。
【００４３】従って比較的使用周波数の低い（１ＧＨ
ｚ）場合に、高いＱを実現するためには本発明の第１お
よび第２の実施の形態が有効である。一方、５〜１０Ｇ
Ｈｚ以上の周波数で高いＱを実現するには次に述べる本
発明の第３および第４の実施の形態を適用することが有
効である。またこれらの第１〜第４の実施の形態を組み
合わせて適用しても良いことは言までもない。
【００４４】次に本発明の第３の実施の形態について説
明する。図４は第３の実施の形態の要部を示す図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ部の断面
図である。尚、図４において図１と同一もしくは類似の
箇所は同じ符号を付してあるから重複する説明は省略す
る。
【００４５】図４（Ａ）の平面図において、図を見やす
くするために、上層のスパイラル状の第１の導電膜パタ
ーン１および引き出し配線１Ａ（実線）、中央部の引き
出しコンタクトホール３Ａ（実線）、スパイラル状の第
１の導電膜パターン１下のスパイラル状の分離溝４（２
点鎖線）のみを描いてある。
【００４６】この第３の実施の形態が先の第１および第
２の実施の形態と異なる点は、基板上の絶縁膜の上に設
けたインダクタ素子の本体となるスパイラル状の第１の
導電膜パターン１直下の基板中に絶縁膜１０３を埋設し
た分離溝４を形成した絶縁分離領域を設けたことであ
る。
【００４７】このような本実施の形態によれば、基板中
に設けたこの絶縁分離領域４，１０３によりインダクタ
素子−基板間に付く寄生容量を極めて小さくすることが
できる。
【００４８】次に本実施の形態の製造方法について図面
を参照して説明する。
【００４９】まず図５（Ａ）に示すように、半導体基板
１００上に絶縁膜１０１、例えばシリコン酸化膜１０１
を膜厚５００〜７００ｎｍに形成する。次に図５（Ｂ）
に示すように、半導体基板１００およびシリコン酸化膜
１０１を貫通しドライエッチング法を用いて深さ、例え
ば５μｍの溝４を形成する。溝幅は後工程で形成するイ
ンダクタ配線幅すなわち第１の導電膜パターンの幅と同
じもしくは１〜２μｍ広めにすることが好ましい。
【００５０】次に図５（Ｃ）に示すように、ＣＶＤ法に
より絶縁膜１０３例えばシリコン酸化膜１０３を厚さ５
００ｎｍ〜１μｍ堆積する。シリコン酸化膜１０３は下
層金属層の第２の導電膜パターン２および引き出し配線
２Ａ下の層間絶縁膜として用いられると同時に溝４の内
部を埋設する絶縁膜としても用いられる。この後、シリ
コン酸化膜１０３の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ−
Ｍｅｃａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）法により研
磨して平坦性を向上することもできる。平坦性を向上す
ることにより溝分離領域上にスパイラルインダクタを形
成してもインダクタ配線層の配線切れもなく歩留まり良
くインダクタを実現できる。
【００５１】次に図５（Ｄ）に示すように、第１の実施
の形態と同様に、下層の第２の導電膜パターン２をこの
溝４の直上に設ける。次に図５（Ｅ）に示すように、層
間絶縁膜１０２を形成し、この層間絶縁膜１０２に第１
の導電膜パターン１と第２の導電膜パターン２とを接続
するコンタクトホール３および第１の導電膜パターン１
と引き出し配線２Ａを接続する引き出しコンタクトホー
ル３Ａを形成し、その後、スパイラルインダクタ素子の
本体となるスパイラル状の第１の導電膜パターン１を上
層の金属層によりこの溝４の直上に設ける。
【００５２】上記図４および図５では、孤立状すなわち
島状の前記第２の導電膜パターンが分離溝領域４上に形
成された下層の導電膜パターンであり、スパイラル状の
第１の導電膜パターンが第２の導電膜パターン上に層間
絶縁膜を介して設けられた上層の導電膜パターンである
場合を説明した。しかしスパイラル状の第１の導電膜パ
ターンが分離溝領域４上に形成された下層の導電膜パタ
ーンであり、孤立状すなわち島状の第２の導電膜パター
ンが第１の導電膜パターン上に層間絶縁膜を介して設け
られた上層の導電膜パターンであってもよくこの場合も
同様の効果が得られる。
【００５３】尚、インダクタ素子の外形にあった一つの
溝を設けるのではなく、スパイラル状のインダクタパタ
ーンに沿ってインダクタ直下の基板中に分離溝領域を設
けるのは、分離溝内部を絶縁膜で埋設しやすくするため
である。すなわち、インダクタ素子の外形は前述したよ
うに数１００μｍ角にもなる場合が普通であり、このよ
うな大面積を平坦性良く絶縁膜で埋設することは非常に
難しい。また、インダクタ素子下に設ける溝とＬＳＩの
別の領域に設けた回路内部で用いるトランジスタの素子
分離溝を同時に形成する場合は、この実施の形態のよう
にインダクタ素子下の基板中にスパイラル状の溝領域を
設けたほうが容易にそれぞれの溝内部を絶縁膜で埋設す
ることができる。通常、バイポーラトランジスタの溝分
離は幅０．５〜１．５μｍ、深さ３〜５μｍで設けられ
る。
【００５４】尚、溝を形成する半導体基板は前述の第３
式からわかるように、できるだけ高抵抗（Ｒｓｕｂ大）
であることが高いＱを得るには重要である。したがって
例えば、比抵抗は１０〜１００オーム−ｃｍの基板を用
いる。
【００５５】次に本発明の第４の実施の形態について説
明する。図６は第４の実施の形態の要部を示す図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ部の断面
図である。尚、図６において図１と同一もしくは類似の
箇所は同じ符号を付してあるから重複する説明は省略す
る。
【００５６】この第４の実施の形態で第１乃至第３の実
施の形態と異なる点は基板上の絶縁膜の上に設けたスパ
イラルインダクタにおいて、インダクタ素子の本体であ
る上層のスパイラル状の第１の導電膜パターン１の側面
に絶縁膜を介して磁性体層のサイドウオールを有するこ
とを特徴としている。
【００５７】この実施の形態によれば、配線が３〜４層
のように多層化された場合でも、各配線層間に磁性体層
を設ける必要はなく、従来の製造方法よりも簡単にイン
ダクタンス値を大きくすることができる。
【００５８】尚、図６（Ａ）の平面図ではインダクタ素
子に関して図を見やすくするために、上層の金属層から
なる第１の導電膜パターン１、引き出し配線１Ａと磁性
体側壁５のみを図示してある。
【００５９】また図の左側には、インダクタ素子の孤立
状の第２の導電膜パターン２の形成時に同じ下層金属層
をパターニングして得られた下層配線１６およびインダ
クタ素子のスパイラル状の第１の導電膜パターン１の形
成時に同じ上層金属層をパターニングして得られた上層
配線１７が形成され、インダクタ素子のコンタクトホー
ル３の形成と同じ工程で形成されたコンタクトホール１
８を通して上層配線１７と下層配線１６が接続されて半
導体基板の他の内部回路用の多層配線構造を構成してい
る。またインダクタ素子の第１の導電膜パターン１上お
よび多層配線構造の上層配線１７上に絶縁膜１０４，１
０５例えばシリコン酸化膜１０４，１０５が設けられ、
インダクタ素子のスパイラル状の第１の導電膜パターン
１の側面にはシリコン酸化膜１０５が被着しこの上に磁
性体層のサイドウオール５が形成されている。
【００６０】次にこの第４の実施の形態の製造方法につ
いて、図７および図８を参照せて説明する。
【００６１】前述の第１の実施の形態と同様に図７
（Ａ）に示すように、半導体基板１００上に絶縁膜１０
１、例えばシリコン酸化膜１０１を５００〜７００ｎｍ
の膜厚に形成する。次に下層金属層を堆積しこれをパタ
ーニングすることにより、スパイラルインダクタ素子の
孤立状の第２の導電膜パターン２および引き出し配線２
Ａならびに他の内部回路用の下層金属配線１６を形成す
る。次に絶縁膜、例えばシリコン酸化膜１０２を成長温
度２００〜４００℃の低温ＣＶＤ法で膜厚５００〜６０
０ｎｍに形成後、コンタクトホール３，３Ａ，１８を形
成する。次に上層金属層１９および絶縁膜、例えばシリ
コン酸化膜１０４を膜厚２００〜３００ｎｍに形成す
る。上層金属層１９上のシリコン酸化膜１０４は上層金
属層１９のエッチング加工を容易にするためのもので無
くても良い。次にフォトエッチング法を用いてフォトレ
ジスト６をマスクとしてシリコン酸化膜１０４および上
層金属層１９を選択的にエッチング加工してインダクタ
素子用のスペース溝７を形成する。このエッチングの
際、下方のシリコン酸化膜１０２も１００〜２００ｎｍ
オーバーエッチングすると後の工程で形成される磁性体
側壁を十分かつ容易にスパイラル状の第１の導電膜パタ
ーン１の側面に被覆形成することができる。以上の工程
を経て、図７（Ａ）の断面図に示す構造ができる。また
このときのスペース溝７のみの平面図を図９（Ａ）に示
し、同図のＥ−Ｅ部の断面図が図７（Ａ）である。
【００６２】次に図７（Ｂ）に示すように基板全面に絶
縁膜、シリコン酸化膜１０５を成長温度２００〜４５０
℃の低温ＣＶＤ法で膜厚５０〜１００ｎｍ成長し、次に
蒸着法を用いて磁性体層、例えば鉄・ニッケル（Ｆｅ・
Ｎｉ）の合金層９を順次形成する。
【００６３】次に図７（Ｃ）に示すように、イオンミー
リング法により磁性体合金層９の水平部分を除去し垂直
部分のみを残余させることにより、スパイラル状の第１
の導電膜パターン１の側面に磁性体合金層９から得られ
た磁性体層のサイドウオール５を形成する。ミーリング
条件は、例えば加速電圧４００〜５００Ｖ、加速電流
０．４〜０．５Ａとする。
【００６４】次に図８（Ａ）に示すように、スパイラル
インダクタ素子の外周の上層金属層とインダクタ素子以
外の回路に用いている上層金属層１９をエッチングマス
ク２１を用いてパターニングする。このときの平面図を
図９（Ｂ）に示し、同図のＦ−Ｆ部の断面図が図８
（Ａ）である。
【００６５】次に、ドライエッチングマスク２１を除去
し、図８（Ｂ）の断面図に示す構造となる。
【００６６】この実施の形態では、インダクタスペース
溝に磁性体のサイドウォールを形成してから上層金属配
線１７を形成するので、イオンミーリングを用いて磁性
体サイドウオールを形成する際、飛び散った磁性体で上
層金属配線１７間がショート（短絡）するような不具合
は発生しない。
【００６７】さらに図１０に示すように、スパイラルイ
ンダクタ素子のスパイダル状の第１の導電膜間を完全に
磁性体層５で埋設してもよい。
【００６８】また、従来用いられていたフェライト（酸
化鉄と酸化カルシウムの混合物）は周波数特性が悪く、
ｋＨｚオーダーの周波数までしか用いることができない
が、鉄・ニッケル合金は更に高周波特性が良く、数ＭＨ
ｚから数１０ＭＨｚ領域まで使うことができる。また磁
性体層にコバルトを混合させ、鉄・ニッケル・コバルト
（Ｆｅ・Ｎｉ・Ｃｏ）の合金層を形成することもでき、
鉄・ニッケル合金よりも高周波特性が更に良く、数１０
０ＭＨｚ以上の無線周波数にまで用いることができる。
【００６９】また上記第１乃至第４の実施の形態に用い
た絶縁膜１０１、１０２、１０３、１０４および１０５
としてのシリコン酸化膜は分極等の影響を避けるためリ
ンなどの不純物を含まないものが好ましい。またこれら
の絶縁膜の材料はシリコン酸化膜にかぎらずシリコン窒
化等の他の絶縁材料を用いてもよく、あるいはこれらの
絶縁材料を組み合わせて絶縁膜を構成してもよい。
【００７０】
【発明の効果】以上説明したように本発明の第１および
第２の実施の形態の構造にすることでスパイラルインダ
クタ素子の寄生抵抗Ｒｍを大幅に低減することができ
る。
【００７１】更に、第３の実施の形態を適用しインダク
タ素子のスパイラル状の第１の導電膜パターン直下の基
板中に絶縁膜を埋設した分離溝領域を形成することでイ
ンダクタ素子−基板間に付く寄生容量を極めて小さくで
き、インダクタ素子のＱを高くすることができる。
【００７２】また第４の実施の形態によれば、従来提案
されている製造方法よりも容易にスパイラルインダクタ
素子の配線層間に磁性体層を設けることができ、インダ
クタのＱ値を更に大きくすることができ、かつ良好な高
周波特性が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図で
ある。
【図２】本発明の第２の実施の形態を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ部の断面図で
ある。
【図３】インダクタ素子のクォリティーファクタの周波
数特性を示す図である。
【図４】本発明の第３の実施の形態を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＣ−Ｃ部の断面図で
ある。
【図５】本発明の第３の実施の形態の製造方法を工程順
に示す断面図である。
【図６】本発明の第４の実施の形態を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＤ−Ｄ部の断面図で
ある。
【図７】本発明の第４の実施の形態の製造方法を工程順
に示す断面図である。
【図８】図７の続きの工程を順に示す断面図である。
【図９】本発明の第４の実施の形態の製造方法の各工程
における平面図であり、（Ａ）のＥ−Ｅ部が図７（Ａ）
の断面図、（Ｂ）のＦ−Ｆ部が図８（Ａ）の断面図であ
る。
【図１０】本発明の第４の実施の形態の一部を変更した
形態を示す断面図である。
【図１１】従来のスパイラルインダクタ素子を示す図で
ある。
【図１２】スパイラルインダクタ素子の外形寸法とイン
ダクタンス値の関係を示す図である。
【図１３】インダクタ素子の寄生抵抗と損失の関係を説
明する図であり、（Ａ）はインダクタ素子の等価回路
図、（Ｂ）は電圧ベクトル図である。
【図１４】従来技術のインダクタ素子を示す図である。
【図１５】他の従来技術のインダクタ素子を示す図であ
る。
【符号の説明】
１ スパイラル状の第１の導電体パターン １Ａ 引き出し配線 ２ 孤立状の第２の導電体パターン ２Ａ 引き出し配線 ３ 細長形状のコンタクトホール ３Ａ，３Ｂ 引き出しコンタクトホール ３Ｅ，３Ｆ トリミング用コンタクトホール ４ 分離溝 ５ 磁性体側壁 ６，２１ フォトレジストマスク ７ スペース溝 ９ 磁性体合金層 １１ スパイラル状の第１の導電体パターン １２ 孤立状の第２の導電体パターン １２Ａ 引き出し配線 １２Ｂ トリミング導電膜 １６ 下層配線 １７ 上層配線 １８ コンタクトホール １９ 上層金属層 ４１ 半導体基板 ４２ 絶縁膜 ４３ 下層金属配線層 ４４ 上層金属配線層 ４５ スルーホール ５０ 半導体基板 ５１ 第１層金属配線層 ５２ 第２層金属配線層 ５３ 第３層金属配線層 ５４，５５ スルーホール ５６，５７ 層間絶縁膜 ５６′，５７′ 絶縁膜 ５８ 磁性体層 ５９ 絶縁膜 ６０ 回路素子領域 １００ 半導体基板 １０１〜１０５ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−77360（ＪＰ，Ａ) 特開 平６−21347（ＪＰ，Ａ) 特開 平２−90701（ＪＰ，Ａ) 特開 平６−244190（ＪＰ，Ａ) 特開 平７−235641（ＪＰ，Ａ) 特開 平４−290212（ＪＰ，Ａ) 特開 平８−222695（ＪＰ，Ａ) 特開 平８−97377（ＪＰ，Ａ) 特開 平７−202132（ＪＰ，Ａ) 特開 平７−211865（ＪＰ，Ａ) 特開 平７−106514（ＪＰ，Ａ) 特開 平７−240502（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01F 17/00 H01L 21/822

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の一主面上に形成されたスパ
    イラル状の第１の導電膜パターンと、前記第１の導電膜
    パターンの中心部分に接続された引き出し配線と、前記
    引き出し配線と同一の層で形成され、前記引き出し配線
    およびその近傍を避けて層間絶縁膜に設けられたコンタ
    クトホールを通して前記第１の導電膜パターンに電気的
    に接続されて該第１の導電膜パターンに重畳して延在
    し、かつ前記引き出し配線およびその近傍を避けて形成
    された孤立状の第２の導電膜パターンとを有して構成さ
    れたインダクタ素子を具備したことを特徴とする半導体
    装置。
  2. 【請求項２】 前記第２の導電膜パターンは、前記第１
    の導電膜パターンより前記半導体基板側に位置する下層
    のパターンであることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 前記第２の導電膜パターンは、前記第１
    の導電膜パターンより前記半導体基板側から離間して位
    置する上層のパターンであることを特徴とする請求項１
    記載の半導体装置。
  4. 【請求項４】 前記第２の導電膜パターンは前記第１の
    導電膜パターンより前記半導体基板側から離間して位置
    する上層のパターンであり、前記第２の導電膜パターン
    と同一の層で形成されかつ該第２の導電膜パターンと電
    気的に絶縁されたトリミング導電膜が前記第１の導電膜
    パターンの複数の箇所に接続しており、前記複数の箇所
    間の前記トリミング導電膜の部分の切断の有無を選択す
    ることにより前記インダクタ素子のインダクタンス値を
    調整するようにしたことを特徴とする請求項１記載の半
    導体装置。
  5. 【請求項５】 前記スパイラル状の第１の導電膜パター
    ンの側面に絶縁膜を介して磁性体層のサイドウォールが
    設けられていることを特徴とする請求項１記載の半導体
    装置。
  6. 【請求項６】 前記磁性体層は鉄・ニッケル合金層もし
    くは鉄・ニッケル・コバルト合金層であることを特徴と
    する請求項５記載の半導体装置。
  7. 【請求項７】 半導体基板の一主面上に形成されたスパ
    イラル状の第１の導電膜パターンと、層間絶縁膜に設け
    られたコンタクトホールを通して前記第１の 導電膜パタ
    ーンに電気的に接続されかつ該第１の導電膜パターンに
    重畳して延在する孤立状の第２の導電膜パターンとを有
    して構成されたインダクタ素子を具備し、前記第２の導
    電膜パターンは前記第１の導電膜パターンより前記半導
    体基板側から離間して位置する上層のパターンであり、
    前記第２の導電膜パターンと同一の層で形成されかつ該
    第２の導電膜パターンと電気的に絶縁されたトリミング
    導電膜が前記第１の導電膜パターンの複数の箇所に接続
    しており、前記複数の箇所間の前記トリミング導電膜の
    部分の切断の有無を選択することにより前記インダクタ
    素子のインダクタンス値を調整するようにしたことを特
    徴とする半導体装置。
  8. 【請求項８】 前記トリミング導電膜はスパイラル状の
    前記第１の導電膜パターン上を横断するように形成され
    ていることを特徴とする請求項７記載の半導体装置。
  9. 【請求項９】 半導体基板の一主面上に形成されたスパ
    イラル状の第１の導電膜パターンと、層間絶縁膜に設け
    られたコンタクトホールを通して前記第１の導電膜パタ
    ーンに電気的に接続されかつ該第１の導電膜パターンに
    重畳して延在する孤立状の第２の導電膜パターンとを有
    して構成されたインダクタ素子を具備し、前記第１の導
    電膜パターン下の前記半導体基板に該第１の導電膜パタ
    ーンと同様の平面形状のスパイラル状の溝が形成され、
    絶縁膜により前記溝が充填されていることを特徴とする
    半導体装置。
  10. 【請求項１０】 前記スパイラル状の溝は前記半導体基
    板の主面に設けられている絶縁膜を貫通して形成されて
    いることを特徴とする請求項９記載の半導体装置。
  11. 【請求項１１】 半導体基板の一主面上に形成されたス
    パイラル状の第１の導電膜パターンと、層間絶縁膜に設
    けられたコンタクトホールを通して前記第１の導電膜パ
    ターンに電気的に接続されかつ該第１の導電膜パターン
    に重畳して延在する孤立状の第２の導電膜パターンとを
    有して構成されたインダクタ素子を具備し、前記スパイ
    ラル状の第１の導電膜パターンの上面及び側面のうち側
    面のみに絶縁膜を介して磁性体層のサイドウォールが設
    けられていることを特徴とする半導体装置。
  12. 【請求項１２】 半導体基板の一主面上にスパイラル状
    の第１の導電膜パターンを形成する工程と、前記第１の
    導電膜パターン上に層間絶縁膜を形成する工程と、前記
    層間絶縁膜にコンタクトホールを形成する工程と、前記
    コンタクトホールを通して前記第１の導電膜パターンに
    電気的に接続されかつ該第１の導電膜パターンに重畳し
    て延在する島状の第２の導電膜パターンを形成する工程
    とを有してインダクタ素子を構成する半導体装置の製造
    方法であって、前記第２の導電膜パターンの形成時に該
    第２の導電膜パターンと同一の層でかつ該第２の導電膜
    パターンと電気的に絶縁されたトリミング導電膜を前記
    第１の導電膜パターンの複数の箇所に接続して形成し、
    前記複数の箇所間の前記トリミング導電膜の部分の切断
    の有無を選択することにより前記インダクタ素子のイン
    ダクタンス値を調整することを特徴とする半導体装置の
    製造方法。
  13. 【請求項１３】 前記トリミング導電膜はスパイラル状
    の前記第１の導電膜パターン上を横断するように形成さ
    れていることを特徴とする請求項１２記載の半導体装置
    の製造方法。
  14. 【請求項１４】 半導体基板の一主面に平面形状がスパ
    イラル状の溝を形成する工程と、前記溝を絶縁膜で埋設
    する工程とを有して分離溝領域を設け、スパイラル状の
    前記分離溝領域上にスパイラル状の第１の導電膜パター
    ンと層間絶縁膜に設けられたコンタクトホールを通して
    前記第１の導電膜パターンとのみに電気的に接続されか
    つ該第１の導電膜パターンに重畳して延在する島状の第
    ２の導電膜パターンとを有して構成されたインダクタ素
    子を形成することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 島状の前記第２の導電膜パターンはス
    パイラル状の前記分離溝領域上に形成された下層の導電
    膜パターンであり、スパイラル状の前記分離溝領域上の
    スパイラル状の前記第１の導電膜パターンは前記第２の
    導電膜パターン上に前記層間絶縁膜を介して設けられた
    上層の導電膜パターンであることを特徴とする請求項１
    ４記載の半導体装置の製造方法。
  16. 【請求項１６】 スパイラル状の前記第１の導電膜パタ
    ーンはスパイラル状の前記分離溝領域上に形成された下
    層の導電膜パターンであり、島状の前記第２の導電膜パ
    ターンは前記第１の導電膜パターン上に前記層間絶縁膜
    を介して設けられた上層の導電膜パターンであることを
    特徴とする請求項１４記載の半導体装置の製造方法。
  17. 【請求項１７】 半導体基板上に島状の下層導電膜パタ
    ーンを形成する工程と、層間絶縁膜を形成する工程と、
    前記層間絶縁膜に前記下層導電膜パターンに達するコン
    タクトホールを形成する工程と、前記コンタクトホール
    を通して前記下層導電膜パターンに接続するスパイラル
    状の上層導電膜パターンを形成する工程と、前記上層導
    電膜パターンの側壁及び上面に絶縁膜を形成し、その上
    に強磁性体層を形成する工程と、前記強磁性体層の水平
    部分を除去し垂直部分のみを残存させることにより前記
    上層導電膜パターンの側壁に前記絶縁膜を介して強磁性
    体層によるサイドウォールを形成する工程とを有してイ
    ンダクタ素子を構成することを特徴とする半導体装置の
    製造方法。
JP7341515A 1995-12-27 1995-12-27 半導体装置およびその製造方法 Expired - Fee Related JP2904086B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7341515A JP2904086B2 (ja) 1995-12-27 1995-12-27 半導体装置およびその製造方法
EP96117885A EP0782190A3 (en) 1995-12-27 1996-11-07 Semiconductor device comprising an inductor element
US08/756,536 US6002161A (en) 1995-12-27 1996-11-26 Semiconductor device having inductor element made of first conductive layer of spiral configuration electrically connected to second conductive layer of insular configuration
KR1019960065055A KR100267413B1 (ko) 1995-12-27 1996-12-13 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7341515A JP2904086B2 (ja) 1995-12-27 1995-12-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09181264A JPH09181264A (ja) 1997-07-11
JP2904086B2 true JP2904086B2 (ja) 1999-06-14

Family

ID=18346667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7341515A Expired - Fee Related JP2904086B2 (ja) 1995-12-27 1995-12-27 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6002161A (ja)
EP (1) EP0782190A3 (ja)
JP (1) JP2904086B2 (ja)
KR (1) KR100267413B1 (ja)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008713A (en) * 1996-02-29 1999-12-28 Texas Instruments Incorporated Monolithic inductor
US5861647A (en) * 1996-10-02 1999-01-19 National Semiconductor Corporation VLSI capacitors and high Q VLSI inductors using metal-filled via plugs
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
KR19990055422A (ko) * 1997-12-27 1999-07-15 정선종 실리콘 기판에서의 인덕터 장치 및 그 제조 방법
US6169320B1 (en) 1998-01-22 2001-01-02 Raytheon Company Spiral-shaped inductor structure for monolithic microwave integrated circuits having air gaps in underlying pedestal
NL1008353C2 (nl) * 1998-02-19 1999-08-20 Nedap Nv Spoel- en verbindingsconstructie voor een contactloos label.
US6534842B2 (en) * 1998-03-03 2003-03-18 Matsushita Electric Industrial Co., Ltd. Composite components and the method of manufacturing the same
JP3942264B2 (ja) * 1998-03-11 2007-07-11 富士通株式会社 半導体基板上に形成されるインダクタンス素子
SE512699C2 (sv) * 1998-03-24 2000-05-02 Ericsson Telefon Ab L M En induktansanordning
FR2780546B1 (fr) * 1998-06-29 2003-05-16 Memscap Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit
FR2780551B1 (fr) * 1998-06-29 2001-09-07 Inside Technologies Micromodule electronique integre et procede de fabrication d'un tel micromodule
EP0991123A1 (fr) * 1998-10-01 2000-04-05 EM Microelectronic-Marin SA Microstructure munie d'une antenne magnétique ou d'un organe de détection magnétique
US6201287B1 (en) 1998-10-26 2001-03-13 Micron Technology, Inc. Monolithic inductance-enhancing integrated circuits, complementary metal oxide semiconductor (CMOS) inductance-enhancing integrated circuits, inductor assemblies, and inductance-multiplying methods
US6249191B1 (en) 1998-11-23 2001-06-19 Micron Technology, Inc. Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods
US6287931B1 (en) * 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
FR2791470B1 (fr) * 1999-03-23 2001-06-01 Memscap Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre
JP4005762B2 (ja) 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
KR100348247B1 (ko) * 1999-09-21 2002-08-09 엘지전자 주식회사 마이크로 수동소자 및 제조 방법
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
DE10040811A1 (de) * 2000-08-21 2002-03-14 Infineon Technologies Ag Monolithisch integrierbare Induktivität
JP2002110908A (ja) * 2000-09-28 2002-04-12 Toshiba Corp スパイラルインダクタおよびこれを備える半導体集積回路装置の製造方法
KR20020039016A (ko) * 2000-11-20 2002-05-25 황인길 멀티라인구조를 갖는 나선형 인덕터 및 제조방법
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US6608361B2 (en) * 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
KR100420948B1 (ko) * 2001-08-22 2004-03-02 한국전자통신연구원 병렬 분기 구조의 나선형 인덕터
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
WO2003038899A2 (de) * 2001-10-26 2003-05-08 Infineon Technologies Ag Halbleiterstruktur mit einer spule unter der ersten verdrahtungsschicht oder zwischen zwei verdrahtungsschichten
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
US6650220B2 (en) * 2002-04-23 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Parallel spiral stacked inductor on semiconductor material
US6841847B2 (en) * 2002-09-04 2005-01-11 Chartered Semiconductor Manufacturing, Ltd. 3-D spiral stacked inductor on semiconductor material
KR100818266B1 (ko) * 2002-09-13 2008-03-31 삼성전자주식회사 고주파 집적회로에 사용되는 인덕터
KR100461536B1 (ko) * 2002-11-14 2004-12-16 한국전자통신연구원 품질 계수가 개선된 인덕터 및 그를 위한 단위 인덕터배열법
KR100937648B1 (ko) * 2002-12-30 2010-01-19 동부일렉트로닉스 주식회사 반도체 인덕터 및 이의 제조 방법
WO2004070746A1 (ja) * 2003-02-04 2004-08-19 Mitsubishi Denki Kabushiki Kaisha スパイラルインダクタおよびトランス
JP4519418B2 (ja) * 2003-04-28 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
US7400025B2 (en) * 2003-05-21 2008-07-15 Texas Instruments Incorporated Integrated circuit inductor with integrated vias
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7750413B2 (en) 2003-06-16 2010-07-06 Nec Corporation Semiconductor device and method for manufacturing same
US7283028B2 (en) * 2003-08-07 2007-10-16 Tdk Corporation Coil component
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
GB2406720B (en) * 2003-09-30 2006-09-13 Agere Systems Inc An inductor formed in an integrated circuit
KR100602078B1 (ko) * 2003-10-01 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 인덕터 및 그의 제조방법
JP2005150329A (ja) * 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
US6940386B2 (en) * 2003-11-19 2005-09-06 Scintera Networks, Inc Multi-layer symmetric inductor
US20050104158A1 (en) * 2003-11-19 2005-05-19 Scintera Networks, Inc. Compact, high q inductor for integrated circuit
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
JP2006186034A (ja) * 2004-12-27 2006-07-13 Toshiba Corp 半導体装置
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP2006302992A (ja) * 2005-04-18 2006-11-02 Oki Electric Ind Co Ltd 半導体装置の製造方法、及び半導体装置
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP4668719B2 (ja) * 2005-07-25 2011-04-13 Ｏｋｉセミコンダクタ株式会社 インダクタの特性調整方法
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
US20070239444A1 (en) * 2006-03-29 2007-10-11 Motorola, Inc. Voice signal perturbation for speech recognition
US7636242B2 (en) 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
JP5090688B2 (ja) * 2006-08-17 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI315580B (en) * 2006-09-11 2009-10-01 Via Tech Inc Symmetrical inductor
US20080100408A1 (en) * 2006-10-25 2008-05-01 Chih-Hua Chen Inductor structure
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8749021B2 (en) 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
KR100818411B1 (ko) * 2007-03-26 2008-04-02 동부일렉트로닉스 주식회사 온 칩 인덕터 구조 및 방법
TWI348760B (en) * 2007-08-17 2011-09-11 Via Tech Inc Inductor structure
TWI379322B (en) * 2007-10-12 2012-12-11 Via Tech Inc Spiral inductor device
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
US20090115022A1 (en) * 2007-11-06 2009-05-07 Nec Electronics Coroporation Semiconductor device
US9269485B2 (en) * 2007-11-29 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of creating spiral inductor having high Q value
US8193893B2 (en) * 2008-03-26 2012-06-05 International Business Machines Corporation Inductor having opening enclosed within conductive line and related method
JP2009260141A (ja) * 2008-04-18 2009-11-05 Panasonic Corp インダクタ素子を備えた半導体装置
KR101332228B1 (ko) 2008-12-26 2013-11-25 메키트 에퀴지션 코포레이션 전력 관리 집적 회로들을 갖는 칩 패키지들 및 관련 기술들
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
DE102009018434B4 (de) * 2009-04-22 2023-11-30 Ev Group Gmbh Aufnahmeeinrichtung zur Aufnahme von Halbleitersubstraten
US20100327406A1 (en) 2009-06-26 2010-12-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate
JP5486376B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置
EP2385534B1 (en) * 2010-05-05 2017-10-18 Nxp B.V. Integrated transformer
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8470612B2 (en) 2010-10-07 2013-06-25 Infineon Technologies Ag Integrated circuits with magnetic core inductors and methods of fabrications thereof
KR101059490B1 (ko) * 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US20130146345A1 (en) * 2011-12-12 2013-06-13 Kazuki KAJIHARA Printed wiring board and method for manufacturing the same
US8717136B2 (en) 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
KR101339486B1 (ko) * 2012-03-29 2013-12-10 삼성전기주식회사 박막 코일 및 이를 구비하는 전자 기기
US9064628B2 (en) 2012-05-22 2015-06-23 International Business Machines Corporation Inductor with stacked conductors
US9208938B2 (en) * 2013-10-02 2015-12-08 Globalfoundries Inc. Inductor structure having embedded airgap
US9607748B2 (en) * 2014-09-03 2017-03-28 Teledyne Scientific & Imaging, Llc Micro-fabricated integrated coil and magnetic circuit and method of manufacturing thereof
US10671204B2 (en) * 2015-05-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Touch panel and data processor
US10062505B1 (en) * 2015-12-30 2018-08-28 Hrl Laboratories, Llc Laminated conductors
US10553353B2 (en) * 2016-11-18 2020-02-04 Globalfoundries Inc. Parallel stacked inductor for high-Q and high current handling and method of making the same
US10734331B2 (en) 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer
KR101973439B1 (ko) * 2017-09-05 2019-04-29 삼성전기주식회사 코일 부품
US11183471B2 (en) * 2019-11-12 2021-11-23 Renesas Electronics Corporation Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114807A (ja) * 1982-12-21 1984-07-03 Matsushita Electric Ind Co Ltd プリント多層コイル
JPS61144052A (ja) 1984-12-17 1986-07-01 Mitsubishi Electric Corp 半導体装置
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JPH03263366A (ja) 1990-03-13 1991-11-22 Fujitsu Ltd 半導体装置及びその製造方法
JPH0677407A (ja) * 1992-04-06 1994-03-18 Nippon Precision Circuits Kk 半導体装置
JPH07106514A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 半導体集積回路装置
JPH07211865A (ja) * 1994-01-19 1995-08-11 Fujitsu Ltd インダクタ
JPH07240502A (ja) * 1994-03-02 1995-09-12 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5610433A (en) * 1995-03-13 1997-03-11 National Semiconductor Corporation Multi-turn, multi-level IC inductor with crossovers
GB2292015B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Trimmable inductor structure
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor

Also Published As

Publication number Publication date
US6002161A (en) 1999-12-14
EP0782190A2 (en) 1997-07-02
EP0782190A3 (en) 1999-06-16
JPH09181264A (ja) 1997-07-11
KR100267413B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JP2904086B2 (ja) 半導体装置およびその製造方法
EP0778593B1 (en) Method for realizing magnetic circuits in an integrated circuit
US6166422A (en) Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor
JPH08250332A (ja) ３次元集積回路インダクタ
JPWO2008016089A1 (ja) インダクタ素子及びその製造方法並びにインダクタ素子を搭載した半導体装置
TWI292204B (en) Semiconductor device and method for manufacturing the same
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
JPH09162354A (ja) 集積インダクタ構造およびその製造方法
JP2000511350A (ja) 集積回路のための導電体
CN109036798A (zh) 用于磁芯的通孔以及相关系统和方法
US20090261452A1 (en) Semiconductor device including an inductor element
JP3939112B2 (ja) 半導体集積回路
JP3164025B2 (ja) 半導体集積回路装置及びその製造方法
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
JP2004031922A (ja) 半導体装置
KR20030030958A (ko) 인덕턴스 및 그 제조방법
US20100052095A1 (en) Inductor for semiconductor device and method of fabricating the same
US7223680B1 (en) Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect
JPH08222695A (ja) インダクタ素子及びその製造方法
JP4324352B2 (ja) 平面型トランスフォーマーおよびその製造方法
KR20010075974A (ko) 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
US7309639B1 (en) Method of forming a metal trace with reduced RF impedance resulting from the skin effect
JP2003078017A (ja) 半導体装置
TW493187B (en) Spiral inductor containing erect capacitor structures inside

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees