JP2868240B2 - 放電灯点灯装置 - Google Patents

放電灯点灯装置

Info

Publication number
JP2868240B2
JP2868240B2 JP24980289A JP24980289A JP2868240B2 JP 2868240 B2 JP2868240 B2 JP 2868240B2 JP 24980289 A JP24980289 A JP 24980289A JP 24980289 A JP24980289 A JP 24980289A JP 2868240 B2 JP2868240 B2 JP 2868240B2
Authority
JP
Japan
Prior art keywords
discharge lamp
circuit
power
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24980289A
Other languages
English (en)
Other versions
JPH03112093A (ja
Inventor
章雄 奥出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP24980289A priority Critical patent/JP2868240B2/ja
Priority to US07/498,623 priority patent/US5170099A/en
Priority to DE69019862T priority patent/DE69019862T2/de
Priority to CA002013174A priority patent/CA2013174C/en
Priority to EP90200738A priority patent/EP0390285B1/en
Priority to KR1019900004182A priority patent/KR900015583A/ko
Publication of JPH03112093A publication Critical patent/JPH03112093A/ja
Priority to KR2019940003967U priority patent/KR0110411Y1/ko
Application granted granted Critical
Publication of JP2868240B2 publication Critical patent/JP2868240B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • Y02B20/183
    • Y02B20/202

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、放電灯を高周波電力により点灯させると共
に、直流電力の重畳により低光束時の放電維持を可能と
した放電灯点灯装置に関するものである。
[従来の技術] 第8図は従来の放電灯調光点灯装置(特願平1−7557
2号)のブロック図である。この点灯装置は、低圧水銀
放電灯1と、前記放電灯1に高周波電力を供給する高周
波電源2と、前記放電灯1をアーク放電領域からグロー
放電領域まで調光する調光制御部3と、低光束調光時の
放電を維持できるレベルの直流電力を前記高周波電力に
重畳して前記放電灯1に印加する直流電力重畳手段4と
を備え、低光束域(深い調光レベル)まで調光可能とし
たものである。第8図において、放電灯1を調光制御す
る調光制御部3からの制御信号は高周波電源2、インピ
ーダンス素子Z1,Z2、直流電源5に入力されているが、
これら全てに制御信号が入力される必要性は必ずしも無
い。例えば、制御信号を高周波電源2にのみ入力し、高
周波電源2から得られる高周波出力の周波数を変化さ
せ、放電灯1への供給電力を制御して調光するときに
は、インピーダンス素子Z1,Z2や、直流電源5への制御
信号の入力は必ずしも必要でない。一方、調光度に応じ
て、直流電力重畳手段4からの直流成分を変化させて、
最適の直流成分を得たい場合には、調光制御部3から直
流電源5へ制御信号を入力すれば良い。さらに、インピ
ーダンス素子Z1に制御信号を入力する例としては、イン
ピーダンス素子Z1を可飽和インダクタンスとして、この
可飽和インダクタンスの値を制御することにより調光が
可能となる。また、インピーダンス素子Z2に制御信号を
入力する例としては、インピーダンス素子Z2を抵抗素子
とスイッチ素子よりなるものとし、このスイッチ素子を
制御信号に応じてオン・オフ制御すれば放電灯1への直
流電力の重畳量を制御することが可能となる。以上のよ
うに、調光制御部3から各部への制御信号は必要に応じ
て供給すれば良いものである。
第8図にブロック図で示した構成を具体回路で実現し
た従来例を第9図に示す。商用交流電源ACは電源スイッ
チSWを介してダイオードD1〜D4よりなる全波整流器の交
流入力端に接続されており、この全波整流器の直流出力
端には平滑用のコンデンサC1が接続されている。コンデ
ンサC1に得られる直流電圧は、MOSトランジスタQ1,Q2
直列回路に印加されている。MOSトランジスタQ1,Q2の両
端には、それぞれダイオードD5,D6が逆並列接続されて
いる。ダイオードD5,D6はMOSトランジスタQ1,Q2のドレ
イン・ソース間に寄生する逆方向ダイオードで代用して
も良い。一方のMOSトランジスタQ1の両端には、コンデ
ンサC2を介して予熱トランスT1の1次巻線が接続される
と共に、この予熱トランスT1の1次巻線と並列的にイン
ダクタL1を介して放電灯1とコンデンサC3の並列回路が
接続されている。予熱トランスT1の2次巻線は放電灯1
のフィラメントに接続されている。放電灯1の一端は抵
抗R1を介してコンデンサC1の負極に接続されている。
一方、ダイオードD1〜D4よりなる全波整流器の交流入
力端には、降圧トランスT2の高圧側巻線が接続されてお
り、降圧トランスT2の低圧側巻線にはダイオードD7〜D
10よりなる全波整流器の交流入力端が接続されている。
この全波整流器の直流出力端にはコンデンサC4とツェナ
ダイオードZD1の並列回路が接続されている。コンデン
サC4に得られる直流低電圧は制御回路6の動作電源とな
っている。
制御回路6はMOSトランジスタQ1,Q2の制御信号を発生
し、MOSトランジスタQ1,Q2を交互にオン・オフさせるも
のである。MOSトランジスタQ1がオフでMOSトランジスタ
Q2がオンのときには、コンデンサC1からコンデンサC2
インダクタL1、放電灯1とコンデンサC3、MOSトランジ
スタQ2を介してコンデンサC1に戻る経路で電流が流れ
る。また、MOSトランジスタQ1がオンでMOSトランジスタ
Q2がオフのときには、コンデンサC2が電源となり、コン
デンサC2からトランジスタQ1、放電灯1とコンデンサ
C3、インダクタL1を介してコンデンサC2に戻る経路で電
流が流れる。ただし、MOSトランジスタQ1,Q2がオフした
直後には、それぞれダイオードD6,D5を介して回生電流
が流れる。このようにしてインダクタL1とコンデンサC3
及び放電灯1を含む負荷回路には共振電流が流れ、共振
作用によりコンデンサC3の両端に発生する電圧により放
電灯1が点灯する。以上によりインバータ式の点灯装置
が構成されている。
制御回路6では、スイッチング周波数を変化させるこ
とができる。MOSトランジスタQ1,Q2のスイッチング周波
数は、負荷回路の共振周波数よりも高く設定される。ス
イッチング周波数を低くして共振周波数に近付けると、
共振作用が強くなるので、共振電流が増加し、放電灯1
に流れるランプ電流が大きくなって、光出力が増大す
る。反対に、スイッチング周波数を高くして共振周波数
から遠ざけると、共振作用が弱くなるので、共振電流が
減少し、放電灯1に流れるランプ電流が小さくなって、
光出力が減少する。これにより、放電灯1の調光制御が
可能となる。放電灯1の調光範囲を、アーク放電領域か
らグロー放電領域に至る範囲にまで広くすると、低光束
域での放電灯1の点灯維持が難しくなるが、第9図に示
す回路では抵抗R1を介してコンデンサC1から放電灯1に
直流電流が流れるので、低光束域でも安定して点灯維持
することが可能となっている。
[発明が解決しようとする課題] ところで、第9図に示す放電灯点灯装置において、放
電灯1を低光束域に調光制御した状態で電源スイッチSW
を開放した場合、制御回路6の動作電源であるコンデン
サC4の電圧VC4は低下するが、第10図(a)に示すよう
に、制御回路6の回路素子が動作可能な電圧VMIN以下に
なるまでは、制御回路6から制御信号が出力される。ま
た、インバータの主電源であるコンデンサC1の電圧も低
下するが、放電灯1は低光束域で点灯維持しているた
め、その消費電力は小さく、第10図(b)に示すよう
に、コンデンサC1の電圧VC1は徐々に低下する。また、
このコンデンサC1から抵抗R1を介して放電灯1に点灯維
持用の直流電流を供給しているため、電源スイッチSWを
開放しても放電灯1が点灯維持しやすい。コンデンサC1
の電圧VC1が所定の電圧Vo以下となるまで放電灯1が点
灯維持されるものとすれば、時刻t1で制御回路6が動作
を停止し、インバータの発振が停止しても、時刻t2まで
は放電灯1が点灯維持されることになる。
一方、全点灯状態で電源スイッチSWが開放されたとき
には、インバータの消費電力が大きく、第10図(c)に
示すように、コンデンサC1の電圧VC1は速やかに低下す
る。しかしながら、第10図(d)に示すように、制御回
路6が動作を停止し、インバータの発振が停止した時刻
t1において、コンデンサC1の電圧VC1が所定の電圧Vo以
下となっていない場合には、その後はコンデンサC1の電
圧VC1が徐々に低下するので、時刻t3までは放電灯1が
点灯維持されることになる。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、放電灯に高周波電力を供給す
ると共に、低光束時の点灯維持用の直流電力を重畳して
印加するようにした放電灯点灯装置において、消灯時の
残光を防止することにある。
[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第
1図に示すように、低圧水銀放電灯1と、前記放電灯1
に高周波電力を供給する高周波電源2と、前記高周波電
源2により前記放電灯1に供給される高周波電力を制御
する調光制御部と、前記放電灯1の低光束調光時の放電
を維持できるレベルの直流電力を前記高周波電力に重畳
して前記放電灯1に印加する直流電力重畳手段4とを備
える放電灯点灯装置において、前記放電灯1の消灯信号
S1により前記直流電力の重畳を実質的に停止する手段を
備えたことを特徴とするものである。
[作用] 本発明にあっては、このように、放電灯1の消灯時に
は低光束点灯時の放電を維持できるレベルの直流電力の
重畳を実質的に停止するようにしたので、放電灯1の消
灯操作後に残光が持続することを防止できるものであ
る。
[実施例1] 第2図は本発明の第1実施例における主回路の回路図
である。この回路は、第9図に示す従来例において、抵
抗R1と直列にMOSトランジスタQ3を挿入すると共に、コ
ンデンサC2及びインダクタL1の配置を変えたものであ
る。MOSトランジスタQ3をオフすることにより、抵抗R1
を介して放電灯1に流れる直流電流を遮断することがで
きる。また、コンデンサC2とインダクタL1の直列回路を
MOSトランジスタQ1,Q2の接続点に一端が接続されるよう
に配置したので、MOSトランジスタQ3のオン時には、コ
ンデンサC1から放電灯1、抵抗R1を介して流れる直流電
流を妨げる要素が無く、点灯維持に必要な直流電流を確
実に得ることができる。その他の構成は第9図に示す従
来例と同じである。
次に、第3図は第2図に示す主回路に制御信号を供給
するための制御回路の回路図である。この制御回路は、
主回路におけるMOSトランジスタQ1,Q2の駆動回路と、こ
れらの駆動回路に駆動信号を与えるための発振回路IC1
を備えると共に、放電灯1の消灯時にMOSトランジスタQ
3をオフ制御するための電圧検出回路7を備えており、
これらの回路の動作電源として、主回路におけるコンデ
ンサC4に得られた制御電源VC4が供給されている。
まず、MOSトランジスタQ1の駆動回路は、パルストラ
ンスT3と抵抗R6,R7及びダイオードD11,D13よりなる。パ
ルストランスT3の1次巻線のセンタータップは、制御電
源VC4に接続され、1次巻線の一端は後述する駆動用MOS
トランジスタQ4を介して接地され、1次巻線の他端はダ
イオードD11を介して接地されている。パルストランスT
3の2次巻線の一端は端子bを介してMOSトランジスタQ1
のソースに接続され、他端は順バイアス用の抵抗R6と逆
バイアス用のダイオードD13及び端子aを介してMOSトラ
ンジスタQ1のゲートに接続されている。MOSトランジス
タQ1のゲート・ソース間には、抵抗R7が並列接続されて
いる。
今、駆動用MOSトランジスタQ4がオンされて、パルス
トランスT3の1次巻線の一端が接地されると、パルスト
ランスT3の1次巻線のセンタータップに印加された制御
電源VC4により1次巻線に電流が流れ、パルストランスT
3の2次巻線に接続された抵抗R6,R7の直列回路に電流が
流れて、抵抗R7の両端に生じる電圧により、MOSトラン
ジスタQ1のゲート・ソース間が順バイアスされて、MOS
トランジスタQ1がオンされるものである。
次に、駆動用MOSトランジスタQ4がオフされて、パル
ストランスT3の1次巻線に流れる電流が断たれると、こ
の電流を流し続けるべく、ダイオードD11を介して制御
電源VC4に回生電流が流れる。このとき、パルストラン
スT3の2次巻線には逆起電力が発生し、ダイオードD13
を介して抵抗R7に流れる電流により、抵抗R7の両端には
MOSトランジスタQ1のゲート・ソース間を逆バイアスす
る電圧が発生し、ゲート・ソース間容量の蓄積電荷は急
速に放電され、MOSトランジスタQ1は速やかにオフされ
るものである。
MOSトランジスタQ2の駆動回路も同様の構成を有し、
同様の動作を行う。つまり、MOSトランジスタQ2の駆動
回路を構成するパルストランスT4と抵抗R8,R9及びダイ
オードD12,D14は、上述のMOSトランジスタQ1の駆動回路
を構成するパルストランスT3と抵抗R6,R7及びダイオー
ドD11,D13にそれぞれ対応する。よって、これらについ
ての重複する説明は省略する。
発振回路IC1はスイッチングレギュレータ用の制御用I
C(日本電気株式会社製造μPC494C)よりなる。この制
御用ICは、周知のように、電源端子(12番ピン)とアー
ス端子(7番ピン)の間に制御電源VC4を印加されて使
用され、コンデンサ端子(5番ピン)とアース端子間に
接続されるコンデンサC5と、抵抗端子(6番ピン)とア
ース端子間に接続される抵抗(R0+VR)との時定数に応
じた周波数で発振する発振器を内蔵している。その第1
の発振出力は、第1のオープンコレクタ端子(8番ピ
ン)と第1のオープンエミッタ端子(9番ピン)の間が
短絡される状態と開放される状態が交番することにより
得られ、第2の発振出力は、第2のオープンコレクタ端
子(11番ピン)と第2のオープンエミッタ端子(10番ピ
ン)の間が短絡される状態と開放される状態が交番する
ことにより得られる。ここで、出力制御端子(13番ピ
ン)を基準電圧出力端子(14番ピン)に得られる基準電
圧Vrefのレベルに設定したときには、2石用のプッシュ
プル動作を行い、第1の発振出力と第2の発振出力は所
定のデッドオフタイムを経て、反対の状態を取る。この
デッドオフタイムは、基準電圧Vrefを抵抗R2,R3により
分圧して、デッドオフタイム制御端子(4番ピン)に入
力することにより、設定できる。なお、非反転入力端子
(1番ピン,16番ピン)と反転入力端子(2番ピン,15番
ピン)は、内蔵のパルス幅制御用のコンパレータの入力
端子であり、パルス幅制御を行わない場合には、後者を
基準電圧Vrefのレベルにプルアップしておくものであ
る。また、フィードバック端子(3番ピン)はパルス幅
制御用の帰還入力端子であり、使用しない場合には開放
しておくものである。
本実施例にあっては、発振回路IC1の出力制御端子(1
3番ピン)を基準電圧Vrefのレベルにプルアップしてプ
ッシュプル動作させており、オープンエミッタ端子(9
番,10番ピン)を接地すると共に、各オープンコレクタ
端子(8番,11番ピン)に得られる発振出力をそれぞれ
駆動用のMOSトランジスタQ5,Q4の入力信号としている。
つまり、第1のオープンコレクタ端子(8番ピン)とオ
ープンエミッタ端子(9番ピン)の間が短絡状態となっ
たときには、MOSトランジスタQ5のゲートは“Low"レベ
ルとなり、逆に、開放状態となったときには、MOSトラ
ンジスタQ5のゲートはプルアップ抵抗R5により“High"
レベルとなるものである。同様に、第2のオープンコレ
クタ端子(11番ピン)とオープンエミッタ端子(10番ピ
ン)の間が短絡状態となったときには、MOSトランジス
タQ4のゲートは“Low"レベルとなり、逆に、開放状態と
なったときには、MOSトランジスタQ4のゲートは“High"
レベルとなるものである。各MOSトランジスタQ4,Q5は、
上述のように、インバータ回路を構成するMOSトランジ
スタQ1,Q2の各駆動回路におけるパルストランスT3,T4
一端にそれぞれ接続され、MOSトランジスタQ1,Q2を駆動
している。
発振回路IC1の発振周波数は、コンデンサC4と固定抵
抗R0及び可変抵抗VRの時定数により決まる。したがっ
て、可変抵抗VRの値を調整することにより、発振回路IC
1の発振周波数を制御することが可能である。また、発
振出力のデッドオフタイムは、基準電圧Vrefのレベルを
抵抗R2とR3にて分圧したレベルに応じて決まる。
次に、放電灯1の消灯時にMOSトランジスタQ3をオフ
制御するための電圧検出回路7について説明する。この
電圧検出回路7にあっては、コンデンサC4に得られる制
御電源VC4の電圧を抵抗R10,R11により分圧し、抵抗R10,
R11の接続点fに得られる電圧をツェナーダイオードZD2
を介して抵抗R13に印加している。抵抗R13の両端に発生
する電圧はトランジスタQ6のベース・エミッタ間に印加
される。トランジスタQ6のコレクタは抵抗R12を介して
制御電源VC4にプルアップされると共に、抵抗R17を介し
てPNPトランジスタQ7のベースに接続されている。PNPト
ランジスタQ7のエミッタは制御電源VC4に接続され、コ
レクタは抵抗R14を介して接地されている。抵抗R14の両
端には抵抗R15,R16の直列回路が並列接続され、抵抗
R15,R16の接続点dの電圧は主回路におけるMOSトランジ
スタQ3のゲート駆動電圧となる。
第4図は電圧検出回路7の動作波形図である。同図
(a)は制御電源VC4の電圧変化を示している。時刻t0
以前では電源スイッチSWが投入されており、コンデンサ
C4の両端にはツェナーダイオードZD1のツェナー電圧で
決まる所定の直流低電圧が発生している。この所定の直
流低電圧を抵抗R10,R11で分圧して得たf点の電圧は、
ツェナーダイオードZD2のツェナー電圧よりも高くなる
ように、ツェナーダイオードZD2のツェナー電圧が設定
されている。したがって、時刻t0以前ではツェナーダイ
オードZD2が導通し、抵抗R13の両端に電圧が発生するの
で、トランジスタQ6がオン状態であり、そのコレクタ
(図中e点)の電圧Veは第4図(b)に示すように“Lo
w"レベルとなる。また、抵抗R17とトランジスタQ6を介
してPNPトランジスタQ7にベース電流が流れるので、PNP
トランジスタQ7はオン状態となり、抵抗R15,R16の接続
点dの電位は第4図(c)に示すように制御電源VC4
応じて決まる電圧となり、主回路のMOSトランジスタQ3
はオン状態となる。このため、放電灯1には抵抗R1を介
して直流電流が流れる。
次に、時刻t0で電源スイッチSWが開放されると、制御
電源VC4は第4図(a)に示すように低下する。そし
て、時刻t4でf点の電圧がツェナーダイオードZD2のツ
ェナー電圧よりも低くなると、ツェナーダイオードZD2
が非導通状態となる。このため、トランジスタQ6はオフ
状態となり、そのコレクタの電圧Veは第4図(b)に示
すように制御電源VC4と同じとなる。したがって、PNPト
ランジスタQ7はオフ状態となり、抵抗R15,R16の接続点
dの電位は第4図(c)に示すように“Low"レベルとな
り、主回路のMOSトランジスタQ3はオフ状態となる。こ
れによって、抵抗R1を介して放電灯1に流れる直流電流
は遮断される。そして、時刻t1で発振回路IC1の動作が
停止すると、インバータの発振が停止するので、放電灯
1の放電は停止する。このとき、放電灯1には点灯維持
用の直流電流が流れていないので、残光が持続すること
はない。
本実施例では、制御電源VC4の電圧低下を検出して放
電灯1の消灯信号を得ているが、インバータの入力電源
となるコンデンサC1の電圧低下を検出しても良いし、電
源スイッチSWと連動する別のスイッチを用いて放電灯1
の消灯信号を得ても良い。
[実施例2] 第5図は本発明の第2実施例の概略構成を示すブロッ
ク図である。本実施例にあっては、調光制御部3を備え
ており、調光信号Vsに応じて放電灯1の光出力を100%
点灯から0%点灯(消灯)までの範囲で調光制御可能と
している。従来は、調光点灯状態から0%点灯(消灯)
の状態にフェードアウトする際に、インバータへの入力
電力を遮断したり、インバータの発振を停止させている
が、それでは再起動(再点弧)の際に回路に突入電流が
流れて、回路素子へのストレスが大きくなる。そこで、
本実施例にあっては、放電灯1の点灯維持用の直流電力
を遮断することによりフェードアウトを行うようにして
いる。
第6図はその動作説明図である。横軸は調光信号Vsで
あり、縦軸は調光比である。調光信号Vsを低減すると、
調光比も減少し、光出力が小さくなる。そして、調光信
号Vsが所定値に達すると、放電灯1の点灯維持用の直流
電力が遮断されて、調光比はゼロとなり、光出力は無く
なる。
第7図は上記フェードアウトの制御を行うための回路
を示している。この回路は、第2図に示す主回路及び第
3図に示す制御回路と共に用いられる。第7図の点d,g
は、それぞれ第3図の点d,gに接続される。また、第3
図に示す抵抗R0と可変抵抗VRの直列回路は抵抗R0のみに
置き換えて良い。調光制御は調光信号Vsにより行われ
る。この調光信号Vsは入力抵抗R18を介してオペアンプI
C2の反転入力端子に入力されている。オペアンプIC2
非反転入力端子には、制御電源VC4を抵抗R19,R20により
分圧した基準電圧が印加されている。また、オペアンプ
IC2の出力端子は、帰還抵抗R21を介して反転入力端子に
接続されると共に、入力抵抗R24を介してオペアンプIC3
の反転入力端子に接続されている。オペアンプIC3の非
反転入力端子には、制御電源VC4を抵抗R22,R23により分
圧した基準電圧が印加されている。また、オペアンプIC
3の出力端子は、帰還抵抗R25を介して反転入力端子に接
続されると共に、発振回路IC1の抵抗端子(6番ピン)
に接続されている。これにより、調光信号Vsはオペアン
プIC2,IC3を介して発振回路IC1の抵抗端子(6番ピン)
に入力され、調光制御が実現される。本実施例では、調
光信号Vsが高くなるほど放電灯1の光出力が大きくなる
ように設計されている。
また、調光信号Vsは抵抗R26を介してコンパレータIC4
の反転入力端子に入力されている。コンパレータIC4
非反転入力端子には、制御電源VC4を抵抗R27,R28により
分圧した基準電圧が印加されている。コンパレータIC4
の出力端子は抵抗R29を介してトランジスタQ8のベース
に接続されている。このトランジスタQ8は抵抗R16の両
端に並列接続されている。第6図に示すように、調光信
号Vsが所定値VC4・R27/(R27+R28)よりも大きいとき
には、コンパレータIC4の出力端子は“Low"レベルであ
り、トランジスタQ8はオフ状態であるが、調光信号Vsが
上記所定値以下になると、コンパレータIC4の出力端子
は“High"レベルとなり、トランジスタQ8はオン状態と
なる。このため、第2図の主回路におけるMOSトランジ
スタQ3は強制的にオフ状態となり、抵抗R1を介して放電
灯1に供給される放電維持用の直流電流が遮断される。
このとき、放電灯1は第6図に示すように低光束調光域
にあるので、放電を維持できなくなり、消灯する。
このように、本実施例にあっては、放電灯1を消灯す
るために、インバータへの入力電力を遮断したり、イン
バータの発振を停止させるのではなく、インバータの発
振出力を減少させると共に放電維持用の直流電流を遮断
するものであるから、インバータの発振を継続したまま
で放電灯1を消灯することができる。したがって、放電
灯1を再起動する際に、回路素子に過大なストレスが加
わることがないものである。
なお、インバータ装置の構成は第2図の主回路に例示
したような直列共振インバータに限定されるものではな
く、ハーフブリッジ回路、フルブリッジ回路、1石式イ
ンバータ回路等を用いても良い。また、調光信号Vsとし
ては可変直流電圧を用いる例を示したが、これに限定さ
れるものではなく、例えば、デューティ可変の矩形波電
圧等を用いても良い。
[発明の効果] 本発明によれば、放電灯に高周波電力を供給すると共
に、低光束調光時の点灯維持用の直流電力を重畳して印
加するようにした放電灯点灯装置において、放電灯の消
灯信号により直流電力の重畳を実質的に停止するように
したものであるから、放電灯の消灯時の残光を防止する
ことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の基本構成を示すブロック図、第2図及
び第3図はそれぞれ本発明の第1実施例の主回路及び制
御回路の回路図、第4図は同上の動作波形図、第5図は
本発明の第2実施例の概略構成を示すブロック図、第6
図は同上の動作説明図、第7図は同上の要部回路図、第
8図は従来例のブロック図、第9図は同上の具体回路
図、第10図は同上の動作波形図である。 1は放電灯、2は高周波電源、3は制御部、4は直流電
力重畳手段、5は直流電源、S1は放電灯消灯信号であ
る。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】低圧水銀放電灯と、前記放電灯に高周波電
    力を供給する高周波電源と、前記高周波電源により前記
    放電灯に供給される高周波電力を制御する調光制御部
    と、前記放電灯の低光束調光時の放電を維持できるレベ
    ルの直流電力を前記高周波電力に重畳して前記放電灯に
    印加する直流電力重畳手段とを備える放電灯点灯装置に
    おいて、前記放電灯の消灯信号により前記直流電力の重
    畳を実質的に停止する手段を備えたことを特徴とする放
    電灯点灯装置。
JP24980289A 1989-03-28 1989-09-26 放電灯点灯装置 Expired - Lifetime JP2868240B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP24980289A JP2868240B2 (ja) 1989-09-26 1989-09-26 放電灯点灯装置
US07/498,623 US5170099A (en) 1989-03-28 1990-03-26 Discharge lamp lighting device
CA002013174A CA2013174C (en) 1989-03-28 1990-03-27 Discharge lamp lighting device
EP90200738A EP0390285B1 (en) 1989-03-28 1990-03-27 Discharge lamp lighting device
DE69019862T DE69019862T2 (de) 1989-03-28 1990-03-27 Anordnung zur Versorgung einer Entladungslampe.
KR1019900004182A KR900015583A (ko) 1989-03-28 1990-03-28 방전램프 조명장치
KR2019940003967U KR0110411Y1 (ko) 1989-03-28 1994-03-02 방전램프 조명장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24980289A JP2868240B2 (ja) 1989-09-26 1989-09-26 放電灯点灯装置

Publications (2)

Publication Number Publication Date
JPH03112093A JPH03112093A (ja) 1991-05-13
JP2868240B2 true JP2868240B2 (ja) 1999-03-10

Family

ID=17198429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24980289A Expired - Lifetime JP2868240B2 (ja) 1989-03-28 1989-09-26 放電灯点灯装置

Country Status (1)

Country Link
JP (1) JP2868240B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952466B2 (ja) * 2007-09-14 2012-06-13 パナソニック株式会社 浴室乾燥機

Also Published As

Publication number Publication date
JPH03112093A (ja) 1991-05-13

Similar Documents

Publication Publication Date Title
US7436124B2 (en) Voltage fed inverter for fluorescent lamps
US6023132A (en) Electronic ballast deriving auxilliary power from lamp output
US5396155A (en) Self-dimming electronic ballast
US20120001560A1 (en) Electronic ballast having a partially self-oscillating inverter circuit
US7816872B2 (en) Dimmable instant start ballast
JP2000353600A (ja) 無電極ランプ用の調光回路及び調光方法
US6194843B1 (en) HID ballast with hot restart circuit
EP2283704B1 (en) Voltage fed programmed start ballast
US6208086B1 (en) Halogen power converter with complementary switches
JP2868240B2 (ja) 放電灯点灯装置
US6952085B2 (en) Continuous mode ballast with pulsed operation
US5036254A (en) Inverter having a broad output-control range
JPH0479119B2 (ja)
JP2868242B2 (ja) 放電灯点灯装置
US20090153067A1 (en) High frequency high intensity discharge ballast
JP2868223B2 (ja) 放電灯点灯装置
JP3034936B2 (ja) 放電灯点灯装置
US20050146283A1 (en) Charge pump circuit to operate control circuit
JP3322005B2 (ja) 放電灯点灯装置
JPH0855689A (ja) インバータ装置
JPS60125174A (ja) 電源回路
JPH0574589A (ja) 放電灯点灯装置
JPH0528479B2 (ja)
JPH0992478A (ja) 放電灯点灯装置
JPH03141600A (ja) インバータ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11