JP2812806B2 - Package for integrated circuit with test pad - Google Patents
Package for integrated circuit with test padInfo
- Publication number
- JP2812806B2 JP2812806B2 JP40038190A JP40038190A JP2812806B2 JP 2812806 B2 JP2812806 B2 JP 2812806B2 JP 40038190 A JP40038190 A JP 40038190A JP 40038190 A JP40038190 A JP 40038190A JP 2812806 B2 JP2812806 B2 JP 2812806B2
- Authority
- JP
- Japan
- Prior art keywords
- external leads
- integrated circuit
- test pad
- package
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000003014 reinforcing effect Effects 0.000 claims description 21
- 239000000523 sample Substances 0.000 description 19
- 239000000919 ceramic Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、絶縁性容器に搭載され
た集積回路と、外部リードとの導通テストを行うため
に、テスト用プローブが当てられるテストパットが設け
られた集積回路用パッケージに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit package provided with a test pad to which a test probe is applied for conducting a continuity test between an integrated circuit mounted on an insulating container and external leads. .
【0002】[0002]
【従来の技術】絶縁性容器に搭載された集積回路を外部
と電気的に接続する外部リードは、製造時、周囲に枠体
にて結線されている。そして、絶縁性容器に集積回路を
搭載した後、枠体を切離し、各外部リードを独立させ
て、絶縁性容器に搭載された集積回路と、外部リードと
の導通テストを行う必要がある。2. Description of the Related Art External leads for electrically connecting an integrated circuit mounted on an insulating container to the outside are connected by a frame at the time of manufacture. Then, after the integrated circuit is mounted on the insulating container, it is necessary to separate the frame body, make each external lead independent, and conduct a continuity test between the integrated circuit mounted on the insulating container and the external lead.
【0003】しかるに、そのまま枠体を切り取ると、各
外部リードがばらばらになり、外部リードが変形した
り、外部リード同士が接触するなどの問題点を有してい
た。However, if the frame body is cut as it is, the external leads are separated, and the external leads are deformed and the external leads come into contact with each other.
【0004】そこで、図8に示すように、外部リード10
1 の周囲にセラミックなどよりなる絶縁性材料製の補強
枠102 を接合し、その後、枠体103 を切離し、各外部リ
ード101 が独立した状態で、各外部リード101 を補強す
る技術が知られている。Therefore, as shown in FIG.
A technique is known in which a reinforcing frame 102 made of an insulating material made of ceramic or the like is joined around 1 and then the frame body 103 is cut off, and each external lead 101 is reinforced while each external lead 101 is independent. I have.
【0005】[0005]
【発明が解決しようとする課題】近年、集積回路の高密
度化、高集積化に伴い、集積回路用パッケージ100 の絶
縁性容器104 が小型化されるとともに、集積回路を外部
に接続するための外部リード101 の数が多くなってい
る。このため、隣接する外部リード101 の間隔が狭くな
るとともに、外部リード101 の線幅も狭くなっている。
具体的には、隣接する外部リード101 の間隔が0.025mm
の時にプローブが当接される外部リード101 の幅は0.02
0mm で、外部リード101 の間隔が0.020mm の時にプロー
ブが当接される外部リード101 の幅は0.015mm で、外部
リード101 の間隔が0.015mm の時にプローブが当接され
る外部リード101 の幅は0.010mmであった。In recent years, as the density and density of integrated circuits have increased, the size of the insulating container 104 of the integrated circuit package 100 has been reduced. The number of external leads 101 has increased. Therefore, the distance between adjacent external leads 101 is reduced, and the line width of the external leads 101 is also reduced.
Specifically, the distance between adjacent external leads 101 is 0.025 mm
The width of the external lead 101 to which the probe abuts at
When the distance between the external leads 101 is 0.020 mm and the distance between the external leads 101 is 0.020 mm, the width of the external leads 101 to which the probe comes in contact is 0.015 mm, and when the distance between the external leads 101 is 0.015 mm, the width of the external leads 101 to which the probe comes in contact Was 0.010 mm.
【0006】このように、外部リード101 の間隔が狭い
と、外部リード101 の線幅も狭く、集積回路と外部リー
ド101 との導通テストを行うためのプローブが、外部リ
ード101 に確実に当てることが困難となる。As described above, when the distance between the external leads 101 is small, the line width of the external leads 101 is also small, and a probe for conducting a continuity test between the integrated circuit and the external leads 101 must be surely applied to the external leads 101. Becomes difficult.
【0007】[0007]
【発明の目的】本発明は、上記の事情に鑑みてなされた
もので、その目的は、外部リードの間隔が狭く、かつ外
部リードの線幅が狭くても、集積回路と外部リードとの
導通テストを行うためのプローブと、外部リードとを容
易に導通させることができるテストパット付集積回路用
パッケージの提供にある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method for connecting an integrated circuit to external leads even when the distance between the external leads is small and the line width of the external leads is small. It is an object of the present invention to provide a package for an integrated circuit with a test pad which can easily conduct a probe for performing a test and an external lead.
【0008】[0008]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のテストパット付集積回路用パッケージ
は、次の技術的手段を採用した。Means for Solving the Problems In order to achieve the above object, a package for an integrated circuit with a test pad according to the present invention employs the following technical means.
【0009】テストパット付集積回路用パッケージは、
集積回路を搭載するための絶縁性容器と、この絶縁性容
器に取りつけられた多数の外部リードと、互いに絶縁さ
れた多数の金属層を備え、この多数の金属層に前記多数
の外部リードが接合された平板状で絶縁性の補強枠とを
備える。A package for an integrated circuit with a test pad is
An insulating container for mounting an integrated circuit, a number of external leads attached to the insulating container, and a number of metal layers insulated from each other, and the number of external leads are joined to the number of metal layers. And a flat, insulating reinforcing frame.
【0010】そして、前記補強枠は、前記外部リードが
接合される面とは異なった面に、前記外部リードの延び
る方向に対して垂直方向に、複数列をなして延びる互い
に絶縁され、前記多数の金属層にそれぞれが電気的に接
続されたテストパットを備え、このテストパットは、前
記外部リードの延びる方向に対する垂直方向の幅が、隣
あう外部リードの間隔よりも広く設けられる。The reinforcing frame is provided on a surface different from the surface to which the external leads are joined and is insulated from each other extending in a plurality of rows in a direction perpendicular to a direction in which the external leads extend. And a test pad electrically connected to each of the metal layers. The test pad has a width in a vertical direction with respect to a direction in which the external leads extend, which is wider than an interval between adjacent external leads.
【0011】[0011]
【発明の作用】補強枠の外部リードが接合された面とは
異なった面に設けられたテストパットは、外部リードの
延びる方向に対して垂直方向に複数列をなして延びる。
このため、外部リードの延びる方向に対する垂直方向の
幅を、隣あう外部リードの間隔よりも広く設けることが
できる。このように、各金属層に電気的に接続するテス
トパットは、幅広に設けられるため、プローブをテスト
パットに容易に当てることができる。The test pads provided on the surface of the reinforcing frame different from the surface to which the external leads are joined extend in a plurality of rows in a direction perpendicular to the direction in which the external leads extend.
For this reason, the width in the vertical direction with respect to the direction in which the external leads extend can be provided wider than the interval between adjacent external leads. As described above, since the test pads electrically connected to the respective metal layers are provided wide, the probe can be easily applied to the test pads.
【0012】[0012]
【発明の効果】本発明のテストパット付集積回路用パッ
ケージは、上記の作用で示したように、プローブをテス
トパットに容易に当てることができるため、絶縁性容器
に搭載された集積回路の導通テストを容易に、かつ確実
に行うことができる。According to the package for an integrated circuit with a test pad of the present invention, as described above, the probe can be easily applied to the test pad, so that the conduction of the integrated circuit mounted on the insulating container can be improved. Testing can be performed easily and reliably.
【0013】[0013]
【実施例】次に、本発明のテストパット付集積回路用パ
ッケージを、図に示す一実施例に基づき説明する。Next, an integrated circuit package with a test pad according to the present invention will be described with reference to an embodiment shown in the drawings.
【0014】〔第1実施例の構成〕 図1ないし図3は本発明の実施例を示すもので、図3は
集積回路用パッケージ1の平面図を示す。本実施例の集
積回路用パッケージ1は、絶縁性容器2と、多数の外部
リード3と、この外部リード3に接合された補強枠4と
からなり、以下順に説明する。1 to 3 show an embodiment of the present invention. FIG. 3 is a plan view of an integrated circuit package 1. FIG. The integrated circuit package 1 of this embodiment includes an insulating container 2, a large number of external leads 3, and a reinforcing frame 4 joined to the external leads 3, which will be described in the following order.
【0015】絶縁性容器2は、集積回路(図示しない)
が搭載される、いわゆるパッケージ基板である。絶縁性
容器2の製造方法の一例を簡単に示す。未焼結のセラミ
ックス生地であるグリーンシートに、タングステンや、
モリブデンなどの導体ペーストをスクリーン印刷する。
そして、導体ペーストを印刷した数枚のグリーンシート
を積層、圧着した後、加湿雰囲気の水素炉で高温焼成す
る。なお、絶縁性容器2の表面の最外周には、多数の外
部リード3が接合される多数のメタライズ層(図示しな
い)が形成されている。The insulating container 2 is an integrated circuit (not shown).
Is a so-called package substrate. An example of a method for manufacturing the insulating container 2 will be briefly described. Tungsten or green sheet, which is an unsintered ceramic material
Screen printing of conductive paste such as molybdenum.
Then, several green sheets on which the conductor paste is printed are laminated and pressed, and then fired at a high temperature in a hydrogen furnace in a humid atmosphere. A number of metallized layers (not shown) to which a number of external leads 3 are joined are formed on the outermost periphery of the surface of the insulating container 2.
【0016】多数の外部リード3は、集積回路用パッケ
ージ1を電気基板(図示しない)へ実装する際に、集積
回路と電気基板のプリント配線とを電気的に接続するも
のである。この多数の外部リード3は、集積回路の高密
度化および集積回路用パッケージ1の小型化によって、
各外部リード3の間隔が狭く、かつ各外部リード3が細
く設けられている。この多数の外部リード3は、補強枠
4の絶縁性バー5を連結する連結部材6および周囲の枠
体7とともに一枚の金属板より設けられたもので、鉄・
ニッケル系合金である42アロイ、コバールからなる金
属性の薄板を、プレス加工や、エッチング処理によって
形成したものである。なお、外部リード3の周囲に設け
られた枠体7は、絶縁性容器2、外部リード3および補
強枠4を、ろう付け接合し、鍍金を施した後に、切断さ
れるものである。A large number of external leads 3 are used to electrically connect the integrated circuit and the printed wiring of the electric board when the integrated circuit package 1 is mounted on an electric board (not shown). The large number of external leads 3 can be formed by increasing the density of the integrated circuit and reducing the size of the package 1 for the integrated circuit.
The intervals between the external leads 3 are narrow, and the external leads 3 are provided thin. The large number of external leads 3 are provided from a single metal plate together with a connecting member 6 for connecting the insulating bar 5 of the reinforcing frame 4 and the surrounding frame 7.
It is formed by pressing or etching a thin metal plate made of 42 alloy, Kovar, which is a nickel-based alloy. The frame 7 provided around the external lead 3 is cut after brazing the insulating container 2, the external lead 3, and the reinforcing frame 4 to each other, performing plating, and then cutting.
【0017】本実施例に示す補強枠4は、各外部リード
3に接合される4本のセラミック製の絶縁性バー5を、
各コーナー部分で金属薄板の連結部材6によって接合し
たものである。なお、連結部材6は、各絶縁性バー5の
動きを独立させるとともに、接合時に生じる熱膨張差
を、連結部材6中に設けられた穴8によって吸収させ
て、外部リード3の変形を防止するものである。絶縁性
バー5は、外部リード3の先端よりにろう付け接合され
る細長い平板状のセラミックで、図2に示すように、外
部リード3ごとに接合される金属層9を備え、この金属
層9は互いに絶縁された状態で絶縁性バー5に形成され
ている。この金属層9が形成された面とは異なった面、
つまり外部リード3が接合される面とは異なった面に
は、図1に示すように、絶縁性バー5に接合される外部
リード3の延びる方向に対して垂直な方向に、2列をな
して延びるテストパット10を備える。このテストパッ
ト10は、外部リード3の延びる方向に対する垂直方向
の幅が、隣あう外部リード3の間隔の約2倍に設けられ
たもので、各テストパット10は互いに絶縁され、導体
柱11によって、反対面の金属層9にそれぞれ電気的に
接続されている。この絶縁性バー5の製造方法の一例を
簡単に示す。未焼結のセラミック生地であるグリーンシ
ートに、パンチングによってスルーホールを形成する。
続いて、スルーホールを導体ペーストで埋め、グリーン
シートの両面に、導体ペーストによって金属層およびテ
ストパットをスクリーン印刷する。そして、加湿雰囲気
の水素炉で高温焼成する。The reinforcing frame 4 shown in this embodiment comprises four ceramic insulating bars 5 joined to each external lead 3.
Each corner is joined by a connecting member 6 of a thin metal plate. In addition, the connecting member 6 makes the movement of each insulating bar 5 independent, and absorbs a difference in thermal expansion generated at the time of joining by the hole 8 provided in the connecting member 6 to prevent deformation of the external lead 3. Things. The insulative bar 5 is a long and thin plate-shaped ceramic brazed from the tip of the external lead 3 and has a metal layer 9 bonded to each external lead 3 as shown in FIG. Are formed on the insulating bar 5 while being insulated from each other. A surface different from the surface on which the metal layer 9 is formed,
That is, as shown in FIG. 1, two rows are formed on a surface different from the surface to which the external leads 3 are joined, in a direction perpendicular to the direction in which the external leads 3 extend to the insulating bar 5. The test pad 10 extends. This test pad 10 has a width in the vertical direction with respect to the direction in which the external leads 3 extend, approximately twice as large as the interval between adjacent external leads 3. The test pads 10 are insulated from each other, , Respectively, are electrically connected to the metal layers 9 on the opposite surfaces. An example of a method for manufacturing the insulating bar 5 will be briefly described. A through hole is formed by punching in a green sheet which is an unsintered ceramic material.
Subsequently, the through holes are filled with a conductive paste, and a metal layer and a test pad are screen-printed on both surfaces of the green sheet with the conductive paste. Then, high-temperature firing is performed in a hydrogen furnace in a humid atmosphere.
【0018】なお、本実施例の集積回路用パッケージ1
は、隣接する外部リード3の間隔が0.025mm の時にプロ
ーブが当接されるテストパット10の幅(外部リードの
延びる方向に対する垂直方向の幅)は0.045mm で、外部
リード3の間隔が0.020mm の時にプローブが当接される
テストパット10の幅は0.035mm で、外部リード3の間
隔が0.015mm の時にプローブが当接されるテストパット
10の幅は0.025mm であった。The package 1 for an integrated circuit according to the present embodiment.
When the distance between adjacent external leads 3 is 0.025 mm, the width of the test pad 10 with which the probe comes into contact (the width in the vertical direction with respect to the direction in which the external leads extend) is 0.045 mm, and the distance between the external leads 3 is 0.020 mm. At this time, the width of the test pad 10 to which the probe abuts was 0.035 mm, and when the interval between the external leads 3 was 0.015 mm, the width of the test pad 10 to which the probe abuted was 0.025 mm.
【0019】〔実施例の作動〕 次に、上記実施例の作動を簡単に説明する。絶縁性容器
2、外部リード3および補強枠4を、ろう付け接合し、
鍍金を施した後に、枠体7が切断され、集積回路が搭載
された集積回路用パッケージ1は、図示しない治具に搭
載され、外部リード3と集積回路との電気的な接続状態
のテストが行われる。このテストは、補強枠4に設けた
テストパット10に、プローブを当てて行われるもの
で、本実施例のテストパット10は、従来の外部リード
に直接プローブを当てるのに比較して、当接面積が広い
ため、プローブをテストパット10に当てることが容易
にできる。[Operation of Embodiment] Next, the operation of the above embodiment will be briefly described. The insulating container 2, the external lead 3 and the reinforcing frame 4 are joined by brazing,
After plating, the frame 7 is cut, and the integrated circuit package 1 on which the integrated circuit is mounted is mounted on a jig (not shown), and a test of an electrical connection state between the external lead 3 and the integrated circuit is performed. Done. This test is performed by applying a probe to a test pad 10 provided on the reinforcing frame 4. The test pad 10 according to the present embodiment has an abutment compared to a conventional method in which a probe is directly applied to an external lead. Since the area is large, the probe can be easily applied to the test pad 10.
【0020】〔実施例の効果〕 本実施例では、上記に示したように、プローブをテスト
パット10に容易に当てることができるため、絶縁性容
器2に搭載された集積回路の導通テストを容易に、かつ
確実に行うことができる。[Effects of the Embodiment] In the present embodiment, as described above, the probe can be easily applied to the test pad 10, so that the continuity test of the integrated circuit mounted on the insulating container 2 can be easily performed. And reliably.
【0021】〔第2実施例〕 図4は第2実施例に示す絶縁性バー5の要部拡大図を示
す。実施例のテストパット10は、絶縁性バー5に接合
される外部リード3の延びる方向に一致させて設けられ
たものである。Second Embodiment FIG. 4 is an enlarged view of a main part of the insulating bar 5 shown in the second embodiment. The test pad 10 of the embodiment is provided so as to coincide with the extending direction of the external lead 3 joined to the insulating bar 5.
【0022】〔第3実施例〕 図5および図6は第3実施例を示す絶縁性バー5の要部
拡大図を示す。実施例のテストパット10は、絶縁性バ
ー5の長手方向に延びる辺に形成された溝部12によっ
て反対面の金属層9に電気的に接続されるものである。
なお、この溝部12には、導体インクが塗布されて、金
属層9とテストパット10とを電気的に導通させるもの
である。Third Embodiment FIGS. 5 and 6 are enlarged views of a main part of an insulating bar 5 according to a third embodiment. The test pad 10 of the embodiment is electrically connected to the metal layer 9 on the opposite surface by the groove 12 formed on the side extending in the longitudinal direction of the insulating bar 5.
The groove 12 is coated with a conductive ink to electrically connect the metal layer 9 and the test pad 10.
【0023】〔第4実施例〕 図7は第4実施例を示す絶縁性バー5の要部拡大図を示
す。実施例は、テストパット10を、絶縁性バー5に接
合される外部リード3の延びる方向に対して垂直な方向
に、3列設けたものである。なお、本実施例の集積回路
用パッケージ1は、隣接する外部リード3の間隔が0.02
5mm の時にプローブが当接されるテストパット10の幅
(外部リードの延びる方向に対する垂直方向の幅)は0.
070mm で、外部リード3の間隔が0.020mm の時にプロー
ブが当接されるテストパット10の幅は0.055mm で、外
部リード3の間隔が0.015mm の時にプローブが当接され
るテストパット10の幅は0.040mm であった。Fourth Embodiment FIG. 7 is an enlarged view of a main part of an insulating bar 5 according to a fourth embodiment. In this embodiment, three rows of test pads 10 are provided in a direction perpendicular to the direction in which the external leads 3 joined to the insulating bar 5 extend. In the integrated circuit package 1 of this embodiment, the distance between adjacent external leads 3 is 0.02.
When the probe is 5 mm, the width of the test pad 10 with which the probe comes into contact (the width in the direction perpendicular to the direction in which the external leads extend) is 0.
When the distance between the external leads 3 is 0.020 mm, the width of the test pad 10 to which the probe contacts is 0.055 mm, and when the distance between the external leads 3 is 0.015 mm, the width of the test pad 10 to which the probe contacts. Was 0.040 mm.
【0024】〔変形例〕 上記の実施例では、セラミック製の絶縁性バーと連結部
材とを接合して補強枠を設けた例を示したが、セラミッ
クで補強枠を一体に設けても良い。[Modification] In the above embodiment, an example was shown in which a reinforcing frame was provided by joining a ceramic insulating bar and a connecting member. However, a reinforcing frame may be provided integrally with ceramic.
【0025】上記の実施例では、補強枠の絶縁材料の一
例としてセラミックを例に示したが、樹脂やガラスな
ど、他の絶縁性材料を用いても良い。なお、樹脂を用い
る場合の一例として、樹脂の周囲に銅などの鍍金を施
し、エッチング処理によって金属層とテストパットを形
成するとともに、金属層とテストパットとを電気的に接
続して、導電性接着剤などを用いて金属層と外部リード
とを接続する。In the above embodiment, ceramic is shown as an example of the insulating material of the reinforcing frame. However, other insulating materials such as resin and glass may be used. In addition, as an example of using a resin, plating around the resin with copper or the like, forming a metal layer and a test pad by etching, and electrically connecting the metal layer and the test pad to form a conductive layer. The metal layer and the external lead are connected using an adhesive or the like.
【図1】第1実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。FIG. 1 shows a first embodiment, and is an enlarged view of a main part of a reinforcing frame provided with a test pad.
【図2】第1実施例を示すもので、金属層の設けられた
補強枠の要部拡大図である。FIG. 2 shows the first embodiment, and is an enlarged view of a main part of a reinforcing frame provided with a metal layer.
【図3】第1実施例を示すもので、集積回路用パッケー
ジの平面図である。FIG. 3 shows the first embodiment and is a plan view of an integrated circuit package.
【図4】第2実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。FIG. 4 shows a second embodiment and is an enlarged view of a main part of a reinforcing frame provided with a test pad.
【図5】第3実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。FIG. 5 shows a third embodiment and is an enlarged view of a main part of a reinforcing frame provided with a test pad.
【図6】第3実施例を示すもので、金属層の設けられた
補強枠の要部拡大図である。FIG. 6 is an enlarged view of a main part of a reinforcing frame provided with a metal layer, showing a third embodiment.
【図7】第4実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。FIG. 7 is an enlarged view of a main part of a reinforcing frame provided with a test pad, showing a fourth embodiment.
【図8】従来技術を説明するための集積回路用パッケー
ジの平面図である。FIG. 8 is a plan view of an integrated circuit package for explaining a conventional technique.
【符号の説明】 1 集積回路用パッケージ 2 絶縁性容器 3 外部リード 4 補強枠 9 金属層 10 テストパット[Description of Signs] 1 Package for integrated circuit 2 Insulating container 3 External lead 4 Reinforcement frame 9 Metal layer 10 Test pad
Claims (1)
と、 この絶縁性容器に取りつけられた多数の外部リードと、 互いに絶縁された多数の金属層を備え、この多数の金属
層に前記多数の外部リードが接合された平板状で絶縁性
の補強枠と、 を備える集積回路用パッケージにおいて、 前記補強枠は、前記外部リードが接合される面とは異な
った面に、 前記外部リードの延びる方向に対して垂直方向に、複数
列をなして延びる互いに絶縁され、前記多数の金属層に
それぞれが電気的に接続されたテストパットを備え、 このテストパットは、前記外部リードの延びる方向に対
する垂直方向の幅が、隣あう外部リードの間隔よりも広
く設けられたことを特徴とするテストパット付集積回路
用パッケージ。1. An insulating container for mounting an integrated circuit, a number of external leads attached to the insulating container, and a number of metal layers insulated from each other, wherein the number of metal layers is A flat and insulating reinforcing frame to which the external leads are bonded, wherein the reinforcing frame extends on a surface different from a surface to which the external leads are bonded. A plurality of test pads extending in a direction perpendicular to the direction and insulated from each other and electrically connected to the plurality of metal layers, the test pads being perpendicular to the direction in which the external leads extend. An integrated circuit package with a test pad, wherein a width in a direction is provided to be wider than an interval between adjacent external leads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40038190A JP2812806B2 (en) | 1990-12-04 | 1990-12-04 | Package for integrated circuit with test pad |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40038190A JP2812806B2 (en) | 1990-12-04 | 1990-12-04 | Package for integrated circuit with test pad |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04209564A JPH04209564A (en) | 1992-07-30 |
JP2812806B2 true JP2812806B2 (en) | 1998-10-22 |
Family
ID=18510295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40038190A Expired - Fee Related JP2812806B2 (en) | 1990-12-04 | 1990-12-04 | Package for integrated circuit with test pad |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2812806B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5306497B2 (en) * | 2012-02-07 | 2013-10-02 | 京セラ株式会社 | Electronic element carrier |
-
1990
- 1990-12-04 JP JP40038190A patent/JP2812806B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04209564A (en) | 1992-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5683566A (en) | Method of manufacting an SMD resistor | |
US5897724A (en) | Method of producing a hybrid integrated circuit | |
JPH05102382A (en) | Repair structure and repair method of i/o pin | |
US5119272A (en) | Circuit board and method of producing circuit board | |
JP2812806B2 (en) | Package for integrated circuit with test pad | |
KR19980018524A (en) | Method for manufacturing substrates with at least one metal-laminate and printed boards and their application | |
TWI749359B (en) | Wiring board | |
US5219607A (en) | Method of manufacturing printed circuit board | |
JPH05327169A (en) | Metal base multilayer circuit board | |
JP3466398B2 (en) | Wiring board and its manufacturing method | |
JP3270803B2 (en) | Wiring board | |
JPH10139560A (en) | Ceramic substrate | |
JPH075642Y2 (en) | Integrated circuit package with fixing member | |
JP3457748B2 (en) | Wiring board | |
JP3273187B2 (en) | Manufacturing method of wiring board | |
JP2693747B2 (en) | Ceramic substrate and method of manufacturing the same | |
JP3462198B2 (en) | Resistor and its manufacturing method | |
JP3872402B2 (en) | Wiring board | |
JPH02252251A (en) | Film carrier tape | |
EP0375954B1 (en) | Method of manufacturing printed circuit board | |
JPH0438159B2 (en) | ||
JP2748180B2 (en) | Manufacturing method of integrated circuit package | |
JPH0719162Y2 (en) | Integrated circuit package | |
JPH11251102A (en) | Resistance element and manufacture thereof | |
JP2001155901A (en) | Metal-film chip resistor and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |