JP2751742B2 - Cell for automatic layout - Google Patents
Cell for automatic layoutInfo
- Publication number
- JP2751742B2 JP2751742B2 JP4176145A JP17614592A JP2751742B2 JP 2751742 B2 JP2751742 B2 JP 2751742B2 JP 4176145 A JP4176145 A JP 4176145A JP 17614592 A JP17614592 A JP 17614592A JP 2751742 B2 JP2751742 B2 JP 2751742B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- wiring
- primitive
- ground
- automatic layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路のマス
クパタン設計に関し、特にスタンダードセル型半導体集
積回路の自動レイアウト用セルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask pattern design for a semiconductor integrated circuit, and more particularly to an automatic layout cell for a standard cell type semiconductor integrated circuit.
【0002】[0002]
【従来の技術】従来、スタンダード型半導体集積回路の
自動レイアウト用のプリミティブセルは、セルの外形が
一定で、セル内部に含まれる電源,グランド配線の巾も
一定であった。2. Description of the Related Art Conventionally, a primitive cell for automatic layout of a standard type semiconductor integrated circuit has a constant cell outer shape and a constant width of a power supply and a ground wiring included in the cell.
【0003】図4は、従来の半導体集積回路ブロックの
自動レイアウトの結果である。配線領域3は、セル領域
3間の配線を行うため一般的に中央部に配線が密集して
おり、配線領域3の高さは、その密集した部分によって
決定される。また、セル領域3の高さは一定である。ま
た、セル領域3の両端に電源配線1及びグランド配線2
が設けられている。FIG. 4 shows a result of a conventional automatic layout of a semiconductor integrated circuit block. In the wiring region 3, the wiring is generally densely formed at the center portion for performing the wiring between the cell regions 3, and the height of the wiring region 3 is determined by the dense portion. Further, the height of the cell region 3 is constant. Further, the power supply wiring 1 and the ground wiring 2 are provided at both ends of the cell region 3.
Is provided.
【0004】[0004]
【発明が解決しようとする課題】以上述べたような、自
動レイアウト用のプリミティブセルは、セルの外形が一
定で、セル内部に含まれる電源配線,グランド配線の巾
が一定であった。また、電源及びグランドはセル領域の
両端から提供される。As described above, the primitive cell for automatic layout has a constant outer shape of the cell and a constant width of the power supply wiring and the ground wiring included in the cell. Power and ground are provided from both ends of the cell area.
【0005】今、同一セル列上に並べるセルのうち両端
部は、内側のセルに電源,グランドを供給する必要があ
るため、電源配線及びグランド配線は太くする必要があ
る。しかし、中央部のセルにおいては、他のセルに電
源,グランドを供給する必要性が低いため、電源配線及
びグランド配線は細くても良いにもかかわらず、両端と
同じ太さになっている。[0005] Now, at both ends of the cells arranged in the same cell row, it is necessary to supply power and ground to the inner cells, so that the power supply wiring and the ground wiring need to be thick. However, in the central cell, since it is not necessary to supply power and ground to other cells, the power supply wiring and the ground wiring may be thin, but have the same thickness at both ends.
【0006】したがって、結果的に場所、特に中央部に
よっては、電源配線及びグランド配線が必要以上太くな
っていることとなり、半導体集積回路ブロックの高さ方
向が大きくなる。Accordingly, as a result, the power supply wiring and the ground wiring become thicker than necessary in some places, particularly in the central part, and the height direction of the semiconductor integrated circuit block becomes large.
【0007】このようにして面積が増えると、半導体集
積回路のコストアップになるという問題点があった。When the area is increased in this way, there is a problem that the cost of the semiconductor integrated circuit increases.
【0008】本発明の目的は、集積度を向上させた自動
レイアウト用セルを提供することにある。An object of the present invention is to provide an automatic layout cell with an improved degree of integration.
【0009】[0009]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る自動レイアウト用セルは、複数のプリ
ミティブセルを組合せてなるスタンダードセル型半導体
集積回路の自動レイアウト用セルであって、プリミティ
ブセルは、電源配線及びグランド配線を有し、該電源及
びグランド配線の太さは、前記プリミティブセル配置位
置により決まる前記電源配線及びグランド配線の最小電
流容量に応じて設定したものである。In order to achieve the above object, an automatic layout cell according to the present invention is an automatic layout cell of a standard cell type semiconductor integrated circuit comprising a combination of a plurality of primitive cells. The cell has a power supply wiring and a ground wiring, and the thickness of the power supply and the ground wiring is set according to the minimum current capacity of the power supply wiring and the ground wiring determined by the position of the primitive cell.
【0010】[0010]
【作用】プリミティブセル内の電源及びグランド配線の
太さをプリミティブセル配置時に決まる前記電源及びグ
ランド配線の最小電流容量に応じて変化させる。The thickness of the power and ground wiring in the primitive cell is changed according to the minimum current capacity of the power and ground wiring determined at the time of arranging the primitive cell.
【0011】[0011]
【実施例】次に本発明について、図面を用いて説明す
る。Next, the present invention will be described with reference to the drawings.
【0012】(実施例1)図1は、本発明の自動レイア
ウト用セルの実施例1を示すレイアウト図である。(Embodiment 1) FIG. 1 is a layout diagram showing Embodiment 1 of an automatic layout cell according to the present invention.
【0013】図1において、プリミティブセルとして、
同一機能で、電源配線1,グランド配線2の巾が異なる
ものとして、タイプS,タイプM,タイプLの3種類が
容易されており、プリミティブセル内の電源配線1及び
グランド配線2の太さは、プリミティブセルの配置位置
により決まる電源配線1及びグランド配線2の最小電流
容量に応じて設定してある。In FIG. 1, as primitive cells,
With the same function, the widths of the power supply wiring 1 and the ground wiring 2 are different, and three types of type S, type M, and type L are facilitated. Are set according to the minimum current capacities of the power supply wiring 1 and the ground wiring 2 determined by the arrangement positions of the primitive cells.
【0014】したがって、プリミティブセルの配置され
る位置により、適切なプリミティブセルが選定される。
また、電源配線1及びグランド配線2の巾に応じてプリ
ミティブセルのサイズが異なっている。Therefore, an appropriate primitive cell is selected according to the position where the primitive cell is arranged.
Further, the size of the primitive cell differs depending on the width of the power supply wiring 1 and the ground wiring 2.
【0015】図2は、本発明の自動レイアウト用プリミ
ティブセルを用いてブロックの自動レイアウトを行った
結果である。電源,グランドは、両端から供給されるた
め、両端付近のセルは、自分より内側にあるセルに対し
て電源,グランドを供給する必要がある。FIG. 2 shows the result of automatic layout of blocks using the primitive cells for automatic layout according to the present invention. Since power and ground are supplied from both ends, it is necessary for cells near both ends to supply power and ground to cells inside the cell.
【0016】したがって、電源配線及びグランド配線幅
は、内側にあるセルに比べ太いタイプLを使用する。逆
に中央付近のセルは、他者に電源,グランドを供給する
必要がないため、電源,グランド幅が細くなっており、
その分セルサイズが小さくてよいタイプSを使用する。Therefore, the power supply wiring and the ground wiring use the type L which is thicker than the inner cells. Conversely, the cell near the center does not need to supply power and ground to others, so the power and ground widths are narrow,
A type S having a smaller cell size is used.
【0017】図2の例では、同一列のセル領域のうち両
端1/6にはタイプLのプリミティブセルを配置し、同
じく中央部1/3にはタイプSのプリミティブセルを配
置し、タイプLとタイプSにはさまれた領域には、タイ
プMのプリミティブセルを配置する。In the example shown in FIG. 2, primitive cells of type L are arranged at both ends 1/6 of the cell area in the same column, and primitive cells of type S are arranged at the center 1/3. A primitive cell of type M is arranged in a region sandwiched between the type M and the type S.
【0018】ここで、特記すべきことは、プリミティブ
セルサイズとは逆に配線領域4においては、中央部の方
が、両端付近より密集しているという事実である。これ
は、各々のプリミティブセルを最短距離で結線しようと
した場合、配線は両端付近に比べ中央部を通過する率が
高いことに起因する。一般に配線領域4の高さは、中央
部の横方向配線の数により決定されるため、中央部のプ
リミティブセルサイズが、小さくなることにより、確実
にブロックの面積は縮小する。It should be noted that, contrary to the primitive cell size, in the wiring region 4, the center is more dense than the vicinity of both ends. This is due to the fact that when trying to connect each primitive cell with the shortest distance, the wiring has a higher rate of passing through the central portion than near both ends. In general, the height of the wiring region 4 is determined by the number of horizontal wirings in the central part. Therefore, the area of the block is surely reduced by reducing the size of the primitive cell in the central part.
【0019】このように、常にプリミティブセルの配置
される座標(両端からの距離)によって、複数個存在す
るプリミティブセルの中から、座標によって決められた
サイズのプリミティブセルを配置し配線することによ
り、集積度の高いレイアウトを実現できる。As described above, by arranging and wiring a primitive cell having a size determined by the coordinates from among a plurality of primitive cells according to the coordinates (distance from both ends) at which the primitive cells are always arranged, A layout with a high degree of integration can be realized.
【0020】(実施例2)図3は、本発明の実施例2を
示すレイアウト図である。(Embodiment 2) FIG. 3 is a layout diagram showing Embodiment 2 of the present invention.
【0021】本実施例では、同一機能で、電源配線1及
びグランド配線2の巾が異なるプリミティブセルが複数
個用意されており、配置される位置により、適切なプリ
ミティブセルが選定される。In the present embodiment, a plurality of primitive cells having the same function but different widths of the power supply wiring 1 and the ground wiring 2 are prepared, and an appropriate primitive cell is selected depending on the position where the primitive wiring is arranged.
【0022】本実施例は、実施例1と異なりプリミティ
ブセルのサイズは同一であるが、プリミティブセル内に
横方向配線が可能な領域をもっており、結果的には配線
領域を補うことが可能である。In this embodiment, unlike the first embodiment, the size of the primitive cell is the same, but the primitive cell has a region where horizontal wiring can be performed, and as a result, the wiring region can be supplemented. .
【0023】また、実施例1と異なりプリミティブセル
のサイズ自体は変らないため、自動レイアウトツール
が、高さの異なるセルを配置できない場合でも、使用で
きるという利点がある。Also, unlike the first embodiment, the size of the primitive cell itself does not change. Therefore, there is an advantage that the automatic layout tool can be used even when cells having different heights cannot be arranged.
【0024】[0024]
【発明の効果】以上説明したように本発明の自動レイア
ウト用セルは、プリミティブセル内の電源配線及びグラ
ンド配線の太さを配置条件に応じて変化させてあるた
め、特性の劣化を招くことなく、不必要に太い電源配線
及びグランド配線をなくし、半導体集積回路における素
子密度を向上でき、コストアップを防止することができ
る。As described above, in the automatic layout cell according to the present invention, the thickness of the power supply wiring and the ground wiring in the primitive cell is changed in accordance with the arrangement conditions, so that the characteristics are not deteriorated. In addition, unnecessary power supply wiring and ground wiring can be eliminated, the element density in the semiconductor integrated circuit can be improved, and cost increase can be prevented.
【図1】本発明の実施例1を示すレイアウト図である。FIG. 1 is a layout diagram showing a first embodiment of the present invention.
【図2】本発明の実施例1のプリミティブセルを用いて
レイアウトした状態を示す図である。FIG. 2 is a diagram showing a state where layout is performed using primitive cells according to the first embodiment of the present invention.
【図3】本発明の実施例2を示すレイアウト図である。FIG. 3 is a layout diagram showing a second embodiment of the present invention.
【図4】従来例のレイアウトした状態を示す図である。FIG. 4 is a diagram showing a layout state of a conventional example.
【符号の説明】 1 電源配線 2 グランド配線 3 セル領域 4 配線領域[Description of Signs] 1 power supply wiring 2 ground wiring 3 cell area 4 wiring area
Claims (1)
スタンダードセル型半導体集積回路の自動レイアウト用
セルであって、 プリミティブセルは、電源配線及びグランド配線を有
し、 該電源及びグランド配線の太さは、前記プリミティブセ
ル配置位置により決まる前記電源配線及びグランド配線
の最小電流容量に応じて設定したものであることを特徴
とする自動レイアウト用セル。1. A cell for automatic layout of a standard cell type semiconductor integrated circuit comprising a combination of a plurality of primitive cells, wherein the primitive cell has a power line and a ground line, and the thickness of the power and ground lines is A cell for automatic layout, which is set in accordance with a minimum current capacity of the power supply wiring and the ground wiring determined by a position of the primitive cell.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4176145A JP2751742B2 (en) | 1992-06-10 | 1992-06-10 | Cell for automatic layout |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4176145A JP2751742B2 (en) | 1992-06-10 | 1992-06-10 | Cell for automatic layout |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05343518A JPH05343518A (en) | 1993-12-24 |
JP2751742B2 true JP2751742B2 (en) | 1998-05-18 |
Family
ID=16008452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4176145A Expired - Lifetime JP2751742B2 (en) | 1992-06-10 | 1992-06-10 | Cell for automatic layout |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2751742B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786513B2 (en) | 2006-03-08 | 2010-08-31 | Panasonic Corporation | Semiconductor integrated circuit device and power source wiring method therefor |
-
1992
- 1992-06-10 JP JP4176145A patent/JP2751742B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786513B2 (en) | 2006-03-08 | 2010-08-31 | Panasonic Corporation | Semiconductor integrated circuit device and power source wiring method therefor |
Also Published As
Publication number | Publication date |
---|---|
JPH05343518A (en) | 1993-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0374842A2 (en) | Semiconductor integrated circuit device of standard cell system | |
US6111310A (en) | Radially-increasing core power bus grid architecture | |
EP0021661B1 (en) | Semiconductor master-slice device | |
JP2751742B2 (en) | Cell for automatic layout | |
JP2007234777A (en) | Semiconductor integrated circuit device and method of designing the same | |
EP0135019B1 (en) | Interconnection of elements on integrated cirrcuit substrate | |
JP2000068383A (en) | Design method for semiconductor integrated circuit device and the semiconductor integrated circuit device | |
JPH07114258B2 (en) | Semiconductor memory | |
JP3340267B2 (en) | Wiring forming method in semiconductor memory device | |
JP3353397B2 (en) | Semiconductor integrated circuit | |
JPH08147341A (en) | Layout designing device for standard cell and semiconductor integrated circuit | |
JPS62140430A (en) | Wiring method for semiconductor integrated circuit | |
JP3132604B2 (en) | Semiconductor integrated circuit device | |
JPH034559A (en) | Semiconductor read-only memory device | |
JPS59132144A (en) | Manufacture of semiconductor integrated circuit device | |
JPH04324956A (en) | Semiconductor device | |
JPH07283378A (en) | Wiring structure of gate array | |
JPH03129828A (en) | Integrated circuit | |
JPH0823029A (en) | Semiconductor integrated circuit and designing thereof | |
JPH04312958A (en) | Semiconductor integrated circuit device | |
JPH04129247A (en) | Semiconductor device | |
JPH0560666B2 (en) | ||
JPH05152302A (en) | Semiconductor integrated circuit device | |
JPH0513576A (en) | Wire treatment of semiconductor integrated circuit | |
JPH07176617A (en) | Semiconductor integrated circuit device and designing method therefof |