JP2691799B2 - Integrated circuit package design with intervening die attach substrate bonded to leadframe - Google Patents

Integrated circuit package design with intervening die attach substrate bonded to leadframe

Info

Publication number
JP2691799B2
JP2691799B2 JP5514969A JP51496993A JP2691799B2 JP 2691799 B2 JP2691799 B2 JP 2691799B2 JP 5514969 A JP5514969 A JP 5514969A JP 51496993 A JP51496993 A JP 51496993A JP 2691799 B2 JP2691799 B2 JP 2691799B2
Authority
JP
Japan
Prior art keywords
bonding
die
integrated circuit
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5514969A
Other languages
Japanese (ja)
Other versions
JPH06507276A (en
Inventor
クウォン，ヤン・イル
リアング，ルイス・エイチ
Original Assignee
ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド filed Critical ブイ・エル・エス・アイ・テクノロジー・インコーポレイテッド
Publication of JPH06507276A publication Critical patent/JPH06507276A/en
Application granted granted Critical
Publication of JP2691799B2 publication Critical patent/JP2691799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20654—Length ranges larger or equal to 3000 microns less than 4000 microns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 発明の背景 1.技術分野。この発明は、集積回路のためのパッケージ
ング技術に関し、より特定的にはさまざまなサイズの集
積回路のダイを共通のリードフレームに装着するための
技術および集積回路パッケージの熱的性能を向上させる
ための技術に関する。BACKGROUND OF THE INVENTION 1. Technical Field. The present invention relates to packaging techniques for integrated circuits, and more particularly to techniques for mounting integrated circuit dies of various sizes on a common leadframe and for improving the thermal performance of integrated circuit packages. Of technology.

2.背景技術。従来の半導体集積回路パッケージでは、集
積回路のダイのボンディングパッドへの電気的接続は、
典型的には銅を含む材料のストリップを打ち抜きまたは
化学的にエッチングしてできた薄い金属製リードフレー
ムによってなされる。集積回路のダイはリードフレーム
の中央に位置付けられたダイ取付パドルまたはパッドに
装着される。ダイ取付パドルは形としては矩形であり、
その４つの角の各々で放射状に延びる支持ビームによっ
て支持される。リードフレームはいくつかの細い、狭い
間隔で置かれた導電性のリードを含み、それらはダイの
縁から離れるように放射状に延びる。リードはダイから
逸れ、モールドされたパッケージの外部壁を通って延
び、そこでパッケージのための外部のI/Oリードを形成
する。リードの最も内側の端はボンディングフィンガと
呼ばれる。非常に細い金のワイヤは一方の端でダイ上の
ボンディングパッドに接合され、他方の端でリードフレ
ームのボンディングフィンガに接合される。狭い間隔で
置かれたボンディングフィンガを有するリードフレーム
を製造するには、化学的なエッチング技術が用いられ
る。I/Oリードの数が増えるにつれ、およびダイのサイ
ズが縮小するにつれて、リードフレームのボンディング
フィンガの間の間隔は狭まるので、ボンディングフィン
ガの間の要求される間隔がリードフレーム材料自体の厚
さに近づくと、化学的エッチングを用いてさえもリード
フレームを製造することは困難になる。2. Background technology. In the conventional semiconductor integrated circuit package, the electrical connection to the bonding pad of the integrated circuit die is
This is typically done by a thin metal leadframe made by stamping or chemically etching a strip of material containing copper. The integrated circuit die is mounted on a die attach paddle or pad located in the center of the leadframe. The die mounting paddle is rectangular in shape,
It is supported by a support beam that extends radially at each of its four corners. The leadframe includes a number of thin, closely spaced, electrically conductive leads that extend radially away from the edge of the die. The leads deviate from the die and extend through the outer wall of the molded package, where they form the external I / O leads for the package. The innermost ends of the leads are called bonding fingers. A very fine gold wire is bonded at one end to the bond pad on the die and at the other end to the lead frame bonding finger. Chemical etching techniques are used to manufacture leadframes with closely spaced bonding fingers. As the number of I / O leads increases and the die size shrinks, the spacing between the leadframe bonding fingers becomes smaller, so the required spacing between the bonding fingers depends on the thickness of the leadframe material itself. When approached, it becomes difficult to manufacture leadframes even using chemical etching.

I/Oリードが増えることと、ダイのサイズが縮小する
こととにともなうもう１つの問題は、リード間に最低限
の間隔を保つには集まるリードの端のボンディングフィ
ンガがダイからある特定の距離だけ離れて位置付けられ
なければならないので、ダイ上のボンディングパッドか
らボンディングフィンガまでの距離が長くなるというこ
とである。ボンディングワイヤの長さが150ミルを越え
ると、ダイとリードフレームとがプラスチックエポキシ
のモールド成形材料内に封止されてパッケージの本体を
形成する際に、長く細い典型的には金であるボンディン
グワイヤが、プラスチックエポキシのモールド成形材料
の流れで、一緒に流されるまたは破壊されてしまう、
「ワイヤ−ウォッシュ」と呼ばれる製造上の問題が起こ
るかもしれない。したがって、この問題を最小限に抑え
るためボンディングワイヤの長さがおよそ150ミルに制
限されていることもある。Another problem with increasing I / O leads and shrinking die size is that a certain distance from the die is where the bonding fingers at the ends of the leads gather to keep the minimum spacing between leads. This means that the distance from the bond pads on the die to the bond fingers is increased because they must be located only apart. If the length of the bonding wire exceeds 150 mils, the bonding wire, which is typically long and thin, is gold when the die and leadframe are encapsulated in a plastic epoxy molding compound to form the body of the package. But they will be flowed or destroyed together by the flow of plastic epoxy molding compound,
A manufacturing problem called "wire-wash" may occur. Therefore, bond wire lengths may be limited to approximately 150 mils to minimize this problem.

このワイヤウォッシュリードフレーム接続の問題に対
する解決策の１つは、ダイとボンディングフィンガとの
間に「ブリッジ」を介在させて、それらの間の距離がボ
ンディングワイヤのより短い２つのセグメントによって
渡され得るようにするということである。One solution to this wire wash leadframe connection problem is to interpose a "bridge" between the die and the bonding finger, the distance between them being passed by the two shorter segments of the bonding wire. Is to do so.

そのようなブリッジの１つがコムストック（Comstoc
k）らによる「集積回路のダイからリードへのフレーム
相互接続アセンブリおよびその方法」と題された米国特
許第4,754,317号で開示されている。本特許出願の図面
の図１は、コムストック317号の引用例に類似する先行
技術の集積回路パッケージアセンブリ10の断面図を示
す。集積回路のダイ12の頂部表面にはボンディングパッ
ド13が設けられ、それらには集積回路のパッケージング
技術において知られている技術によってボンディングワ
イヤが取付けられている。ダイ12は従来的にはダイ取付
パッド14に装着されており、それは典型的に示されるボ
ンディングフィンガ16を有するリードのためのリードフ
レームアセンブリの一部分である。ダイ12は絶縁された
ブリッジ部材または基板アセンブリ18内に形成される中
央キャビティ17の中に置かれる。基板アセンブリは比較
的厚い絶縁層22上に形成される導体を含む。導体20はボ
ンディングフィンガ16と導体20との間のギャップに渡さ
れる典型的な第１のボンディングワイヤ24のための介在
接続点として働く。導体20はまた、ダイ12のボンディン
グパッド13の１つと導体20のうち１つとの間のギャップ
に渡される典型的な第２のボンディングワイヤ26のため
の介在接続点としても働く。封止プラスチックエポキシ
材料がダイおよびリードフレームのまわりでモールドさ
れ、集積回路パッケージアセンブリ10のための本体30を
形成する。そこに導体が形成され、ダイの外部周辺とリ
ードフレームのボンディングフィンガにおける内部周辺
との間に置かれた介在基板アセンブリ18を用いる技術
は、ボンディング−ワイヤの沈下（bonding−wire sa
g）とボンディング−ワイヤの浸食（bonding−wire was
h）とを減じる。I/O接続の各々については、ワイヤの１
本が基板アセンブリの導電経路の一方端とダイとの間で
接合され、別のワイヤが基板アセンブリ上の導電経路の
他方端とリードフレーム上のボンディングフィンガとの
間で接合される。One such bridge is Comstoc.
No. 4,754,317, entitled "Integrated Circuit Die to Lead Frame Interconnect Assembly and Method Thereof," by K) et al. FIG. 1 of the drawings of this patent application shows a cross-sectional view of a prior art integrated circuit package assembly 10 similar to the Comstock 317 reference. Bonding pads 13 are provided on the top surface of the integrated circuit die 12 and have bonding wires attached thereto by techniques known in the integrated circuit packaging art. The die 12 is conventionally mounted on a die attach pad 14, which is part of a leadframe assembly for leads having bonding fingers 16 typically shown. The die 12 is placed in a central cavity 17 formed in an insulated bridge member or substrate assembly 18. The substrate assembly includes conductors formed on a relatively thick insulating layer 22. Conductor 20 acts as an intervening connection point for a typical first bonding wire 24 passed into the gap between bonding finger 16 and conductor 20. The conductor 20 also serves as an intervening connection point for a typical second bonding wire 26 that is passed into the gap between one of the bond pads 13 of the die 12 and one of the conductors 20. An encapsulating plastic epoxy material is molded around the die and leadframe to form a body 30 for the integrated circuit package assembly 10. The technique of using an interposer substrate assembly 18 having conductors formed therein and between the outer perimeter of the die and the inner perimeter of the bonding fingers of the leadframe is a technique for bonding-wire sag.
g) and bonding-wire washes
h) and subtract. 1 wire for each I / O connection
The book is bonded between one end of the conductive path of the substrate assembly and the die, and another wire is bonded between the other end of the conductive path on the substrate assembly and the bonding finger on the leadframe.

グリーンバーグ（Greenberg）らによる「高密度I/Oリ
ード接続による半導体パッケージ」と題された米国特許
第4,774,635号は、半導体パッケージング技術を開示す
る。本特許出願のための図面における図２は、グリーン
バーグ635号の構造に類似する集積回路のダイ42のため
の先行技術の集積回路パッケージアセンブリ40を示す。
ダイ42はその頂部表面にボンディングパッド43を有して
おり、それらには集積回路パッケージング技術において
知られている技術によってボンディングワイヤが取付け
られている。ダイ42は従来的にはリード46のためのリー
ドフレームアセンブリの一部である従来のダイ取付パッ
ド44へ装着される。パッケージアセンブリ40は介在絶縁
層52を含み、その頂部表面に非常に薄くもろい導電性の
フィンガ54が形成されている。導電性のフィンガ54はそ
の一端でリードフレームのボンディングフィンガ46に接
合される。導電性のフィンガ54は集積回路のダイ42のボ
ンディングパッドから延びるボンディングワイヤ60によ
り覆われなければならないギャップを短くする。ダイ42
は絶縁層52の中央領域内に形成されるキャビティ62の中
に置かれる。この技術には、薄くもろい導電性のフィン
ガ54がそれぞれのボンディングフィンガ46に対し正確に
整列されかつ組立てられることが必要であり、これには
高価な製造設備と工程ステップとが要求されるというこ
とに注意されたい。U.S. Pat. No. 4,774,635 entitled "Semiconductor Package with High Density I / O Lead Connections" by Greenberg et al. Discloses semiconductor packaging technology. FIG. 2 in the drawings for the present patent application shows a prior art integrated circuit package assembly 40 for an integrated circuit die 42 similar to the Greenberg 635 structure.
The die 42 has bonding pads 43 on its top surface to which bonding wires are attached by techniques known in the integrated circuit packaging art. The die 42 is mounted to a conventional die attach pad 44, which is conventionally part of a leadframe assembly for leads 46. The package assembly 40 includes an intervening insulating layer 52 with a very thin and brittle conductive finger 54 formed on the top surface thereof. The conductive finger 54 is joined at one end to the lead frame bonding finger 46. The conductive fingers 54 shorten the gap that must be covered by the bond wires 60 extending from the bond pads of the integrated circuit die 42. Die 42
Is placed in a cavity 62 formed in the central region of insulating layer 52. This technique requires that thin, brittle, conductive fingers 54 be accurately aligned and assembled with each bonding finger 46, which requires expensive manufacturing equipment and process steps. Please note.

コムストック317号の特許とグリーンバーグ635号の特
許とで説明される構造は、ダイがリードフレームの中央
に設けられたキャビティの中に嵌まらなければならない
のである一定のサイズのみの集積回路のダイでしか用い
られないものとして制限される。したがって、さまざま
なダイのサイズに対処するにはいくつかの異なったサイ
ズのリードフレームが予め製造されなければならない。The structure described in the Comstock 317 patent and the Greenberg 635 patent shows that the die must fit in a cavity in the center of the leadframe, which is an integrated circuit of a certain size only. Limited to being used only with the die. Therefore, several different sized leadframes must be prefabricated to accommodate different die sizes.

ゆえに、いくつかつの異なったサイズのダイで共通に
用いられる標準規格のリードフレームまたは標準規格で
ないリードフレームのいずれにもいつくかの異なったサ
イズのダイを装着するための集積回路のパッケージング
技術が必要であることは明白である。製造コストを実質
的に低減するには、規格化され打ち抜かれたリードフレ
ームが、いくつかのダイのサイズに対して利用可能であ
ることが好ましい。Therefore, integrated circuit packaging techniques for mounting several different sized dies to either standard or non-standard leadframes commonly used by several different sized dies have been developed. Clearly, it is necessary. To substantially reduce manufacturing costs, it is preferred that standardized and stamped leadframes are available for some die sizes.

ダイにおける矩形の形状とリードにおける集中パター
ンとのため、ボンディングパッドとそれに対応するボン
ディングフィンガとの間の距離は、ボンディングパッド
がダイの角近くに位置付けられているか、ダイの辺の中
点近くに位置付けられているかに応じて変化する。たと
えば、ダイの角近くにボンディングパッドのためのボン
ディング距離は150ミルを大幅に越えるであろうし、一
方で辺の中点近くにおけるボンディングのためのボンデ
ィング距離はおよそ150ミルであろう。したがって長い
ボンディングワイヤスパンにわたる介在ブリッジポイン
トをオプションで設けることができる集積回路パッケー
ジング技術が必要とされる。Due to the rectangular shape of the die and the concentrated pattern on the leads, the distance between the bonding pad and its corresponding bonding finger should be such that the bonding pad is located near the corner of the die or near the midpoint of the side of the die. It changes depending on whether it is positioned. For example, the bond distance for a bond pad near the corner of the die would be well over 150 mils, while the bond distance for a bond near the midpoint of an edge would be approximately 150 mils. Therefore, there is a need for integrated circuit packaging technology that can optionally provide intervening bridge points over long bond wire spans.

時には集積回路のダイの下部表面に取付けられたダイ
取付パッドから集積回路のダイが電気的に絶縁されるこ
とが必要である。これにはダイの下部表面と導電性のダ
イ取付パッドとの間に誘電性の材料を用いることが要求
される。典型的にはダイが小さいほどより良好な熱の放
散特性がそのパッケージング構成から要求される。した
がって、ダイがリードフレームのダイ取付パッドの部分
から電気的には絶縁されるが、熱によっては接続される
ということを可能にする集積回路の技術が必要である。Sometimes it is necessary to electrically insulate the integrated circuit die from die attach pads attached to the lower surface of the integrated circuit die. This requires the use of a dielectric material between the bottom surface of the die and the conductive die attach pad. Smaller dies typically require better heat dissipation properties from their packaging construction. Therefore, there is a need for integrated circuit technology that allows the die to be electrically isolated from the die attach pad portion of the leadframe, but thermally connected.

発明の開示 ゆえに、この発明の目的はリードフレームのリードか
ら集積回路のダイへのワイヤ−ボンディング接続を提供
するための装置および方法を提供することである。DISCLOSURE OF THE INVENTION It is therefore an object of the present invention to provide an apparatus and method for providing a wire-bonding connection from the leads of a leadframe to the die of an integrated circuit.

この発明のこの目的および他の目的に従って、集積回
路のダイのためのパッケージ設計構成が提供される。パ
ッケージは中央領域から延びる複数個のボンディングフ
ィンガを有するリードフレームを含む。電気的に絶縁さ
れた熱伝導性の基板が提供され、これはその周辺に沿っ
てボンディングフィンガの端が接合される第１の表面を
有する。基板はセラミック材料のような熱伝導性の材料
から形成される。集積回路のダイはリードフレームの中
央領域に対応する基板の中央エリアに取付けられる。い
くつかの導電性のボンディングアイランドまたは導電線
が、電気的に絶縁された熱伝導性の基板の第１の表面上
に形成される。導電線はセラミック基板の中央エリアか
ら延び、集積回路のダイ上のボンディングパッドから延
びるボンディングワイヤのためのそれぞれの介在取付エ
リアを提供する。導電線はさらに、リードフレームのボ
ンディングフィンガと導電線との間のより短いボンディ
ングワイヤの取付のための介在取付エリアをも提供す
る。In accordance with this and other objects of the invention, a package design arrangement for an integrated circuit die is provided. The package includes a lead frame having a plurality of bonding fingers extending from the central region. An electrically insulated, thermally conductive substrate is provided having a first surface along its periphery to which the ends of the bonding fingers are joined. The substrate is formed of a thermally conductive material such as a ceramic material. The integrated circuit die is mounted in a central area of the substrate that corresponds to the central area of the leadframe. A number of conductive bonding islands or conductive lines are formed on the first surface of the electrically insulated thermally conductive substrate. The conductive lines extend from the central area of the ceramic substrate and provide respective intervening attachment areas for bond wires extending from the bond pads on the die of the integrated circuit. The conductive lines also provide intervening mounting areas for the mounting of shorter bonding wires between the leadframe bonding fingers and the conductive lines.

ボンディングアイランドとして働く導電線は、半導体
製造技術を用いての薄膜材料の堆積によって、または印
刷技術を用いての厚膜材料の堆積によって形成される。
長尺の矩形パターンまたはジグザグパターンのようなさ
まざまな形および構成の導電線ができる。導電線の各パ
ターンの端では、適切なボンディングパッドエリアが設
けられる。The conductive lines that act as bonding islands are formed by the deposition of thin film material using semiconductor manufacturing techniques or by the deposition of thick film material using printing techniques.
Various shapes and configurations of conductive lines are possible, such as long rectangular patterns or zigzag patterns. Appropriate bonding pad areas are provided at the ends of each pattern of conductive lines.

この発明は、集積回路のダイのボンディングパッドの
すべてに導電線をつけることはしないという選択肢を提
供する。導電線は、典型的にはダイの角で見られるたと
えば150ミル（0.150インチ）より長いボンディング距離
に対して提供される。The present invention provides the option of not having conductive lines on all of the bonding pads of the integrated circuit die. Conductive lines are typically provided for bonding distances greater than 150 mils (0.150 inches) found at the corners of the die.

代替例としては、電気的に絶縁された熱伝導性のパッ
ドが従来のリードフレームのダイ取付パッドに取付けら
れる。Alternatively, electrically insulated, thermally conductive pads are attached to conventional leadframe die attach pads.

リードフレームのボンディングフィンガの端を電気的
に絶縁された熱伝導性の基板の周辺に接合するステップ
を含む、集積回路のダイをパッケージングする方法が提
供される。集積回路のダイは基板の中央エリアに取付け
られる。ボンディングワイヤは、集積回路のダイ上のボ
ンディングパッドの間から電気的に絶縁された熱伝導性
の基板上に形成される複数個の導電線またはボンディン
グアイランドのそれぞれへ取付けられる。ボンディング
ワイヤはリードフレームのボンディングフィンガと複数
個の導電線の１つとの間にも取付けられる。A method of packaging an integrated circuit die is provided that includes bonding the ends of leadframe bonding fingers to the periphery of an electrically insulated thermally conductive substrate. The integrated circuit die is mounted in the central area of the substrate. Bonding wires are attached to each of a plurality of conductive lines or bonding islands formed on a thermally conductive substrate that is electrically isolated from between the bonding pads on the die of the integrated circuit. Bonding wires are also attached between the bonding fingers of the leadframe and one of the plurality of conductive wires.

この方法は、電気的に絶縁された熱伝導性基板上に厚
膜を印刷することによって、または基板上に薄膜を堆積
させることによって導電線を形成するステップを含む。The method includes forming conductive lines by printing a thick film on an electrically insulated, thermally conductive substrate or by depositing a thin film on the substrate.

この発明は、セラミック基板上に形成されるリードフ
レームまたは導電線を変えることなく、ダイのさまざま
なサイズに即座に対応する。したがって、この発明に従
えば標準規格のリードフレームまたは共通のリードフレ
ームのいずれをも用いることができる。この発明は導電
線を用いてダイへの接続を与える集積回路のダイへの接
続を可能にする。The present invention readily accommodates various sizes of dies without changing the leadframe or conductive lines formed on the ceramic substrate. Therefore, according to the present invention, either a standard lead frame or a common lead frame can be used. The present invention enables the connection of integrated circuits to a die that uses conductive lines to provide the connection to the die.

電気的に絶縁されたセラミックのダイ取付基板を用い
ることで、ダイ全体をリードフレームから電気的に分離
し、一方で熱伝導性のダイ取付セラミック基板に良好な
熱的性能を提供することができる。The use of an electrically isolated ceramic die attach substrate can electrically isolate the entire die from the leadframe while providing good thermal performance to the thermally conductive die attach ceramic substrate. .

この発明の方法はまた、集積回路のダイ上のボンディ
ングパッドとそれに対応するリードフレームのボンディ
ングフィンガとの間の距離が150ミルよりも大きい場合
のみ導電線またはボンディングアイランドを形成するこ
とをも提供する。The method of the present invention also provides forming conductive lines or bonding islands only if the distance between the bonding pads on the die of the integrated circuit and the corresponding bonding fingers of the leadframe is greater than 150 mils. .

ダイの角でのように、特定のボンディングワイヤの長
さが150ミルを超える場合には、介在導電線が用いられ
る。必要とするボンディングワイヤの長さが150ミルよ
り少ないダイ上のボンディングパッドへの接続には、導
電線の使用は必要ではない。ゆえに、この発明はダイの
特定のサイズに対する必要性と集積回路のダイの各ボン
ディングパッドのワイヤ−ボンディングの長さに対する
要求とに適合される、柔軟性のある技術を提供する。標
準規格のリードフレームの標準規格のダイ取付パドルの
使用にも、この発明は適応する。Intervening conductive lines are used when the length of a particular bond wire exceeds 150 mils, such as at the corners of a die. The use of conductive wires is not required to connect to bond pads on dies that require bond wires less than 150 mils in length. Thus, the present invention provides a flexible technique that meets the needs of a particular die size and the wire-bond length requirements of each bond pad of an integrated circuit die. The invention also applies to the use of standard die attach paddles for standard leadframes.

図面の簡単な説明 この明細書の中で援用されかつその一部分をなす添付
の図面は、この発明の実施例を図解し、説明とともにこ
の発明の原理を説明する役割を持つ。BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are incorporated in and constitute a part of this specification, serve to illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.

図１は、ダイとボンディングフィンガとの間のギャッ
プに渡される２本のより短いボンディングワイヤのため
の介在接続点として働くよう固定される、介在導電性基
板またはブリッジ部材を備えたリードフレームを有する
先行技術の集積回路パッケージアセンブリの断面図であ
る。FIG. 1 has a leadframe with an intervening conductive substrate or bridge member that is fixed to act as an intervening connection point for two shorter bonding wires that are passed into the gap between the die and the bonding fingers. 1 is a cross-sectional view of a prior art integrated circuit package assembly.

図２は、別の先行技術の集積回路パッケージアセンブ
リの断面図であって、このアセンブリは導電性のフィン
ガがそこに形成された絶縁テープ層を有し、その導電性
のフィンガは外に向かって延びかつリードフレームのボ
ンディングフィンガの端に接合される。FIG. 2 is a cross-sectional view of another prior art integrated circuit package assembly that has an insulating tape layer having conductive fingers formed therein, the conductive fingers facing outward. It extends and is bonded to the ends of the bonding fingers of the leadframe.

図３は、上に集積回路のダイが装着され、かつさまざ
まなサイズの集積回路のダイをリードフレームのボンデ
ィングフィンガへ２本のより短いボンディングワイヤで
接続するための介在接点として働く導電線が上に形成さ
れる、電気的に絶縁された熱伝導性基板を用いる、集積
回路のパッケージの断面図である。FIG. 3 shows that the integrated circuit die is mounted on top of it and that the conductive wires that serve as intervening contacts for connecting the integrated circuit die of various sizes to the lead frame bonding fingers with two shorter bonding wires are shown. FIG. 6 is a cross-sectional view of an integrated circuit package using an electrically insulated thermally conductive substrate formed in FIG.

図４は、図３の集積回路のパッケージ配列の平面図あ
って、導電線の上に重なる基板と集積回路のダイを示
す。4 is a plan view of the package arrangement of the integrated circuit of FIG. 3, showing the substrate and the integrated circuit die overlying the conductive lines.

図５は、ダイ、リードフレームのボンディングフィン
ガ、および介在導電線が取付けられた、電気的に絶縁さ
れた熱伝導性の基板の断面図である。FIG. 5 is a cross-sectional view of an electrically insulated, thermally conductive substrate with a die, leadframe bonding fingers, and intervening conductive wires attached.

図６は、図５の配列の平面的な部分図であって、導電
線またはボンディングアイランドのための１つのパター
ンを示す。FIG. 6 is a plan partial view of the arrangement of FIG. 5, showing one pattern for conductive lines or bonding islands.

図７は、図５の導電線またはボンディングアイランド
の代替的な配列の平面的な部分図である。FIG. 7 is a plan partial view of an alternative arrangement of conductive lines or bonding islands of FIG.

図８は、リードフレームのボンディングフィンガに直
接に接続される導電線がそこに形成された、電気的に絶
縁された熱伝導性の基板を示す断面図である。FIG. 8 is a cross-sectional view showing an electrically insulated and thermally conductive substrate having conductive wires directly connected to the bonding fingers of the lead frame.

図９は、従来のリードフレームのダイ取付パッドに装
着される、電気的に絶縁された熱伝導性の基板を示す断
面図である。FIG. 9 is a sectional view showing an electrically insulated and thermally conductive substrate mounted on a die attachment pad of a conventional lead frame.

図10は、従来のリードフレームのダイ取付パッドに装
着される電気的に絶縁された熱伝導性基板を示す断面図
であって、熱伝導性基板は、その頂部表面上にで形成さ
れかつセラミック基板の下まで延びてさまざまなサイズ
の集積回路のダイのための２つのより短いボンディング
ワイヤの介在接点として働く導電線またはボンディング
アイランドを含む。FIG. 10 is a cross-sectional view showing an electrically insulated thermally conductive substrate mounted on a die attach pad of a conventional lead frame, wherein the thermally conductive substrate is formed on the top surface of the ceramic and is a ceramic It includes conductive lines or bonding islands that extend below the substrate to serve as intervening contacts for two shorter bonding wires for dies of various sizes of integrated circuits.

図11は、図10の集積回路パッケージ配列の平面図であ
って、リードフレームのダイ取付パッドに装着された基
板と、基板上の導電線の上に重なる集積回路とを示す。FIG. 11 is a plan view of the integrated circuit package array of FIG. 10 showing the substrate mounted to the lead frame die attach pad and the integrated circuit overlying the conductive lines on the substrate.

産業上の応用のためのベストモード この発明の好ましい実施例をここで詳細に参照し、そ
の例は添付の図面で図解される。発明は好ましい実施例
との関連で説明されるが、発明をこれらの実施例に制限
するということは意図されていないことが理解されるで
あろう。その反対に、この発明は後に記載する請求の範
囲によって規定されるこの発明の精神および範囲の中に
含まれるであろう代替例、変形および等価物を包含する
ということが意図されている。Best Mode for Industrial Applications Reference will now be made in detail to the preferred embodiments of the invention, examples of which are illustrated in the accompanying drawings. Although the invention is described in connection with the preferred embodiments, it will be understood that it is not intended to limit the invention to these embodiments. On the contrary, the invention is intended to cover alternatives, modifications and equivalents, which may be included within the spirit and scope of the invention as defined by the claims set forth below.

図３および図４は、この発明による集積回路パッケー
ジ構成100を示す。発明のこの実施例は、電気的に絶縁
された熱伝導性基板102を集積回路のダイ104のためのボ
ンディングパッドとして用いる。電気的に絶縁された熱
伝導性基板102は、窒化アルミナ、酸化ベリリウム、非
常に薄い重合体フィルムまたは良好な熱伝導特性を有す
る等価材料のような、セラミック材料で形成される。セ
ラミック基板102は、リードフレームの典型的には106と
して示されるリードのボンディングフィンガ端へ接合さ
れる。セラミック基板102は集積回路のダイ104のための
電気的に絶縁された熱伝導性のダイ取付パッドとして働
く。集積回路のパッケージ構成におけるこの実施例で
は、リードフレームは（図１および２で参照番号14、44
で示されるような）従来の金属製ダイ取付パッドを有し
ていないので従来のものではなく、リードフレームはリ
ード106とともに金属材料の薄いシートから形成され
る。リードはモールドされたパッケージの外部壁からセ
ラミック基板102の中央領域に向かって集中する。3 and 4 show an integrated circuit package configuration 100 according to the present invention. This embodiment of the invention uses an electrically isolated thermally conductive substrate 102 as a bonding pad for an integrated circuit die 104. The electrically isolated thermally conductive substrate 102 is formed of a ceramic material such as alumina nitride, beryllium oxide, a very thin polymer film or an equivalent material with good thermal conductivity properties. Ceramic substrate 102 is bonded to the bonding finger ends of the leads, typically shown as 106 on the leadframe. The ceramic substrate 102 acts as an electrically isolated thermally conductive die attach pad for the integrated circuit die 104. In this embodiment in an integrated circuit package configuration, the leadframe is designated by reference numerals 14 and 44 in FIGS.
Non-conventional because it does not have a conventional metal die attach pad (as shown in FIG. 3), the leadframe is formed from a thin sheet of metallic material with leads 106. The leads are concentrated from the outer wall of the molded package towards the central region of the ceramic substrate 102.

典型的には110として示される導電線は、基板102上に
形成される。これらの線110は２本のより短いボンディ
ングワイヤのための介在接点として働き、これらのボン
ディングワイヤはさまざまなサイズのダイをリードのボ
ンディングフィンガ端に接続するのに用いられる。導電
線110はセラミック基板102の中央エリアから外へ向かっ
て延び、集積回路のダイ104上の（典型的には114として
示される）ボンディングパッドから延びる第１のより短
いボンディングワイヤ112を取付けるための介在取付位
置を提供する。導電線110はまた、ボンディングフィン
ガ106へ延びる第２のより短いボンディングワイヤ116を
取付けるための介在取付エリアをも提供する。Conductive lines, typically shown as 110, are formed on the substrate 102. These wires 110 act as intervening contacts for the two shorter bond wires, which are used to connect dies of various sizes to the bond finger ends of the leads. A conductive line 110 extends outwardly from the central area of the ceramic substrate 102 for attaching a first shorter bond wire 112 extending from a bond pad (typically shown as 114) on the die 104 of the integrated circuit. Provide an intervening mounting position. Conductive wire 110 also provides an intervening mounting area for mounting a second, shorter bonding wire 116 extending to bonding finger 106.

図４も、集積回路のダイ上のワイヤ−ボンディングパ
ッドとボンディングフィンガとの間の全体的な距離また
はボンド−ワイヤの長さが150ミルよりも大きくない場
合に対処する、オプションの使用配列を示す。こういう
場合は、ダイの辺の中点近くにあるリード120に対して
起こり得る。FIG. 4 also shows an optional use arrangement that addresses cases where the overall distance between the wire-bonding pads and bonding fingers on the die of the integrated circuit or the length of the bond-wire is not greater than 150 mils. . These cases can occur with leads 120 near the midpoint of the die side.

ボンド−ワイヤの長さが150ミルより大きくない、オ
プションの使用状況では、代替例としては対応する導電
線122を使わずに、中点のボンディングパッド126からの
ボンディングワイヤ124が、ダイ104上のボンディングパ
ッド126から直接にボンディングフィンガ120へ行くよう
にすることもできる。In an optional use case where the bond-wire length is not greater than 150 mils, the bonding wire 124 from the midpoint bond pad 126 may alternatively be used on the die 104 without the corresponding conductive wire 122. It is also possible to go directly to the bonding finger 120 from the bonding pad 126.

ワイヤ−ボンドの長さが常に150ミルより小さいこと
が知られているオプションの配列においては、ダイ上の
位置に対応する導電線は除去され、ボンディングワイヤ
130は図４で示されるようにボンディングフィンガとボ
ンディングパッド134との間で直接に接続される。In the optional array, where wire-bond lengths are known to always be less than 150 mils, the conductive wire corresponding to the location on the die is removed and the bonding wire
130 is directly connected between the bonding finger and bonding pad 134 as shown in FIG.

ダイ104はセラミック基板102に取付けられる。セラミ
ック基板102は、特定的にはダイ104からリードフレーム
のボンディング−フィンガ端106への熱の良導体であ
る。熱伝導性セラミック基板102を使用することで、結
果として集積回路パッケージの熱的性能が向上する。The die 104 is attached to the ceramic substrate 102. The ceramic substrate 102 is specifically a good conductor of heat from the die 104 to the leadframe bonding-finger ends 106. The use of the thermally conductive ceramic substrate 102 results in improved thermal performance of the integrated circuit package.

図５は、この発明による代替的なパッケージング構成
を示す。電気的に絶縁された熱伝導性セラミック基板15
2は、その上部表面に集積回路ダイ154を取付けられてい
る。リードフレームボンディングフィンガ156も、セラ
ミック基板152の上部表面に取付けられている。介在導
電線または介在物158が、たとえば薄膜形成技術または
厚膜印刷技術を用いて、セラミック基板152の上部表面
上に堆積される。ダイと介在物158との間では、ボンデ
ィングワイヤ160で接続がなされる。介在物158とボンデ
ィングフィンガ156との間では、ボンディングワイヤ162
で接続がなされる。ダイ154は介在物158に接触せず、さ
まざまなサイズのダイがこの配列によって対処されるの
で、どのボンディングワイヤの長さも150ミルより小さ
く維持できるということに注目されたい。FIG. 5 illustrates an alternative packaging arrangement according to the present invention. Electrically insulated thermally conductive ceramic substrate 15
2 has integrated circuit die 154 attached to its upper surface. Leadframe bonding fingers 156 are also attached to the top surface of the ceramic substrate 152. Intervening conductive lines or inclusions 158 are deposited on the top surface of the ceramic substrate 152 using, for example, thin film forming techniques or thick film printing techniques. A bonding wire 160 connects between the die and the inclusion 158. A bonding wire 162 is provided between the inclusion 158 and the bonding finger 156.
The connection is made with. Note that die 154 does not contact inclusions 158 and dies of various sizes are addressed by this arrangement, so that any bond wire length can be kept below 150 mils.

導電線のための厚膜のまたは印刷されたパターンを提
供するには、１つの技術は液体エポキシ印刷を用いるこ
とである。表面に導電線のパターンのポジ型に持ち上げ
られた浮き彫りが形成された印刷工具が提供される。印
刷工具は金で充填されたエポキシ材料の中に浸され、セ
ラミック基板の表面上に金で充填されたエポキシ材料が
付けられる。To provide thick film or printed patterns for conductive lines, one technique is to use liquid epoxy printing. Provided is a printing tool having a positive raised relief of a pattern of conductive lines formed on a surface thereof. The printing tool is dipped in a gold filled epoxy material and the gold filled epoxy material is applied onto the surface of the ceramic substrate.

図６は、図５の一般的なボンディングアイランドまた
は導電線158のパターンの別の代替的実施例を示す平面
図である。導電性材料の長尺のストリップ170は、電気
的に絶縁された熱伝導性基板172の上部表面上に形成さ
れる、堆積された薄膜または印刷された厚膜を用いてセ
ラミック基板172の上部表面上に形成される。典型的に
は174として示される短いボンディングワイヤは、集積
回路のダイ178上のボンディングパッド176とボンディン
グパッド170の内側端177との間を接続する。ボンディン
グパッド170の外側端179は短いボンディングワイヤ181
でボンディングフィンガ180の内側端へ接続される。ダ
イ上のボンディングパッドとそれらに対応するボンディ
ングフィンガとの間の距離が150ミルより小さいパッケ
ージ構成については、介在するボンディングアイランド
が全く使われないということを図６は示す。たとえば、
単一のボンディングワイヤ182はダイ178上のボンディン
グパッド184をそれぞれのボンディングフィンガ186へ接
続する。介在する導電線すなわちボンディングアイラン
ドは、対応するボンディングフィンガまでの距離がダイ
の辺の中点近くのボンディングパッドに対するものより
も大きい、ダイの角近くのボンディングパッドに対して
最も頻繁に必要とされる。FIG. 6 is a plan view showing another alternative embodiment of the general bonding island or conductive line 158 pattern of FIG. A long strip 170 of electrically conductive material is formed on the top surface of an electrically insulated thermally conductive substrate 172 using a deposited thin film or a printed thick film to form the top surface of a ceramic substrate 172. Formed on. A short bond wire, typically shown as 174, connects between bond pad 176 on integrated circuit die 178 and inner end 177 of bond pad 170. The outer end 179 of the bonding pad 170 has a short bonding wire 181.
Is connected to the inner end of the bonding finger 180. FIG. 6 shows that for package configurations where the distance between the bond pads on the die and their corresponding bond fingers is less than 150 mils, no intervening bond islands are used. For example,
A single bond wire 182 connects the bond pad 184 on the die 178 to each bond finger 186. Intervening conductive lines or bond islands are most often needed for bond pads near the corners of the die where the distance to the corresponding bond finger is greater than for bond pads near the midpoint of the die side. .

図７は図５の一般的ボンディングアイランド158の別
の代替的パターンを示しており、パターンはセラミック
基板191上に形成される、（典型的には190として示され
る）ジグザグ形の導電性ストリップを含む。導電性スト
リップ190はその内側端に第１のボンディングエリア192
を有する。ボンディングエリア192と集積回路のダイ198
上のボンディングパッド196との間で第１の短いボンデ
ィングワイヤ194が接続される。第２のボンディングエ
リア200には第２の短いボンディングワイヤ202の一方端
が取付けられている。第２の短いボンディングワイヤ20
2の他方端はセラミック基板191に固定されているボンデ
ィングフィンガ204へ取付けられる。この図はまた、150
ミル未満のボンディング距離に対しては、ボンディング
ワイヤ206は直接にダイ198上のボンディングパッド208
とボンディングフィンガ210との間で接続されるという
ことを示す。FIG. 7 illustrates another alternative pattern of the general bonding island 158 of FIG. 5, where the pattern comprises a zigzag conductive strip (typically shown as 190) formed on a ceramic substrate 191. Including. The conductive strip 190 has a first bonding area 192 at its inner end.
Having. Bonding area 192 and integrated circuit die 198
A first short bonding wire 194 is connected to the upper bonding pad 196. One end of the second short bonding wire 202 is attached to the second bonding area 200. Second short bonding wire 20
The other end of 2 is attached to a bonding finger 204 fixed to the ceramic substrate 191. This figure also shows 150
For bond distances less than mil, the bond wire 206 is directly bonded to the bond pad 208 on the die 198.
And the bonding fingers 210 are shown to be connected.

図８は、上部表面に集積回路のダイが取付けられた、
電気的に絶縁された熱伝導性セラミック基板220を示
す。導電線224がセラミック基板220上に形成される。リ
ードフレームのボンディングフィンガ226は導電線224に
直接接続される。この配列により、集積回路のダイ222
上の１つのボンディングパッドにつき２つのボンディン
グワイヤは必要でなくなる。単一の短いボンディングワ
イヤ228が、ダイ222上のボンディングパッドと導電線22
4との間で接続されて示される。FIG. 8 shows an integrated circuit die attached to the top surface,
A thermally conductive ceramic substrate 220 is shown that is electrically isolated. Conductive lines 224 are formed on the ceramic substrate 220. The leadframe bonding fingers 226 are directly connected to the conductive lines 224. This arrangement allows the integrated circuit die 222
Two bond wires are no longer needed per bond pad above. A single short bond wire 228 connects the bond pad and conductive line 22 on die 222.
Shown connected between 4 and.

図９は、上部表面に集積回路のダイ232が装着され
た、電気的に絶縁された熱伝導性セラミック基板230を
示す。リードフレームのボンディングフィンガ236は、
電気的に絶縁された熱伝導性セラミック基板230へ接着
剤によって直接接合される。ワイヤ−ボンドワイヤ238
はダイ232上のボンディングパッドとボンディングフィ
ンガ236との間で接続される。FIG. 9 shows an electrically isolated thermally conductive ceramic substrate 230 having an integrated circuit die 232 mounted on its top surface. The leadframe bonding fingers 236 are
It is directly bonded to the electrically insulated thermally conductive ceramic substrate 230 with an adhesive. Wire-bond wire 238
Are connected between the bonding pads on die 232 and bonding fingers 236.

図10は、従来のリードフレームのダイ取付パッド242
へ装着された、電気的に絶縁された熱伝導性セラミック
基板240を示す。発明のこの実施例では、導電線244はセ
ラミック基板の上部表面上に形成される。集積回路のダ
イ246は、線244を介してセラミック基板240へ装着され
る。図で示されるように線244をダイの下まで延在させ
ることによって、これらの線244は異なるサイズのダイ
に対処できるように設計されている。線244は、２本の
より短いボンディングワイヤ248、250のための介在接点
として働く。Figure 10 shows a conventional leadframe die attach pad 242
3 illustrates an electrically isolated thermally conductive ceramic substrate 240 mounted to the. In this embodiment of the invention, conductive line 244 is formed on the upper surface of the ceramic substrate. The integrated circuit die 246 is attached to the ceramic substrate 240 via line 244. These lines 244 are designed to accommodate different size dies by extending the lines 244 below the dies as shown. Line 244 acts as an intervening contact for the two shorter bond wires 248,250.

図11は、図10の集積回路パッケージ配列の平面図であ
る。セラミック基板240はリードフレームのダイ取付パ
ッド242へ装着される。集積回路のダイはセラミック基
板240の上部表面に位置付けられた導電線244の内側端に
重なって示される。ボンディングワイヤ260、262はボン
ディングパッドとそれらに対応するボンディングフィン
ガとの間で直接に接合されて示される。11 is a plan view of the integrated circuit package array of FIG. The ceramic substrate 240 is attached to the die attachment pad 242 of the lead frame. The die of the integrated circuit is shown overlying the inner ends of the conductive lines 244 located on the upper surface of the ceramic substrate 240. Bonding wires 260, 262 are shown directly bonded between the bonding pads and their corresponding bonding fingers.

ボンディングパッドとボンディングフィンガとの間で
のボンディングワイヤ260、262の直接的な接続により、
基板上の導体へのボンディングワイヤの短絡は回避され
る傾向にあるが、これはなぜかというと、集積回路のダ
イ246は導体より上に上げられるからである。これはた
とえばダイが本質的にはキャビティの中の低いところに
据えられて、それにより直接に接合されたワイヤはブリ
ッジ上の導体に接触しやすくなる、図１との比較によ
る。By the direct connection of the bonding wires 260, 262 between the bonding pad and the bonding finger,
Shorting the bond wires to conductors on the substrate tends to be avoided because the integrated circuit die 246 is raised above the conductors. This is by comparison with FIG. 1, for example, in which the die is essentially placed low in the cavity, which makes the directly bonded wires accessible to the conductors on the bridge.

この発明に従って、集積回路のダイをパッケージング
するための方法が提供される。リードフレームのボンデ
ィングフィンガの端は、電気的に絶縁された熱伝導性基
板の周辺に接合される。集積回路のダイは基板の中央エ
リアに取付けられる。ボンディングワイヤは、集積回路
のダイ上のボンディングパッドと、電気的に絶縁された
熱伝導性基板上に形成される複数個の導電線またはボン
ディングアイランドの１つとの間に取付けられる。ボン
ディングワイヤはリードフレームのボンディングフィン
ガと複数個の導電線またはボンディングアイランドの１
つとの間でも取付けられる。In accordance with the present invention, a method is provided for packaging an integrated circuit die. The ends of the lead frame bonding fingers are bonded to the periphery of an electrically insulated thermally conductive substrate. The integrated circuit die is mounted in the central area of the substrate. Bonding wires are attached between the bonding pads on the die of the integrated circuit and one of a plurality of conductive lines or bonding islands formed on an electrically insulated thermally conductive substrate. The bonding wire is one of a lead frame bonding finger and a plurality of conductive wires or bonding islands.
Can be installed between two.

この方法は、電気的に絶縁された熱伝導性セラミック
基板上に厚膜または薄膜を形成することにより、導電線
またはボンディングアイランドを形成するステップを含
む。ボンディング導電線またはボンディングアイランド
は、集積回路のダイ上のボンディングパッドと、対応す
るリードフレームのボンディングフィンガとの間の距離
が典型的には150ミルを超える場合にオプションで形成
される。The method includes forming a conductive film or a bonding island by forming a thick film or a thin film on an electrically insulated thermally conductive ceramic substrate. Bonding conductive lines or islands are optionally formed when the distance between the bonding pads on the die of the integrated circuit and the bonding fingers of the corresponding leadframe is typically greater than 150 mils.

以上に述べたこの発明の特定の実施例の説明は、図解
および説明の目的のために提示されてきた。それらは徹
底的なものとしても、開示されたそのままの形式に発明
を制限するものとしても意図されておらず、上述の教示
に照らして多くの修正および変形が可能であることは明
白である。これらの実施例は、本発明の原理とその実用
的応用とを最もよく説明し、それにより当業者が、この
発明およびと企図される特定の使用に適するさまざまな
修正を伴なうさまざまな実施例を最もよく利用すること
ができるようにするために、選択かつ記述されてきたも
のである。この発明の範囲は以下に述べる請求の範囲と
それらに等価なものとによって規定されることが意図さ
れている。The foregoing description of specific embodiments of the present invention has been presented for purposes of illustration and description. Obviously, they are not intended to be exhaustive or to limit the invention to the exact form disclosed, and many modifications and variations are possible in light of the above teaching. These examples best explain the principles of the invention and its practical application, thereby allowing those skilled in the art to carry out various implementations with various modifications suitable for the invention and the particular use contemplated. It has been chosen and described in order to make the examples most useful. The scope of the invention is intended to be defined by the following claims and their equivalents.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−192354（ＪＰ，Ａ) 特開 平３−89539（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-58-192354 (JP, A) JP-A-3-89539 (JP, A)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】集積回路のダイをパッケージングするため
の集積回路パッケージ構成であって、 中央領域に向かって延びる複数個のボンディングフィン
ガを有するリードフレームと、 前記リードフレームの中央領域に位置付けられ、前記集
積回路のダイを装着するためのダイ取付パドルを形成す
る、電気的に絶縁された熱伝導性ダイ取付基板とを含
み、前記基板はボンディングフィンガの端が前記ダイ取
付基板の周囲に隣接して固定される第１の表面を有し、
前記集積回路のダイはダイ取付基板の第１の表面の中央
エリアへ固定され、さらに 電気的に絶縁された熱伝導性ダイ取付基板の第１の表面
上に形成される複数個の導電性ボンディング線を含み、
前記導電性ボンディング線は前記ダイ取付基板の中央エ
リアから延び、前記導電性ボンディング線の各々は前記
集積回路のダイ上のボンディングパッドと前記導電性ボ
ンディング線との間に延びるボンディングワイヤのそれ
ぞれを取付けるための介在取付エリアのそれぞれを提供
し、前記導電性ボンディング線は集積回路のダイが前記
導電性ボンディング線の上に重なる一方でなお導電性ボ
ンディング線の露出した部分をそれぞれの介在取付エリ
アとしてそれぞれのボンディングワイヤに提供するよう
ダイ取付基板の中央エリアから延び、さらに 前記導電性ボンディング線の各々を前記リードフレーム
の対応するボンディングフィンガへ電気的に接続するた
めの手段を含み、 前記リードフレーム上の対応するボンディングフィンガ
から0.150インチより近くに位置づけられた前記集積回
路のダイ上のボンディングパッドは、そのボンディング
パッドのための前記導電性ボンディング線を提供されて
いない、パッケージ構成。1. An integrated circuit packaging structure for packaging an integrated circuit die, comprising: a lead frame having a plurality of bonding fingers extending toward a central region; and a lead frame positioned in the central region of the lead frame. An electrically insulated thermally conductive die attach substrate forming a die attach paddle for mounting a die of the integrated circuit, the substrate having an edge of a bonding finger adjacent the periphery of the die attach substrate. Has a first surface that is fixed by
The integrated circuit die is fixed to a central area of the first surface of the die attach substrate and further includes a plurality of conductive bonds formed on the first surface of the electrically insulated thermally conductive die attach substrate. Including lines,
The conductive bonding lines extend from a central area of the die attach substrate and each of the conductive bonding lines attaches a respective bonding wire extending between the bonding pads on the die of the integrated circuit and the conductive bonding lines. For providing intervening mounting areas for each of the conductive bonding lines, wherein the conductive bonding lines overlie the integrated circuit die on the conductive bonding lines while still exposing the exposed portions of the conductive bonding lines as respective interposing mounting areas. On the lead frame, further comprising means for electrically connecting each of the conductive bond lines to a corresponding bonding finger of the lead frame to provide a bonding wire of the die attachment substrate. 0.150 b from the corresponding bonding finger A package configuration in which a bond pad on the die of the integrated circuit located closer to a chin is not provided with the conductive bond line for the bond pad. 【請求項２】前記導電性ボンディング線の各々を対応す
る前記リードフレームのボンディングフィンガへ電気的
に接続するための前記手段は、前記導電性ボンディング
線と対応するボンディングフィンガとの間でそれぞれが
接続される第２のボンディングワイヤを含む、請求項１
に記載のパッケージ構成。2. The means for electrically connecting each of the conductive bonding lines to a corresponding bonding finger of the lead frame includes a respective connection between the conductive bonding line and a corresponding bonding finger. And a second bonding wire formed therein.
Package configuration described in.
JP5514969A 1992-02-20 1993-02-19 Integrated circuit package design with intervening die attach substrate bonded to leadframe Expired - Fee Related JP2691799B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83919192A 1992-02-20 1992-02-20
US839,191 1992-02-20
PCT/US1993/001490 WO1993017455A2 (en) 1992-02-20 1993-02-19 Integrated-circuit package configuration for packaging an integrated-circuit die and method of packaging an integrated-circuit die

Publications (2)

Publication Number Publication Date
JPH06507276A JPH06507276A (en) 1994-08-11
JP2691799B2 true JP2691799B2 (en) 1997-12-17

Family

ID=25279091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5514969A Expired - Fee Related JP2691799B2 (en) 1992-02-20 1993-02-19 Integrated circuit package design with intervening die attach substrate bonded to leadframe

Country Status (2)

Country Link
JP (1) JP2691799B2 (en)
WO (1) WO1993017455A2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
WO1995000973A1 (en) * 1993-06-23 1995-01-05 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
US5757070A (en) * 1995-10-24 1998-05-26 Altera Corporation Integrated circuit package
AU7130700A (en) * 1999-10-14 2001-04-23 Motorola, Inc. Reconfigurable pinout ball grid array
TWI325617B (en) 2006-12-18 2010-06-01 Chipmos Technologies Inc Chip package and method of manufacturing the same
WO2019074857A1 (en) * 2017-10-10 2019-04-18 Zglue Inc. Assembly of flexible and integrated module packages with leadframes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694762A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Plug-in type package
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
EP0351581A1 (en) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG High-density integrated circuit and method for its production
JP2519806B2 (en) * 1989-09-12 1996-07-31 株式会社東芝 Resin-sealed semiconductor device

Also Published As

Publication number Publication date
JPH06507276A (en) 1994-08-11
WO1993017455A2 (en) 1993-09-02
WO1993017455A3 (en) 1993-11-25

Similar Documents

Publication Publication Date Title
US5365409A (en) Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
KR960004562B1 (en) Semiconductor device package
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5489059A (en) Semiconductor device having an universal die size inner lead layout
US5311060A (en) Heat sink for semiconductor device assembly
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
US5814877A (en) Single layer leadframe design with groundplane capability
KR100262180B1 (en) Resin sealed semiconductor device and method for manufacturing the same
JP3213007B2 (en) Multi chip device and manufacturing method using lead over process and lead under process
KR100328143B1 (en) Lead frame with layered conductive plane
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
JPH07123149B2 (en) Semiconductor package
KR19980032479A (en) Surface installation TO-220 package and its manufacturing process
JPH05326735A (en) Semiconductor device and manufacture thereof
JP2691799B2 (en) Integrated circuit package design with intervening die attach substrate bonded to leadframe
JPS6042620B2 (en) Semiconductor device encapsulation
JP2905609B2 (en) Resin-sealed semiconductor device
JPH0645504A (en) Semiconductor device
USRE36894E (en) Semiconductor package with high density I/O lead connection
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2001177007A (en) Semiconductor device and manufacturing method thereof
JPH11354673A (en) Semiconductor device
KR100481927B1 (en) Semiconductor Package and Manufacturing Method
JPS635250Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees