JP2593650B2 - Method for producing amorphous silicon semiconductor coating - Google Patents

Method for producing amorphous silicon semiconductor coating

Info

Publication number
JP2593650B2
JP2593650B2 JP61229254A JP22925486A JP2593650B2 JP 2593650 B2 JP2593650 B2 JP 2593650B2 JP 61229254 A JP61229254 A JP 61229254A JP 22925486 A JP22925486 A JP 22925486A JP 2593650 B2 JP2593650 B2 JP 2593650B2
Authority
JP
Japan
Prior art keywords
semiconductor
amorphous silicon
amorphous
silicon semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61229254A
Other languages
Japanese (ja)
Other versions
JPS6384018A (en
Inventor
康行 荒井
真人 薄田
舜平 山崎
Original Assignee
株式会社 半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 半導体エネルギー研究所 filed Critical 株式会社 半導体エネルギー研究所
Priority to JP61229254A priority Critical patent/JP2593650B2/en
Publication of JPS6384018A publication Critical patent/JPS6384018A/en
Application granted granted Critical
Publication of JP2593650B2 publication Critical patent/JP2593650B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、工業的に第三の半導体材料を提起すること
にある。本発明は、単結晶または多結晶よりなる結晶性
半導体またはアモルファス(無定形)半導体とは若干異
なり、半導体素子に利用可能な新規なアモルファスシリ
コン半導体被膜の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is to industrially propose a third semiconductor material. The present invention relates to a method for producing a novel amorphous silicon semiconductor film which is slightly different from a crystalline semiconductor or an amorphous (amorphous) semiconductor made of single crystal or polycrystal and can be used for a semiconductor device.

〔従来の技術〕[Conventional technology]

従来、半導体は、単結晶半導体が結晶学的に最も安
定、かつ最も理想的な特性を有する材料であるとされて
いた。単結晶半導体に対して非単結晶半導体は、多結晶
またはアモルファス半導体が知られている。
Conventionally, as a semiconductor, a single crystal semiconductor has been regarded as a material having the most crystallographically stable and most ideal characteristics. As a single crystal semiconductor, a polycrystalline or amorphous semiconductor is known as a non-single crystal semiconductor.

多結晶半導体は、結晶性を有する塊が多数集まったも
ので、その粒界にはいわゆるグレインバウンダリ(G.
B)が存在していた。このグレインバウンダリンは、そ
の粒界部分で不対結合手が多数あり、それらが再結合中
心となると共に、不純物の析出を粒界において助長す
る。このため、一部が単結晶であっても、その電気的特
性をこのグレインバウンダリが大部分を決めてしまって
おり、単結晶と相似の特性をまったく有していなかっ
た。
A polycrystalline semiconductor is made up of a large number of crystalline masses, and at the grain boundaries, a so-called grain boundary (G.
B) was present. The grain boundary has a large number of dangling bonds at the grain boundary portion, which serve as recombination centers, and promotes precipitation of impurities at the grain boundaries. For this reason, even if a part of the crystal is a single crystal, most of its electric characteristics are determined by the grain boundary, and the characteristics are not similar to those of the single crystal.

さて、このグレインバウンダリは、不純物であるほう
素またはリンの析出のみではなく、酸素等の析出もあ
り、結果としてこのグレインバウンダリのみが他部と比
較してそのエネルギーギャップを大きくしたり、また谷
を局部的に発生させてしまっていた。このため、きわめ
て結晶性であるにもかかわらず、電気伝導は、小さく単
結晶の1/104ないし1/109程度になってしまっていた。
By the way, this grain boundary not only precipitates impurities such as boron or phosphorus but also precipitates oxygen and the like. As a result, only this grain boundary increases its energy gap as compared with other parts, Was caused locally. Thus, despite the very crystalline, electrically conductive had gone 1/10 4 to the small single crystals reaches about 1/10 9.

他方、アモルファス半導体は、結晶的に無定形であ
り、ミクロにおける原子間距離も不特定にばらついてお
り、かつ純粋には格子歪を無限に有するもので、その理
論解析でも、定量的不規則性および幾学的不規則性を原
点として、そのエネルギー構造を解かんとしている。
On the other hand, amorphous semiconductors are amorphous in crystallinity, the interatomic distances in the micro are indefinitely varied, and have pure infinite lattice strain. He uses the geometric irregularities as the starting point to unravel its energy structure.

特に、アモルファス半導体にあっては、代表的に、シ
ラン(SiH4)のグロー放電法により室温ないし300℃に
て形成する方法が知られている。かくすると、エネルギ
ーバンド幅は、単結晶珪素の1.0eVないし1.1eVよりも大
きく、1.6eVないし1.8eVとなり、ホウ素またはリンを少
量添加することによりN型またはP型導電型にできるこ
とが判明している。そして、この事は、この半導体をデ
バイスへ応用することが可能であることを示しており、
現在期待されている。
In particular, in the case of amorphous semiconductors, typically, a method of forming the semiconductor at room temperature to 300 ° C. by a glow discharge method of silane (SiH 4 ) is known. Thus, the energy band width is larger than 1.0 eV to 1.1 eV of single crystal silicon and becomes 1.6 eV to 1.8 eV, and it has been found that N-type or P-type conductivity type can be obtained by adding a small amount of boron or phosphorus. I have. And this shows that this semiconductor can be applied to devices.
Currently expected.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、このアモルファス半導体は、一部の特性にお
いて、単結晶半導体に比べて好ましい面も有している。
たとえば、光の遷移がアモルファス半導体においては、
直接遷移であり、単結晶半導体は、間接遷移である点で
ある。他方、移動度に関して、単結晶半導体は、電子15
00cm2V/S、ホール500cm2V/Sであるのに対し、コンダク
ティビティがσ=10-3ないし10-4(Ωcm)-1(室温)と
きわめて小さい。さらに、真性の半導体のコンダクティ
ビティは、単結晶が10-4(Ωcm)-1であるのに対し、非
単結晶半導体のコンダクティビティは、10-9ないし10
-12(Ωcm)-1ときわめて小さい。加えて、非単結晶半
導体は、少数キャリアの拡散長も単結晶が102μmない
し104μmも有するのに対し、300Åないし400Åと1/105
も小さいという特性であった。
However, this amorphous semiconductor also has a preferable surface as compared with a single crystal semiconductor in some characteristics.
For example, when the transition of light is an amorphous semiconductor,
This is a direct transition, and a single crystal semiconductor is an indirect transition. On the other hand, in terms of mobility, a single crystal semiconductor has electrons 15
00cm 2 V / S, whereas a hole 500cm 2 V / S, to the conduction Kuti Activity is sigma = 10 -3 not very small as 10 -4 (Ωcm) -1 (room temperature). Furthermore, the conductivity of an intrinsic semiconductor is 10 −4 (Ωcm) −1 for a single crystal, whereas the conductivity of a non-single crystal semiconductor is 10 −9 to 10
-12 (Ωcm) -1 is extremely small. In addition, the non-single-crystal semiconductor, while the diffusion length of the minority carriers also single crystals have also 10 2 [mu] m to 10 4 [mu] m, 300 Å to 400Å and 1/10 5
Was also small.

本発明は、以上のような課題を解決するためのもの
で、このアモルファス半導体の持つ単結晶半導体より優
れた面をそのままにし、劣る点を改良したアモルファス
シリコン半導体被膜を提供することを目的とする。
An object of the present invention is to solve the above-described problems, and to provide an amorphous silicon semiconductor film in which the surface superior to the single crystal semiconductor of the amorphous semiconductor is left as it is and the inferior points are improved. .

〔課題を解決するための手段〕[Means for solving the problem]

前記目的を達成するために、本発明のアモルファス半
導体被膜の製造方法は、凹凸を有する結晶面110上に酸
化珪素膜を形成した後、その上に高速CVD法により水素
又はハロゲン元素を含むアモルファス半導体被膜を形成
することを特徴とする。
In order to achieve the above object, the method for producing an amorphous semiconductor film of the present invention comprises the steps of: forming a silicon oxide film on a crystal surface 110 having irregularities, and then forming an amorphous semiconductor film containing hydrogen or a halogen element thereon by a high-speed CVD method. It is characterized by forming a coating.

〔実 施 例〕〔Example〕

第1図(A)は本発明の半導体被膜における断面の結
晶構造を示す電子顕微鏡写真である。第1図(B)は第
1図(A)の写真を模写した図である。
FIG. 1A is an electron micrograph showing the crystal structure of a cross section of the semiconductor film of the present invention. FIG. 1 (B) is a simulated view of the photograph of FIG. 1 (A).

第1図(A)より明らかなように、上下方向に規則的
な筋(2)が無数に見られ、この筋(2)を境として、
アモルファスシリコン半導体(1)が柱または層状の結
晶構造を有していることが観察される。
As is clear from FIG. 1 (A), countless regular streaks (2) are seen in the vertical direction.
It is observed that the amorphous silicon semiconductor (1) has a columnar or layered crystal structure.

本発明の半導体を作製する場合の1つの特徴として
は、ECR(電子サイクロトロン共鳴)条件下にて、プラ
ズマCVD法によりアモルファスシリコン半導体を高速成
膜することがあげられる。
One feature of the semiconductor of the present invention is that an amorphous silicon semiconductor is formed at a high speed by a plasma CVD method under ECR (Electron Cyclotron Resonance) conditions.

すなわち、ECRプラズマCVD法により基板上にアモルフ
ァスシルコン半導体が高速で次々と堆積されてゆくため
に、堆積されたアモルファスシリコン半導体が基板上で
十分に反応しないため、上下方向に規則的に筋(2)が
表れると推定できる。
That is, since amorphous silicon semiconductors are successively deposited on the substrate at a high speed by the ECR plasma CVD method, the deposited amorphous silicon semiconductor does not sufficiently react on the substrate, and therefore, the stripes are regularly formed in the vertical direction. It can be estimated that 2) appears.

さらに、前述の特徴に加えて、アモルファスシリコン
半導体を形成する基板に規則性のある凹凸が形成されて
いる必要がある。
Further, in addition to the features described above, it is necessary that irregularities having regularity are formed on the substrate on which the amorphous silicon semiconductor is formed.

たとえば、シリコン単結晶基板に規則性のある凹凸を
形成する場合、公知のフォトリソグラフ工程を経てシリ
コンの異方性エッチングを行い、約5μmピッチにて11
0面を有する凹凸が形成されている。
For example, when forming regular irregularities on a silicon single crystal substrate, anisotropic etching of silicon is performed through a known photolithography process, and the silicon is anisotropically etched at a pitch of about 5 μm.
The unevenness having the zero plane is formed.

さらに、この凹凸面上にSiO2膜を約2000Å程度形成
し、基板上にてエピタキシァルな結晶成長が起こらない
ようにした。このようにした基板上にECRプラズマCVD法
によりアモルファスシリコン半導体を形成する。
Further, an SiO 2 film was formed on the uneven surface at a thickness of about 2000 ° so that epitaxial crystal growth did not occur on the substrate. An amorphous silicon semiconductor is formed on the substrate by the ECR plasma CVD method.

すると、第1図(A)に示すように規則性を持った筋
(2)を境として、アモルファスシリコン半導体(1)
が柱または層状の結晶構造となる。この時、アモルファ
スシリコン半導体基板上に形成された結晶構造は、100
面を有する方向となっていた。
Then, as shown in FIG. 1 (A), the amorphous silicon semiconductor (1) is bounded by the streaks (2) having regularity.
Has a columnar or layered crystal structure. At this time, the crystal structure formed on the amorphous silicon semiconductor substrate is 100
The direction had a surface.

これは従来より公知のグラフォエピタキシにみられる
ものとよく似ているが、本発明の場合、明らかにアモル
ファス半導体であり、X線回析及び電子性回析等の分析
を行ってもアモルファス特有の結果を示していた。
This is very similar to that found in conventionally known graphoepitaxy, but in the case of the present invention, it is clearly an amorphous semiconductor, and even when analyzed by X-ray diffraction, electronic diffraction, etc., it is unique to amorphous. The result was shown.

第2図(A)は比較例として硝子基板上のアモルファ
スシリコンにおける断面の結晶構造を示す顕微鏡写真で
ある。第2図(B)は第2図(A)の写真を模写した図
である。
FIG. 2 (A) is a micrograph showing a cross-sectional crystal structure of amorphous silicon on a glass substrate as a comparative example. FIG. 2 (B) is a photograph of the photograph of FIG. 2 (A).

規則的な凹凸を持たない基板として、単なる硝子基板
上に同じく形成した場合、第2図(A)、(B)に示す
ように形成されたアモルファス半導体被膜は、明らかに
上下方向に規則的な筋を有していない。これにより明ら
かなように、規則性のある凹凸形状を有する基板上に作
製することも本発明の特徴の1つである。
When a substrate having no regular irregularities is similarly formed on a mere glass substrate, the amorphous semiconductor film formed as shown in FIGS. 2 (A) and 2 (B) clearly has a regular vertical direction. No streaks. As is evident from this, one of the features of the present invention is to manufacture a substrate on a substrate having a regular irregular shape.

本発明の半導体被膜の特徴としては、電気的特性のう
ち、電気伝導度の異方性がある。
The semiconductor film of the present invention is characterized by anisotropy in electric conductivity among electric characteristics.

つまり、第1図(B)において、矢印Aの方向へ電流
が流れる時は、一般のアモルファスシリコン半導体と同
様に、フォトコンダクティビティがσp=10-6ないし10
-4(Ωcm)-1で、ダークコンダクティビティがσd=10
-11ないし10-9(Ωcm)-1であった。しかし、電流の流
れる方向を第1図(B)の矢印Bの方向とした時は、フ
ォトコンダクティビティがσp=10-2ないし10-4(Ωc
m)-1、ダークコンダクティビティがσd=10-5ないし1
0-6(Ωcm)-1で、電気伝導度に異方性がみられた。
That is, in FIG. 1 (B), when a current flows in the direction of arrow A, the photoconductivity is σp = 10 −6 to 10 as in a general amorphous silicon semiconductor.
-4 (Ωcm) -1 and dark conductivity is σd = 10
-11 to 10 -9 (Ωcm) -1 . However, when the direction of current flow is the direction of arrow B in FIG. 1B, the photoconductivity is σp = 10 −2 to 10 −4 (Ωc
m) -1 , dark conductivity is σd = 10 -5 or 1
At 0 -6 (Ωcm) -1 , anisotropy was observed in the electrical conductivity.

上記電気伝導度は、つぎのように測定した。 The electric conductivity was measured as follows.

第1図(B)の矢印Aの方向の電気伝導度の測定は、
アモルファスシリコンの表面上に一対の電極をITOによ
り設け、シリコン膜に10V/cmないし1000V/cmの電界を加
えてAM1(100mW/cm2)の光を照射することでフオトコン
ダクティビティを測定した。
The measurement of the electric conductivity in the direction of arrow A in FIG.
Photoconductivity was measured by providing a pair of electrodes by ITO on the surface of amorphous silicon, applying an electric field of 10 V / cm to 1000 V / cm to the silicon film, and irradiating AM1 (100 mW / cm 2 ) light.

また、ダークコンダクティビティは、光を照射せずに
測定したものである。
The dark conductivity is measured without irradiating light.

第1図(B)の矢印Bの方向の電気伝導度の測定は、
アモルフアスシリコンを挟む形に電極を形成してその電
極間に電圧を加えておこなった。すなわち、SiO2膜の上
にCrを電極として形成し、そしてアモルファスシリコン
を形成した上にITOの電極を形成した。そして、両電極
の間に10ないし10000V/cmの電界を加えてAM1(100mV/cm
2)の光を照射することでフオトコンダクティビティを
測定した。
The measurement of the electric conductivity in the direction of arrow B in FIG.
An electrode was formed so as to sandwich amorphous silicon, and a voltage was applied between the electrodes. That is, Cr was formed as an electrode on the SiO 2 film, and an ITO electrode was formed on amorphous silicon. Then, an electric field of 10 to 10000 V / cm is applied between both electrodes, and AM1 (100 mV / cm
Photoconductivity was measured by irradiating the light of 2 ).

また、ダークコンダクティビティは、光を照射せずに
測定したものである。
The dark conductivity is measured without irradiating light.

このような本発明の半導体被膜の応用のひとつとして
PIN構造を持つ光変換装置がある。
One of the applications of the semiconductor film of the present invention is as follows.
There is an optical conversion device having a PIN structure.

つまり、I層の半導体として、本発明の被膜を使用し
P−Nの電界方向に規則性を持つように形成した場合、
この電気伝導度の異方性により、光照射によって、I層
内部で発生したキャリアは、P−Nの内部電界により、
一般のアモルファスシリコン半導体より数多くP、N層
へ移動する。
In other words, when the film of the present invention is used as the semiconductor of the I layer and formed so as to have regularity in the direction of the PN electric field,
Due to the anisotropy of the electric conductivity, carriers generated inside the I layer by light irradiation are generated by the internal electric field of PN.
Much more move to the P and N layers than a general amorphous silicon semiconductor.

そのため、一般のアモルファスシリコン半導体をI層
として用いた場合より、より多くの電流を発生せしめる
ことが可能である。
Therefore, it is possible to generate more current than when a general amorphous silicon semiconductor is used as the I layer.

以下に実施例により本発明の被膜の作製法を示す。 Hereinafter, a method for producing the film of the present invention will be described by way of examples.

実施例 被膜を作製する基板として、シリコンの単結晶基板に
8μmピッチで110面を有する凹凸を形成したものを用
いた。
Example As a substrate on which a film was formed, a silicon single crystal substrate on which irregularities having 110 surfaces were formed at a pitch of 8 μm was used.

この凹凸の作製方法は、従来より公知のフォトリソグ
ラフィとシリコンの異方性エッチングにて行った。
This unevenness was formed by a conventionally known photolithography and anisotropic etching of silicon.

この基板上にSiO2膜を蒸着し、基板上に形成される被
膜がエピタキシァルな成長を行わないようにした。
An SiO 2 film was deposited on this substrate so that the film formed on the substrate did not grow epitaxially.

この基板をECRプラズマCVD装置の中にセッティング
し、基板温度400℃、反応圧力4.0×10-4torr、マイクロ
波出力 300W、SiH4ガス 15SCCMにて反応を行い、1500Å
/分の成膜速度で約5分間被膜形成を行い、7500Åの膜
厚を有する半導体被膜を形成したところ、第1図(A)
の電子顕微鏡写真に示すように上下方向に規則的な筋を
境として柱又は層状の結晶構造からなるアモルファスシ
リコン半導体被膜を形成することができた。
This substrate was set in an ECR plasma CVD apparatus, and a reaction was performed at a substrate temperature of 400 ° C., a reaction pressure of 4.0 × 10 −4 torr, a microwave output of 300 W, and a SiH 4 gas of 15 SCCM, and the temperature was increased to 1500 ° C.
A film was formed for about 5 minutes at a film formation rate of 1 minute / minute, and a semiconductor film having a thickness of 7500 ° was formed.
As shown in the electron micrograph of the above, an amorphous silicon semiconductor film having a columnar or layered crystal structure could be formed with a vertical streak as a boundary.

〔発明の効果〕〔The invention's effect〕

本発明によれば、凹凸を有する結晶面110上に酸化珪
素膜を形成した後、その上に形成された水素又はハロゲ
ン元素を含むアモルファス半導体被膜を形成しているの
で、当該アモルファス半導体被膜は、上下方向に規則性
を表す筋を境として、柱または層状の結晶構造となり、
電気伝導度に異方性をもたせることができる。そのた
め、本発明のアモルファスシリコン半導体被膜を光電変
換装置に適用した場合、一般のアモルファスシリコン半
導体をI層として用いたものより、より多くの電流を発
生せしめることが可能になった。
According to the present invention, after forming a silicon oxide film on the crystal face 110 having irregularities, an amorphous semiconductor film containing hydrogen or a halogen element formed thereon is formed. A column or a layered crystal structure, with a streak showing regularity in the vertical direction as a border,
Electric conductivity can be made anisotropic. Therefore, when the amorphous silicon semiconductor film of the present invention is applied to a photoelectric conversion device, it has become possible to generate a larger amount of current than when a general amorphous silicon semiconductor is used as an I layer.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)は本発明の半導体被膜における断面の結晶
構造を示す電子顕微鏡写真である。第1図(B)は第1
図(A)の写真を模写した図である。第2図は比較例と
して硝子基板上のアモルファスシリコンにおける断面の
結晶構造を示す顕微鏡写真である。 1……本発明のアモルファスシリコン半導体被膜 2……アモルファスシリコン半導体被膜に規則的に表れ
た筋 3……基板
FIG. 1A is an electron micrograph showing the crystal structure of a cross section of the semiconductor film of the present invention. FIG. 1 (B) shows the first
It is the figure which copied the photograph of figure (A). FIG. 2 is a micrograph showing the crystal structure of a cross section of amorphous silicon on a glass substrate as a comparative example. 1 ... amorphous silicon semiconductor film of the present invention 2 ... streaks regularly appearing in amorphous silicon semiconductor film 3 ... substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 厚木市長谷398番地 株式会社半導体エ ネルギー研究所内 (56)参考文献 特開 昭57−68017(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Shunpei Yamazaki 398 Hase, Atsugi-shi Semiconductor Energy Laboratory Co., Ltd. (56) References JP-A-57-68017 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】凹凸を有する結晶面110上に酸化珪素膜を
形成した後、 その上に高速CVD法により水素又はハロゲン元素を含む
アモルファスシリコン半導体被膜を形成することを特徴
とするアモルファスシリコン半導体被膜の製造方法。
An amorphous silicon semiconductor film comprising: a silicon oxide film formed on a crystal surface having irregularities; and an amorphous silicon semiconductor film containing hydrogen or a halogen element formed thereon by a high-speed CVD method. Manufacturing method.
JP61229254A 1986-09-26 1986-09-26 Method for producing amorphous silicon semiconductor coating Expired - Lifetime JP2593650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61229254A JP2593650B2 (en) 1986-09-26 1986-09-26 Method for producing amorphous silicon semiconductor coating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61229254A JP2593650B2 (en) 1986-09-26 1986-09-26 Method for producing amorphous silicon semiconductor coating

Publications (2)

Publication Number Publication Date
JPS6384018A JPS6384018A (en) 1988-04-14
JP2593650B2 true JP2593650B2 (en) 1997-03-26

Family

ID=16889226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61229254A Expired - Lifetime JP2593650B2 (en) 1986-09-26 1986-09-26 Method for producing amorphous silicon semiconductor coating

Country Status (1)

Country Link
JP (1) JP2593650B2 (en)

Also Published As

Publication number Publication date
JPS6384018A (en) 1988-04-14

Similar Documents

Publication Publication Date Title
US3961997A (en) Fabrication of polycrystalline solar cells on low-cost substrates
US4196438A (en) Article and device having an amorphous silicon containing a halogen and method of fabrication
US5269852A (en) Crystalline solar cell and method for producing the same
US4113531A (en) Process for fabricating polycrystalline inp-cds solar cells
JPH0370183A (en) Photovoltaic element
WO2003083955A1 (en) Photovoltaic element and method of manufacturing the same
JPH0394477A (en) Photosensor and forming method thereof
JPH0230176B2 (en)
JP2003298077A (en) Solar cell
US4710786A (en) Wide band gap semiconductor alloy material
CN110600554A (en) (100) crystal orientation diamond n-i-p junction diode and preparation method thereof
JP2593650B2 (en) Method for producing amorphous silicon semiconductor coating
JP2692964B2 (en) Solar cell
JP2001250968A (en) Crystal silicon thin film semiconductor device, crystal silicon thin film photovoltaic element, and method of manufacturing for crystal silicon thin film semiconductor device
JP3346907B2 (en) Solar cell and method of manufacturing the same
JPS5936836B2 (en) Amorphous thin film solar cell
JPS6316914B2 (en)
JP2667218B2 (en) Solar cell and method of manufacturing the same
JPS62209871A (en) Manufacture of photovoltaic device
JP3197673B2 (en) Photovoltaic device
JP2841335B2 (en) Method for manufacturing photovoltaic device
JPH0364973A (en) Photovoltaic element
JP3067821B2 (en) Solar cell and method of manufacturing the same
JPH0345555B2 (en)
JP2892922B2 (en) Method for manufacturing photovoltaic element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term