JP2564987B2 - Video signal processing circuit - Google Patents
Video signal processing circuitInfo
- Publication number
- JP2564987B2 JP2564987B2 JP2291598A JP29159890A JP2564987B2 JP 2564987 B2 JP2564987 B2 JP 2564987B2 JP 2291598 A JP2291598 A JP 2291598A JP 29159890 A JP29159890 A JP 29159890A JP 2564987 B2 JP2564987 B2 JP 2564987B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- emphasis
- pass filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は家庭用映像磁気記憶再生装置(以下家庭用VT
Rという)などにおける映像信号処理回路に関し、特に
記録時にエンファシス処理の施された輝度信号の再生時
の再現性をよくした信号処理回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a home video magnetic recording / reproducing apparatus (hereinafter referred to as home VT).
R) and the like, and more particularly to a signal processing circuit that has improved reproducibility during reproduction of a luminance signal that has been subjected to emphasis processing during recording.
従来家庭用VTRの映像信号処理は、例えば第4図に示
す様な構成をとっている。図において、記録時には、記
録する映像信号を記録処理回路17で所定の処理を施した
後セレクタ19(“R"側を選択)及び磁気ヘッド20を介し
て、磁気テープ21に書込む。一方、再生時には、磁気テ
ープ21より磁気ヘッド20によって読出された信号がセレ
クタ19(“P"側を選択)を介して再生系処理回路18に入
力される。再生系処理回路18に入力された信号は、所定
の処理により映像信号に復元され、再生映像信号として
出力される。記録系処理回路17においては、例えば映像
輝度信号の処理として、AGC処理、エンファシス処理、
ホワイト/ダーククリップ処理、FM変調処理等が行なわ
れ、再生系処理回路18においては、FM復調処理、ディエ
ンファシス処理、ノイズ除去処理、輝度信号/色信号合
成処理等が行なわれる。The video signal processing of the conventional home VTR has a configuration as shown in FIG. 4, for example. In the figure, at the time of recording, a video signal to be recorded is subjected to predetermined processing by a recording processing circuit 17 and then written on a magnetic tape 21 via a selector 19 (selecting the “R” side) and a magnetic head 20. On the other hand, at the time of reproduction, the signal read by the magnetic head 20 from the magnetic tape 21 is input to the reproduction processing circuit 18 via the selector 19 (selecting the "P" side). The signal input to the reproduction processing circuit 18 is restored to a video signal by a predetermined process and output as a reproduction video signal. In the recording system processing circuit 17, for example, as processing of the video luminance signal, AGC processing, emphasis processing,
White / dark clip processing, FM modulation processing, etc. are performed, and in the reproduction processing circuit 18, FM demodulation processing, de-emphasis processing, noise removal processing, luminance signal / color signal synthesis processing, etc. are performed.
ここで、記録時のエンファシス処理は、その後処理過
程においてFMに重畳するノイズが周波数依存性すなわ
ち、高周波領域になるに従ってノイズ成分が多くなる性
質を有するため、再生時の信号対雑音比すなわちS/N比
を改善する目的で行なわれる。具体的には、FM変調する
前に記録する映像輝度信号の高域成分の強調を行う。こ
れに対し、再生時にFM復調した後でこのエンファシス処
理回路と逆特性を有するディエンファシズ処理で高域成
分の抑圧を行い、元の映像輝度信号に戻す事により、高
周波領域におけるノイズ成分を抑圧する。Here, in the emphasis process at the time of recording, since the noise superimposed on FM in the subsequent process has frequency dependence, that is, the noise component increases as the frequency becomes higher, the signal-to-noise ratio at the time of reproduction, that is, S / This is done to improve the N ratio. Specifically, the high frequency component of the video luminance signal to be recorded before FM modulation is emphasized. On the other hand, after FM demodulation during playback, high-frequency components are suppressed by de-emphasis processing, which has the inverse characteristics of this emphasis processing circuit, and noise components in the high-frequency region are suppressed by returning to the original video luminance signal. To do.
第5図は従来の再生系処理回路の構成例のブロック図
である。図において、磁気テープに記録されたFM信号を
リミッタ回路1を介してFM復調回路2に入力し、映像信
号に復元する。FM復調回路2からの出力映像信号はロー
パスフィルタ3により、FM搬送波信号成分を除去した
後、メインディエンファシス回路4及びノンリニアディ
エンファシス処理5に入力され、記録時に予めエンファ
シス処理によって高域成分が強調されている映像信号に
対して、エンファシス処理と逆特性となる様に高域成分
の抑圧処理を行い、後段の再生信号処理回路12へ出力す
る。FIG. 5 is a block diagram of a configuration example of a conventional reproduction system processing circuit. In the figure, the FM signal recorded on the magnetic tape is input to the FM demodulation circuit 2 via the limiter circuit 1 to restore the video signal. The output video signal from the FM demodulation circuit 2 is input to the main de-emphasis circuit 4 and the non-linear de-emphasis processing 5 after the FM carrier signal component is removed by the low pass filter 3, and the high frequency component is emphasized by the emphasis processing in advance during recording. A high-frequency component suppression process is performed on the generated video signal so as to have a characteristic opposite to the emphasis process, and the resulting signal is output to the reproduction signal processing circuit 12 in the subsequent stage.
第6図は第5図の従来の記録時のエンファシス処理及
び再生系処理回路ディエンファシス処理の動作を示す波
形図である。第6図(a)は記録時の映像輝度信号、第
6図(b)は記録FM変調処理の前にエンファシス処理の
施された映像輝度信号を示す。記録時、更にFM変調処理
が行なわれ、磁気テープに記録されたFM信号をリミッタ
回路1,FM復調回路2及びローパスフィルタ3により復調
し、第6図(b)に示したエンファシス処理のかかった
映像輝度信号を得、更にメインディエンファシス処理4,
ノンリンアディエンファシス処理5により、元の映像輝
度信号を復元している。FIG. 6 is a waveform diagram showing the operations of the conventional emphasis processing and reproducing system processing circuit de-emphasis processing at the time of recording shown in FIG. FIG. 6 (a) shows a video luminance signal at the time of recording, and FIG. 6 (b) shows a video luminance signal subjected to the emphasis processing before the recording FM modulation processing. At the time of recording, the FM modulation process is further performed, and the FM signal recorded on the magnetic tape is demodulated by the limiter circuit 1, the FM demodulation circuit 2 and the low-pass filter 3 and subjected to the emphasis process shown in FIG. 6 (b). Image brightness signal is obtained and further main de-emphasis processing 4,
The original video luminance signal is restored by the non-lin adi emphasis processing 5.
この従来例の映像信号処理回路においては、ディエン
ファシス処理を行うメインディエンファシス回路4及び
ノンリニアディエンファシス回路5に対して、記録時の
エンファシス処理時と逆特性を持たせる事により、第6
図(a)の記録映像輝度信号に対して、第6図(c)に
示す様に、記録映像輝度信号と同一の信号を再現する事
を目的とするが、例えば記録時のエンファシス処理の後
段にあるホワイト/ダーククリップ処理の様な非線形回
路の影響、またはローパスフィルタ3による位相遅延等
により、実際には、第6図(d)に示す様な映像輝度信
号が復元され、エッジ成分等高成分に対する再現性が損
なわれるという欠点がある。In the video signal processing circuit of this conventional example, the main de-emphasis circuit 4 and the non-linear de-emphasis circuit 5 that perform de-emphasis processing are provided with the characteristic opposite to that at the time of the emphasis processing at the time of recording.
As shown in FIG. 6 (c), it is intended to reproduce the same signal as the recorded video luminance signal with respect to the recorded video luminance signal of FIG. Due to the influence of the non-linear circuit such as the white / dark clip processing in FIG. 6 or the phase delay by the low-pass filter 3, the video luminance signal as shown in FIG. There is a drawback that the reproducibility for the components is impaired.
本発明の目的は、このような欠点を除き、エッジ成分
などの高域成分に対する再現性を改善した映像信号処理
回路を提供することにある。It is an object of the present invention to provide a video signal processing circuit that eliminates such drawbacks and improves reproducibility for high frequency components such as edge components.
本発明の構成は、予めエンファシス処理が施された後
にFM変調された映像信号を復調するFM復調手段と、この
FM復調手段からの出力信号中よりFM搬送波成分を除去す
るローパスフィルタおよびディエンファシス処理手段と
を備えた映像信号処理回路において、前記ローパスフィ
ルタの出力を移相して前記ディエンファシス処理手段に
供給する移相回路と、この移相回路の出力を入力しその
高域成分を通す第1のハイパスフィルタと、この第1の
ハイパスフィルタの出力を振幅制御するリミッタ回路
と、このリミッタ回路の出力を被減算入力に接続する減
算器と、前記ディエンファシス処理手段の出力の高域成
分を通し出力を前記減算器の減算入力に接続する第2の
ハイパスフィルタと、前記減算器の出力を入力し出力を
移相制御信号として前記移相回路の制御入力に接続する
制御回路とを備え、前記ディエンファシス処理手段の出
力端から映像出力信号を出力する事を特徴とする。The configuration of the present invention, FM demodulation means for demodulating the video signal FM-modulated after subjected to the emphasis processing in advance,
In a video signal processing circuit having a low-pass filter for removing an FM carrier component from an output signal from the FM demodulation means and a de-emphasis processing means, the output of the low-pass filter is phase-shifted and supplied to the de-emphasis processing means. A phase shift circuit, a first high-pass filter that inputs the output of the phase shift circuit and passes the high-frequency component thereof, a limiter circuit that controls the amplitude of the output of the first high-pass filter, and an output of the limiter circuit. A subtractor connected to the subtraction input, a second high pass filter connecting the output of the de-emphasis processing means to the subtraction input of the subtractor through the high frequency component of the output, and the output of the subtractor are input to output the output. A control circuit connected to the control input of the phase shift circuit as a phase shift control signal, and a video output signal from the output end of the de-emphasis processing means. It is characterized by outputting.
次に本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第1図は本発明の一実施例の映像輝度信号再生系回路
のブロック図であり、第5図の同一機能を有するものは
同一番号を付してある。本実施例では、ローパスフィル
タ3の出力を移相回路10に接続し、移相回路10の出力を
ハイパスフィルタ6の入力及びメインディエンファシス
回路4の入力に接続する。ハイパスフィルタ6の出力
は、リミッタ回路7を介して減算器9の被減算入力に接
続され、ノンリニアディエンファシス回路5の出力は、
ハイパスフィルタ8の入力及び再生信号処理回路12に接
続されると共に、ハイパスフィルタ8を出力は減算器9
の減算入力に接続され、減算器9の出力は、制御回路11
に接続され、制御回路11の出力は移相回路10の制御入力
に接続されている。FIG. 1 is a block diagram of a video luminance signal reproducing system circuit according to an embodiment of the present invention, and those having the same function in FIG. 5 are designated by the same reference numerals. In this embodiment, the output of the low pass filter 3 is connected to the phase shift circuit 10, and the output of the phase shift circuit 10 is connected to the input of the high pass filter 6 and the input of the main de-emphasis circuit 4. The output of the high-pass filter 6 is connected to the subtracted input of the subtractor 9 via the limiter circuit 7, and the output of the non-linear de-emphasis circuit 5 is
It is connected to the input of the high-pass filter 8 and the reproduction signal processing circuit 12, and the output of the high-pass filter 8 is a subtractor 9.
Of the control circuit 11 connected to the subtraction input of
The output of the control circuit 11 is connected to the control input of the phase shift circuit 10.
第2図(a)〜(g)は第1図の回路動作を説明する
波形図を示す。第2図(a)に示す様な映像輝度信号
が、記録時に記録系信号処理に入力され、第2図(b)
に示す様にエンファシス処理が施された後、FM変調さ
れ、磁気テープに記録される。この場合、再生時にリミ
ッタ回路1,FM復調回路2及びローパスフィルタ3により
FM復調された後移相回路10に入力される。ここで、移相
回路10が後段のメインディエンファシス回路4に対し
て、ローパスフィルタ3の出力に何ら処理を加えずに出
力を与えた場合、メインディエンファシス回路4及びノ
ンリニアディエンファシス回路5により、第2図(c)
に示す出力がノンリニアディエンファシス回路5の出力
点に出力される。ここで、FM復調され、かつディエンフ
ァシス処理のされていない映像輝度信号を移相回路10の
出力よりハイパスフィルタ6に入力し、直流成分を除去
した後、リミッタ回路7により、予め定められたVL1,V
L2なるレベルで振幅制限を行う(第2図(d))。ま
た、ノンリニアディエンファシス回路5の出力をハイパ
スフィルタ8に入力し、直流成分を除去する(第2図
(e))。リミッタ回路7及びハイパスフィルタ8の各
々の出力を減算器9により、第2図(f)に示す様な差
分出力を得、制御回路11に入力する。ここで制御回路11
は、減算器9を出力を制御入力として、移相回路10に対
して、移相量制御の動作点を与える様にする。この時、
制御回路11は、例えば減算器9の差分出力が0になる様
に、移相回路10の移相量を補正する様な制御出力を出力
すれば良い。2 (a) to (g) are waveform diagrams for explaining the circuit operation of FIG. A video luminance signal as shown in FIG. 2 (a) is input to the recording system signal processing at the time of recording, and FIG.
After being subjected to the emphasis process as shown in, it is FM-modulated and recorded on the magnetic tape. In this case, the limiter circuit 1, FM demodulation circuit 2 and low-pass filter 3 are used during playback.
After FM demodulation, it is input to the phase shift circuit 10. Here, when the phase shift circuit 10 gives an output to the main de-emphasis circuit 4 in the subsequent stage without performing any processing on the output of the low-pass filter 3, the main de-emphasis circuit 4 and the non-linear de-emphasis circuit 5 Fig. 2 (c)
The output indicated by is output to the output point of the non-linear de-emphasis circuit 5. Here, the video luminance signal that has been FM demodulated and not subjected to de-emphasis processing is input to the high-pass filter 6 from the output of the phase shift circuit 10 to remove the DC component, and then the limiter circuit 7 sets a predetermined V L1 , V
The amplitude is limited at the level L2 (Fig. 2 (d)). Further, the output of the non-linear de-emphasis circuit 5 is input to the high pass filter 8 to remove the DC component (Fig. 2 (e)). The respective outputs of the limiter circuit 7 and the high-pass filter 8 are obtained by the subtractor 9 as a difference output as shown in FIG. Here the control circuit 11
Uses the output of the subtractor 9 as a control input and gives the operating point of the phase shift amount control to the phase shift circuit 10. This time,
The control circuit 11 may output a control output for correcting the phase shift amount of the phase shift circuit 10 so that the difference output of the subtractor 9 becomes 0, for example.
この様にする事により、第2図(g)に示す様に、従
来例において波形再現性が損なわれていたノンリニアデ
ィエンファシス回路5の出力(第6図(c))に対し、
補正がかかり、良好な映像輝度信号が復元出来る。By doing so, as shown in FIG. 2 (g), the output of the non-linear de-emphasis circuit 5 (FIG. 6 (c)) in which the waveform reproducibility was impaired in the conventional example,
Correction is applied and a good video luminance signal can be restored.
第3図は本発明の第2の実施例のブロック図であり、
第1図における移相回路10をジャイレータ13および制御
回路11を増幅器14,平滑回路15により構成したものであ
る。すなわち、減算器9の差分出力を増幅器14により所
定量増幅した後、平滑回路15により平滑し、ジャイレー
タ13により構成された移相回路の移相制御のための制御
電圧とする。FIG. 3 is a block diagram of a second embodiment of the present invention.
The phase shift circuit 10 in FIG. 1 comprises a gyrator 13 and a control circuit 11 comprising an amplifier 14 and a smoothing circuit 15. That is, the difference output of the subtractor 9 is amplified by the amplifier 14 by a predetermined amount and then smoothed by the smoothing circuit 15 to obtain a control voltage for the phase shift control of the phase shift circuit constituted by the gyrator 13.
本実施例によれば、ジャイレータ13,増幅器14,平滑回
路15が半導体集積回路(以下ICという)上に形成出来る
ため、例えば従来よりIC化されているメインディエンフ
ァシス回路、ノンリニアディエンファシス回路等機能が
同じIC上に実現することが出来る。According to this embodiment, since the gyrator 13, the amplifier 14, and the smoothing circuit 15 can be formed on a semiconductor integrated circuit (hereinafter referred to as an IC), for example, functions such as a main de-emphasis circuit and a non-linear de-emphasis circuit which are conventionally integrated into an IC are provided. Can be realized on the same IC.
以上説明した様に、本発明は、ディエンファシス処理
の前後の各々の高域成分を抽出し、それらの差分出力を
制御入力として、ディエンファシス処理前の信号に移相
補正を行なう事によって、非線形回路やローパスフィル
タによる移相遅延の影響をキャンセルし、良好な映像輝
度信号を再現する事が出来、高画質化が要求される家庭
用VTR等に好適である。As described above, according to the present invention, the high-frequency components before and after the de-emphasis process are extracted, and the difference output thereof is used as the control input to perform the phase shift correction on the signal before the de-emphasis process, thereby performing the nonlinear correction. It is possible to cancel the influence of the phase shift delay due to the circuit and the low-pass filter and reproduce a good video luminance signal, and it is suitable for home VTRs and the like that require high image quality.
第1図は本発明の一実施例の示すブロック図、第2図
(a)〜(g)は第1図の動作を示す信号波形図、第3
図は本発明の第2の実施例の示すブロック図、第4図は
一般の家庭用VTRの映像信号処理を示す構成図、第5図
は従来例の信号処理回路の一例を示すブロック図、第6
図(a)〜(d)は第5図の動作を示す信号波形図であ
る。 1,7……リミッタ回路、2……FM復調回路、3……ロー
パスフィルタ、4……メインディエンファシス回路、5
……ノンリニアディエンファシス回路、6,8……ハイパ
スフィルタ、9……減算器、10……移相回路、11……制
御回路、12……再生信号処理回路、13……ジャイレー
タ、14……増幅器、15……平滑回路、17……記録系処理
回路、18……再生系処理回路、19……セレクタ、20……
磁気ヘッド、21……磁気テープ。1 is a block diagram showing an embodiment of the present invention, FIGS. 2 (a) to (g) are signal waveform diagrams showing the operation of FIG. 1, and FIG.
FIG. 4 is a block diagram showing a second embodiment of the present invention, FIG. 4 is a block diagram showing video signal processing of a general home VTR, and FIG. 5 is a block diagram showing an example of a conventional signal processing circuit. Sixth
5A to 5D are signal waveform diagrams showing the operation of FIG. 1,7 ... Limiter circuit, 2 ... FM demodulation circuit, 3 ... Low pass filter, 4 ... Main de-emphasis circuit, 5
…… Non-linear de-emphasis circuit, 6,8 …… High-pass filter, 9 …… Subtractor, 10 …… Phase shift circuit, 11 …… Control circuit, 12 …… Reproduction signal processing circuit, 13 …… Gyrator, 14 …… Amplifier, 15 ... Smoothing circuit, 17 ... Recording system processing circuit, 18 ... Reproduction system processing circuit, 19 ... Selector, 20 ...
Magnetic head, 21 ... Magnetic tape.
Claims (1)
調された映像信号を復調するFM復調手段と、このFM復調
手段からの出力信号中よりFM搬送波成分を除去するロー
パスフィルタおよびディエンファシス処理手段とを備え
た映像信号処理回路において、前記ローパスフィルタの
出力を移相して前記ディエンファシス処理手段に供給す
る移相回路と、この移相回路の出力を入力しその高域成
分を通す第1のハイパスフィルタと、この第1のハイパ
スフィルタの出力を振幅制御するリミッタ回路と、この
リミッタ回路の出力を被減算入力に接続する減算器と、
前記ディエンファシス処理手段の出力を高域成分を通し
出力を前記減算器の減算入力に接続する第2のハイパス
フィルタと、前記減算器の出力を入力し出力を移相制御
信号として前記移相回路の制御入力に接続する制御回路
とを備え、前記ディエンファシス処理手段の出力端から
映像出力信号を出力する事を特徴とする映像信号処理回
路。1. An FM demodulation means for demodulating an FM-modulated video signal after being subjected to emphasis processing in advance, a low-pass filter and a de-emphasis processing means for removing an FM carrier component from an output signal from the FM demodulation means. A video signal processing circuit comprising: a phase shift circuit for phase shifting the output of the low-pass filter and supplying it to the de-emphasis processing means; and a first phase for inputting the output of the phase shift circuit and passing its high-frequency component therethrough. A high-pass filter, a limiter circuit that controls the amplitude of the output of the first high-pass filter, and a subtractor that connects the output of the limiter circuit to the subtracted input,
A second high-pass filter that connects the output of the de-emphasis processing means through a high-frequency component and connects the output to the subtraction input of the subtractor; and the phase shift circuit that receives the output of the subtractor and uses the output as a phase shift control signal. And a control circuit connected to the control input of the video signal processing circuit, wherein a video output signal is output from the output terminal of the de-emphasis processing means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291598A JP2564987B2 (en) | 1990-10-29 | 1990-10-29 | Video signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291598A JP2564987B2 (en) | 1990-10-29 | 1990-10-29 | Video signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04163767A JPH04163767A (en) | 1992-06-09 |
JP2564987B2 true JP2564987B2 (en) | 1996-12-18 |
Family
ID=17771016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2291598A Expired - Lifetime JP2564987B2 (en) | 1990-10-29 | 1990-10-29 | Video signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2564987B2 (en) |
-
1990
- 1990-10-29 JP JP2291598A patent/JP2564987B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04163767A (en) | 1992-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS592228B2 (en) | Television signal noise removal method | |
JPH03104395A (en) | Video signal processing circuit | |
JPH0241951B2 (en) | ||
JPH0476191B2 (en) | ||
US5220427A (en) | Magnetic reproducing apparatus having circuit for preventing reversal of white peak | |
KR930002140B1 (en) | Recording process circuit of picture image signal | |
JP2564987B2 (en) | Video signal processing circuit | |
JPS6123715B2 (en) | ||
JPS6146682A (en) | Magnetic recording and recording device | |
US5194998A (en) | Signal processing apparatus including deemphasis processing | |
JP2987897B2 (en) | Video signal processing circuit | |
JP2627351B2 (en) | Video signal playback device | |
JP2535263B2 (en) | De-emphasis circuit | |
JPH0627023Y2 (en) | Noise reduction circuit | |
JP2535826B2 (en) | Noise cancellation circuit | |
JP2580857B2 (en) | Magnetic recording device | |
JP2833932B2 (en) | Non-linear emphasis circuit | |
JP2535262B2 (en) | Pre-emphasis circuit | |
JP2831996B2 (en) | Signal recording device | |
JP2576634B2 (en) | Reversal development prevention device | |
KR0132501B1 (en) | Image quality compensation apparatus by using twin head | |
JPS5946046B2 (en) | Recording/playback device | |
JPH03104389A (en) | Video signal processing circuit | |
JPS62143265A (en) | Magnetic recording and reproducing device | |
JPH0654967B2 (en) | Playback device |