JP2022050647A - ３次元メモリデバイスの相互接続構造 - Google Patents

３次元メモリデバイスの相互接続構造 Download PDF

Info

Publication number
JP2022050647A
JP2022050647A JP2022005653A JP2022005653A JP2022050647A JP 2022050647 A JP2022050647 A JP 2022050647A JP 2022005653 A JP2022005653 A JP 2022005653A JP 2022005653 A JP2022005653 A JP 2022005653A JP 2022050647 A JP2022050647 A JP 2022050647A
Authority
JP
Japan
Prior art keywords
contact
layer
contacts
alternating
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022005653A
Other languages
English (en)
Other versions
JP7371143B2 (ja
Inventor
ジェンユ・ルー
Zhenyu Lu
リドン・ソン
Lidong Song
ヨンナ・リ
Yongna Li
フェン・パン
Pan Feng
スティーブ・ウェイイ・ヤン
Weiyi Yang Steve
ウェングアン・シー
Wenguang Shi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022050647A publication Critical patent/JP2022050647A/ja
Application granted granted Critical
Publication of JP7371143B2 publication Critical patent/JP7371143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】３Ｄメモリ相互接続及びその製造方法を提供する。【解決手段】３ＤＮＡＮＤメモリデバイス２００は、基板２０２、基板上に階段構造を含む交互層スタック２１６及び交互層スタックを通って垂直に延びるバリア構造２３５を含む。交互層スタックは、少なくともバリア構造によって囲まれた誘電体層２３２、２３４対を含む交互誘電体スタック２１４及び導体相２０６／誘電体層２０８対を含む交互導体／誘電体スタック２１０を含む。メモリデバイスはさらに、交互導体／誘電体スタックを通って各々が垂直に延びるチャネル構造２１８及びスリット構造２２８、チャネル構造の端部上のエッチング停止プラグ２２６及び第１のコンタクト２３８、２４０、２４２を含む。階段構造の交互導体／誘電体スタックの導体層２０６、エッチング停止プラグ及びスリット構造の各々は、第１のコンタクトの１つに接触している。【選択図】図２

Description

（関連出願への相互参照）
この出願は、２０１７年３月８日に出願された中国特許出願第２０１７１０１３４７８８．９号の優先権を主張し、その全体が参照により本明細書に組み込まれる。
本開示の実施形態は、３次元（３Ｄ）メモリデバイス及びその製造方法に関する。
平坦メモリセルは、プロセス技術、回路設計、プログラミングアルゴリズム及び製造プロセスを改善することによって、より小さいサイズに縮小される。しかしながら、メモリセルの特徴サイズが下限に近づくにつれて、プレーナプロセスおよび製造技法は、難しくなるとともに費用がかかる。結果として、平坦メモリセルについてのメモリ密度は、上限に近づく。
３Ｄメモリアーキテクチャは、平坦メモリセルにおける密度限界に対処することができる。この３Ｄメモリアーキテクチャは、メモリアレイと、メモリアレイへの信号及びメモリアレイからの信号を制御する周辺デバイスとを備える。
本明細書では、３Ｄメモリ相互接続及びその製造方法の実施形態を開示する。
本開示のいくつかの実施形態によれば、３Ｄ ＮＡＮＤメモリデバイスは、基板、前記基板上に階段構造を含む交互層スタック、及び、交互層スタックを通って垂直に延びるバリア構造を備える。交互層スタックは、交互誘電体スタックと交互導体／誘電体スタックとを含む。交互誘電体スタックは、少なくともバリア構造によって囲まれた複数の誘電体層対を含む。交互導体／誘電体スタックは、複数の導体／誘電体層対を含む。メモリデバイスは、交互導体／誘電体スタックを通って各々が垂直に延びるチャネル構造及びスリット構造、チャネル構造の端部上のエッチング停止層、及び、複数の第１のコンタクトをさらに備える。階段構造の交互導体／誘電体スタックの導体層、エッチング停止層、及び、スリット構造の各々は、複数の第１のコンタクトの１つに接触している。
いくつかの実施形態では、エッチング停止層は、ポリシリコン、チタン、窒化チタン、及び、タングステンのうちの１つ以上を含む。バリア構造は、酸化シリコン及び窒化シリコンを含むことができる。複数の誘電体層対の各々は、酸化シリコン層及び窒化シリコン層を含むことができる。複数の導体／誘電体層対の各々は、金属層及び酸化シリコン層を含むことができる。
いくつかの実施形態では、メモリデバイスは、交互導体／誘電体スタックを通って垂直に延びるダミーチャネル構造をさらに含む。
いくつかの実施形態では、メモリデバイスは、相互接続導体層及びコンタクト層をさらに備える。コンタクト層は、複数の第２のコンタクトを含むことができる。階段構造の交互導体／誘電体スタックの導体層、チャネル構造、及び、スリット構造の各々は、対応する第１のコンタクト及び複数の第２のコンタクトのそれぞれの１つによって相互接続導体層に電気的に接続することができる。
いくつかの実施形態では、メモリデバイスは、少なくともバリア構造によって囲まれた交互誘電体スタックを通って垂直に延びる第３のコンタクト（例えば、貫通アレイコンタクト（ＴＡＣ））をさらに含む。
本開示のいくつかの実施形態によれば、３Ｄ ＮＡＮＤメモリデバイスを形成する方法が開示される。交互の誘電体スタックが基板上に形成される。交互誘電体スタックは、複数の誘電体層対を含み、各々の対は、第１の誘電体層と、第１の誘電体層とは異なる第２の誘電体層とを含む。第１の階段構造が交互誘電体スタックに形成される。交互誘電体スタックを通って各々が垂直に延びるチャネル構造及びバリア構造が形成される。バリア構造は、交互誘電体スタックを、少なくともバリア構造によって囲まれた第１の部分と、第１の階段構造を含む第２の部分とに分離する。エッチング停止層が、チャネル構造の上端に形成される。スリットが形成される。交互誘電体スタックの第２の部分の第１の誘電体層は、複数の導体／誘電体層対を含む交互導体／誘電体スタックを形成するために、スリットを通る導体層で置き換えられる。スリット構造が、スリットに導体を充填することによって形成される。複数の第１のコンタクトが形成される。第１の階段構造の交互導体／誘電体スタックの第１の導体層、エッチング停止層、及び、スリット構造の各々は、複数の第１のコンタクトの１つに接触している。
いくつかの実施形態では、複数の第２のコンタクトが形成される。複数の第２のコンタクトのうちの１つは、少なくともバリア構造によって囲まれた交互誘電体スタックの第１の部分を通って垂直に延びることができる。複数の第２のコンタクトの別の１つは、第１の階段構造の交互導体／誘電体スタックの第２の導体層に接触することができる。
いくつかの実施形態では、複数の第３のコンタクトを含むコンタクト層が形成される。相互接続導体層が、コンタクト層の上に形成される。第１の階段構造の交互導体／誘電体スタック、チャネル構造、及び、スリット構造の各々は、対応する第１のコンタクト、及び、複数の第３のコンタクトのそれぞれの１つによって相互接続導体層に電気的に接続することができる。
いくつかの実施形態では、複数の第２のコンタクトの各々は、複数の第３のコンタクトのそれぞれの１つによって相互接続導体層に電気的に接続される。
いくつかの実施形態では、スリットを形成する前に、基板にドープ領域が形成される。スリット構造は、ドープ領域に接触していてもよい。
いくつかの実施形態では、バリア構造に隣接する交互誘電体スタックに第２の階段構造が形成される。
いくつかの実施形態では、エッチング停止層は、ポリシリコン、チタン、窒化チタン、及び、タングステンのうちの１つ以上を含む。バリア構造は、酸化シリコン及び窒化シリコンを含むことができる。複数の誘電体層対の各々は、酸化シリコン層及び窒化シリコン層を含むことができる。複数の導体／誘電体層対の各々は、金属層及び酸化シリコン層を含むことができる。
本明細書に組み込まれ、本明細書の一部を形成する添付図面は、本開示の実施形態を示し、詳細な説明と共に、さらに、本開示の原理を説明するとともに、当業者が本開示を作製および使用することを可能にする役割を果たす。
本開示のいくつかの実施形態による、３Ｄメモリデバイスの様々な領域を平面図で示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスの様々な領域を平面図で示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスの様々な領域を平面図で示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスの断面図を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成する例示的な方法のフローチャートである。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造方法を示す。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成する例示的な方法のフローチャートである。 本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための別の例示的な方法のフローチャートである。
本開示の実施形態は、添付の図面を参照して説明される。
特定の構成及び配置を説明するが、これは例示的な目的のために行われることにすぎないと理解されたい。当業者は、本開示の要旨及び範囲から逸脱することなく、他の構成及び配置に使用されてもよいことを認識されよう。本開示は、他の様々な用途に用いられ得ることも当業者には明らかであろう。
本明細書中における「一実施形態」、「実施形態」、「例示実施形態」、「いくつかの実施形態」などの言及は、記載された実施形態が特定の特徴、構造又は特性を含んでもよいが、必ずしも全ての実施形態がこの特定の特徴、構造又は特性を含むとは限らないものであり得ることを示すことに留意されたい。また、そのようなフレーズは、必ずしも同じ実施形態を指すとは限らない。さらに、特定の特徴、構造又は特性が、実施形態に関連して説明されるとき、それは、明示的に記載されていようがいまいが、他の実施形態に関連してそのような特徴、構造又は特性をもたらすことは当業者の知識の範囲内である。
一般に、専門用語は、文脈における用いられ方から少なくとも一部理解され得る。例えば、本明細書中に使用されるとき、用語「１つ又は複数の」は、文脈に少なくとも一部応じて、単数形の意味で任意の特徴、構造、又は特性を説明するために使用され得る、あるいは複数形の意味で任意の特徴、構造又は特性の組み合わせを説明するために使用され得る。同様に、「ａ」、「ａｎ」、または「ｔｈｅ」などの用語は、やはり、文脈に少なくとも一部応じて、単数用法または複数用法を伝えると理解され得る。
本開示における「の上に（ｏｎ）」、「の上方に（ａｂｏｖｅ）」、および「より上に（ｏｖｅｒ）」の意味は、最も広い形で解釈されるべきであり、それにより、「の上に」は、何か「の直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」を意味するだけではなく、それらの間にある中間の特徴または層と共に何か「の上に」を意味することも含み、「の上方に」または「より上に」は、何か「の上方に」または「より上に」の意味を意味するだけではなく、それらの間に中間の特徴または層なしに何か「の上方に」または「より上に」（すなわち、何かの直接上に）あるという意味も含み得ることが容易に理解されるはずである。
さらに、「の真下に（ｂｅｎｅａｔｈ）」、「の下方に（ｂｅｌｏｗ）」、「の下に（ｌｏｗｅｒ）」、「の上方に（ａｂｏｖｅ）」、「の上側に（ｕｐｐｅｒ）」等などの空間的に相対的な用語は、本明細書中において、図に示されるような１つの要素または特徴と別の要素または特徴の相対関係を説明するのを容易にするために使用され得る。この空間的に相対的な用語は、図に示された向きに加えて使用時または動作時のデバイスの異なる向きを包含することが意図される。さもなければ、機器は、（９０度回転されてまたは他の向きに）向けられてもよく、また、本明細書中に使用される空間的に相対的な記述語は、それに応じて解釈され得る。
本明細書中に使用されるとき、用語「基板」は、続く材料層が上に加えられる材料を指す。基板自体は、パターン付きであり得る。基板の上部に加えられる材料は、パターン付きであってもよく、又はパターンが無いままでもよい。さらに、基板は、シリコン、ゲルマニウム、ヒ化ガリウム、リン化インジウム等などの半導体材料の幅広いアレイで構成することができる。代替として、基板は、ガラス、プラスチック又はサファイアウェハなどの非導電性材料から作製することができる。
本明細書中に使用されるとき、用語「層」は、厚さを有する領域を含む材料部分を指す。層は、下地構造又は上部構造の全体にわたって広がり得る、あるいは下地構造又は上部構造の広がりよりも小さい広がりを有し得る。さらに、層は、均一の連続構造、又はこの連続構造の厚さよりも薄い厚さを有する不均一の連続構造の領域であり得る。例えば、層は、連続構造の間に、又は上面及び下面において、任意の一対の水平平面間に位置し得る。層は、水平に、垂直に、及び／又はテーパ面に沿って延びることができる。基板は、一層であってもよく、１つ又は複数の層を内部に含むことができ、及び／又は、１つ又は複数の層をその上、その上方、及び／又は、その下方に有してもよい。層は、複数の層を含んでもよい。例えば、相互接続層は、（接点、相互接続線、及び／又は、ビアが形成されている）１つ又は複数の導体層及びコンタクト層と、１つ又は複数の誘電体層とを含み得る。
本明細書中に使用されるとき、用語「公称／公称で」は、製品またはプロセスの設計フェーズ中に設定された構成要素またはプロセス動作についての特性またはパラメータの所望の値又は目標の値を、所望の値の上方及び／又は下方の値の範囲と共に指す。値の範囲は、製造プロセスにおける僅かなばらつき又は許容範囲による得る。本明細書中に使用されるとき、用語「約」は、主題の半導体デバイスに関連した特定のテクノロジーノードに基づいて変化し得る所与の量の値を示す。特定のテクノロジーノードに基づいて、用語「約」は、例えば、値の１０％～３０％（例えば、値の±１０％、±２０％、または±３０％）の範囲内で変化する所与の量の値を示すことができる。
本明細書中に使用されるとき、用語「３Ｄメモリデバイス」は、メモリストリングが基板に対して垂直方向に延びるように横方向に向けられた基板上のメモリセルトランジスタの垂直に向けられたストリング（すなわち、ＮＡＮＤストリングスなどの「メモリストリング」のような本明細書中の領域）を有する半導体デバイスを指す。本明細書中に使用されるとき、用語「垂直の／垂直に」は、公称で、基板の側面に直交することを意味する。
本開示による様々な実施形態は、メモリアレイ用の相互接続構造を有する３Ｄメモリデバイス（本明細書では「アレイデバイス」とも呼ばれる）を提供する。相互接続構造により、様々なメモリアレイ構造（ＮＡＮＤストリング、ゲートラインスリット、ワードラインなど）へのコンタクトが、限られた数のステップにおいて（例えば、単一ステップ又は２ステップにおいて）製造されることが可能になり、それによって、プロセスの複雑さと製造コストを減少させる。いくつかの実施形態では、本明細書に開示される相互接続構造は、上部相互接続導体層にビット線を含み、異なる基板上に形成されたアレイデバイス及び周辺デバイスが向かい合わせでハイブリッドボンディングによって接合される３Ｄメモリアーキテクチャに適している。
さらに、本明細書で開示される相互接続構造は、スタックアレイデバイスと周辺デバイスとの間の垂直相互接続を提供するためのＴＡＣを含むことができ（例えば、電力バスおよび金属ルーティング用）、それにより金属レベルを低減し、ダイサイズを縮小する。いくつかの実施形態では、本明細書で開示される相互接続構造のＴＡＣは、交互誘電体層のスタックと比較して、より容易にエッチングされてスルーホールを形成することができる交互誘電体層のスタックを介して形成される。
図１Ａから図１Ｃは、本開示のいくつかの実施形態による、３Ｄメモリデバイスの様々な領域を平面図で示している。図１Ａは、ＮＡＮＤストリング領域１１０、ＴＡＣ領域１２０、及び、上部選択ゲート（ＴＳＧ）階段領域１３０を含む、３Ｄメモリデバイスのワード線（ＷＬ）ＴＡＣ領域１０２を示す。ＮＡＮＤストリング領域１１０は、ＮＡＮＤストリング１１２のアレイを含むことができ、各々が複数のスタックされたメモリセルを含む。ＴＳＧ階段領域１３０は、ＮＡＮＤストリング領域１１０の側面に配置されることができ、平面図でＴＡＣ領域１２０に隣接する。ＴＳＧ階段領域１３０は、ＮＡＮＤストリング領域１１０内のＮＡＮＤストリング１１２の上部選択ゲートとの電気的接続を行うために、階段構造（例えば、２つのレベル）に形成されたＴＳＧコンタクト１３２のアレイを含むことができる。
いくつかの実施形態では、ＴＡＣ領域１２０は、３Ｄメモリデバイスのワード線方向において２つのＴＳＧ階段領域１３０の間にある（図１Ａから図１Ｃで「ＷＬ」とラベル付けされている）。ＴＡＣ領域１２０は、バリア構造１２４によって画定され得る。複数のＴＡＣ１２６は、バリア構造１２４によって横方向に囲まれたＴＡＣ領域１２０に形成され得る。いくつかの実施形態において、ダミーチャネル構造１２２は、メモリアレイ構造用の機械的支持を提供するためにＴＡＣ領域１２０の外側に形成される。ダミーチャネル構造１２２は、例えば、ＴＳＧ階段領域１３０に隣接するＮＡＮＤストリング領域１１０の縁に沿って、ＴＡＣ領域１２０の外側の任意の領域に形成され得ることが理解される。図１Ａに示されるように、ＷＬ ＴＡＣ領域１０２は、各々がワード線方向に延びる複数のスリット構造１１４も含むことができる。少なくともいくつかのスリット構造１１４は、ＮＡＮＤストリング領域１１０のＮＡＮＤストリング１１２のアレイの共通ソースコンタクトとして機能することができる。スリット構造１１４は、３Ｄメモリデバイスを複数のメモリブロック及び／又は複数のメモリフィンガーに分割することもできる。
図１Ｂは、ＮＡＮＤストリング領域１１０及びＴＡＣ領域１２０を含む、３Ｄメモリデバイスのビット線（ＢＬ）ＴＡＣ領域１０４を示す。ＮＡＮＤストリング領域１１０は、各々が複数のスタックされたメモリセルを含むＮＡＮＤストリング１１２のアレイを含むことができる。いくつかの実施形態では、ＴＡＣ領域１２０は、３Ｄメモリデバイスのビット線方向において２つのＮＡＮＤストリング領域１１０の間にある（図１Ａから図１Ｃで「ＢＬ」とラベル付けされている）。ＴＡＣ領域１２０は、３ＤメモリデバイスのＢＬ ＴＡＣ領域１０４の端部と共にバリア構造１２４によって画定され得る。複数のＴＡＣ１２６は、バリア構造１２４及びＢＬ ＴＡＣ領域１０４の端部によって横方向に囲まれているＴＡＣ領域１２０に形成することができる。図１Ｂに示されるように、ＢＬ ＴＡＣ領域１０４はまた、各々がワード線方向に延びるスリット構造１１４を含むことができる。少なくともいくつかのスリット構造１１４は、ＮＡＮＤストリング領域１１０のＮＡＮＤストリング１１２のアレイの共通ソースコンタクトとして機能することができる。スリット構造１１４は、３Ｄメモリデバイスを複数のメモリブロック及び／又は複数のメモリフィンガーに分割することもできる。いくつかの実施形態では、ダミーチャネル構造１２２は、ＮＡＮＤストリング領域１１０の一部、例えば、ビット線方向でＴＡＣ領域１２０に隣接するメモリフィンガーに形成される。
図１Ｃは、ＮＡＮＤストリング領域１１０、階段領域１４０、及び、ＴＡＣ領域１２０を含む、３Ｄメモリデバイスの階段ＴＡＣ領域１０６を示す。ＮＡＮＤストリング領域１１０は、各々が複数のスタックされたメモリセルを含む、ＮＡＮＤストリング１１２のアレイを含むことができる。階段領域１４０は、階段構造と、階段構造上に形成されたワード線コンタクト１４２のアレイとを含むことができる。いくつかの実施形態では、ＴＡＣ領域１２０は、階段領域１４０内にある。ＴＡＣ領域１２０は、バリア構造１２４によって単独で、又は３Ｄメモリデバイスの階段ＴＡＣ領域１０６の縁部と共に画定することができる。複数のＴＡＣ１２６は、少なくともバリア構造１２４によって横方向に囲まれているＴＡＣ領域１２０内に形成することができる。図１Ｃに示されるように、階段ＴＡＣ領域１０６はまた、各々がワード線方向に延びるスリット構造１１４を含むことができる。少なくともいくつかのスリット構造１１４は、ＮＡＮＤストリング領域１１０内のＮＡＮＤストリング１１２のアレイの共通ソースコンタクトとして機能することができる。スリット構造１１４は、メモリデバイスを複数のメモリブロック及び／又は複数のメモリフィンガーに分割することもできる。いくつかの実施形態では、ダミーチャネル構造は、ＴＡＣ領域１２０の外側の階段領域１４０に形成される。
図２は、本開示のいくつかの実施形態による、３Ｄメモリデバイス２００の断面図を示す。３Ｄメモリデバイス２００は、シリコン（例えば、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコンオンインシュレータ（ＳＯＩ）、ゲルマニウムオンインシュレータ（ＧＯＩ）、又は、その他の適切な材料を含む基板２０２を含むことができる。いくつかの実施形態において、基板２０２は、研削、湿式／乾式エッチング、化学機械的研磨（ＣＭＰ）、又は、それらの任意の組合せにより薄くされた薄層基板（例えば、半導体層）である。
３Ｄメモリデバイス２００は、基板２０２の上にアレイデバイスを含むことができる。３Ｄメモリデバイス２００内の構成要素の空間的関係をさらに示すために、ｘ軸及びｙ軸が図２に追加されていることに留意されたい。基板２０２は、ｘ方向（横方向）に横方向に延びる２つの側面（例えば、上面及び底面）を含む。本明細書中に使用されるとき、一方の構成要素（例えば、層又はデバイス）が半導体デバイス（例えば、３Ｄメモリデバイス２００）の別の構成要素（例えば、層またはデバイス）の「上に」、「上方に」又は「下方に」にあるかは、基板がｙ方向の半導体デバイスの最も低い平面内に配置されるとき、ｙ方向（垂直方向）の半導体デバイスの基板（例えば、基板２０２）に対して決定される。空間的関係を説明するための同じ概念が、本開示を通して適用される。
３Ｄメモリデバイス２００は、非モノリシック３Ｄメモリデバイスの一部であり得、構成要素（例えば、周辺デバイス及びアレイデバイス）は、種々の基板上に別々に形成され、次いで、向かい合わせに接合され得る。いくつかの実施形態において、アレイデバイス基板（例えば、基板２０２）は、結合された非モノリシック３Ｄメモリデバイスの基板として残り、周辺デバイス（例えば、ページバッファ、デコーダ、及びラッチなどの３Ｄメモリデバイス２００の動作を容易にするために使用される適切なデジタル、アナログ、及び／又は、混合信号周辺回路。図示せず）が反転され、ハイブリッドボンディングのために３Ｄメモリデバイス２００に向かって下向きになっている。いくつかの実施形態では、３Ｄメモリデバイス２００が反転され、ハイブリッドボンディングのために周辺デバイス（図示せず）に向かって下を向くため、結合された非モノリシック３Ｄメモリデバイスでは、アレイデバイスは周辺デバイスの上にあることが理解される。アレイデバイス基板（例えば、基板２０２）は、薄くされた基板であり得（結合された非モノリシック３Ｄメモリデバイスの基板ではない）、非モノリシックの３Ｄメモリデバイスのバックエンドオブライン（ＢＥＯＬ）相互接続は、薄くされたアレイデバイス基板２０２の裏側に形成することができる。
それにもかかわらず、３Ｄメモリデバイス２００は、３Ｄメモリデバイス２００が非モノリシック３Ｄメモリデバイスの周辺デバイスの上又は下にあるかどうかに関係なく、非モノリシック３Ｄメモリデバイスの一部であり得る。参照を容易にするために、図２は、基板２０２が非モノリシック３Ｄメモリデバイスの基板であるか、非モノリシック３ＤメモリデバイスのＢＥＯＬ相互接続が形成される薄化された基板であるかにかかわらず、基板２０２（アレイデバイス基板）がｙ方向においてアレイデバイスの下に位置する３Ｄメモリデバイス２００の状態を示す。
いくつかの実施形態では、３Ｄメモリデバイス２００は、メモリセルが基板２０２の上方に垂直に延びるＮＡＮＤストリング２０４のアレイの形態で提供されるＮＡＮＤフラッシュメモリデバイスである。アレイデバイスは、複数の導体層２０６及び誘電体層２０８の対を通って延びる複数のＮＡＮＤストリング２０４を含むことができる。複数の導体／誘電体層対は、本明細書では「交互導体／誘電体スタック」２１０とも呼ばれる。交互導体／誘電体スタック２１０内の導体／誘電体層対の数（例えば、３２、６４、または９６）は、３Ｄメモリデバイス２００のメモリセルの数を設定する。交互導体／誘電体スタック２１０の導体層２０６及び誘電体層２０８は、垂直方向に交互に配置される。言い換えれば、交互導体／誘電体スタック２１０の上部又は底部のものを除き、各導体層２０６は、両側の２つの誘電体層２０８に隣接することができ、各誘電体層２０８は、両側の２つの導体層２０６に隣接することができる。導体層２０６は、それぞれ同じ厚さを有していても、異なる厚さを有していてもよい。同様に、誘電体層２０８は、それぞれ同じ厚さを有していても、異なる厚さを有していてもよい。導体層２０６は、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（ポリシリコン）、ドープシリコン、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料を含むことができる。誘電体層２０８は、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、それらの任意の組合せを含むが、これらに限定されない誘電体材料を含むことができる。いくつかの実施形態では、導体層２０６は、Ｗなどの金属層を含み、誘電体層２０８は、酸化シリコンを含む。
図２に示されるように、少なくとも横方向の片側において、交互導体／誘電体スタック２１０は、階段構造２１２を含むことができる。階段構造２１２の各々の「レベル」２１３は、各々が導体層２０６及び誘電体層２０８を含む１つ以上の導体／誘電体層対を含むことができる。階段構造２１２の各々のレベル２１３の最上層は、垂直方向の相互接続のための導体層２０６であり得る。いくつかの実施形態において、階段構造２１２の各々の２つの隣接するレベル２１３は、垂直方向の名目上同じ距離及び横方向の名目上同じ距離だけオフセットされる。階段構造２１２の各々の２つの隣接するレベル２１３について、基板２０２に近い第１のレベル（及び、その中の導体層及び誘電体層）は、第２のレベル（及び、その中の導体層及び誘電体層）よりも横方向に延びることができ、それにより、垂直方向の相互接続のための第１のレベルの「着地面」を形成する。
図２に示されるように、各ＮＡＮＤストリング２０４は、交互導体／誘電体スタック２１０を通って延びるチャネル構造２１８を含むことができる。チャネル構造２１８は、半導体材料（例えば、半導体チャネル２２０）及び誘電材料（例えば、メモリフィルム２２２）で充填されるチャネル穴を含むことができる。いくつかの実施形態では、半導体チャネル２２０は、アモルファスシリコン、ポリシリコン、又は、単結晶シリコンなどのシリコンを含む。いくつかの実施形態では、メモリフィルム２２２は、トンネル層、記憶層（「電荷トラップ／記憶層」としても知られる）、及び、ブロッキング層を含む複合層である。各々のＮＡＮＤストリング２０４は、円柱形状（例えば、柱形状）を有することができる。いくつかの実施形態によれば、半導体チャネル２２０、トンネル層、記憶層、及び、ブロッキング層は、柱の中心から外面に向かってこの順序で配置されている。トンネル層は、酸化シリコン、窒化シリコン、又は、それらの任意の組合せを含むことができる。記憶層は、窒化シリコン、酸窒化シリコン、シリコン、又は、それらの任意の組合せを含むことができる。ブロッキング層は、酸化シリコン、窒化シリコン、高誘電率（高ｋ）誘電体、又は、それらの任意の組合せを含むことができる。
いくつかの実施形態では、ＮＡＮＤストリング２０４は、ＮＡＮＤストリング２０４用の複数の制御ゲート（各々がワード線の一部である）を含む。交互導体／誘電体スタック２１０の導体層２０６は、ＮＡＮＤストリング２０４のメモリセル用の制御ゲートとして機能することができる。導体層２０６は、複数のＮＡＮＤストリング２０４用の複数の制御ゲートを含むことができ、階段構造２１２で終わるワード線として横方向に延びることができる。
一部の実施形態では、ＮＡＮＤストリング２０４は、垂直方向のそれぞれの端部にエピタキシャルプラグ２２４及びエッチング停止プラグ２２６を含む。エピタキシャルプラグ２２４及びエッチング停止プラグ２２６の各々は、チャネル構造２１８のそれぞれの端部に接触することができる。エピタキシャルプラグ２２４は、基板２０２からエピタキシャル成長するシリコンなどの半導体材料を含むことができる。エピタキシャルプラグ２２４は、ＮＡＮＤストリング２０４のソース選択ゲートによって制御されるチャネルとして機能することができる。エッチング停止プラグ２２６は、ＮＡＮＤストリング２０４の上端にあり、チャネル構造２１８に接触することができる（例えば、チャネル構造２１８の上端に）。本明細書で使用される場合、構成要素（例えば、ＮＡＮＤストリング２０４）の「上端」は、ｙ方向において基板２０２からさらに離れた端であり、構成要素（例えば、ＮＡＮＤストリング２０４）の「下端」は、基板２０２が３Ｄメモリデバイス２００の最下平面に位置するとき、ｙ方向において基板２０２により近い端部である。
エッチング停止プラグ２２６は、半導体材料（例えば、ポリシリコン）又は導体材料（例えば、金属）を含むことができる。いくつかの実施形態では、エッチング停止プラグ２２６は、チタン／窒化チタン（バリア層としてのＴｉ／ＴｉＮ）及びＷ（導体として）で満たされた開口部を含む。３Ｄメモリデバイス２００の製造中にチャネル構造２１８の上端を覆うことによって、エッチング停止プラグ２２６は、酸化シリコン及び窒化シリコンなどのチャネル構造２１８に充填された誘電体のエッチングを防ぐエッチング停止層として機能できる。いくつかの実施形態では、エッチング停止プラグ２２６は、ＮＡＮＤストリング２０４のドレインとして機能する。
いくつかの実施形態では、アレイデバイスは、スリット構造２２８をさらに含む。各々のスリット構造２２８は、交互導体／誘電体スタック２１０を通って垂直に延びることができる。スリット構造２２８は、交互導体／誘電体スタック２１０を複数のブロックに分離するために横方向に延びることもできる。スリット構造２２８は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料で満たされたスリットを含むことができる。スリット構造２２８は、充填導体材料と交互導体／誘電体スタック２１０との間に任意の適切な誘電体材料を有する誘電体層をさらに含み、交互導体／誘電体スタック２１０内の周囲の導体層２０６から充填導体材料を電気的に絶縁することができる。結果として、スリット構造２２８は、３Ｄメモリデバイス２００を複数のメモリブロック及び／又はメモリフィンガーに分離することができる（例えば、平面図で図１Ａから図１Ｃに示されるように）。
いくつかの実施形態では、スリット構造２２８は、同じアレイ共通ソースを共有する同じメモリブロック又は同じメモリフィンガー内のＮＡＮＤストリング２０４のソースコンタクトとして機能する。したがって、スリット構造２２８は、複数のＮＡＮＤストリング２０４の「共通ソースコンタクト」と呼ぶことができる。いくつかの実施形態では、基板２０２は、ドープ領域２３０（所望のドーピングレベルのｐ型又はｎ型ドーパントを含む）を含み、スリット構造２２８の下端は、基板２０２のドープ領域２３０に接触している。したがって、スリット構造２２８は、ドープ領域２３０によってＮＡＮＤストリング２０４に電気的に接続することができる。
図２に示されるように、交互導体／誘電体スタック２１０は、交互層スタック２１６の一部であり得、それは、基板２０２上の交互誘電体スタック２１４も含み得る。交互誘電体スタック２１４は、複数の誘電体層対、例えば、第１の誘電体層２３２と、第１の誘電体層２３２とは異なる第２の誘電体層２３４との交互スタックを含むことができる。いくつかの実施形態では、第１の誘電体層２３２及び第２の誘電体層２３４はそれぞれ、窒化シリコン及び酸化シリコンを含む。交互誘電体スタック２１４の第１の誘電体層２３２は、交互導体／誘電体スタック２１０の誘電体層２０８と同じであり得る。いくつかの実施形態では、交互誘電体スタック２１４の誘電体層対の数は、交互導体／誘電体スタック２１０の導体／誘電体対の数と同じである。
いくつかの実施形態では、３Ｄメモリデバイス２００は、交互層スタック２１６を通って垂直に延びるバリア構造２３５を含む。バリア構造２３５は、横方向に交互層スタック２１６を交互導体／誘電体スタック２１０と交互誘電体スタック２１４とに分離できる。すなわち、バリア構造２３５は、交互導体／誘電体スタック２１０と交互誘電体スタック２１４との間の境界になり得る。交互誘電体スタック２１４は、少なくともバリア構造２３５によって横方向に囲まれ得る。いくつかの実施形態では、バリア構造２３５は、交互誘電体スタック２１４を完全に囲むために、平面図では閉じた形状（例えば、長方形、正方形、円形など）である。図１Ａに示されるように、バリア構造１２４は、ＴＡＣ領域１２０の交互誘電体スタックを完全に囲むために平面図では長方形である。いくつかの実施形態では、バリア構造２３５は、平面図では閉じた形状ではないが、交互層スタック２１６の１つ以上の縁部と共に交互誘電体スタック２１４を囲むことができる。例えば、図１Ｂ及び図１Ｃに示されるように、バリア構造１２４は、３Ｄメモリデバイスの端部と共に、ＴＡＣ領域１２０の交互誘電体スタックを囲む。
図２に示されるように、３Ｄメモリデバイス２００は、交互の誘電体スタック２１４を通って各々が垂直に延びるＴＡＣ２３６をさらに含む。ＴＡＣ２３６は、複数の誘電体層対を含む少なくともバリア構造２３５によって横方向に囲まれた領域内にのみ形成することができる。すなわち、ＴＡＣ２３６は、誘電体層（例えば、第１の誘電体層２３２及び第２の誘電体層２３４）を通って垂直に延びることができるが、いかなる導体層（例えば、導体層２０６）も通らない。各々のＴＡＣ２３６は、交互誘電体スタック２１４の厚さ全体にわたって延びることができる（例えば、垂直方向の全ての誘電体層対）。いくつかの実施形態では、ＴＡＣ２３６は、基板２０２の少なくとも一部を通ってさらに延びる。
ＴＡＣ２３６は、相互接続経路を短縮して、電力バスの一部などの３Ｄメモリデバイス２００との間で電気信号を運ぶことができる。いくつかの実施形態では、ＴＡＣ２３６は、３Ｄメモリデバイス２００と周辺デバイス（例えば、ＣＭＯＳチップ上、図示せず）との間、及び／又は、ＢＥＯＬ相互接続（図示せず）と周辺デバイスとの間の電気接続を提供できる。ＴＡＣ２３６は、交互層スタック２１６に機械的支持を提供することもできる。各々のＴＡＣ２３６は、交互誘電体スタック２１４を通る垂直開口部を含むことができ、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ドープシリコン、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料で充填される。いくつかの実施形態では、ＴＡＣ２３６は、交互の誘電体スタック２１４（誘電体層に囲まれている）に形成され、ＴＡＣ２３６と交互誘電体スタック２１４との間の追加の誘電体層は、絶縁目的に不要である。
いくつかの実施形態では、３Ｄメモリデバイス２００は、ＮＡＮＤストリング２０４、スリット構造２２８、及び、階段構造２１２内のワード線２０６など、本明細書で開示される様々なメモリアレイ構造と接触する複数のローカルコンタクトを含む。これらのコンタクトは、メモリアレイ構造と直接接触しているため、本明細書では「ローカルコンタクト」と称される。図２に示されるように、ローカルコンタクトは、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、ワード線コンタクト２４２を含むことができる。ＴＡＣ２３６はまた、本開示においてローカルコンタクトと見なされ得る。本明細書で使用される「コンタクト」という用語は、垂直相互接続アクセス（例えば、ビア）及び横方向ライン（例えば、相互接続線）を含む任意の適切なタイプの相互接続を広く含むことができる。
いくつかの実施形態では、各々のローカルコンタクトの端部（例えば、上端）は、例えば、ローカルコンタクトが形成される誘電体層の上面の上で、互いに同一面にある。各々のローカルコンタクトの別の端部（例えば下端）は、それぞれのメモリアレイ構造と接触していてもよい。例えば、ＮＡＮＤストリングコンタクト２３８の下端は、ＮＡＮＤストリング２０４のエッチング停止プラグ２２６に接触することができ、スリット構造コンタクト２４０の下端は、スリット構造２２８の上端に接触することができる。各々のワード線コンタクト２４２の下端は、階段構造２１２のそれぞれのレベルの上部導体層２０６（ワード線）に接触することができる。各々のローカルコンタクトは、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、又は、それらの任意の組合せを含むが、それらに限定されない導体材料で満たされた開口部（例えば、ビアホール又はトレンチ）を含むことができる。以下で詳細に説明するように、ローカルコンタクトの一部又は全てを単一のコンタクト形成プロセスで同時に形成することができる。
図２に示されるように、ローカルコンタクトに加えて、３Ｄメモリデバイス２００は、その相互接続構造の一部として、コンタクト層２４４及び相互接続導体層２４６をさらに含む。コンタクト層２４４は、誘電体層、及び、誘電体層内の複数のコンタクト２４８（例えば、ビア）を含むことができる。相互接続導体層２４６は、コンタクト層２４４上に形成することができ、誘電体層、及び、誘電体層内の複数のコンタクト２５０（例えば、相互接続線）を含むことができる。ローカルコンタクト、コンタクト層２４４のコンタクト２４８、及び、相互接続導体層２４６のコンタクト２５０は、本明細書では、３Ｄメモリデバイス２００の相互接続構造と総称することができる。
いくつかの実施形態では、コンタクト層２４４内の各々のコンタクト２４８の端部（例えば、上端）は、例えば、コンタクト２４８が形成される誘電体層の上面上で、互いに同一面にあり、コンタクト層２４４内の各コンタクト２４８の別の端部（例えば、下端）は、例えば、コンタクト層２４４内の誘電体層の底面上で互いに同一面にある。各コンタクト２４８の下端は、それぞれのローカルコンタクトの上端に接触することができる。各々のコンタクト２４８は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料で満たされた開口部（例えば、ビアホール）を含むことができる。以下で詳細に説明するように、全てのコンタクト２４８を単一のコンタクト形成プロセスで同時に形成することができる。
いくつかの実施形態では、相互接続導体層２４６内の各々のコンタクト２５０の端部（例えば、上端）は、例えば、コンタクト２５０が形成される誘電体層の上面で互いに同一面にあり、相互接続導体層２４６の各々のコンタクト２５０の別の端部（例えば、下端）は、例えば、相互接続導体層２４６の誘電体層の底面上で互いに同一面にある。各々のコンタクト２５０の下端は、それぞれのコンタクト２４８の上端と接触することができる。各々のコンタクト２５０は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料で満たされた開口部（例えば、トレンチ）を含むことができる。以下に詳細に説明するように、全てのコンタクト２５０は、単一のコンタクト形成プロセスで同時に形成することができる。
いくつかの実施形態では、相互接続導体層２４６のコンタクト２５０は、対応するコンタクト２４８及びＮＡＮＤストリングコンタクト２３８によってそれぞれＮＡＮＤストリング２０４に電気的に接続され、対応するＮＡＮＤストリング２０４を個別にアドレス指定するビットライン２５２を含む。スリット構造２２８（ソースコンタクト）に電気的に接続されたソースライン、ＴＡＣ２３６に電気的に接続された相互接続線、及び、階段構造２１２のワード線２０６に電気的に接続された相互接続線をさらに含むことができる。３Ｄメモリデバイス２００の相互接続層の数が図２の例によって限定されないことが理解されるべきである。３Ｄメモリデバイス２００の所望の相互接続構造を提供するために、コンタクトを備えた追加の相互接続層を形成することができる。
図３は、本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な方法３００のフローチャートである。図４から図１０は。本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な製造プロセスを示す図である。図３から図１０に示された３Ｄメモリデバイスの例は、図２に示された３Ｄメモリデバイス２００である。方法３００に示された動作は網羅的ではなく、図示された動作の前、後又は間に他の動作を実行できることを理解されたい。
図３を参照すると、方法３００は、交互誘電体スタックが基板上に形成される動作３０２で開始する。基板は、シリコン基板であり得る。図４に示されるように、交互誘電体スタック２１４は、基板２０２に形成される。複数の第１の誘電体層２３２及び第２の誘電体層２３４の対を基板２０２に形成して、交互誘電体スタック２１４を形成することができる。いくつかの実施形態では、各々の誘電体層対は、窒化シリコン及び酸化シリコンの層を含む。交互誘電体スタック２１４は、ＣＶＤ、ＰＶＤ、ＡＬＤ、又は、それらの任意の組合せを含むが、これらに限定されない１つ以上の薄膜堆積プロセスによって形成することができる。
方法３００は、図３に示されるように、交互の誘電体スタックに階段構造が形成される動作３０４に進む。いくつかの実施形態では、交互誘電体スタック２１４の少なくとも片側（横方向）でトリムエッチングプロセスを実行して、複数レベルの階段構造を形成することができる。各々のレベルは、第１の誘電体層２３２及び第２の誘電体層２３４が交互になった１つ以上の誘電体層対を含むことができる。
方法３００は、図３に示されるように、チャネル構造及びバリア構造が形成される動作３０６に進む。チャネル構造及びバリア構造の各々は、交互誘電体スタックを通って垂直に延びることができる。図４に示されるように、チャネル構造２１８は、交互誘電体スタック２１４を通して形成される。いくつかの実施形態では、エピタキシャルプラグ２２４は、基板２０２からの単結晶シリコンのエピタキシャル成長によって形成される。チャネル構造２１８は、エピタキシャルプラグ２２４上に形成することができる。
いくつかの実施形態では、チャネル構造２１８を形成する製造方法は、例えば、湿式エッチング及び／又は乾式エッチングによって、交互誘電体スタック２１４を通って垂直に延びるチャネル穴を形成することをさらに含む。いくつかの実施形態では、チャネル構造２１８を形成する製造方法は、半導体チャネル２２０と交互誘電体スタック２１４の誘電体層対との間に半導体チャネル２２０及びメモリフィルム２２２を形成することをさらに含む。半導体チャネル２２０は、ポリシリコンなどの半導体材料を含むことができる。メモリフィルム２２２は、トンネル層、記憶層及びブロッキング層の組合せ等の複合誘電体層であり得る。
トンネル層は、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、それらの任意の組合せを含むが、これらに限定されない誘電材料を含むことができる。半導体チャネルからの電子又は正孔は、トンネル層を介して記憶層にトンネルできる。記憶層は、メモリ動作のために電荷を貯蔵するための材料を含むことができる。記憶層材料には、窒化シリコン、酸窒化シリコン、酸化シリコンと窒化シリコンの組合せ、又は、それらの任意の組合せが含まれるが、これらに限定されない。ブロッキング層は、酸化シリコン又は酸化シリコン／窒化シリコン／酸化シリコン（ＯＮＯ）の組合せを含むが、これらに限定されない誘電体材料を含むことができる。ブロッキング層は、酸化アルミニウム（Ａｌ２Ｏ３）層などの高ｋ誘電体層をさらに含むことができる。半導体チャネル２２０及びメモリフィルム２２２は、ＡＬＤ、ＣＶＤ、ＰＶＤ、任意の他の適切なプロセス、又は、それらの任意の組合せなどの１つ以上の薄膜堆積プロセスによって形成することができる。
いくつかの実施形態では、バリア構造２３５を形成する製造方法は、チャネル構造２１８を形成する製造方法と同様に同時に実行され、それにより、製造の複雑さとコストを低減する。チャネル構造２１８及びバリア構造２３５の開口部が交互誘電体スタック２１４を通して形成された後、１つ以上の薄膜堆積プロセスを実行して、チャネル構造２１８及びバリア構造２３５の開口部を同時に満たすことができる。結果として、ポリシリコン、酸化シリコン、窒化シリコン、及び、高ｋ誘電体など、チャネル構造２１８を満たす材料の１つ以上を含むことができる。いくつかの実施形態では、バリア構造２３５は、酸化シリコン及び窒化シリコンで充填されている。いくつかの実施形態では、チャネル構造２１８を充填する材料とは異なる材料でバリア構造２３５を充填できるように、チャネル構造２１８及びバリア構造２３５は異なる製造段階で形成されることが理解される。バリア構造２３５を形成することによって、交互誘電体スタック２１４は、少なくともバリア構造２３５によって横方向に囲まれた内側領域４０２（いくつかの実施形態では交互誘電体スタック２１４の端部と関連する）と、チャネル構造２１８が形成される外側領域４０４との２つの領域に分けることができる。
いくつかの実施形態では、ダミーチャネル構造（図４から図１０には図示せず、例えば図１Ａから図１Ｂのダミーチャネル構造１２２）は、チャネル構造２１８と同時に形成される。ダミーチャネル構造は、交互層スタックを通して垂直に延びることができ、チャネル構造２１８の材料と同じ材料で充填することができる。チャネル構造２１８とは異なり、３Ｄメモリデバイスの他の構成要素との電気的接続を提供するためにダミーチャネル構造上にコンタクトが形成されない。したがって、ダミーチャネル構造は、３Ｄメモリデバイスのメモリセルを形成するために使用することができない。
方法３００は、図３に示されるように、エッチング停止層がチャネル構造上に形成される動作３０８に進む。図５に示されように、各々のチャネル構造２１８にリセス５０２が形成される。リセス５０２は、誘電体層（例えば、酸化シリコン層）及びチャネル構造２１８の上部の湿式エッチング及び／又は乾式エッチングにより形成できる。図６に示されるように、エッチング停止層２２６（本明細書では各々のチャネル構造２１８の「エッチング停止プラグ」と呼ぶ）は、ＡＬＤ、ＣＶＤ、ＰＶＤ、他の適切なプロセス、又は、それらの組合せなどの１つ以上の薄膜堆積プロセスを使用してリセス５０２を充填することによって、チャネル構造２１８上に形成される。いくつかの実施形態では、リセス５０２を充填するためにポリシリコンが堆積され、続いてＣＭＰプロセスが行われて過剰なポリシリコンが除去され、上部誘電体層の上面が平坦化される。いくつかの実施形態では、Ｔｉ／ＴｉＮ／Ｗなどの複合金属層を堆積させてリセス５０２を充填し、続いてＣＭＰプロセスにより過剰な金属層を除去し、上部誘電体層の上面を平坦化する。
方法３００は、図３に示されるように、スリットが形成され、交互誘電体スタックの一部の第１の誘電体層が、スリットを通して導体層に置き換えられる動作３１０に進む。例えば、スリット構造２２８のスリット（図７に示す）は、外側領域４０４（例えば、図６に示されるように）の交互誘電体スタック２１４を介して誘電体（例えば、酸化シリコン及び窒化シリコン）の湿式エッチング及び／又は乾式エッチングによって最初に形成される。いくつかの実施形態では、次いで、例えばスリットを通したイオン注入及び／又は熱拡散によって、各々のスリットの下の基板２０２にドープ領域２３０が形成される。いくつかの実施形態によれば、ドープ領域２３０が、例えばスリットの形成前の初期の製造段階で形成され得ることが理解される。
いくつかの実施形態では、形成されたスリットは、交互誘電体スタック２１４の外側領域４０４で第２の誘電体層２３４（図６に示される。例えば、窒化シリコン）を導電層２０６（図７に示される。例えば、Ｗ）で置換するゲート置換プロセス（「ワード線置換」プロセスとしても知られる）に使用される。図７に示されるように、ゲート置換は、バリア構造２３５の形成により、交互誘電体スタック２１４の外側領域４０４でのみ起こり、内側領域４０２では起こらない。バリア構造２３５は、交互誘電体スタック２１４の内側領域４０２の第２の誘電体層２３４（例えば、窒化シリコン）のエッチングを防ぐことができる。なぜなら、バリア構造２３５は、ゲート置換プロセスのエッチング段階ではエッチングできない材料で充填されているからである。その結果、ゲート置換プロセスの後、図１から図６の誘電体スタック２１４は、外側領域４０４に交互導体／誘電体スタック２１０を含み、内側領域４０２に交互誘電体スタック２１４を含む交互層スタック２１６になる。導体層２０６との第２の誘電体層２３４の置換は、第１の誘電体層２３２（例えば、酸化シリコン）に選択的である第２の誘電体層２３４（例えば、窒化シリコン）を湿式エッチングし、導体層２０６（例えば、Ｗ）でその構造体を充填することによって実行することができる。導体層２０６は、ＰＶＤ、ＣＶＤ、ＡＬＤ、任意の他の適切なプロセス、又は、それらの任意の組合せによって充填することができる。導体層２０６は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料を含むことができる。ゲート交換後、ＮＡＮＤストリング２０４を形成することができ、その各々は、チャネル構造２１８、エピタキシャルプラグ２２４、各々のエッチング停止プラグ２２６、及び、複数の制御ゲート及び選択ゲート（例えば、周囲の導体層２０６）を含み得る。
方法３００は、図３に示されるように、スリット構造が形成される動作３１２に進む。図７に示されるように、スリット構造２２８は、ＰＶＤ、ＣＶＤ、ＡＬＤ、任意の他の適切なプロセス、又は、それらの任意の組合せにより導体材料をスリットに充填（例えば、堆積）することにより形成できる。スリット構造２２８は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、シリサイド、又は、それらの任意の組合せを含むが、これらに限定されない導体材料を含むことができる。いくつかの実施形態では、絶縁目的のために、スリット構造２２８の導体材料と交互導体／誘電体スタック２１０のスリット構造２２８を囲む導体層２０６との間に誘電体層（例えば、酸化シリコン層）が最初に形成される。スリット構造２２８の下端は、ドープ領域２３０に接触することができる。いくつかの実施形態では、スリット構造２２８は、基板２０２のドープ領域２３０によってＮＡＮＤストリング２０４に電気的に接続されるソースコンタクトとして機能する。図７に示されるように、いくつかの実施形態では、各々のスリット構造２２８の上端は、各々のエッチング停止プラグ２２６の上端（例えば、エッチング停止プラグ２２６及びスリット構造２２８が形成される誘電体層の上面）と同一面にある。
方法３００は、図３に示されるように、複数の第１のコンタクト（例えば、ローカルコンタクト）が形成される動作３１４に進む。図８に示されるように、誘電体層８０２は、ＡＬＤ、ＣＶＤ、ＰＶＤ、任意の他の適切なプロセス、又は、それらの任意の組合せなどの１つ以上の薄膜堆積プロセスによって形成され得る。誘電体層８０２は、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、それらの任意の組合せを含むが、これらに限定されない誘電体材料を含むことができる。ローカルコンタクト（ＮＡＮＤストリングコンタクト２３８、ゲートスリットコンタクト２４０、及び、上部ワードラインコンタクト２４２－１を含む）は、最初に垂直開口部をエッチングし（例えば、湿式エッチング及び／又は乾式エッチングにより）、続いて、ＡＬＤ、ＣＶＤ、ＰＶＤ、その他の適切なプロセス、又は、それらの組合せを使用して、開口部を導体材料で充填することにより誘電体層８０２を介して形成され得る。ローカルコンタクトを充填するために使用される導体材料には、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、シリサイド、又は、それらの任意の組合せが含まれるが、これらに限定されない。いくつかの実施形態では、他の導体材料は、開口部に充填されて、バリア層、接着層、及び／又は、シード層として機能する。ローカルコンタクトの開口部を形成するための誘電体層のエッチングは、様々な材料でのエッチストップにより制御できる。例えば、ＮＡＮＤストリングコンタクト２３８の場合、半導体及び／又は金属材料で充填されたエッチング停止層２２６は、チャネル構造２１８へのさらなるエッチングを防ぐことができる。ゲートスリットコンタクト２４０及び上部ワード線コンタクト２４２－１に関して、誘電体層のエッチングは、スリット構造２２８及びワード線２０６の上端に達すると停止する。
図８に示すように、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、１つ以上の上部ワード線コンタクト２４２－１は、誘電体層８０２の上面に近い（すなわち、他のワード線コンタクト２４２と比較して長さが短い）。ＮＡＮＤストリングコンタクト２３８の下端は、エッチング停止プラグ２２６の上端に接触することができ、スリット構造コンタクト２４０の下端は、スリット構造２２８の上端に接触することができる。図８はまた、ゲート置換後の各々のレベルに導体層２０６を備えた階段構造２１２を示している。各々の上部ワード線コンタクト２４２－１の下端は、階段構造２１２の１つのレベルの対応する導体層２０６（ワード線）に接触することができる。
ローカルコンタクト（ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、上部ワードラインコンタクト２４２－１を含む）は、同じコンタクト形成プロセスで同時に形成することができる。コンタクト形成プロセスが、複数のプロセス、例えば、フォトリソグラフィ、エッチング、薄膜堆積、及び、ＣＭＰを含むことができることが理解される。一部の実施形態では、コンタクト形成プロセスの各々のプロセスは、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、上部ワードラインコンタクト２４２－１の全てに対して一度だけ実行される必要がある。例えば、単一のリソグラフィプロセスを実行して、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、上部ワードラインコンタクト２４２－１の全ての開口部のマスクをパターニングすることができる。単一のエッチングプロセスを実行して、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、上部ワードラインコンタクト２４２－１の全ての開口部をエッチングすることができる。単一の堆積プロセスを実行して、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、及び、上部ワード線コンタクト２４２－１の全ての開口部を同じ導体材料で満たすことができる。
図９に示されるように、いくつかの実施形態では、ローカルコンタクトの第１の組（図８に示されるようにＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、上部ワードラインコンタクト２４２－１を含む）を形成した後、ＴＡＣ２３６及び基板２０２に近い（すなわち、上部ワード線コンタクト２４２－１と比較してより長い長さを有する）下部ワード線コンタクト２４２－２を含むローカルコンタクトの第２の組を形成する。ＴＡＣ２３６及び下部ワード線コンタクト２４２－２は、最初に垂直開口部をエッチングし（例えば、湿式エッチング及び／又は乾式エッチングによって）、続いてＡＬＤ、ＣＶＤ、ＰＶＤ、他の適切なプロセス、又は、それらの組合せを用いて開口部を導電体で充填することによって誘電体層８０２を介して形成される。ローカルコンタクトの充填に使用される導体材料には、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、シリサイド、又は、それらの任意の組合せが含まれるが、これらに限定されない。いくつかの実施形態では、他の導体材料も使用して開口部を充填し、バリア層、接着層、及び／又は、シード層として機能する。
ＴＡＣ２３６は、交互誘電体スタック２１４の厚さ全体をエッチングすることによって形成することができる。交互誘電体スタック２１４は、酸化シリコン及び窒化シリコンなどの誘電体の交互層を含むので、ＴＡＣ２３６の開口部は、誘電材料の深掘りエッチングによって（たとえば、深掘り反応性イオンエッチング（ＤＲＩＥ）プロセス又は他の適切な異方性エッチングプロセスによって）形成することができる。いくつかの実施形態では、ゲート置換後にＴＡＣ２３６が形成されるが、ゲート置換プロセスの影響を受けない（交互導体／誘電体スタック２１０に変化しない）交互誘電体スタック２１４の領域を確保することによって、ＴＡＣ２３６は、依然として誘電体層を通して（導体層を通過せずに）形成され、それは、製造プロセスを簡素化し、コストを削減する。さらに、ＴＡＣ２３６は、ゲート置換後でも比較的容易に形成できるため、ＴＡＣ２３６は、同じコンタクト形成プロセスで他のローカルコンタクトの一部又は全てとともに形成して、製造の複雑さ及びコストをさらに削減できる。
いくつかの実施形態では、ＴＡＣ２３６の下端は、基板２０２に接触することができる。図９に示されるように、ＴＡＣ２３６は、基板２０２の少なくとも一部を通ってさらに延びることができる。各々の下部ワード線コンタクト２４２－２の下端は、階段構造２１２の１つのレベルの対応する導体層２０６（ワード線）に接触することができる。すべてのローカルコンタクトの上端（図８及び図９で形成されたローカルコンタクトの第１及び第２の組の両方を含む）は、誘電体層８０２の上面で互いに同一面になることができる。ローカルコンタクトの第２の組（ＴＡＣ２３６及び上部ワード線コンタクト２４２－２を含む）は、ローカルコンタクトの第１の組の形成後、同じコンタクト形成プロセスで同時に形成することができる。すなわち、全てのローカルコンタクト（ローカルコンタクトの第１及び第２の組の両方を含む）は、図８及び図９に示されるような２つのコンタクト形成プロセスで形成され得る。
いくつかの実施形態では、全てのローカルコンタクト（ローカルコンタクトの第１及び第２の組の両方を含む）は、単一のコンタクト形成プロセスで同時に形成できることが理解される。すなわち、図８及び図９に示された２つのコンタクト形成プロセスは、単一のコンタクト形成プロセスに組み合わせることができる。いくつかの実施形態では、コンタクト形成プロセスの各々のプロセスは、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、ＴＡＣ２３６、上部ワードラインコンタクト２４２－１、及び、下部ワードラインコンタクト２４２－２の全てに対して一度実行される必要がある。例えば、単一のリソグラフィプロセスを実行して、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、ＴＡＣ２３６、並びに、上部及び下部ワードラインコンタクト２４２－１及び２４２－２の全ての開口部のマスクをパターニングすることができる。単一のエッチングプロセスを実行して、ＮＡＮＤストリング接点２３８、スリット構造接点２４０、ＴＡＣ２３６、並びに、上部及び下部ワード線接点２４２－１及び２４２－２の全ての開口部をエッチングすることができる。単一の堆積プロセスを実行して、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、ＴＡＣ２３６、並びに、上部及び下部ワードラインコンタクト２４２－１及び２４２－２の両方の開口部を全て同じ導体材料で充填することができる。
方法３００は、図３に示されるように、コンタクト層に複数の第２のコンタクトが形成される動作３１６に進む。図１０に示されるように、コンタクト層２４４（誘電体層１００２及びコンタクト２４８を含む）は、誘電体層８０２の上に形成される。各々のコンタクト２４８の上端は、誘電体層１００２の上面で互いに同一面にあり得、各々のコンタクト２４８の下端は、誘電体層１００２の底面で互いに同一面にあり得る。誘電体層１００２は、ＡＬＤ、ＣＶＤ、ＰＶＤ、任意の他の適切なプロセス、又は、それらの任意の組合せなどの１つ以上の薄膜堆積プロセスによって形成することができる。誘電体層１００２は、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、それらの任意の組合せを含むが、これらに限定されない誘電体材料を含むことができる。コンタクト２４８は、最初に垂直開口部をエッチングし（例えば、湿式エッチング及び／又は乾式エッチングによって）、続いてＡＬＤ、ＣＶＤ、ＰＶＤ、任意の他の適切なプロセス、又は、任意の組合せを用いて導体材料で開口部を充填することによって誘電体層１００２を介して形成される。コンタクト２４８を充填するために使用される導体材料は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、シリサイド、又は、それらの任意の組合せを含むことができるが、これらに限定されない。いくつかの実施形態では、他の導体材料を使用して開口部を充填し、バリア層、接着層、及び／又は、シード層として機能する。
図１０に示すように、各々のコンタクト２４８の下端は、対応するローカルコンタクト、例えば、ＮＡＮＤストリングコンタクト２３８、スリット構造コンタクト２４０、ＴＡＣ２３６、又は、ワードラインコンタクト２４２の上端に接触することができる。いくつかの実施形態では、コンタクト層２４４のコンタクト２４８は、同じコンタクト形成プロセスで同時に形成することができる。いくつかの実施形態では、各々のコンタクト２４８は、ビアであり、コンタクト層２４４は、３Ｄメモリデバイス２００の相互接続構造の「Ｖ０」レベルと呼ぶことができる。
方法３００は、図３に示されるように、相互接続導体層に複数の第３のコンタクトが形成される動作３１８に進む。図１０に示されるように、相互接続導体層２４６（誘電体層１００４及びコンタクト２５０を含む）は、コンタクト層２４４に形成される。各々のコンタクト２５０の上端は、誘電体層１００４の上面で互いに同一面にあり得、各々のコンタクト２５０の下端は、誘電体層１００４の底面で互いに同一面であり得る。誘電体層１００４は、ＡＬＤ、ＣＶＤ、ＰＶＤ、任意の他の適切なプロセス、又は、それらの任意の組合せなどの１つ以上の薄膜堆積プロセスによって形成され得る。誘電体層１００４は、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、それらの任意の組合せを含むが、これらに限定されない誘電体材料を含むことができる。コンタクト２５０は、最初に垂直開口部をエッチングし（例えば、湿式エッチング及び／又は乾式エッチングによって）、続いてＡＬＤ、ＣＶＤ、ＰＶＤ、他の適切なプロセス、又は、任意の組合せを使用して開口部を導体材料で充填することによって誘電体層１００４を介して形成することができる。コンタクト２５０を充填するために使用される導体材料は、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、ポリシリコン、シリサイド、又は、それらの任意の組合せを含むことができるが、これらに限定されない。いくつかの実施形態では、他の導体材料を使用して開口部を充填し、バリア層、接着層、及び／又は、シード層として機能する。
図１０に示されるように、各々のコンタクト２５０の下端は、コンタクト層２４４内の対応するコンタクト２４８の上端に接触することができ、各々のコンタクト２５０は、ＮＡＮＤストリング２０４、スリット構造２２８、基板２０２、及び、ワードラインなどの対応するメモリアレイ構造に電気的に接続することができる。いくつかの実施形態では、相互接続導体層２４６内の全てのコンタクト２５０は、同じコンタクト形成プロセスで同時に形成することができる。いくつかの実施形態では、各々のコンタクト２５０は、相互接続線であり、相互接続導体層２４６は、３Ｄメモリデバイス２００の相互接続構造の「Ｍ０」レベルと呼ぶことができる。いくつかの実施形態では、コンタクト２４８及びコンタクト２５０は、Ｃｕコンタクトを形成するためのデュアルダマシンプロセスなどのシングルコンタクト形成プロセスで形成される。それにもかかわらず、図８及び図９に示されるように、ローカルコンタクト並びにコンタクト２４８及び２５０を含む相互接続構造は、限られた数の製造段階で形成され、製造の複雑さ及びコストを低減することができる。
図１１は、本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための例示的な方法１１００のフローチャートである。図１１で説明される３Ｄメモリデバイスの例は、図２に示される３Ｄメモリデバイス２００である。方法１１００に示された動作は網羅的ではなく、図示された動作の何れかの前、後又は間に他の動作を実行できることを理解されたい。
図１１を参照すると、方法１１００は、交互導体／誘電体スタックが形成される動作１１０２で開始する。交互導体／誘電体スタックは、階段構造を含むことができる。方法１１００は、動作１１０４に進み、ＮＡＮＤストリング及びスリット構造が形成される。ＮＡＮＤストリング及びスリット構造の各々は、交互導体／誘電体スタックを通って垂直に延びることができる。方法１１００は、各々の第１のコンタクトのそれぞれの第１の端部で互いに同一面にある複数の第１のコンタクト（例えば、ローカルコンタクト）が形成される動作１１０６に進む。階段構造、ＮＡＮＤストリング、及び、スリット構造の交互導体／誘電体スタックの第１の導体層の各々は、複数の第１のコンタクトのそれぞれの第２の端部に接触している。方法１１００は、複数の第２のコンタクトを含むコンタクト層が形成される動作１１０８に進む。複数の第２のコンタクトは、各々の第２のコンタクトのそれぞれの第１の端部及びそれぞれの第２の端部で互いに同一面であることができる。複数の第２のコンタクトの各々は、複数の第１のコンタクトのそれぞれの１つに接触することができる。方法１１００は、複数の相互接続線（例えば、ビット線）を含む相互接続導体層が形成される動作１１１０に進む。複数の第２のコンタクトの各々は、複数の相互接続線のそれぞれの１つに接触することができる。
図１２は、本開示のいくつかの実施形態による、３Ｄメモリデバイスを形成するための別の例示的な方法１２００のフローチャートである。図１２で説明された３Ｄメモリデバイスの例は、図２に示された３Ｄメモリデバイス２００である。方法１２００に示された動作は網羅的ではなく、図示された動作の前、後又は間に他の動作を実行できることを理解されたい。
図１２を参照すると、方法１２００は、交互層スタックが基板上に形成される操作１２０２で開始する。方法１２００は、バリア構造が形成される動作１２０４に進む。バリア構造は、横方向に、交互層スタックが複数の誘電体層対を含む交互誘電体スタックと、複数の導体／誘電体層対を含む交互導体／誘電体スタックとに分離されるように、交互層スタックを通って垂直に延びることができる。方法１２００は、ＮＡＮＤストリングが形成される動作１２０６に進む。ＮＡＮＤストリングは、交互導体／誘電体スタックを通って垂直に延びることができる。方法１２００は、第１のコンタクトが形成される動作１２０８に進む。第１のコンタクトは、２つの端部を含むことができ、その一方は、ＮＡＮＤストリングに接触することができる。方法１２００は、ＴＡＣが形成される動作１２１０に進む。ＴＡＣは、交互誘電体スタックを通って垂直に延びることができる。ＴＡＣは、第１のコンタクトの端部と同じ高さの端部を含むことができる。
本開示による様々な実施形態は、メモリアレイ用の相互接続構造を備えた３Ｄメモリデバイスを提供する。相互接続構造により、様々なメモリアレイ構造（例えば、ＮＡＮＤストリング、ゲートラインスリット、ワードラインなど）へのコンタクトを限られた数の段階（例えば、単一の段階又は２段階）で製造でき、プロセスの複雑さと製造コストを削減する。いくつかの実施形態では、本明細書に開示される相互接続構造は、上部相互接続導体層にビット線を含み、異なる基板上に形成されたアレイデバイス及び周辺デバイスが向かい合わせでハイブリッドボンディングによって接合される３Ｄメモリアーキテクチャに適している。
さらに、本明細書で開示される相互接続構造は、スタックアレイデバイスと周辺デバイスとの間の垂直相互接続を提供するためのＴＡＣを含むことができ（例えば、電力バス及び金属ルーティング用）、それによって金属レベルを低減し、ダイサイズを縮小する。いくつかの実施形態では、本明細書で開示される相互接続構造のＴＡＣは、交互誘電体層のスタックと比較して、より容易にエッチングされてスルーホールを形成することができる交互誘電体層のスタックを介して形成される。
いくつかの実施形態では、ＮＡＮＤメモリデバイスは、基板と、階段構造を含む、基板上の交互層スタックと、交互層スタックを通って垂直に延びるバリア構造とを含む。交互層スタックは、少なくともバリア構造によって横方向に囲まれた複数の誘電体層対を含む交互誘電体スタックと、複数の導体／誘電体層対を含む交互導体／誘電体スタックを含む。メモリデバイスは、交互導体／誘電体スタックを通って各々が垂直に延びるチャネル構造及びスリット構造、チャネル構造の端部上のエッチング停止層、及び、複数の第１のコンタクトをさらに含む。階段構造内の導体層、エッチング停止層、及び、スリット構造の各々は、複数の第１のコンタクトのそれぞれの１つに接触している。
いくつかの実施形態では、３Ｄメモリデバイスは、基板、階段構造を含む、基板上の交互導体／誘電体スタック、交互導体／誘電体スタックを通って各々が垂直に延びるＮＡＮＤストリング及びスリット構造、各々の第１のコンタクトのそれぞれの第１の端部で互いに同一面にある複数の第１のコンタクトを含む。階段構造の交互導体／誘電体スタックの導体層、ＮＡＮＤストリング、及び、スリット構造の各々は、複数の第１のコンタクトのそれぞれの第２の端部に接触している。
いくつかの実施形態では、３Ｄメモリデバイスは、基板、基板上の交互層スタック、及び、交互層スタックを通って垂直に延びるバリア構造を含む。バリア構造は、交互層スタックを横方向に、複数の誘電層対を含む交互誘電体スタックと、複数の導体／誘電層対を含む交互導体／誘電体スタックとに分離する。メモリデバイスはさらに、交互導体／誘電体スタックを通って垂直に延びるＮＡＮＤストリング、交互誘電体スタックを通って垂直に延びるＴＡＣ、及び、ＴＡＣの第１の端部と同一面にある第１の端部と、ＮＡＮＤストリングに接触する第２の端部とを含む第１のコンタクトを含む。
いくつかの実施形態では、ＮＡＮＤメモリデバイスを形成する方法が開示される。交互誘電体スタックは、基板に形成される。交互誘電体スタックは、複数の誘電体層対を含み、各々の対は、第１の誘電体層と、第１の誘電体層とは異なる第２の誘電体層とを含む。第１の階段構造は、交互誘電体スタックに形成される。各々が交互誘電体スタックを通って垂直に延びるチャネル構造及びバリア構造が形成される。バリア構造は、交互誘電体スタックを、少なくともバリア構造によって横方向に囲まれた第１の部分と、第１の階段構造を含む第２の部分とに分離する。エッチング停止層は、チャネル構造の上端に形成される。スリットが形成される。交互誘電体スタックの第２の部分の第１の誘電体層は、複数の導体／誘電体層対を含む交互導体／誘電体スタックを形成するために、スリットを通る導体層で置き換えられる。スリット構造は、スリットに導体を堆積することによって形成される。複数の第１のコンタクトが形成される。第１の階段構造の交互導体／誘電体スタックの第１の導体層、エッチング停止層、及び、スリット構造の各々は、複数の第１のコンタクトの１つに接触している。
いくつかの実施形態では、３Ｄメモリデバイスを形成する方法が開示される。階段構造を含む交互の導体／誘電体スタックが形成される。交互導体／誘電体スタックを通って各々が垂直に延びるＮＡＮＤストリング及びスリット構造が形成される。第１のコンタクトの各々のそれぞれの第１の端部で互いに同一面で複数の第１のコンタクトが形成される。階段構造の交互導体／誘電体スタックの第１の導体層の各々、ＮＡＮＤストリング、及び、スリット構造は、複数の第１のコンタクトのそれぞれの第２の端部に接触している。
いくつかの実施形態では、３Ｄメモリデバイスを形成する方法が開示される。交互層スタックが基板に形成される。交互層スタックを通って垂直に延びるバリア構造が形成され、交互層スタックは、横方向に、複数の誘電体層対を含む交互誘電体スタックと、複数の導体／誘電体層を含む交互導体／誘電体スタックとに分離される。交互導体／誘電体スタックを通って垂直に延びるＮＡＮＤストリングが形成される。ＮＡＮＤストリングに接触する第１の端部及び第２の端部を含む第１のコンタクトが形成される。交互誘電体スタックを通って垂直に延びるＴＡＣが形成される。ＴＡＣは、第１のコンタクトの第１の端部と同一面にある第１の端部を含む。
特定の実施形態の前述の説明は、本開示の一般的性質を十分に明らかにするので、他の者は、当業者内の知識を適用することによって、本開示の一般的概念から逸脱することなく、過度な実験なしで、そのような特定の実施形態を様々な用途に容易に修正及び／又は適合することができる。したがって、本明細書に示された教示及び案内に基づく、そのような適合及び修正は、開示された実施形態の意味及び均等の範囲内にあると意図される。本明細書中の術語又は専門用語は、説明のためのものであり、限定のためのものではなく、本明細書の術語又は専門用語が教示及び案内に鑑みて当業者によって解釈されるようになっていることを理解されたい。
本開示の実施形態は、特定の機能及びそれらの関係の実施を示す機能的な構成ブロックを用いて上記説明されている。これらの機能的な構成ブロックの境界は説明を簡単にするために本明細書中に任意に定められたものである。特定の機能及びそれらの関係が適切に実行される限り、代替の境界が定められてもよい。
概要及び要約の章は、本発明者によって考えられた１つ又は複数の、しかし必ずしも全部ではない例示的な本開示の実施形態を述べることができ、したがって形はどうであれ本開示及び添付の特許請求の範囲を限定することが意図されるものではない。
本開示の広さ及び範囲は、上記の例示的な実施形態のいずれかによって限定されるべきではなく、添付の特許請求の範囲及びそれの均等物のみにより定められるべきである。
１０２ ワード線（ＷＬ）ＴＡＣ領域
１０４ ビット線（ＢＬ）ＴＡＣ領域
１０６ 階段ＴＡＣ領域
１１０ ＮＡＮＤストリング領域
１１２ ＮＡＮＤストリング
１１４ スリット構造
１２０ ＴＡＣ領域
１２２ ダミーチャネル構造
１２４ バリア構造
１２６ ＴＡＣ
１３０ 上部選択ゲート（ＴＳＧ）階段領域
１３２ ＴＳＧコンタクト
１４０ 階段領域
１４２ ワード線コンタクト
２００ ３Ｄメモリデバイス
２０２ 基板
２０４ ＮＡＮＤストリング
２０６ 導体層
２０８ 誘電体層
２１０ 交互導体／誘電体スタック
２１２ 階段構造
２１４ 交互誘電体スタック
２１６ 交互層スタック
２１８ チャネル構造
２２０ 半導体チャネル
２２２ メモリフィルム
２２４ エピタキシャルプラグ
２２６ エッチング停止プラグ
２２８ スリット構造
２３０ ドープ領域
２３２ 誘電体層
２３４ 誘電体層
２３５ バリア構造
２３６ ＴＡＣ
２３８ ＮＡＮＤストリングコンタクト
２４０ スリット構造コンタクト
２４２ ワード線コンタクト
２４２－１ 上部ワード線コンタクト
２４２－２ 下部ワード線コンタクト
２４４ コンタクト層
２４６ 相互接続導体層
２４８ コンタクト
２５０ コンタクト
２５２ ビットライン
４０２ 内側領域
４０４ 外側領域
５０２ リセス
８０２ 誘電体層
１００２ 誘電体層
１００４ 誘電体層

Claims (53)

  1. 基板、
    前記基板上の交互層スタックであって、前記交互層スタックが階段構造を含む、交互層スタック、
    前記交互層スタックを通って垂直に延びるバリア構造であって、前記交互層スタックが、（ｉ）少なくとも前記バリア構造によって横方向に囲まれた複数の誘電体層対を含む交互誘電体スタック、及び、（ｉｉ）複数の導体／誘電体層対を含む交互導体／誘電体スタックを含む、バリア構造、
    各々が前記交互導体／誘電体スタックを通って垂直に延びるチャネル構造及びスリット構造、
    前記チャネル構造の端部のエッチング停止層、及び
    複数の第１のコンタクトであって、（ｉ）前記階段構造の交互導体／誘電体スタックの導体層、（ｉｉ）前記エッチング停止層、及び、（ｉｉｉ）前記スリット構造の各々が、前記複数の第１のコンタクトの１つに接触している複数の第１のコンタクト
    を備える、３次元（３Ｄ）ＮＡＮＤメモリデバイス。
  2. 前記エッチング停止層が、ポリシリコン、チタン、窒化チタン及びタングステンのうちの１つ以上を含む、請求項１に記載のメモリデバイス。
  3. 前記バリア構造が、酸化シリコン及び窒化シリコンを含む、請求項１又は２に記載のメモリデバイス。
  4. 前記交互導体／誘電体スタックを通って垂直に延びるダミーチャネル構造をさらに備える、請求項１から３の何れか一項に記載のメモリデバイス。
  5. 前記複数の誘電体層対の各々が、酸化シリコン層及び窒化シリコン層を含み、前記複数の導体／誘電体層対の各々が、金属層及び酸化シリコン層を含む、請求項１から４の何れか一項に記載のメモリデバイス。
  6. 相互接続導体層と、複数の第２のコンタクトを含むコンタクト層とをさらに備え、（ｉ）前記階段構造の交互導体／誘電体スタックの導体層、（ｉｉ）前記チャネル構造、及び、（ｉｉｉ）前記スリット構造の各々が、対応する第１のコンタクト及び前記複数の第２のコンタクトのそれぞれの１つによって前記相互接続導体層に電気的に接続される、請求項１から５の何れか一項に記載のメモリデバイス。
  7. 少なくとも前記バリア構造によって横方向に囲まれた前記交互誘電体スタックを通って垂直に延びる第３のコンタクトをさらに備える、請求項１から６の何れか一項に記載のメモリデバイス。
  8. 複数の誘電体層対を含む交互誘電体スタックであって、前記複数の誘電体層対の各々が、第１の誘電体層、及び、前記第１の誘電体層とは異なる第２の誘電体層を含む、交互誘電体スタックを、第１の基板上に形成する段階、
    前記交互誘電体スタックに第１の階段構造を形成する段階、
    前記交互誘電体スタックを通って垂直に各々が延びるチャネル構造及びバリア構造を形成する段階であって、前記バリア構造が、前記交互誘電体スタックを、少なくとも前記バリア構造によって横方向に囲まれた第１の部分と、前記第１の階段構造を含む第２の部分とに分離する、段階、
    前記チャネル構造の上端にエッチング停止層を形成する段階、
    複数の導体／誘電体層対を含む交互導体／誘電体スタックを形成するように、スリットを形成し、前記スリットを通じて、前記交互誘電体スタックの第２の部分内の第１の誘電体層を導体層と置き換える段階、
    前記スリットに導体を堆積させることによってスリット構造を形成する段階、及び
    複数の第１のコンタクトを形成する段階であって、（ｉ）前記第１の階段構造の交互導体／誘電体スタックの第１導体層、（ｉｉ）前記エッチング停止層、及び、（ｉｉｉ）スリット構造の各々が、前記複数の第１のコンタクトの１つに接触している、複数の第１のコンタクトを形成する段階、
    を含む、三次元（３Ｄ）ＮＡＮＤメモリデバイスを形成する方法。
  9. 複数の第２のコンタクトを形成する段階をさらに含み、前記複数の第２のコンタクトの１つが、少なくとも前記バリア構造によって横方向に囲まれた交互誘電体スタックの第１の部分を通って垂直に延び、前記複数の第２のコンタクトの他の１つが、前記第１の階段構造の交互導体／誘電体スタックの第２の導電層に接触している、請求項８に記載の方法。
  10. 複数の第３のコンタクトを含むコンタクト層、及び、前記コンタクト層の上の相互接続導体層をさらに備え、（ｉ）前記第１の階段構造の交互導体／誘電体スタックの第１の導体層、（ｉｉ）前記チャネル構造、及び、（ｉｉｉ）前記スリット構造の各々が、対応する第１のコンタクト、及び、前記複数の第３のコンタクトのそれぞれの１つによって前記相互接続導体層に電気的に接続される、請求項９に記載の方法。
  11. 前記複数の第２のコンタクトの各々が、前記複数の第３のコンタクトのそれぞれの１つによって前記相互接続層に電気的に接続される、請求項１０に記載の方法。
  12. スリットを形成する前に、前記基板にドープ領域を形成する段階をさらに含み、前記スリット構造が、前記ドープ領域に接触している、請求項８から１１の何れか一項に記載の方法。
  13. 前記バリア構造に隣接する前記交互誘電体スタックに第２の階段構造を形成する段階をさらに含む、請求項８から１２の何れか一項に記載の方法。
  14. 前記エッチング停止層が、１つ以上のポリシリコン、チタン、窒化チタン及びタングステンを含む、請求項８から１３の何れか一項に記載の方法。
  15. 前記バリア構造が、酸化シリコン及び窒化シリコンを含む、請求項８から１４の何れか一項に記載の方法。
  16. 基板、
    前記基板上の交互導体／誘電体スタックであって、前記交互導体／誘電体スタックが階段構造を含む、交互導体／誘電体スタック、
    前記交互導体／誘電体スタックを通って各々が垂直に延びるＮＡＮＤストリング及びスリット構造、及び
    複数の第１のコンタクトであって、前記第１のコンタクトの各々のそれぞれの第１の端部で互いに同一面にある複数の第１のコンタクトであり、（ｉ）前記階段構造の交互導体／誘電体スタックの導体層、（ｉｉ）前記ＮＡＮＤストリング、及び、（ｉｉｉ）前記スリット構造の各々が、前記複数の第１のコンタクトのそれぞれの第２の端部に接触している、複数の第１のコンタクト
    を備える、３次元（３Ｄ）ＮＡＮＤメモリデバイス。
  17. 複数の第２のコンタクトを含むコンタクト層であって、前記第２のコンタクトの各々のそれぞれの第１の端部及びそれぞれの第２の端部で互いに同一面にある複数の第２のコンタクトを含むコンタクト層をさらに備え、前記複数の第２のコンタクトの各々が、前記複数の第１のコンタクトのそれぞれの１つに接触している、請求項１６に記載のメモリデバイス。
  18. 複数の相互接続線を含む相互接続導体層をさらに備え、前記複数の第２のコンタクトの各々が、前記複数の相互接続線のそれぞれの１つに接触している、請求項１７に記載のメモリデバイス。
  19. 前記複数の相互接続線が、対応する第１のコンタクト及び対応する第２のコンタクトによって前記ＮＡＮＤストリングに電気的に接続されたビット線を含む、請求項１８に記載のメモリデバイス。
  20. バリア構造、及び
    前記バリア構造によって前記交互導体／誘電体スタックから横方向に分離された交互誘電体スタック
    をさらに備える、請求項１６から１９の何れか一項に記載のメモリデバイス。
  21. 前記複数の第１のコンタクトが、前記交互誘電体スタックを通って垂直に延びる貫通アレイコンタクト（ＴＡＣ）を含む、請求項２０に記載のメモリデバイス。
  22. 前記ＴＡＣが、前記基板の少なくとも一部を通って延びる、請求項２１に記載のメモリデバイス。
  23. 前記ＮＡＮＤストリングが、対応する第１のコンタクトに接触するプラグを含む、請求項１６から２２の何れか一項に記載のメモリデバイス。
  24. 前記プラグが、ポリシリコンを含む、請求項２３に記載のメモリデバイス。
  25. 前記プラグが、金属を含む、請求項２３に記載のメモリデバイス。
  26. 基板、
    前記基板上の交互層スタック、
    前記交互層スタックを通って垂直に延び、前記交互層スタックを横方向に（ｉ）複数の誘電体層対を含む交互誘電体層と、（ｉｉ）複数の導体／誘電体層対を含む交互導体／誘電体スタックとに分離するバリア構造、
    前記交互導体／誘電体スタックを通って垂直に延びるＮＡＮＤストリング、
    前記交互誘電体スタックを通って垂直に延びる貫通アレイコンタクト（ＴＡＣ）、及び
    前記ＴＡＣの第１の端部と同一面の第１の端部と、前記ＮＡＮＤストリングに接触する第２の端部とを含む第１のコンタクト
    を備える、３次元（３Ｄ）メモリデバイス。
  27. 前記交互導体／誘電体スタックを通って垂直に延び、前記交互導体／誘電体スタックを複数のブロックに横方向に分離するスリット構造、及び
    前記ＴＡＣ及び前記第１のコンタクトの第１の端部と同一面の第１の端部と、前記スリット構造に接触する第２の端部とを含む第２のコンタクト
    をさらに備える、請求項２６に記載のメモリデバイス。
  28. 前記交互導体／誘電体スタックが、階段構造を含む、請求項２６又は２７に記載のメモリデバイス。
  29. 前記ＴＡＣ及び前記第１のコンタクトの第１の端部と同一面にある第１の端部と、前記階段構造の交互導体／誘電体スタックの導体層に接触する第２の端部とを含む第３のコンタクトをさらに備える、請求項２８に記載のメモリデバイス。
  30. 前記第１のコンタクトによって前記ＮＡＮＤストリングに電気的に接続されたビット線をさらに備える、請求項２６から２９の何れか一項に記載のメモリデバイス。
  31. 前記ＮＡＮＤストリングが、前記第１のコンタクトに接触するプラグを含む、請求項２６から３０の何れか一項に記載のメモリデバイス。
  32. 基板上に、階段構造を含む交互導体／誘電体スタックを形成する段階、及び
    前記交互導体／誘電体スタックを通って各々が垂直に延びるＮＡＮＤストリング及びスリット構造を形成する段階、及び
    複数の第１のコンタクトを形成する段階であって、前記複数の第１のコンタクトが、前記第１のコンタクトの各々のそれぞれの第１の端部で互いに同一面にあり、（ｉ）前記階段構造の交互導体／誘電体スタックの第１の導体層、（ｉｉ）前記ＮＡＮＤストリング、及び、（ｉｉｉ）前記スリット構造の各々が、前記複数の第１のコンタクトのそれぞれの第２の端部に接触している、複数の第１のコンタクトを形成する段階
    を含む、３次元（３Ｄ）ＮＡＮＤメモリデバイスを形成する方法。
  33. 複数の第２のコンタクトを含むコンタクト層であって、前記第２のコンタクトの各々のそれぞれの第１の端部及びそれぞれの第２の端部で互いに同一面である複数の第２のコンタクトを含むコンタクト層を形成する段階をさらに含み、前記複数の第２のコンタクトの各々が、前記複数の第１のコンタクトのそれぞれの１つに接触している、請求項３２に記載の方法。
  34. 複数の相互接続線を含む相互接続導体層を形成する段階をさらに含み、前記複数の第２のコンタクトの各々が、前記複数の相互接続線のそれぞれの１つに接触する、請求項３３に記載の方法。
  35. 前記複数の相互接続線が、対応する第１のコンタクト及び対応する第２のコンタクトによって前記ＮＡＮＤストリングに電気的に接続されたビット線を含む、請求項３４に記載の方法。
  36. バリア構造を形成する段階、及び
    前記バリア構造によって前記交互導体／誘電体スタックから横方向に分離された交互誘電体スタックを形成する段階
    をさらに含む、請求項３２から３５の何れか一項に記載の方法。
  37. 前記複数の第１のコンタクトが、前記交互誘電体スタックを通って垂直に延びる貫通アレイコンタクト（ＴＡＣ）と、前記階段構造の交互導体／誘電体の第２の導体層に接触する第２の端部を含むワード線コンタクトとを含む、請求項３６に記載の方法。
  38. 複数の第１のコンタクトを形成する段階が、
    前記複数の第１のコンタクトの第１の組を同時に形成する段階であって、（ｉ）前記階段構造の交互導体／誘電体スタックの第１の導体層、（ｉｉ）前記ＮＡＮＤストリング、及び、（ｉｉｉ）前記スリット構造の各々が、前記複数の第１のコンタクトの第１の組のそれぞれの第２の端部に接触する、前記複数の第１のコンタクトの第１の組を同時に形成する段階、及び
    前記複数の第１のコンタクトの第１の組を同時に形成する段階の後に、前記複数の第１のコンタクトの第２の組を同時に形成する段階であって、前記第１のコンタクトの第２の組が、（ｉ）前記交互誘電体スタックを通って垂直に延びる貫通アレイコンタクト（ＴＡＣ）と、（ｉｉ）前記階段構造の交互導体／誘電体スタックの第２の導体層に接触する第２の端部を含むワード線コンタクトと、を含む、前記複数の第１のコンタクトの第２の組を同時に形成する段階
    を含む、請求項３６に記載の方法。
  39. 前記第２の導体層が、前記階段構造の第１の導体層よりも横方向に延びる、請求項３７又は３８に記載の方法。
  40. 前記ＴＡＣが、前記基板の少なくとも一部を通って延びる、請求項３７から３９の何れか一項に記載の方法。
  41. ＮＡＮＤストリングを形成する段階が、前記ＮＡＮＤストリングの端部にプラグを形成する段階を含み、前記プラグが、対応する第１のコンタクトに接触している、請求項３２から４０の何れか一項に記載の方法。
  42. 前記プラグがポリシリコンを含む、請求項４１に記載の方法。
  43. 前記プラグが金属を含む、請求項４１に記載の方法。
  44. 基板上に交互層スタックを形成する段階、
    前記交互層スタックが、横方向に、（ｉ）複数の誘電体層対を含む交互誘電体スタックと、（ｉｉ）複数の導体／誘電体層対を含む交互導体／誘電体スタックとに分離されるように、前記交互層スタックを通って垂直に延びるバリア構造を形成する段階、
    前記交互導体／誘電体スタックを通って垂直に延びるＮＡＮＤストリングを形成する段階、
    前記ＮＡＮＤストリングに接触する第１の端部及び第２の端部を含む第１のコンタクトを形成する段階、及び
    前記交互誘電体スタックを通って垂直に延びる貫通アレイコンタクト（ＴＡＣ）を形成する段階であって、前記ＴＡＣが、前記第１のコンタクトの第１の端部と同一面にある第１の端部を含む、貫通アレイコンタクト（ＴＡＣ）を形成する段階
    を含む、３次元（３Ｄ）ＮＡＮＤメモリデバイスを形成する方法。
  45. 前記交互導体／誘電体スタックを通って垂直に延び、前記交互導体／誘電体スタックを複数のブロックに横方向に分離するスリット構造を形成する段階、及び、
    前記ＴＡＣ及び前記第１のコンタクトの第１の端部と同一面にある第１の端部と、前記スリット構造と接触する第２の端部とを含む第２のコンタクトを形成する段階
    をさらに含む、請求項４４に記載の方法。
  46. 前記第１のコンタクト及び前記第２のコンタクトが同時に形成される、請求項４５に記載の方法。
  47. 交互層スタックを形成する段階が、階段構造を形成する段階を含む、請求項４４から４６の何れか一項に記載の方法。
  48. 前記ＴＡＣ及び前記第１のコンタクトの前記第１の端部と同一面にある第１の端部と、前記階段構造の交互導体／誘電体スタックの導体層に接触する第２の端部とを含む第３のコンタクトを形成する段階をさらに含む、請求項４７に記載の方法。
  49. 前記第１のコンタクト及び前記第３のコンタクトが同時に形成される、請求項４８に記載の方法。
  50. 前記第３のコンタクトが、前記第１のコンタクトを形成した後に形成される、請求項４８に記載の方法。
  51. 前記第１のコンタクトによって前記ＮＡＮＤストリングに電気的に接続されたビット線を形成する段階をさらに含む、請求項４４から５０の何れか一項に記載の方法。
  52. ＮＡＮＤストリングを形成する段階が、前記ＮＡＮＤストリングの端部にプラグを形成する段階を含み、前記プラグが、前記第１のコンタクトに接触している、請求項４４から５１の何れか一項に記載の方法。
  53. 前記ＴＡＣが、前記第１のコンタクトを形成した後に形成される、請求項４４から５２の何れか一項に記載の方法。
JP2022005653A 2017-03-08 2022-01-18 ３次元メモリデバイスの相互接続構造 Active JP7371143B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201710134788.9A CN106920796B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法
CN201710134788.9 2017-03-08
PCT/CN2018/077741 WO2018161839A1 (en) 2017-03-08 2018-03-01 Interconnect structure of three-dimensional memory device
JP2019570607A JP7013493B2 (ja) 2017-03-08 2018-03-01 ３次元メモリデバイスの相互接続構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019570607A Division JP7013493B2 (ja) 2017-03-08 2018-03-01 ３次元メモリデバイスの相互接続構造

Publications (2)

Publication Number Publication Date
JP2022050647A true JP2022050647A (ja) 2022-03-30
JP7371143B2 JP7371143B2 (ja) 2023-10-30

Family

ID=59460876

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019570607A Active JP7013493B2 (ja) 2017-03-08 2018-03-01 ３次元メモリデバイスの相互接続構造
JP2022005653A Active JP7371143B2 (ja) 2017-03-08 2022-01-18 ３次元メモリデバイスの相互接続構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019570607A Active JP7013493B2 (ja) 2017-03-08 2018-03-01 ３次元メモリデバイスの相互接続構造

Country Status (6)

Country Link
US (2) US10930663B2 (ja)
JP (2) JP7013493B2 (ja)
KR (1) KR102244929B1 (ja)
CN (4) CN106920796B (ja)
TW (1) TWI706542B (ja)
WO (1) WO2018161839A1 (ja)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920796B (zh) 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
US10651087B2 (en) 2017-08-31 2020-05-12 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10726921B2 (en) * 2017-09-19 2020-07-28 Sandisk Technologies Llc Increased terrace configuration for non-volatile memory
KR102465936B1 (ko) * 2017-11-30 2022-11-10 삼성전자주식회사 수직형 메모리 장치
JP2019102685A (ja) * 2017-12-05 2019-06-24 東芝メモリ株式会社 半導体装置
JP2019165134A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
US10381322B1 (en) * 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
JP2019212689A (ja) * 2018-05-31 2019-12-12 東芝メモリ株式会社 半導体メモリ
WO2020000306A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
CN109003983B (zh) * 2018-07-19 2020-11-13 长江存储科技有限责任公司 3d存储器件及其制造方法
CN112951838B (zh) 2018-07-20 2023-05-19 长江存储科技有限责任公司 三维存储器件
CN109037318B (zh) * 2018-07-26 2019-12-13 长江存储科技有限责任公司 三维存储器件及其制造方法
CN114078954B (zh) * 2018-08-03 2024-04-05 长江存储科技有限责任公司 存储器结构及其形成方法
CN109314118B (zh) * 2018-08-21 2019-11-08 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
CN111354732B (zh) * 2018-09-14 2021-04-27 长江存储科技有限责任公司 三维存储器件以及用于形成三维存储器件的方法
CN109417075B (zh) 2018-09-20 2020-06-26 长江存储科技有限责任公司 多堆叠层三维存储器件
JP2020047819A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
JP7304413B2 (ja) * 2018-10-18 2023-07-06 長江存儲科技有限責任公司 ジグザグスリット構造を有する三次元メモリデバイスおよびそれを形成するための方法
CN109390348B (zh) * 2018-10-23 2020-05-26 长江存储科技有限责任公司 3d存储器件及其制造方法
KR102618907B1 (ko) * 2018-11-22 2023-12-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법
CN110896668B (zh) 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN110896669B (zh) 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
US10811058B2 (en) * 2019-02-06 2020-10-20 Sandisk Technologies Llc Bonded assembly containing memory die bonded to integrated peripheral and system die and methods for making the same
WO2020172799A1 (en) * 2019-02-26 2020-09-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
KR102585085B1 (ko) 2019-03-01 2023-10-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자
JP7134901B2 (ja) * 2019-03-04 2022-09-12 キオクシア株式会社 半導体記憶装置の製造方法
JP7134902B2 (ja) * 2019-03-05 2022-09-12 キオクシア株式会社 半導体装置
JP2020155543A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2020155610A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2020155576A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
CN110914985B (zh) 2019-03-29 2021-04-27 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896671B (zh) 2019-03-29 2021-07-30 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896672B (zh) 2019-03-29 2021-05-25 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110914986B (zh) 2019-03-29 2021-05-14 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110061008B (zh) * 2019-03-29 2020-11-17 长江存储科技有限责任公司 3d nand闪存及其制备方法
CN110896670B (zh) 2019-03-29 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
US11189635B2 (en) 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
EP3931868A4 (en) 2019-04-12 2023-01-04 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL MEMORY DEVICE WITH DEPOSITED SEMICONDUCTOR PLUGS AND METHOD OF PRODUCTION THEREOF
CN113053440B (zh) * 2019-04-29 2021-12-24 长江存储科技有限责任公司 多层存储器及其制作方法
CN110896673B (zh) 2019-06-17 2021-02-19 长江存储科技有限责任公司 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
CN113745235B (zh) 2019-06-17 2024-04-26 长江存储科技有限责任公司 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
JP7279202B2 (ja) 2019-06-17 2023-05-22 長江存儲科技有限責任公司 ゲート線スリットがない３次元メモリデバイスおよびそれを形成するための方法
CN110112134B (zh) * 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110896666B (zh) 2019-06-17 2021-08-27 长江存储科技有限责任公司 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法
CN110176461B (zh) * 2019-06-17 2020-04-10 长江存储科技有限责任公司 3d nand存储器及其形成方法
US11538822B2 (en) * 2019-06-18 2022-12-27 Micron Technology, Inc. Integrated assemblies having metal-containing liners along bottoms of trenches, and methods of forming integrated assemblies
US11037944B2 (en) 2019-07-10 2021-06-15 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
KR102678190B1 (ko) * 2019-07-15 2024-06-25 미미르아이피 엘엘씨 반도체 메모리 장치 및 그 제조방법
KR20240132393A (ko) * 2019-07-16 2024-09-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 내의 자기 정렬 접점 및 그 형성 방법
KR20210014828A (ko) 2019-07-30 2021-02-10 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10985179B2 (en) * 2019-08-05 2021-04-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
CN110622312B (zh) 2019-08-13 2021-05-14 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
KR20220002438A (ko) 2019-08-13 2022-01-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 소스 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법
CN110622309A (zh) 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
US11024644B2 (en) 2019-08-22 2021-06-01 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
WO2021035413A1 (en) * 2019-08-23 2021-03-04 Yangtze Memory Technologies Co., Ltd. Vertical memory devices
JP2021039965A (ja) * 2019-08-30 2021-03-11 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20210027938A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR102304931B1 (ko) * 2019-09-04 2021-09-24 삼성전자주식회사 워드라인 영역의 면적을 감소시키는 3차원 플래시 메모리
JP2021044397A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021044446A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2021044512A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置
US11638377B2 (en) 2019-09-13 2023-04-25 Applied Materials, Inc. Self-aligned select gate cut for 3D NAND
JP2021048304A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
WO2021051381A1 (en) * 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same
WO2021051383A1 (en) * 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same
KR102709627B1 (ko) * 2019-10-11 2024-09-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
CN115224108A (zh) * 2019-10-12 2022-10-21 长江存储科技有限责任公司 三维存储器结构
CN110945590B (zh) * 2019-10-23 2021-04-23 长江存储科技有限责任公司 用于读取三维闪存的方法
CN111066146A (zh) * 2019-11-22 2020-04-24 长江存储科技有限责任公司 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法
WO2021097796A1 (en) 2019-11-22 2021-05-27 Yangtze Memory Technologies Co., Ltd. Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
WO2021102773A1 (en) * 2019-11-28 2021-06-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
KR20210091475A (ko) * 2020-01-14 2021-07-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
US11257834B2 (en) 2020-01-15 2022-02-22 Micron Technology, Inc. Microelectronic devices including corrosion containment features, and related electronic systems and methods
WO2021146878A1 (en) 2020-01-21 2021-07-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with enlarged joint critical dimension and methods for forming the same
CN113380765B (zh) 2020-01-21 2024-04-23 长江存储科技有限责任公司 三维存储器件的互连结构
US11587796B2 (en) 2020-01-23 2023-02-21 Applied Materials, Inc. 3D-NAND memory cell structure
KR102691513B1 (ko) * 2020-01-28 2024-08-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스들 및 그 형성 방법
US11380705B2 (en) * 2020-02-07 2022-07-05 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
JP2021129044A (ja) 2020-02-14 2021-09-02 キオクシア株式会社 半導体記憶装置
CN111312713B (zh) * 2020-03-03 2021-07-20 长江存储科技有限责任公司 三维存储器及其制备方法、及电子设备
CN111403406B (zh) * 2020-03-13 2023-05-05 长江存储科技有限责任公司 三维存储器及其制备方法
JP2021150346A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体記憶装置
WO2021184287A1 (en) * 2020-03-19 2021-09-23 Yangtze Memory Technologies Co., Ltd. Method for forming contact structures in three-dimensional memory devices
WO2021184357A1 (en) * 2020-03-20 2021-09-23 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
EP3921869B1 (en) * 2020-04-14 2024-06-12 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact
CN111801802B (zh) * 2020-04-14 2021-08-27 长江存储科技有限责任公司 三维存储器件
KR20210129366A (ko) * 2020-04-20 2021-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN111771282B (zh) * 2020-05-22 2021-08-03 长江存储科技有限责任公司 存储器件及其形成方法
CN112585754B (zh) * 2020-05-27 2024-07-19 长江存储科技有限责任公司 用于形成三维存储器件的方法
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
US12048151B2 (en) 2020-05-27 2024-07-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
US11233088B2 (en) * 2020-06-12 2022-01-25 Omnivision Technologies, Inc. Metal routing in image sensor using hybrid bonding
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
KR20210158449A (ko) 2020-06-23 2021-12-31 삼성전자주식회사 반도체 장치
TWI749642B (zh) * 2020-07-17 2021-12-11 旺宏電子股份有限公司 半導體結構
US11374018B2 (en) 2020-07-17 2022-06-28 Macronix International Co., Ltd. Semiconductor structure
KR20220017027A (ko) 2020-08-03 2022-02-11 삼성전자주식회사 반도체 장치
JP2022030876A (ja) * 2020-08-07 2022-02-18 キオクシア株式会社 半導体記憶装置
WO2022036510A1 (en) 2020-08-17 2022-02-24 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with stabilization structures between memory blocks and methods thereof
JP7543028B2 (ja) * 2020-08-20 2024-09-02 キオクシア株式会社 半導体記憶装置の製造方法
KR20230011430A (ko) * 2020-08-28 2023-01-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 nand 메모리 디바이스 및 이를 형성하는 방법
CN118890901A (zh) * 2020-09-02 2024-11-01 长江存储科技有限责任公司 半导体器件中的片上电容器及其形成方法
WO2022051887A1 (en) * 2020-09-08 2022-03-17 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having dummy channel structures and methods for forming the same
CN112151547B (zh) * 2020-09-23 2024-07-26 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN112331664B (zh) * 2020-10-12 2021-11-09 长江存储科技有限责任公司 一种三维存储器及其制作方法
WO2022098395A1 (en) * 2020-11-05 2022-05-12 Sandisk Technologies Llc Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
US11501821B2 (en) 2020-11-05 2022-11-15 Sandisk Technologies Llc Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
US11322483B1 (en) 2020-11-05 2022-05-03 Sandisk Technologies Llc Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
CN112331655B (zh) * 2020-11-10 2021-09-10 长江存储科技有限责任公司 一种三维存储器及其制作方法
US11424184B2 (en) 2020-11-19 2022-08-23 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11690222B2 (en) * 2020-11-24 2023-06-27 Macronix International Co., Ltd. Three-dimensional memory device
CN113228277B (zh) * 2021-01-21 2023-07-21 长江存储科技有限责任公司 三维存储器件及其形成方法
WO2022159141A1 (en) * 2021-01-22 2022-07-28 Mononlithic 3D Inc. 3d semiconductor device and structure
JP2022147141A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
JP2022190482A (ja) * 2021-06-14 2022-12-26 キオクシア株式会社 半導体記憶装置
US20220406803A1 (en) * 2021-06-16 2022-12-22 Kioxia Corporation Semiconductor memory device and method for manufacturing semiconductor memory device
KR20230006990A (ko) * 2021-07-05 2023-01-12 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US12087626B2 (en) * 2021-10-25 2024-09-10 Sandisk Technologies Llc High aspect ratio via fill process employing selective metal deposition and structures formed by the same
US12087628B2 (en) 2021-10-25 2024-09-10 Sandisk Technologies Llc High aspect ratio via fill process employing selective metal deposition and structures formed by the same
JP2023137979A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2023141219A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 記憶装置
US20230361031A1 (en) * 2022-05-06 2023-11-09 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
US20240213094A1 (en) * 2022-12-23 2024-06-27 Sandisk Technologies Llc Self-aligned line-and-via structure and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US20120077320A1 (en) * 2010-09-27 2012-03-29 Jae-Joo Shim Manufacturing semiconductor devices
US20160351581A1 (en) * 2015-05-26 2016-12-01 SK Hynix Inc. Semiconductor device and manufacturing method of the same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
CN102543877B (zh) * 2010-12-29 2014-03-12 中国科学院微电子研究所 制备三维半导体存储器件的方法
JP2012244180A (ja) * 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
CN102915955B (zh) * 2011-08-04 2016-09-07 三星电子株式会社 半导体器件及其制造方法
KR20130044713A (ko) 2011-10-24 2013-05-03 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
KR101985936B1 (ko) * 2012-08-29 2019-06-05 에스케이하이닉스 주식회사 불휘발성 메모리 소자와 그 제조방법
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
JP2015149413A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
KR20150116510A (ko) * 2014-04-07 2015-10-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20160013756A (ko) 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 연결구조물, 반도체 장치 및 그 제조 방법
US9887207B2 (en) * 2014-08-18 2018-02-06 Sandisk Technologies Llc Three dimensional NAND device having dummy memory holes and method of making thereof
US9583539B2 (en) * 2014-08-19 2017-02-28 Sandisk Technologies Llc Word line connection for memory device and method of making thereof
US9401309B2 (en) 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
US9305934B1 (en) * 2014-10-17 2016-04-05 Sandisk Technologies Inc. Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal
US9502429B2 (en) * 2014-11-26 2016-11-22 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
KR102282138B1 (ko) * 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
KR102298605B1 (ko) * 2015-01-14 2021-09-06 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9761601B2 (en) 2015-01-30 2017-09-12 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9478561B2 (en) 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US20160293625A1 (en) 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9449987B1 (en) * 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9728548B2 (en) * 2015-11-16 2017-08-08 Micron Technology, Inc. Vertical memory blocks and related devices and methods
US10038006B2 (en) 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US9530790B1 (en) * 2015-12-24 2016-12-27 Sandisk Technologies Llc Three-dimensional memory device containing CMOS devices over memory stack structures
KR102610403B1 (ko) * 2016-05-04 2023-12-06 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치 및 그 제조방법
KR102604053B1 (ko) * 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US20120077320A1 (en) * 2010-09-27 2012-03-29 Jae-Joo Shim Manufacturing semiconductor devices
US20160351581A1 (en) * 2015-05-26 2016-12-01 SK Hynix Inc. Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP7013493B2 (ja) 2022-01-31
CN110121775B (zh) 2020-08-25
CN109935593B (zh) 2021-09-28
TWI706542B (zh) 2020-10-01
CN111900173B (zh) 2021-05-07
CN111900173A (zh) 2020-11-06
US10930663B2 (en) 2021-02-23
KR20190119149A (ko) 2019-10-21
JP2020513224A (ja) 2020-05-07
JP7371143B2 (ja) 2023-10-30
CN106920796A (zh) 2017-07-04
WO2018161839A1 (en) 2018-09-13
TW201834207A (zh) 2018-09-16
US20210043643A1 (en) 2021-02-11
US12137567B2 (en) 2024-11-05
US20190067314A1 (en) 2019-02-28
CN109935593A (zh) 2019-06-25
CN110121775A (zh) 2019-08-13
CN106920796B (zh) 2019-02-15
KR102244929B1 (ko) 2021-04-27

Similar Documents

Publication Publication Date Title
JP7013493B2 (ja) ３次元メモリデバイスの相互接続構造
CN110114881B (zh) 三维存储器件的贯穿阵列触点结构
TWI667774B (zh) 具有貫穿階梯接觸的立體儲存裝置及其形成方法
JP7026707B2 (ja) ３次元メモリデバイスのハイブリッドボンディングコンタクト構造
JP2021520647A (ja) ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
KR20210076075A (ko) 3d nand의 페이지 또는 블록 크기 및 성능을 개선하기 위한 채널 홀 및 비트 라인 아키텍처 및 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231018

R150 Certificate of patent or registration of utility model

Ref document number: 7371143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150