JP2017053960A - Liquid crystal driving device, image display device, and liquid crystal driving program - Google Patents
Liquid crystal driving device, image display device, and liquid crystal driving program Download PDFInfo
- Publication number
- JP2017053960A JP2017053960A JP2015176886A JP2015176886A JP2017053960A JP 2017053960 A JP2017053960 A JP 2017053960A JP 2015176886 A JP2015176886 A JP 2015176886A JP 2015176886 A JP2015176886 A JP 2015176886A JP 2017053960 A JP2017053960 A JP 2017053960A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame image
- liquid crystal
- gradation
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、液晶素子をデジタル駆動方式で駆動する液晶駆動装置に関する。 The present invention relates to a liquid crystal driving device that drives a liquid crystal element by a digital driving method.
液晶素子には、TN(Twisted Nematic)素子等の透過型液晶素子や、VAN(Vertical Alignment Nematic)素子等の反射型液晶素子がある。これらの液晶素子の駆動方式には、階調に応じて、液晶層に印加する電圧を変化させることで明るさを制御するアナログ駆動方式と、液晶層に印加する電圧を2値化して電圧印加時間を変化させることで明るさを制御するデジタル駆動方式とがある。このデジタル駆動方式には、1フレーム期間を時間軸上で複数のサブフレーム期間に分割し、サブフレームごとに画素に対する所定電圧の印加(オン)と非印加(オフ)を制御することで該画素に階調を表示させるサブフレーム駆動方式がある。 Liquid crystal elements include transmissive liquid crystal elements such as TN (Twisted Nematic) elements and reflective liquid crystal elements such as VAN (Vertical Alignment Nematic) elements. The driving method of these liquid crystal elements includes an analog driving method in which brightness is controlled by changing a voltage applied to the liquid crystal layer according to the gradation, and voltage application by binarizing the voltage applied to the liquid crystal layer. There is a digital drive system that controls brightness by changing time. In this digital driving method, one frame period is divided into a plurality of subframe periods on the time axis, and a predetermined voltage is applied (on) and non-applied (off) to the pixel for each subframe, thereby controlling the pixel. There is a sub-frame driving method for displaying gradation.
ここで、一般的なサブフレーム駆動方式について説明する。図15には、1フレーム期間を複数のサブフレーム期間(ビット長)に分割する例を示している。各サブフレーム上に記載された数値は、そのサブフレームの1フレーム期間内での時間重みを示す。ここでは例として、64階調を表現する場合を示している。また、ここでの説明では、時間重み1+2+4+8+16の期間をAサブフレーム期間といい、時間重み32のサブフレーム期間をBサブフレーム期間という。さらに、上述した所定電圧をオンするサブフレーム期間をオン期間といい、所定電圧をオフするサブフレーム期間をオフ期間という。 Here, a general subframe driving method will be described. FIG. 15 shows an example in which one frame period is divided into a plurality of subframe periods (bit length). The numerical value described on each subframe indicates a time weight within one frame period of the subframe. Here, as an example, a case where 64 gradations are expressed is shown. In the description here, the period of time weight 1 + 2 + 4 + 8 + 16 is referred to as an A subframe period, and the subframe period of time weight 32 is referred to as a B subframe period. Further, the subframe period in which the predetermined voltage is turned on is referred to as an on period, and the subframe period in which the predetermined voltage is turned off is referred to as an off period.
図16には、図15に示したサブフレーム分割例に対応する全階調データを示す。縦軸は階調を、横軸は1フレーム期間を示す。また、図中の白いサブフレーム期間は画素が白表示状態となるオン期間を示し、黒いサブフレーム期間は画素が黒表示状態となるオフ期間を示す。この階調データによれば、液晶素子にて互いに隣接する2画素(以下、隣接画素という)に互いに隣接する2階調(以下、隣接階調という)、例えば32階調と33階調を表示させる場合は、Aサブフレーム期間を32階調ではオン期間、33階調ではオフ期間とする。また、Bサブフレーム期間を32階調ではオフ期間、33階調ではオン期間とする。 FIG. 16 shows all gradation data corresponding to the subframe division example shown in FIG. The vertical axis represents gradation and the horizontal axis represents one frame period. In the drawing, the white subframe period indicates an on period in which the pixels are in a white display state, and the black subframe period indicates an off period in which the pixels are in a black display state. According to the gradation data, two gradations (hereinafter referred to as adjacent gradations) adjacent to two adjacent pixels (hereinafter referred to as adjacent pixels) on the liquid crystal element, for example, 32 gradations and 33 gradations are displayed. In this case, the A subframe period is an on period for 32 gradations and an off period for 33 gradations. The B subframe period is an off period for 32 gradations and an on period for 33 gradations.
このように隣接画素にてオン期間とオフ期間が時間的に重なる、つまりは同じ期間で隣接画素の一方では所定電圧が印加され、他方では印加されていない状態が発生すると、いわゆるディスクリネーションが発生してオン期間側の画素の明るさが低下する。図17にはディスクリネーションによる明るさ低下のイメージを示している。上下方向は階調を示し、濃淡は表示の明るさを示している。ディスクリネーションが無い場合は滑らかな濃淡が表現されるが、隣接画素においてオン期間とオフ期間が重なる時間が長い隣接階調(ここでは32階調と33階調)ではディスクリネーションの影響により明るさが低下して暗線が現れる。 In this way, when an on-period and an off-period overlap in time in an adjacent pixel, that is, when a predetermined voltage is applied to one of the adjacent pixels and not applied to the other in the same period, so-called disclination occurs. Occurring and the brightness of the pixels on the on-period side decreases. FIG. 17 shows an image of brightness reduction due to disclination. The vertical direction indicates the gradation, and the shading indicates the brightness of the display. When there is no disclination, smooth shading is expressed, but in adjacent gradations (32 gradations and 33 gradations in this case) where the on period and the off period overlap in adjacent pixels, due to the influence of disclination The brightness decreases and dark lines appear.
特許文献1には、1または複数の長いサブフレーム期間を、短いサブフレームの期間と等しい期間に分割することにより、複数の分割サブフレーム期間を生成する駆動回路が開示されている。また、特許文献1の駆動回路では、隣接画素に対応する階調データの各ビットの位相が異なる場合には、階調を維持した上で、一方の画素に対応する階調データのビット配列に対して、他方の画素に対応する階調データのビット配列に近づける補正を行う。これにより、長いサブフレーム期間を分割しない場合に比べれば、隣接画素においてオン期間とオフ期間とが重なるサブフレーム期間(以下、オン/オフ隣接期間という)を短くすることができる。 Patent Document 1 discloses a drive circuit that generates a plurality of divided subframe periods by dividing one or a plurality of long subframe periods into a period equal to a period of a short subframe. Further, in the driving circuit of Patent Document 1, when the phase of each bit of the gradation data corresponding to the adjacent pixel is different, the gradation is maintained and the bit array of the gradation data corresponding to one pixel is maintained. On the other hand, correction is performed so as to approach the bit array of gradation data corresponding to the other pixel. As a result, compared to a case where a long subframe period is not divided, a subframe period in which an ON period and an OFF period overlap in adjacent pixels (hereinafter referred to as an ON / OFF adjacent period) can be shortened.
しかしながら、特許文献1にて開示された方法では、隣接画素でのオン/オフ隣接期間の最短時間が長いため、ディスクリネーションによる明るさの低下を無視することができない。また、隣接画素におけるオン/オフ隣接期間が長いため、液晶分子の応答速度に応じてディスクリネーションによる明るさの低下量が増大していく。 However, in the method disclosed in Patent Document 1, since the shortest time of the on / off adjacent period in the adjacent pixel is long, a decrease in brightness due to disclination cannot be ignored. Moreover, since the ON / OFF adjacent period in the adjacent pixel is long, the amount of decrease in brightness due to disclination increases according to the response speed of the liquid crystal molecules.
図18には、特許文献1にて開示された全階調データを示す。Aサブフレーム期間は時間重み1+2+4+8に相当し、Bサブフレーム期間はそれぞれ時間重み8に相当する複数の分割サブフレーム期間1SF(SFはサブフレーム)〜10SFに分割されている。1つの分割サブフレーム期間は0.69msである。この階調データでは、隣接画素におけるオン/オフ隣接期間の最短時間は2つの分割サブフレーム期間に相当する1.39msである。したがって、ディスクリネーションによる明るさの低下(つまりは暗線)が目立つ。 FIG. 18 shows all gradation data disclosed in Patent Document 1. The A subframe period corresponds to a time weight of 1 + 2 + 4 + 8, and the B subframe period is divided into a plurality of divided subframe periods 1SF (SF is a subframe) to 10SF corresponding to a time weight of 8, respectively. One divided subframe period is 0.69 ms. In this gradation data, the shortest time of the on / off adjacent period in the adjacent pixel is 1.39 ms corresponding to two divided subframe periods. Therefore, a decrease in brightness (that is, a dark line) due to disclination is conspicuous.
本発明は、ディスクリネーションによる暗線が目立つ等の画質の低下を軽減することができるようにした液晶駆動装置およびこれを用いた画像表示装置等を提供する。 The present invention provides a liquid crystal driving device and an image display device using the liquid crystal driving device, which can reduce the deterioration of image quality such as dark lines due to disclination.
本発明の一側面としての液晶駆動装置は、液晶素子を駆動する。該装置は、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成するとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成し、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成するとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成するデータ生成手段と、第1の出力フレーム画像データ、第1の低階調フレーム画像データ、第2の出力フレーム画像データおよび第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有する。そして、第1および第2の入力フレーム画像データにおける互いに対応する画素位置の画素データ同士が同じ階調を有する場合において、第1および第2の出力フレーム画像データにおける互いに対応する画素位置の画素データ同士が互いに異なる階調を有し、該階調間の差はこれらの階調のうち高い方の階調の20%以下であることを特徴とする。 A liquid crystal driving device according to one aspect of the present invention drives a liquid crystal element. The apparatus generates first output frame image data for first input frame image data out of continuously input frame image data, and has a gradation higher than that of the first output frame image data. 1st low gradation frame image data is generated, second output frame image data is generated for the second input frame image data, and the gradation is lower than that of the second output frame image data. Data generating means for generating second low gradation frame image data, first output frame image data, first low gradation frame image data, second output frame image data, and second low gradation frame Based on each of the image data, the first voltage indication for the pixels of the liquid crystal element in each of a plurality of subframe periods included in one frame period. When having a driving means for forming a gradation to the pixel by controlling the application of less than the first voltage second voltage. Then, when the pixel data at the corresponding pixel positions in the first and second input frame image data have the same gradation, the pixel data at the corresponding pixel positions in the first and second output frame image data The gradations are different from each other, and the difference between the gradations is 20% or less of the higher gradation of these gradations.
なお、上記液晶駆動装置と液晶素子とを有する画像表示装置も、本発明の他の一側面を構成する。 Note that an image display device having the liquid crystal driving device and the liquid crystal element also constitutes another aspect of the present invention.
また、本発明の他の一側面としての液晶駆動プログラムは、コンピュータに、入力画像に基づいて液晶素子を駆動させるコンピュータプログラムである。該プログラムは、コンピュータに、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成させるとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成させ、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成させるとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成させる。また、コンピュータに、第1の出力フレーム画像データ、第1の低階調フレーム画像データ、第2の出力フレーム画像データおよび第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる。そして、第1および第2の入力フレーム画像データにおける互いに対応する画素位置の画素データ同士が同じ階調を有する場合において、第1および第2の出力フレーム画像データにおける互いに対応する画素位置の画素データ同士が互いに異なる階調を有し、該階調間の差はこれらの階調のうち高い方の階調の20%以下であることを特徴とする。 A liquid crystal drive program according to another aspect of the present invention is a computer program that causes a computer to drive a liquid crystal element based on an input image. The program causes a computer to generate first output frame image data for first input frame image data out of continuously input frame image data, and from the first output frame image data. The first low-gradation frame image data having a lower gradation is generated, the second output frame image data is generated for the second input frame image data, and the second output frame image data is higher than the second output frame image data. Second low gradation frame image data having a low tone is generated. Further, the computer sequentially transmits one frame based on each of the first output frame image data, the first low gradation frame image data, the second output frame image data, and the second low gradation frame image data. By controlling the application of the first voltage to the pixel of the liquid crystal element and the application of the second voltage lower than the first voltage in each of the plurality of subframe periods included in the period, gradation is formed in the pixel. Then, when the pixel data at the corresponding pixel positions in the first and second input frame image data have the same gradation, the pixel data at the corresponding pixel positions in the first and second output frame image data The gradations are different from each other, and the difference between the gradations is 20% or less of the higher gradation of these gradations.
本発明によれば、第1および第2の出力フレーム画像データのそれぞれに基づいて液晶素子を駆動する際のディスクリネーションの発生位置をずらすことで、ディスクリネーションによる画質の低下を軽減することができる。しかも、第1および第2の低階調フレーム画像データによる液晶素子の駆動を挿入することで、動画の視認性を向上させることができる。 According to the present invention, it is possible to reduce the degradation of image quality due to disclination by shifting the occurrence position of disclination when driving the liquid crystal element based on each of the first and second output frame image data. Can do. In addition, the visibility of the moving image can be improved by inserting driving of the liquid crystal element by the first and second low gradation frame image data.
以下、本発明の実施例について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1には、本発明の実施例1である画像表示装置としての液晶プロジェクタの光学構成を示している。なお、本実施例では液晶素子を用いた画像表示装置の例としてプロジェクタについて説明するが、画像表示装置には、直視型モニタ等、プロジェクタ以外の液晶素子を用いた画像表示装置も含まれる。 FIG. 1 shows an optical configuration of a liquid crystal projector as an image display apparatus that is Embodiment 1 of the present invention. In this embodiment, a projector will be described as an example of an image display device using a liquid crystal element. However, the image display device includes an image display device using a liquid crystal element other than the projector, such as a direct-view monitor.
液晶ドライバ303は、液晶駆動装置に相当する。液晶ドライバ303は、不図示の外部機器からの入力映像信号(入力画像)を取得する映像入力部(画像取得手段)303aと、入力映像信号の階調(入力階調)に応じて後述する階調データに対応する画素駆動信号を生成する駆動回路部(駆動手段)303bとを有する。画素駆動信号は、レッド、グリーンおよびブルーの色ごとに生成され、それぞれの色用の画素駆動信号がレッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bに入力される。これにより、レッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bが互いに独立に駆動される。なお、レッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bは、垂直配向モードの反射型液晶素子である。 The liquid crystal driver 303 corresponds to a liquid crystal driving device. The liquid crystal driver 303 includes a video input unit (image acquisition unit) 303a that acquires an input video signal (input image) from an external device (not shown), and a floor that will be described later according to the gradation (input gradation) of the input video signal. And a driving circuit unit (driving unit) 303b that generates a pixel driving signal corresponding to the tone data. The pixel drive signal is generated for each color of red, green, and blue, and the pixel drive signal for each color is input to the red liquid crystal element 3R, the green liquid crystal element 3G, and the blue liquid crystal element 3B. As a result, the red liquid crystal element 3R, the green liquid crystal element 3G, and the blue liquid crystal element 3B are driven independently of each other. The red liquid crystal element 3R, the green liquid crystal element 3G, and the blue liquid crystal element 3B are vertical alignment mode reflective liquid crystal elements.
照明光学系301は、光源(放電ランプ等)からの白色光をその偏光方向を揃えてダイクロイックミラー305に入射させる。ダイクロイックミラー305は、マゼンタ光を反射してグリーン光を透過する。ダイクロイックミラー305により反射されたマゼンタ光はブルークロスカラー偏光子311に入射し、ここでブルー光にのみ半波長のリタデーションが与えられることで互いに偏光方向が直交するブルー光とレッド光が生成される。ブルー光とレッド光は偏光ビームスプリッタ310に入射し、ブルー光は偏光ビームスプリッタ310の偏光分離膜を透過してブルー用液晶素子3Bに導かれる。また、レッド色成分は偏光分離膜で反射されてレッド用液晶素子3Rに導かれる。 The illumination optical system 301 causes white light from a light source (discharge lamp or the like) to enter the dichroic mirror 305 with the polarization direction aligned. The dichroic mirror 305 reflects magenta light and transmits green light. The magenta light reflected by the dichroic mirror 305 is incident on the blue cross color polarizer 311, where half-wave retardation is given only to the blue light, thereby generating blue light and red light whose polarization directions are orthogonal to each other. . Blue light and red light enter the polarization beam splitter 310, and the blue light passes through the polarization separation film of the polarization beam splitter 310 and is guided to the blue liquid crystal element 3B. The red color component is reflected by the polarization separation film and guided to the red liquid crystal element 3R.
一方、ダイクロイックミラー305を透過したグリーン光は、光路長を補正するためのダミーガラス306を通過して偏光ビームスプリッタ307に入射し、その偏光分離膜で反射されてグリーン用液晶素子3Gに導かれる。 On the other hand, the green light transmitted through the dichroic mirror 305 passes through the dummy glass 306 for correcting the optical path length, enters the polarization beam splitter 307, is reflected by the polarization separation film, and is guided to the green liquid crystal element 3G. .
各液晶素子(3R,3G,3B)は、各画素の変調状態に応じて入射した光を変調するとともに反射する。レッド用液晶素子3Rにて変調されたレッド光は、偏光ビームスプリッタ310の偏光分離膜を透過してレッドクロスカラー偏光子312に入射し、ここで半波長のリタデーションが与えられる。そして、このレッド光は、偏光ビームスプリッタ308に入射し、その偏光分離膜で反射されて投影光学系304に向かう。 Each liquid crystal element (3R, 3G, 3B) modulates and reflects incident light according to the modulation state of each pixel. The red light modulated by the red liquid crystal element 3R passes through the polarization separation film of the polarization beam splitter 310 and enters the red cross color polarizer 312 where half-wave retardation is given. Then, the red light enters the polarization beam splitter 308, is reflected by the polarization separation film, and travels toward the projection optical system 304.
また、ブルー用液晶素子3Bによって変調されたブルー光は、偏光ビームスプリッタ310の偏光分離膜で反射され、レッドクロスカラー偏光子312をそのまま通過し、偏光ビームスプリッタ308に入射してその偏光分離膜で反射されて投影光学系304に向かう。グリーン用液晶素子3Gにより変調されたグリーン光は、偏光ビームスプリッタ307の偏光分離膜を透過し、光路長を補正するためのダミーガラス309を通過し、偏光ビームスプリッタ308に入射してその偏光分離膜を透過して投影光学系304に向かう。こうして投射光学系304には色合成されたレッド光、グリーン光およびブルー光が入射する。そして、色合成されたカラー光は、投影光学系304によってスクリーン等の被投射面313に拡大投射される。 The blue light modulated by the blue liquid crystal element 3B is reflected by the polarization separation film of the polarization beam splitter 310, passes through the red cross color polarizer 312 as it is, and enters the polarization beam splitter 308 to enter the polarization separation film. Is reflected toward the projection optical system 304. The green light modulated by the green liquid crystal element 3G passes through the polarization separation film of the polarization beam splitter 307, passes through the dummy glass 309 for correcting the optical path length, enters the polarization beam splitter 308, and the polarization separation thereof. The light passes through the film and travels toward the projection optical system 304. Thus, red light, green light, and blue light that have been color-combined enter the projection optical system 304. Then, the color light after color synthesis is enlarged and projected onto a projection surface 313 such as a screen by the projection optical system 304.
なお、本実施例では、反射型液晶素子を用いる場合について説明するが、透過型液晶素子を用いてもよい。 In this embodiment, the case of using a reflective liquid crystal element is described, but a transmissive liquid crystal element may be used.
図2には、反射型液晶素子(3R,3G,3B)の断面構造を示している。101はARコート膜、102はガラス基板、103は共通電極、104は配向膜、105は液晶層、106は配向膜、107は画素電極、108はSi基板である。 FIG. 2 shows a cross-sectional structure of the reflective liquid crystal elements (3R, 3G, 3B). Reference numeral 101 denotes an AR coating film, 102 denotes a glass substrate, 103 denotes a common electrode, 104 denotes an alignment film, 105 denotes a liquid crystal layer, 106 denotes an alignment film, 107 denotes a pixel electrode, and 108 denotes a Si substrate.
図1に示す液晶ドライバ303は、上述したサブフレーム駆動方式で各画素を駆動する。すなわち、1フレーム期間を時間軸上で複数のサブフレーム期間に分割し、階調データに応じてサブフレーム期間ごとに画素に対する所定電圧のオン(印加)とオフ(非印加)を制御することで該画素に階調を形成(表示)させる。1フレーム期間は、液晶素子に1フレーム画像が表示される期間である。本実施例では液晶素子を120Hzで駆動するものとして、1フレーム期間を8.33msとする。所定電圧のオンとオフは、第1の電圧(所定電圧)の印加と該第1の電圧より低い第2の電圧の印加と言い換えることもできる。 The liquid crystal driver 303 shown in FIG. 1 drives each pixel by the above-described subframe driving method. That is, one frame period is divided into a plurality of subframe periods on the time axis, and on (applied) and off (non-applied) of a predetermined voltage for the pixel is controlled for each subframe period according to the gradation data. A gradation is formed (displayed) on the pixel. One frame period is a period during which one frame image is displayed on the liquid crystal element. In this embodiment, the liquid crystal element is driven at 120 Hz, and one frame period is set to 8.33 ms. The turning on and off of the predetermined voltage can be paraphrased as application of the first voltage (predetermined voltage) and application of the second voltage lower than the first voltage.
以下、液晶ドライバ303におけるサブフレーム期間の設定と階調データについて説明する。液晶ドライバ303をコンピュータにより構成し、コンピュータプログラムとしての液晶駆動プログラムに従って以下のサブフレーム期間の設定とサブフレーム期間ごとの所定電圧のオン/オフを制御するようにしてもよい。 Hereinafter, the setting of the subframe period and the gradation data in the liquid crystal driver 303 will be described. The liquid crystal driver 303 may be configured by a computer, and the setting of the following subframe period and on / off of a predetermined voltage for each subframe period may be controlled according to a liquid crystal driving program as a computer program.
図3には、本実施例における1フレーム期間の複数のサブフレーム期間(ビット長)への分割を示している。各サブフレーム上に記載された数値は、そのサブフレームの1フレーム期間内での時間重みを示す。本実施例では、96階調を表現する。また、ここでの説明では、時間重み1+2+4+8の期間をAサブフレーム期間(第1の期間)といい、Aサブフレーム期間にてバイナリ表現された階調を示すビットを下位ビットという。また、時間重み8の10個のサブフレーム期間をまとめてBサブフレーム期間(第2期間)といい、Bサブフレーム期間にてバイナリ表現された階調を示すビットを上位ビットという。時間重み1は0.087msに相当し、時間重み8は0.69msに相当する。 FIG. 3 shows the division of one frame period into a plurality of subframe periods (bit lengths) in this embodiment. The numerical value described on each subframe indicates a time weight within one frame period of the subframe. In this embodiment, 96 gradations are expressed. In the description here, the period having the time weight of 1 + 2 + 4 + 8 is referred to as the A subframe period (first period), and the bit indicating the gradation expressed in the A subframe period is referred to as the lower bit. In addition, 10 subframe periods with a time weight of 8 are collectively referred to as a B subframe period (second period), and a bit indicating a gradation expressed in binary in the B subframe period is referred to as an upper bit. The time weight 1 corresponds to 0.087 ms, and the time weight 8 corresponds to 0.69 ms.
さらに、上述した所定電圧をオン(第1の電圧を印加)するサブフレーム期間をオン期間といい、所定電圧をオフする(第2の電圧を印加する)サブフレーム期間をオフ期間という。 Further, a subframe period in which the predetermined voltage is turned on (a first voltage is applied) is referred to as an on period, and a subframe period in which the predetermined voltage is turned off (a second voltage is applied) is referred to as an off period.
図4には、図3に示したAサブフレーム期間の階調データを示す。縦軸は階調を、横軸は1フレーム期間を示す。Aサブフレーム期間では、16階調を表現する。図中の白いサブフレーム期間は画素が白表示状態となるように上述した所定電圧が印加されたオン期間を示し、黒いサブフレーム期間は画素が黒表示状態となるように所定電圧がオフされたオフ期間を示す。 FIG. 4 shows the gradation data in the A subframe period shown in FIG. The vertical axis represents gradation and the horizontal axis represents one frame period. In the A subframe period, 16 gradations are expressed. In the figure, the white sub-frame period indicates an ON period in which the above-described predetermined voltage is applied so that the pixel is in a white display state, and the black sub-frame period is OFF so that the pixel is in a black display state. Indicates the off period.
図5には、本実施例におけるAおよびBサブフレーム期間(下位および上位ビット)の階調データを示している。この階調データは、全階調として96階調を表現するための階調データである。この階調データにおいて、1フレーム期間の時間中心にはAサブフレーム期間(下位ビット)が配置され、その前後にBサブフレーム期間(上位ビット)が1SF〜5SFと6SF〜10SFとに分割されて配置されている。つまり、Bサブフレーム期間が2つに分割され、それぞれのBサブフレーム期間に2つ以上のサブフレーム期間が含まれる。 FIG. 5 shows gradation data in the A and B subframe periods (lower and upper bits) in the present embodiment. This gradation data is gradation data for expressing 96 gradations as all gradations. In this gradation data, an A subframe period (lower bit) is arranged at the time center of one frame period, and a B subframe period (upper bit) is divided into 1SF to 5SF and 6SF to 10SF before and after that. Has been placed. That is, the B subframe period is divided into two, and each B subframe period includes two or more subframe periods.
この階調データによれば、液晶素子における互いに隣接する2画素である隣接画素に互いに隣接する2階調である隣接階調、例えば48階調と49階調を表示させる場合には、Aサブフレーム期間を48階調ではオン期間、49階調ではオフ期間とする。また、48階調では、Bサブフレーム期間のうち1SF,4SF,5SF,6SF,7SF,10SFをオフ期間とし、2SF,3SF,8SF,9SFをオン期間とする。一方、49階調では、Bサブフレーム期間のうち1SF,5SF,6SF,10SFをオフ期間とし、2SF,3SF,4SF,7SF,8SF,9SFをオン期間とする。そして、このような隣接階調を隣接画素に表示される際には、隣接画素においてオン期間とオフ期間とが重なるオン/オフ隣接期間が生ずる。具体的には、隣接画素に48階調と49階調を表示させる場合には、Bサブフレーム期間のうち4SFと7SFとがオン/オフ隣接期間となる。 According to this gradation data, when displaying adjacent gradations that are two gradations adjacent to each other, for example, 48 gradations and 49 gradations, to adjacent pixels that are two adjacent pixels in the liquid crystal element, the A sub The frame period is an on period for 48 gradations and an off period for 49 gradations. In the 48 gradations, 1SF, 4SF, 5SF, 6SF, 7SF, and 10SF in the B subframe period are off periods, and 2SF, 3SF, 8SF, and 9SF are on periods. On the other hand, for 49 gradations, 1SF, 5SF, 6SF, and 10SF in the B subframe period are off periods, and 2SF, 3SF, 4SF, 7SF, 8SF, and 9SF are on periods. When such an adjacent gradation is displayed on an adjacent pixel, an ON / OFF adjacent period in which the ON period and the OFF period overlap is generated in the adjacent pixel. Specifically, when 48 gradations and 49 gradations are displayed on adjacent pixels, 4SF and 7SF in the B subframe period are on / off adjacent periods.
ここで、本実施例の階調データを図18に示した従来(特許文献1)の階調データと比較する。図18の階調データではAサブレーム期間の後にBサブフレーム期間が1まとまりで継続しているが、図5に示す本実施例の階調データではAサブレーム期間の前後にBサブフレーム期間が分割して配置されている。例えば48階調と49階調に注目すると、図18ではBサブフレーム期間のうち5SFと6SFがオン/オフ隣接期間になっており、時間重みとして16のオン/オフ隣接期間が継続している。このことは、他の隣接階調である16階調と17階調、32階調と33階調、64階調と65階調、80階調と81階調等についても同じである。これに対して、図5に示す本実施例では、上記のいずれの隣接階調においても、Bサブフレーム期間においてオン/オフ隣接期間が継続するのは時間重みとてして8の1サブフレーム期間(=0.69ms)となっている。そして、この1サブフレーム期間であるオン/オフ隣接期間がAサブレーム期間を挟んで互いに離れて複数(2つ)存在する。 Here, the gradation data of the present embodiment is compared with the conventional gradation data shown in FIG. In the grayscale data in FIG. 18, the B subframe period continues as a unit after the A subframe period, but in the grayscale data of this embodiment shown in FIG. 5, the B subframe period is divided before and after the A subframe period. Are arranged. For example, paying attention to 48 and 49 gradations, in FIG. 18, 5SF and 6SF in the B subframe period are on / off adjacent periods, and 16 on / off adjacent periods continue as time weights. . This is the same for the other adjacent gradations, ie, 16 gradation and 17 gradation, 32 gradation and 33 gradation, 64 gradation and 65 gradation, 80 gradation and 81 gradation, and the like. On the other hand, in this embodiment shown in FIG. 5, in any of the above adjacent gradations, the ON / OFF adjacent period continues in the B subframe period as one time subframe of 8 as a time weight. The period is (= 0.69 ms). A plurality (two) of ON / OFF adjacent periods, which are one subframe period, are separated from each other across the A subframe period.
次に、本実施例のようにオン/オフ隣接期間が分散配置されることにより得られる効果について説明する。 Next, the effect obtained by distributing the ON / OFF adjacent periods in a distributed manner as in this embodiment will be described.
まず、図6に示すようにマトリックス状に配置された画素が、全白表示状態から1画素ラインごとに白と黒が交互に表示される白黒表示状態に切り替わるときと、全黒表示状態から白黒表示状態に切り替わるときの液晶の応答特性について説明する。図6に示す4×4個の画素は、8μmの画素ピッチでマトリクス状に配置されている。全白表示状態では図6中のA画素ラインの画素およびB画素ラインの画素のいずれもが白を表示する。白黒表示状態では、A画素ラインの画素が白表示状態から黒表示状態に切り替わり、B画素ラインの画素が白表示状態のまま維持される。 First, as shown in FIG. 6, when the pixels arranged in a matrix form are switched from the all-white display state to the monochrome display state in which white and black are alternately displayed for each pixel line, and from the all-black display state to the monochrome display state. The response characteristics of the liquid crystal when switching to the display state will be described. The 4 × 4 pixels shown in FIG. 6 are arranged in a matrix with a pixel pitch of 8 μm. In the all white display state, both the pixels of the A pixel line and the pixels of the B pixel line in FIG. 6 display white. In the monochrome display state, the pixels of the A pixel line are switched from the white display state to the black display state, and the pixels of the B pixel line are maintained in the white display state.
図7には、液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図6に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全白表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。 FIG. 7 shows the response characteristics of the liquid crystal. The horizontal axis indicates the position of the pixel, and the vertical axis indicates the brightness at each pixel (however, the ratio when white is 1). 0 to 8 μm on the horizontal axis represents pixels of the A pixel line shown in FIG. 6, and 8 to 16 μm represents pixels of the B pixel line. The plurality of curves indicate the brightness for each elapsed time (0.3 ms, 0.6 ms, 1.0 ms, 1.3 ms) when the switching point from the all white display state to the black and white display state is set to 0 ms.
上述したようにA画素ラインの画素が白表示状態から黒表示状態に切り替わるが、液晶におけるプレチルト角度の向きの関係からA画素ラインの画素はディスクリネーションの影響を受けずに比較的均一に明るさが変化していく(暗くなっていく)。一方、B画素ラインの画素では、全白表示状態ではディスクリネーションは発生していない。しかし、白黒表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になり、特に12μm〜16μm付近で暗くなる(暗線が現れる)。 As described above, the pixels of the A pixel line are switched from the white display state to the black display state. However, the pixels of the A pixel line are relatively uniformly bright without being affected by disclination because of the pretilt angle direction in the liquid crystal. Changes (darkens). On the other hand, in the pixels of the B pixel line, disclination does not occur in the all white display state. However, the brightness curve gradually becomes distorted as time passes under the influence of disclination after the black-and-white display state is reached, and darkens in the vicinity of 12 μm to 16 μm (dark lines appear).
一般に、入力階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。 In general, the gamma curve (gamma characteristic) that determines the drive gradation of a liquid crystal element relative to the input gradation shows the response characteristics when changing the gradation while displaying the same gradation on the entire surface of the liquid crystal element where no disclination occurs. Created as a premise. For this reason, when a liquid crystal element is driven using such a gamma curve, disclination occurs in a monochrome display state, and it is possible to obtain a brightness lower than the original brightness corresponding to the gamma curve.
図8には、液晶素子を全白表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさという)の変化を示す。明るさは、全白表示状態を1としたときの比率で示している。ディスクリネーションが発生する(「ディスクリネーション有り」の)場合には、A画素ラインの画素の明るさは図7の1〜6μm付近に示す応答特性に近い特性で変化し、B画素ラインの画素の明るさは全域100%の明るさで白が表示された状態となる。そして、この後の時間経過に伴い、ディスクリネーションが発生した場合の明るさの低下量はディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさの低下量に比べて大きくなっていく。 FIG. 8 shows changes in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all white display state to the black and white display state. The horizontal axis represents the elapsed time from the switching point, and the vertical axis represents the change in the integrated value of the total brightness (hereinafter simply referred to as brightness) of the pixels of the A and B pixel lines. The brightness is shown as a ratio when the all white display state is 1. When disclination occurs (“with disclination”), the brightness of the pixel of the A pixel line changes with a characteristic close to the response characteristic shown in the vicinity of 1 to 6 μm in FIG. The brightness of the pixels is in a state where white is displayed with 100% brightness. As the time elapses thereafter, the amount of decrease in brightness when disclination occurs is larger than the amount of decrease in brightness when no disclination occurs (“no disclination”). It will become.
一方、全黒表示状態から白黒表示に切り替えるときには、図6に示したA画素ラインの画素よびB画素ラインの画素がともに黒表示状態から、A画素ラインの画素を黒表示状態としたままB画素ラインの画素を白表示状態とする。図9には、このときの液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図6に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全黒表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。 On the other hand, when switching from the all black display state to the black and white display, both the pixel of the A pixel line and the pixel of the B pixel line shown in FIG. 6 are changed from the black display state to the B pixel while the pixels of the A pixel line are kept in the black display state. The line pixels are set to the white display state. FIG. 9 shows the response characteristics of the liquid crystal at this time. The horizontal axis indicates the position of the pixel, and the vertical axis indicates the brightness at each pixel (however, the ratio when white is 1). 0 to 8 μm on the horizontal axis represents pixels of the A pixel line shown in FIG. 6, and 8 to 16 μm represents pixels of the B pixel line. The plurality of curves indicate the brightness for each elapsed time (0.3 ms, 0.6 ms, 1.0 ms, 1.3 ms) when the switching time from the all black display state to the black and white display state is set to 0 ms.
上述したようにB画素ラインの画素が黒表示状態から白表示状態に切り替わるが、B画素ラインの画素では、白表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になる。そして、特に12μm〜16μm付近で暗くなる(暗線が現れる)。また、時間経過に伴って明るさ曲線のいびつな形が顕著になっていく。 As described above, the pixels of the B pixel line are switched from the black display state to the white display state, but the pixels of the B pixel line are gradually affected with the disclination after the white display state and gradually. The brightness curve becomes distorted. And it becomes dark especially in the vicinity of 12 μm to 16 μm (dark lines appear). Also, the irregular shape of the brightness curve becomes more prominent with the passage of time.
先にも説明したように、一般に入力階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。 As described above, the gamma curve (gamma characteristic) that determines the drive gradation of the liquid crystal element relative to the input gradation generally changes the gradation while displaying the same gradation on the entire surface of the liquid crystal element where no disclination occurs. It is created on the assumption of the response characteristics when For this reason, when a liquid crystal element is driven using such a gamma curve, disclination occurs in a monochrome display state, and it is possible to obtain a brightness lower than the original brightness corresponding to the gamma curve.
図10には、液晶素子を全黒表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさいい、全白表示状態を1としたときの比率で示す)を示す。ディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさとしては、A画素ラインの画素は常に黒表示状態であり、B画素ラインの画素が黒表示状態から白表示状態に切り替わっていくときの明るさの変化を示している。一方、ディスクリネーションが発生する(「ディスクリネーション有り」の)場合は、図9に示したA画素ラインの画素とB画素ラインの画素の明るさの和の積分値の変化を示している。 FIG. 10 shows changes in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all black display state to the black and white display state. The abscissa represents the elapsed time from the switching point, and the ordinate represents the integrated value of the total brightness of the pixels of the A and B pixel lines (hereinafter simply referred to as brightness and the ratio when the all white display state is 1). ). As for the brightness when disclination does not occur (“no disclination”), the pixels in the A pixel line are always in the black display state, and the pixels in the B pixel line are switched from the black display state to the white display state. It shows the change in brightness as you go. On the other hand, when disclination occurs (“with disclination”), it indicates a change in the integrated value of the sum of the brightness of the pixels of the A pixel line and the B pixel line shown in FIG. .
図10において、ディスクリネーションが発生する場合は、ディスクリネーションが発生しない場合に比べて、時間経過に伴う明るさの増加量が少ない。すなわち、全黒表示状態から白黒表示状態に切り替わった後にディスクリネーションが発生する時間が長いほど、ディスクリネーションが発生しない場合に対してより暗くなる。
次に、図18に示した従来の階調データによってA画素ラインの画素に48階調を表示させ、B画素ラインの画素に49階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフレーム期間における5SFと6SFである。5SFの前の4SFはA画素ラインの画素およびB画素ライン画素のいずれも白表示状態であり、ディスクリネーションは発生しない期間である。
In FIG. 10, when disclination occurs, the amount of increase in brightness over time is smaller than when disclination does not occur. That is, the longer the disclination occurs after switching from the all black display state to the black and white display state, the darker the disclination does not occur.
Next, a case where 48 gradations are displayed on the pixels of the A pixel line and 49 gradations are displayed on the pixels of the B pixel line based on the conventional gradation data shown in FIG. When this gradation data is used, the period in which the disclination occurs is a B subframe period in which the A pixel line pixel is in the black display state and the B pixel line pixel is in the white display state. 5SF and 6SF. 4SF before 5SF is a period in which both the pixels of the A pixel line and the B pixel line pixels are in the white display state, and no disclination occurs.
5SFから6SFまでの液晶の応答特性は図8における「ディスクリネーション有り」に相当する特性となる。4SFでは全白表示状態であるため明るさは100%出力されており、5SFの開始時から6SFの終了時までの1.39msの間にディスクリネーションが発生するため、5SFの開始時が図8における0msに相当し、6SFの終了時が1.39msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.5に対して0.27まで低下する。前述したように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する5SFから6SFまでに比率において54%(=0.27/0.5)と暗くなる。 The response characteristics of the liquid crystal from 5SF to 6SF are characteristics corresponding to “with disclination” in FIG. Since 4SF is in an all-white display state, 100% brightness is output, and disclination occurs during 1.39 ms from the start of 5SF to the end of 6SF. 8 corresponds to 0 ms, and the end of 6SF corresponds to 1.39 ms. At this time, the brightness decreases to 0.27 from 0.5 when no disclination occurs. As described above, on the basis of the gamma characteristic created on the premise of the same gradation on the entire surface, the ratio becomes as dark as 54% (= 0.27 / 0.5) from 5SF to 6SF at which disclination occurs.
一方、本実施例において、図5に示した階調データによってA画素ラインの画素(第2の画素)に48階調を表示させ、B画素ラインの画素(第1の画素)に49階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素とB画素ラインの画素が上記ディスクリネーション発生表示状態となるBサブフレーム期間における4SFと7SFである。4SFの前の3SFはA画素ラインの画素およびB画素ラインの画素がともに白表示状態であり、ディスクリネーションは発生しない期間である。 On the other hand, in this embodiment, 48 gradations are displayed on the pixel (second pixel) of the A pixel line by the gradation data shown in FIG. 5, and 49 gradations are displayed on the pixel (first pixel) of the B pixel line. A case of displaying is described. The period in which the disclination occurs when using this gradation data is 4SF and 7SF in the B subframe period in which the pixels of the A pixel line and the pixels of the B pixel line are in the disclination occurrence display state. 3SF before 4SF is a period in which both the pixels of the A pixel line and the pixels of the B pixel line are in the white display state and no disclination occurs.
4SFでの液晶の応答特性は、図8における「ディスクリネーション有り」に相当する特性となる。3SFでは全白表示状態であるため明るさは100%出力されており、4SFの0.69msの間にディスクリネーションが発生するため、4SFの開始時が図8の0msに相当し、4SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.7に対して0.65までしか低下しない。 The response characteristic of the liquid crystal at 4SF is a characteristic corresponding to “with disclination” in FIG. Since 3SF is in an all-white display state, 100% brightness is output, and disclination occurs during 0.69 ms of 4SF. Therefore, the start time of 4SF corresponds to 0 ms in FIG. The end time corresponds to 0.69 ms. At this time, the brightness decreases only to 0.65 compared to 0.7 when no disclination occurs.
また、もう1つのディスクリネーションが発生するサブフレーム期間である7SFでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。6SFでは全黒表示状態であるため明るさは0%であり、7SFの0.69msの間にディスクリネーションが発生するため、7SFの開始時が図10の0msに相当し、7SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。 Further, the response characteristic of the liquid crystal at 7SF, which is a sub-frame period in which another disclination occurs, is a characteristic corresponding to “with disclination” in FIG. In 6SF, since the display is all black, the brightness is 0%, and disclination occurs during 0.69 ms of 7SF. Therefore, the start time of 7SF corresponds to 0 ms in FIG. 10 and the end time of 7SF is reached. Corresponds to 0.69 ms. At this time, the brightness decreases only to 0.18, compared to 0.25 when no disclination occurs.
そして、4SFと7SFでディスクリネーションが発生しない場合の明るさの和は0.95(=0.70+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.83(=0.65+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で87%(=0.83/0.95)までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。 The sum of brightness when disclination does not occur between 4SF and 7SF is 0.95 (= 0.70 + 0.25), whereas the sum of brightness when disclination occurs is 0.83 (= 0.65 + 0.18). When the gamma characteristic created on the premise of the same gradation on the entire surface is used as a reference, the display becomes dark only up to 87% (= 0.83 / 0.95) in the disclination occurrence display state. That is, according to the present embodiment, it is possible to suppress a decrease in brightness.
次に、他の隣接階調を表示する場合について説明する。まず図18に示した従来の階調データによって図6に示したA画素ラインの画素に16階調を表示させ、B画素ラインの画素に17階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフレーム期間における1SFと2SFである。 Next, a case where other adjacent gradations are displayed will be described. First, a case where 16 gradations are displayed on the pixels of the A pixel line shown in FIG. 6 and 17 gradations are displayed on the pixels of the B pixel line based on the conventional gradation data shown in FIG. 18 will be described. When this gradation data is used, the period in which the disclination occurs is a B subframe period in which the A pixel line pixel is in the black display state and the B pixel line pixel is in the white display state. 1SF and 2SF.
1SFから2SFまでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。1SFの開始時から2SFの終了時までの1.39msの間にディスクリネーションが発生する。このため、1SFの開始時が図10における0msに相当し、2SFの終了時が1.39msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.5に対して0.27まで低下する。実施例1で述べたように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する1SFから2SFまでに比率で54%(=0.27/0.5)と暗くなる。 The response characteristics of the liquid crystal from 1SF to 2SF are characteristics corresponding to “with disclination” in FIG. Disclination occurs during 1.39 ms from the start of 1SF to the end of 2SF. Therefore, the start time of 1SF corresponds to 0 ms in FIG. 10, and the end time of 2SF corresponds to 1.39 ms. At this time, the brightness decreases to 0.27 from 0.5 when no disclination occurs. As described in the first embodiment, on the basis of the gamma characteristic created on the premise of the same gradation on the entire surface, the ratio is 54% (= 0.27 / 0.5) from 1SF to 2SF where disclination occurs. It becomes darker.
一方、本実施例において、図5に示した階調データによってA画素ラインの画素(第2の画素)に16階調を表示させ、B画素ラインの画素(第1の画素)に17階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素とB画素ラインの画素が上記ディスクリネーション発生表示状態となるBサブフレーム期間における3SFと8SFである。3SFの前の2SFではA画素ラインの画素およびB画素ラインの画素のいずれも黒表示状態であり、ディスクリネーションは発生しない期間である。3SFでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。2SFでは全黒表示状態であるため明るさは0%であり、3SFの0.69msの間にディスクリネーションが発生するため、3SFの開始時が図10の0msに相当し、3SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。 On the other hand, in the present embodiment, 16 gradations are displayed on the pixel (second pixel) of the A pixel line by the gradation data shown in FIG. 5, and 17 gradations are displayed on the pixel (first pixel) of the B pixel line. A case of displaying is described. The period in which the disclination occurs when using this gradation data is 3SF and 8SF in the B subframe period in which the pixels in the A pixel line and the pixels in the B pixel line are in the disclination occurrence display state. In 2SF before 3SF, both the pixels of the A pixel line and the pixels of the B pixel line are in a black display state, and disclination does not occur. The response characteristic of the liquid crystal at 3SF is a characteristic corresponding to “with disclination” in FIG. Since 2SF is in an all black display state, the brightness is 0%, and disclination occurs during 0.69 ms of 3SF. Therefore, the start time of 3SF corresponds to 0 ms in FIG. 10 and the end of 3SF. Corresponds to 0.69 ms. At this time, the brightness decreases only to 0.18, compared to 0.25 when no disclination occurs.
また、もう1つのディスクリネーションが発生するサブフレーム期間である8SFでの液晶の応答特性も図10における「ディスクリネーション有り」に相当する特性となる。7SFでは全黒表示状態であるため明るさは0%であり、8SFの0.69msの間にディスクリネーションが発生するため、8SFの開始時が図10の0msに相当し、8SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。 In addition, the response characteristic of the liquid crystal at 8SF, which is a subframe period in which another disclination occurs, is also a characteristic corresponding to “with disclination” in FIG. In 7SF, since the display is all black, the brightness is 0%, and disclination occurs during 0.69 ms of 8SF. Therefore, the start time of 8SF corresponds to 0 ms in FIG. 10 and the end time of 8SF is reached. Corresponds to 0.69 ms. At this time, the brightness decreases only to 0.18, compared to 0.25 when no disclination occurs.
そして、3SFと8SFでディスクリネーションが発生しない場合の明るさの和は0.50(=0.25+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.36(=0.18+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で72%(=0.36/0.50)までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。 The sum of brightness when disclination does not occur between 3SF and 8SF is 0.50 (= 0.25 + 0.25), whereas the sum of brightness when disclination occurs is 0.36 (= 0.18 + 0.18). When the gamma characteristic created on the premise of the same gradation on the entire surface is used as a reference, in the disclination occurrence display state, the ratio becomes dark only up to 72% (= 0.36 / 0.50). That is, according to the present embodiment, it is possible to suppress a decrease in brightness.
このように、本実施例では、隣接階調を表示する際にディスクリネーション発生表示状態となるオン/オフ隣接期間を1フレーム期間内で複数互いに離して(分散させて)設けることで1つの連続したオン/オフ隣接期間を短くしている。すなわち、ディスクリネーションによる明るさ低下が大きくなる前に隣接画素でのディスクリネーション発生表示状態を他の表示状態に移行させる。これにより、ディスクリネーションを原因とした明るさ低下を抑制して暗線が目立たないようにすることができ、良好な画質の画像を表示することができる。 As described above, in this embodiment, a plurality of ON / OFF adjacent periods that are in a disclination display state when displaying adjacent gradations are provided apart (distributed) within one frame period. The continuous on / off adjacent period is shortened. That is, the display state of the disclination occurrence in the adjacent pixels is shifted to another display state before the brightness decrease due to the disclination becomes large. As a result, it is possible to suppress a decrease in brightness due to disclination so that the dark line is not noticeable, and an image with good image quality can be displayed.
以上説明した液晶素子の駆動方法(以下、第1の駆動方法という)によってディスクリネーションの発生を抑制することが可能である。しかし、よりディスクリネーションによる暗線を目立たなくするために、本実施例では以下のような駆動方法(以下、第2の駆動方法という)も併せ用いる。 The occurrence of disclination can be suppressed by the liquid crystal element driving method described above (hereinafter referred to as the first driving method). However, in order to make dark lines due to disclination inconspicuous, the following driving method (hereinafter referred to as the second driving method) is also used in this embodiment.
図11には、液晶ドライバ303の内部構成を示す。スケーラ400は、図1に示した映像入力部303aに相当し、DVIやHDMI(登録商標)等の不図示のレシーバーICを介して入力映像信号を取り込む。スケーラ400は、そのスケーリング機能により入力映像信号をダウンコンバートまたはアップコンバートして所定の画像フォーマットの入力画像データを出力する。入力画像データは、連続する複数の入力フレーム画像データにより構成されている。 FIG. 11 shows an internal configuration of the liquid crystal driver 303. The scaler 400 corresponds to the video input unit 303a shown in FIG. 1, and takes in an input video signal via a receiver IC (not shown) such as DVI or HDMI (registered trademark). Scaler 400 down-converts or up-converts the input video signal by the scaling function and outputs input image data in a predetermined image format. The input image data is composed of a plurality of continuous input frame image data.
駆動回路部303bはスケーラ400からの入力フレーム画像データを順次受け取り、液晶素子3(図1に示した3つの液晶素子3R,3G,3B)のそれぞれの各画素を駆動する、すなわち各画素に階調を表示させるための画素駆動信号を生成する。駆動回路部303bは、倍速回路411、ゲイン回路412、VTγ回路413、色ムラ回路414およびPWM回路415を含む。 The drive circuit unit 303b sequentially receives the input frame image data from the scaler 400, and drives each pixel of the liquid crystal element 3 (three liquid crystal elements 3R, 3G, 3B shown in FIG. 1). A pixel drive signal for displaying a tone is generated. The drive circuit unit 303b includes a double speed circuit 411, a gain circuit 412, a VTγ circuit 413, a color unevenness circuit 414, and a PWM circuit 415.
倍速回路411は、各入力フレーム画像データをフレームメモリ420に書き込み、1つの入力フレーム画像データに対して複数のフレーム画像データを生成する。本実施例では、入力周波数が60Hzである場合に、120Hzに相当する周期で2つのフレーム画像データを生成する。以下の説明において、これら2つのフレーム画像データのうち一方をODD(奇数)入力フレームデータといい、他方をEVEN(偶数)入力フレームデータという。これらODDおよびEVEN入力フレームデータは、入力フレーム画像データと同じ画像データである。 The double speed circuit 411 writes each input frame image data to the frame memory 420 and generates a plurality of frame image data for one input frame image data. In this embodiment, when the input frequency is 60 Hz, two frame image data are generated at a period corresponding to 120 Hz. In the following description, one of these two frame image data is referred to as ODD (odd number) input frame data, and the other is referred to as EVEN (even number) input frame data. These ODD and EVEN input frame data are the same image data as the input frame image data.
ゲイン回路412は、倍速回路411からのODD入力フレームデータおよびEVEN入力フレームデータに対してゲインをかける(ゲイン係数を乗じる)。これにより、それぞれ出力フレーム画像データとしてのODD出力フレームデータとEVEN出力フレームデータとを生成する。ゲイン回路412は、ODD入力フレームデータとEVEN入力フレームデータにかけるゲインを互いに異ならせることができる。倍速回路411とゲイン回路412は、画像データ生成手段を構成する。 The gain circuit 412 multiplies the ODD input frame data and the EVEN input frame data from the double speed circuit 411 (multiplies the gain coefficient). Thereby, ODD output frame data and EVEN output frame data as output frame image data are generated. The gain circuit 412 can make the gain applied to the ODD input frame data and the EVEN input frame data different from each other. The double speed circuit 411 and the gain circuit 412 constitute image data generating means.
ここで、ODDおよびEVEN入力フレームデータのうち一方にかけるゲイン(第3のゲイン)を0にすることで、液晶素子3の全画素に黒を表示させる(全画素に同一階調である黒階調を形成させる)全黒フレーム画像データを生成することができる。これにより、いわゆる黒挿入を行うことができ、動画の視認性を向上させることができる。ただし、黒挿入を行うとフレーム周期での明暗変化がフリッカとして目立つおそれがある。このため、ODDおよびEVEN入力フレームデータのうち一方にかける第3のゲインを0ではないが、後述する第1および第2のゲインのうち高い方のゲインの50%以下の低いゲインとする。これにより、フリッカを抑制しつつ、動画の視認性を向上させることができる。このようにODDおよびEVEN入力フレームデータのうち一方に0ではない低いゲインをかけて明るいフレーム画像と暗いフレーム画像を交互に表示する駆動方法を明暗駆動という。 Here, by setting a gain (third gain) applied to one of the ODD and EVEN input frame data to 0, black is displayed on all pixels of the liquid crystal element 3 (a black scale having the same gradation in all pixels). All black frame image data can be generated. Thereby, what is called black insertion can be performed and the visibility of a moving image can be improved. However, if black insertion is performed, a change in brightness in the frame period may be noticeable as flicker. For this reason, the third gain applied to one of the ODD and EVEN input frame data is not 0, but is a low gain of 50% or less of the higher gain of the first and second gains described later. Thereby, the visibility of a moving image can be improved, suppressing a flicker. A driving method in which a bright frame image and a dark frame image are alternately displayed by applying a non-zero gain to one of ODD and EVEN input frame data in this way is called light / dark driving.
以下の説明において、ODDおよびEVEN出力フレームデータのうちODDまたはEVEN入力フレームデータに第3のゲイン(0または低いゲイン)がかけられた結果得られる方を低階調フレーム画像データという。一方、ODDまたはEVEN入力フレームデータに後述する第1または第2のゲインがかけられた結果得られる方を出力フレーム画像データという。 In the following description, the one obtained as a result of applying the third gain (0 or low gain) to the ODD or EVEN input frame data among the ODD and EVEN output frame data is referred to as low gradation frame image data. On the other hand, the one obtained as a result of applying the first or second gain described later to the ODD or EVEN input frame data is referred to as output frame image data.
このようにして、倍速回路411は、連続して入力される入力フレーム画像データのうち第1の入力フレーム画像データに対してODDおよびEVEN入力フレームデータを生成する。そして、ゲイン回路412は、これらODDおよびEVEN入力フレームデータのうち一方に第1のゲインをかけ、他方に第3のゲインをかける。これにより、出力フレーム画像データとしての第1の出力フレーム画像データと低階調フレーム画像データとしての第1の低階調フレーム画像データとを生成する。また、倍速回路411は、連続して入力される入力フレーム画像データのうち第1の入力フレーム画像データに連続する第2の入力フレーム画像データに対してODDおよびEVEN入力フレームデータを生成する。そして、ゲイン回路412は、これらODDおよびEVEN入力フレームデータのうち一方に第2のゲインをかけ、他方に第3のゲインをかける。これにより、出力フレーム画像データとしての第2の出力フレーム画像データと、低階調フレーム画像データとしての第2の低階調フレーム画像データとを生成する。 In this way, the double speed circuit 411 generates ODD and EVEN input frame data for the first input frame image data among the input frame image data that are continuously input. Then, the gain circuit 412 applies a first gain to one of the ODD and EVEN input frame data, and applies a third gain to the other. Thus, first output frame image data as output frame image data and first low gradation frame image data as low gradation frame image data are generated. In addition, the double speed circuit 411 generates ODD and EVEN input frame data for second input frame image data continuous to the first input frame image data among the input frame image data continuously input. Then, the gain circuit 412 applies a second gain to one of the ODD and EVEN input frame data, and applies a third gain to the other. Thus, second output frame image data as output frame image data and second low gradation frame image data as low gradation frame image data are generated.
これ以降に倍速回路411に連続して入力される入力フレーム画像データも、第1および第2の入力フレーム画像データという。つまり、倍速回路411には、第1および第2の入力フレーム画像データが交互に繰り返し入力される。この結果、ゲイン回路412は、第1の出力フレーム画像データと第1の低階調フレーム画像データ、および第2の出力フレーム画像データと第2の低階調フレーム画像データを交互に繰り返し生成する。 Thereafter, the input frame image data continuously input to the double speed circuit 411 is also referred to as first and second input frame image data. That is, the first and second input frame image data are repeatedly input to the double speed circuit 411 alternately. As a result, the gain circuit 412 repeatedly generates the first output frame image data and the first low gradation frame image data, and the second output frame image data and the second low gradation frame image data alternately. .
VTγ回路413は、ゲイン回路412からの各出力フレーム画像データに対して(必要に応じて各低階調フレーム画像データに対しても)、液晶素子3の液晶の応答特性によって変化する階調特性に応じて必要な光学特性が得られるようにγ補正を行う。 The VTγ circuit 413 performs gradation characteristics that change according to the response characteristics of the liquid crystal of the liquid crystal element 3 for each output frame image data from the gain circuit 412 (and also for each low gradation frame image data as necessary). Γ correction is performed so as to obtain necessary optical characteristics.
色ムラ回路414は、VTγ回路413からのγ補正後の各出力フレーム画像データに対して(必要に応じて各低階調フレーム画像データに対しても)、液晶パネル3を含むプロジェクタの光学系において発生する色ムラの補正を行う。 The color unevenness circuit 414 applies to each output frame image data after the γ correction from the VTγ circuit 413 (and also to each low gradation frame image data if necessary), and the optical system of the projector including the liquid crystal panel 3. The color unevenness that occurs in step 1 is corrected.
PWM回路(駆動手段)415は、色ムラ補正回路115からの各出力フレーム画像データおよび各低階調フレーム画像データに基づいて、液晶素子3を前述したサブフレーム駆動方式で駆動する。 The PWM circuit (driving means) 415 drives the liquid crystal element 3 by the sub-frame driving method described above based on each output frame image data and each low gradation frame image data from the color unevenness correction circuit 115.
次に、ゲイン回路412の動作について具体的に説明する。例えば、液晶素子3における隣接画素に互いに隣接する48階調と49階調を表示させる場合について説明する。また、ここではEVEN入力フレームデータに第3のゲインである0がかけられることで前述した黒挿入を行う場合について説明する。ゲイン回路412に順次入力されるODD入力フレームデータにおいて上記隣接画素に対応する2つの隣接画素位置(つまりは第1および第2の入力フレーム画像データ間において互い対応する隣接画素位置)の画素データは48と49の階調を有する。以下の説明において、各フレーム画像データにおける上記隣接画素位置の画素データを、隣接画素データという。 Next, the operation of the gain circuit 412 will be specifically described. For example, a case where 48 gradations and 49 gradations adjacent to each other in the liquid crystal element 3 are displayed will be described. Here, a case will be described in which the above-described black insertion is performed by applying 0 as the third gain to EVEN input frame data. Pixel data of two adjacent pixel positions corresponding to the adjacent pixels in the ODD input frame data sequentially input to the gain circuit 412 (that is, adjacent pixel positions corresponding to each other between the first and second input frame image data) is It has 48 and 49 gradations. In the following description, the pixel data at the adjacent pixel position in each frame image data is referred to as adjacent pixel data.
ゲイン回路412は、倍速回路411で第1の入力フレーム画像データに対して生成されたODD入力フレームデータに第1のゲインをかけて第1の出力フレーム画像データを生成する。また、ゲイン回路412は、倍速回路411で第2の入力フレーム画像データに対して生成されたODD入力フレームデータに、第1のゲインとは異なる第2のゲインをかけて第2の出力フレーム画像を生成する。ここで、第1および第2の入力フレーム画像データ間において互いに対応する画素位置の画素データ同士は同じ階調を有するものとする。 The gain circuit 412 multiplies the ODD input frame data generated for the first input frame image data by the double speed circuit 411 with a first gain to generate first output frame image data. Also, the gain circuit 412 applies a second gain different from the first gain to the ODD input frame data generated for the second input frame image data by the double speed circuit 411, and outputs the second output frame image. Is generated. Here, pixel data at pixel positions corresponding to each other between the first and second input frame image data have the same gradation.
図12(A)には、N番目とN+2番目のフレームにおいて、第1の入力フレーム画像データに対して生成されたODD入力フレームデータにかける第1のゲインを1.0倍(100%)として第1の出力フレーム画像データ(1st)を生成した例を示している。この例では、N+1番目とN+3番目のフレームにおいて、第2の入力フレーム画像データに対して生成されたODD入力フレームデータにかける第2のゲインを0.9倍(90%)として第2の出力フレーム画像データ(2nd)を生成している。これにより、ゲイン回路412から出力される第1の出力フレーム画像データ(1st)での隣接画素データの階調は48と49となり、第2の出力フレーム画像データ(2nd)での隣接画素データの階調は43と44となる(小数点以下は四捨五入)。第1の出力フレーム画像データ(1st)と第2の出力フレーム画像データ(2nd)との間には、全黒フレーム画像データ(図には3rdとして示す)が挿入されている。 In FIG. 12A, in the Nth and N + 2th frames, the first gain applied to the ODD input frame data generated for the first input frame image data is 1.0 times (100%). The example which produced | generated the 1st output frame image data (1st) is shown. In this example, in the (N + 1) th and (N + 3) th frames, the second gain applied to the ODD input frame data generated for the second input frame image data is set to 0.9 times (90%) and the second output is set. Frame image data (2nd) is generated. Thereby, the gradation of the adjacent pixel data in the first output frame image data (1st) output from the gain circuit 412 becomes 48 and 49, and the adjacent pixel data in the second output frame image data (2nd) The gradation is 43 and 44 (rounded off after the decimal point). All black frame image data (shown as 3rd in the figure) is inserted between the first output frame image data (1st) and the second output frame image data (2nd).
このようにして、液晶素子3は、第1の出力フレーム画像データ、全黒フレーム画像データ(第1の低階調フレーム画像データ)、第2の出力フレーム画像データおよび全黒フレーム画像データ(第2の低階調フレーム画像データ)に基づいて順次駆動される。すなわち、液晶素子3の隣接画素は、Nフレームで48階調と49階調を、N+1フレームで0階調と0階調を、N+1フレームで43階調と44階調を、N+2フレームで0階調と0階調を表示し、以後のフレームではこの順で循環的にこれらの階調を表示する。 In this way, the liquid crystal element 3 has the first output frame image data, all black frame image data (first low gradation frame image data), second output frame image data, and all black frame image data (first black frame image data). 2 low gradation frame image data). That is, the adjacent pixels of the liquid crystal element 3 are 48 gradations and 49 gradations in the N frame, 0 gradations and 0 gradations in the N + 1 frame, 43 gradations and 44 gradations in the N + 1 frame, and 0 in the N + 2 frame. Gradation and 0 gradation are displayed, and in subsequent frames, these gradations are displayed cyclically in this order.
なお、ゲイン回路412は、繰り返し入力される第1および第2の入力フレーム画像データ(つまりはODD入力フレームデータ)に対して、第1および第2のゲインの和が同じになるように第1および第2の出力フレーム画像データの生成を繰り返す。ここにいう第1および第2のゲインの和は、100%+90%=190%である。 Note that the gain circuit 412 is configured so that the sum of the first and second gains is the same for the first and second input frame image data (that is, ODD input frame data) that are repeatedly input. The generation of the second output frame image data is repeated. The sum of the first and second gains here is 100% + 90% = 190%.
図13(A)には、ODD入力フレームデータに互いに異なるゲインがかけられずに生成された第1および第2の出力フレーム画像データと全黒フレーム画像データとにより液晶素子3を順次駆動した場合の表示画像(プロジェクタによる投射画像)を示す。図には、第1の出力フレーム画像データにより液晶素子3を駆動したときの表示画像を1stフレームとし、第2の出力フレーム画像データにより液晶素子3を駆動したときの表示画像を2ndフレームとして示している。また、全黒フレーム画像データにより液晶素子3を駆動したときの表示画像を3rdフレームして示している。図13(C)には、本来表示されるべき表示画像を示している。 FIG. 13A shows a case where the liquid crystal element 3 is sequentially driven by the first and second output frame image data and all black frame image data generated without applying different gains to the ODD input frame data. A display image (projected image by a projector) is shown. In the figure, the display image when the liquid crystal element 3 is driven by the first output frame image data is shown as a 1st frame, and the display image when the liquid crystal element 3 is driven by the second output frame image data is shown as a 2nd frame. ing. Further, the display image when the liquid crystal element 3 is driven by the all black frame image data is shown as a 3rd frame. FIG. 13C shows a display image that should be originally displayed.
図13(A)において、第1および第2の出力フレーム画像データはともに上端から下端までの間に0〜64階調を有している。図の最も右側には、1stおよび2ndフレーム(および3rdフレーム)を連続して観察する観察者によって視認される画像を示している。第1および第2の出力フレーム画像データにおいて互いに対応する全ての画素位置の画素データ同士はそれぞれ同じ階調を有するので、1stフレームと2ndフレームは同じ画像となる。この結果、1stおよび2ndフレームのいずれにも、16−17階調、32−33階調および48−49階調等の位置にディスクリネーションによる暗線が現れている。なお、図では分かり易くするために暗線を濃く示しているが、実際には前述した第1の駆動方法で液晶素子3を駆動しているので、薄く暗線が現れているにすぎない。しかし、観察者は暗線として視認可能である。 In FIG. 13A, both the first and second output frame image data have 0 to 64 gradations from the upper end to the lower end. On the rightmost side of the figure, an image visually recognized by an observer who continuously observes the 1st and 2nd frames (and 3rd frames) is shown. Since the pixel data of all the pixel positions corresponding to each other in the first and second output frame image data have the same gradation, the 1st frame and the 2nd frame are the same image. As a result, in both the 1st and 2nd frames, dark lines due to disclination appear at positions such as 16-17 gradation, 32-33 gradation, and 48-49 gradation. In the figure, dark lines are shown dark for the sake of clarity, but since the liquid crystal element 3 is actually driven by the first driving method described above, only dark lines appear. However, the observer can visually recognize it as a dark line.
図13(B)には、ODD入力フレームデータに互いに異なるゲイン(100%と90%)がかけられて生成された第1および第2の出力フレーム画像データと全黒フレーム画像データにより液晶素子3を順次駆動した場合の1st、2ndおよび3rdフレームを示す。第1の出力フレーム画像データは、ゲイン100%に対応する0〜64階調を上端から下端までの間に有する。これに対して、第2の出力フレーム画像データは、ゲイン90%に対応する0〜58階調を上端から下端までの間に有する。これにより、1stフレーム上でのディスクリネーションによる暗線の位置と2ndフレーム上での暗線の位置とが互いに異なる(ずれる)ことになる。例えば、1stフレーム上での暗線の位置(48−49階調の位置)aと、2ndフレーム上での暗線の位置bとがずれる。したがって、図の最も右側に示す観察者によって視認される画像においては、1stフレームと2ndフレームが平均化されることにより暗線は約1/2の濃さとなる。この結果、第1の駆動方法で液晶素子3を駆動するだけの場合よりも暗線をより目立ちにくくすることができる。 FIG. 13B shows the liquid crystal element 3 based on the first and second output frame image data and all black frame image data generated by applying different gains (100% and 90%) to the ODD input frame data. The 1st, 2nd, and 3rd frames in the case of sequentially driving are shown. The first output frame image data has 0 to 64 gradations corresponding to a gain of 100% from the upper end to the lower end. On the other hand, the second output frame image data has 0 to 58 gradations corresponding to a gain of 90% from the upper end to the lower end. As a result, the position of the dark line due to disclination on the 1st frame and the position of the dark line on the 2nd frame are different (shifted) from each other. For example, the position of the dark line (48-49 gradation position) a on the 1st frame is shifted from the position b of the dark line on the 2nd frame. Therefore, in the image visually recognized by the observer shown on the rightmost side of the figure, the dark line becomes approximately ½ dark by averaging the 1st frame and the 2nd frame. As a result, dark lines can be made less noticeable than when only the liquid crystal element 3 is driven by the first driving method.
図14(A),(B)には、具体的な表示画像の例を示している。図14(C)には、本来表示されるべき表示画像を示している。図14(A)は、ゲイン回路412でODD入力フレームデータに互いに異なるゲインがかけられずに生成された第1および第2の出力フレーム画像データにより液晶素子3を順次駆動した場合の1stフレームと2ndフレームを示す。また、図の最も左側には、観察者により視認される画像を示している。1stフレームと2ndフレームにおけるディスクリネーションによる暗線の位置が同じであるので、視認画像においても暗線がある程度目立つ。 FIGS. 14A and 14B show examples of specific display images. FIG. 14C shows a display image that should be originally displayed. FIG. 14A shows the 1st frame and 2nd when the liquid crystal element 3 is sequentially driven by the first and second output frame image data generated without applying different gains to the ODD input frame data by the gain circuit 412. Indicates a frame. In addition, an image visually recognized by the observer is shown on the leftmost side of the figure. Since the position of the dark line by the disclination in the 1st frame and the 2nd frame is the same, the dark line is conspicuous to some extent in the visually recognized image.
一方、図14(B)には、ゲイン回路412でODD入力フレームデータに互いに異なるゲイン(100%と90%)がかけられて生成された第1および第2の出力フレーム画像データにより液晶素子3を順次駆動した場合の1stフレームと2ndフレームを示す。外側の最も明るい階調は、1stフレームでの64に対して、2ndフレームでは58となっている。1stフレーム上でのディスクリネーションによる暗線の位置と2ndフレーム上での暗線の位置とは互いにずれている。このため、図の最も左側に示す視認画像では、1stフレームと2ndフレームとが平均化されることで、暗線はほぼ目立たなくなっている。 On the other hand, FIG. 14B shows the liquid crystal element 3 based on the first and second output frame image data generated by applying different gains (100% and 90%) to the ODD input frame data by the gain circuit 412. 1st frame and 2nd frame in the case of driving sequentially. The brightest gradation on the outside is 64 in the 1st frame and 58 in the 2nd frame. The position of the dark line due to disclination on the 1st frame and the position of the dark line on the 2nd frame are shifted from each other. For this reason, in the visual image shown on the leftmost side of the figure, the dark line is almost inconspicuous by averaging the 1st frame and the 2nd frame.
以上説明したように、第2の駆動方法では、第1および第2の入力フレーム画像データにおける互いに対応する画素位置の画素データ同士が同じ階調を有するものとする。このとき、第1および第2の出力フレーム画像データを互いに対応する画素位置の画素データ同士が互いに異なる階調を有するように生成し、該第1および第2の出力フレーム画像データにより液晶素子3を駆動する。これにより、表示される1stおよび2ndフレームでの暗線の位置を互いにずらして、視認画像にて暗線を目立たなくすることができる。しかも、第1および第2の出力フレーム画像データによる液晶素子3の駆動の間に、第1および第2の低階調フレーム画像データによる駆動を挿入する。これにより、動画の視認性を向上させることもできる。 As described above, in the second driving method, the pixel data at the corresponding pixel positions in the first and second input frame image data have the same gradation. At this time, the first and second output frame image data are generated so that the pixel data at the corresponding pixel positions have different gradations, and the liquid crystal element 3 is generated by the first and second output frame image data. Drive. Thereby, the position of the dark line in the 1st and 2nd frames displayed can be shifted from each other, and the dark line can be made inconspicuous in the visually recognized image. Moreover, driving by the first and second low gradation frame image data is inserted between the driving of the liquid crystal element 3 by the first and second output frame image data. Thereby, the visibility of a moving image can also be improved.
なお、第2の入力フレーム画像データに第1の入力フレーム画像データに対して動きのある領域が含まれる場合があり、この場合は、第1および第2の入力フレーム画像データにおける全ての互いに対応する画素位置の画素データ同士が同じ階調を有するとは限らない。しかし、この場合でも、第1および第2の入力フレーム画像データ間において静止している領域における互いに対応する画素位置の画素データ同士が同じ階調を有すれば、その領域に対して第2の駆動方法を適用することができる。 In some cases, the second input frame image data includes a region that moves with respect to the first input frame image data. In this case, all the first and second input frame image data correspond to each other. The pixel data at the pixel positions to be processed do not necessarily have the same gradation. However, even in this case, if the pixel data at the corresponding pixel positions in the area that is stationary between the first and second input frame image data have the same gradation, the second data is not included in the area. A driving method can be applied.
ここで、第1および第2の出力フレーム画像データにおいて互いに対応する画素位置の画素データ同士の階調間の差は、これらの階調のうち高い方の階調の20%以下となるようにすることが望ましい。言い換えれば、第1および第2の出力フレーム画像データの生成のために用いられた第1および第2のゲイン間の差は、これら第1および第2のゲインのうち高い方のゲインの20%以下であることが望ましい。階調間の差または第1および第2のゲイン間の差がここにいう20%を上回ると、1stフレームと2ndフレームでの明暗変化がフリッカとして目立つため好ましくない。また、上記階調間の差はこれらの階調のうち高い方の階調の1%以上とすることが望ましい。言い換えれば、第1および第2のゲイン間の差は、これら第1および第2のゲインのうち高い方のゲインの1%以上とすることが望ましい。1%未満では、1stおよび2ndフレームでの暗線の位置がほとんどずれず、暗線を十分に目立たなくする効果が得られないためである。 Here, in the first and second output frame image data, the difference between the gradations of the pixel data at the pixel positions corresponding to each other is 20% or less of the higher gradation of these gradations. It is desirable to do. In other words, the difference between the first and second gains used to generate the first and second output frame image data is 20% of the higher one of these first and second gains. The following is desirable. If the difference between gradations or the difference between the first and second gains exceeds 20%, the change in brightness between the 1st frame and the 2nd frame is noticeable as flicker, which is not preferable. The difference between the gradations is preferably 1% or more of the higher gradation among these gradations. In other words, the difference between the first and second gains is desirably 1% or more of the higher one of the first and second gains. If it is less than 1%, the positions of the dark lines in the 1st and 2nd frames are hardly shifted, and the effect of making the dark lines not sufficiently conspicuous cannot be obtained.
上記実施例では、60Hzで入力される入力フレーム画像データに対して120Hzに相当する周期で2つのフレーム画像データが生成される場合について説明したが、240Hzに相当する周期で4つのフレーム画像データを生成してもよい。この場合、ODD入力フレームデータとEVEN入力フレームデータが2組生成される。そして、例えば図12(B)に示すように、1組目のODD入力フレームデータと2組目のODD入力フレームデータにそれぞれゲイン100%とゲイン90%をかけて第1の出力フレーム画像データ(1st)と第2の出力フレーム画像データ(2nd)を生成する。また、1組目のEVEN入力フレームデータと2組目のEVEN入力フレームデータにそれぞれゲイン0をかけて低階調(全黒)フレーム画像データ(3rd)を生成する。この場合でも、図13(B)や図14(B)と同等の効果が得られる。 In the above-described embodiment, the case where two frame image data is generated at a cycle corresponding to 120 Hz with respect to input frame image data input at 60 Hz has been described. However, four frame image data are generated at a cycle corresponding to 240 Hz. It may be generated. In this case, two sets of ODD input frame data and EVEN input frame data are generated. Then, for example, as shown in FIG. 12B, the first output frame image data (100% and 90% gains are respectively applied to the first set of ODD input frame data and the second set of ODD input frame data). 1st) and second output frame image data (2nd). The first set of EVEN input frame data and the second set of EVEN input frame data are each multiplied by a gain of 0 to generate low gradation (all black) frame image data (3rd). Even in this case, the same effect as in FIG. 13B or FIG. 14B can be obtained.
また、連続する入力フレーム画像データのそれぞれに対する1組目のODD入力フレームデータと2組目のODD入力フレームデータにかけるゲインは必ずしも一定である必要はない。例えば、Nフレームでの1組目のODD入力フレームデータと2組目のODD入力フレームデータにそれぞれ100%と90%のゲインをかける。そして、N+1フレームでの1組目のODD入力フレームデータと2組目のODD入力フレームデータにそれぞれ97.5%と92.5%のゲインをかけてもよい。これにより、互いに暗線の位置がずれた4つのフレームが平均化されることにより暗線は約1/4の濃さとなるため、より暗線を目立ちにくくすることができる。 Further, the gain applied to the first set of ODD input frame data and the second set of ODD input frame data for each piece of continuous input frame image data is not necessarily constant. For example, a gain of 100% and 90% are applied to the first set of ODD input frame data and the second set of ODD input frame data in N frames, respectively. Then, a gain of 97.5% and 92.5% may be applied to the first set of ODD input frame data and the second set of ODD input frame data in the N + 1 frame, respectively. As a result, the four lines whose dark lines are shifted from each other are averaged, so that the dark line has a density of about ¼, so that the dark line can be made more inconspicuous.
なお、この場合も、ゲイン回路412は、繰り返し入力される第1および第2の入力フレーム画像データ(つまりはODD入力フレームデータ)に対して、第1および第2のゲインの和が同じになるように第1および第2の出力フレーム画像データの生成を繰り返す。すなわち、
Nフレームにおける第1および第2のゲインの和
=100%(1st)+90%(2nd)=190%
N+1フレームにおける第1および第2のゲインの和
=97.5%(1st)+92.5%(2nd)=190%
となるように各ゲインを設定する。
Also in this case, the gain circuit 412 has the same sum of the first and second gains for the first and second input frame image data (that is, the ODD input frame data) repeatedly input. Thus, the generation of the first and second output frame image data is repeated. That is,
Sum of first and second gains in N frames = 100% (1st) + 90% (2nd) = 190%
Sum of first and second gains in N + 1 frame = 97.5% (1st) + 92.5% (2nd) = 190%
Set each gain so that.
また、ここまで黒挿入を行う場合について説明してきたが、明暗駆動を行う場合でも同様の効果が得られる。明暗駆動を行う場合は、明るいフレームについては上述した黒挿入を行う場合の第1および第2の出力フレーム画像データを生成するためのゲインと同じゲインを設定すればよい。また、暗いフレームについては、上述した低い階調を一定としてもよいし、フレームごとに変更してもよい。 Although the case where black insertion is performed has been described so far, the same effect can be obtained even when light / dark driving is performed. When bright / dark driving is performed, the same gain as that for generating the first and second output frame image data when performing the black insertion described above may be set for a bright frame. For dark frames, the low gradation described above may be constant or may be changed for each frame.
また、上記実施例では、第1および第2の入力フレーム画像データに対してそれぞれ第1および第2のゲインをかけて第1および第2の出力フレーム画像データを生成する場合について説明した。しかし、第1の入力フレーム画像データに対して第1のオフセットを与えて第1の出力フレーム画像データを生成するとともに、第2の入力フレーム画像データに対して第2のオフセットを与えて第2の出力フレーム画像データを生成してもよい。この場合は、第1および第2のゲインの差を高い方のゲインの1%以上20%以下とするのと同様の理由により、第1および第2のオフセットの差が第1および第2の出力フレーム画像データにて設定可能な最大階調値の1%以上20%以下とすることが望ましい。また、第1および第2のゲインの和と同様に、繰り返し入力される第1および第2の入力フレーム画像データに対して、第1および第2のオフセットの和が同じになるように第1および第2の出力フレーム画像データの生成を繰り返すことが望ましい。
(その他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
In the above embodiment, the case where the first and second output frame image data are generated by applying the first and second gains to the first and second input frame image data, respectively, has been described. However, a first offset is given to the first input frame image data to generate the first output frame image data, and a second offset is given to the second input frame image data. The output frame image data may be generated. In this case, for the same reason that the difference between the first gain and the second gain is 1% or more and 20% or less of the higher gain, the difference between the first and second offsets is the first and second gains. It is desirable that the maximum gradation value that can be set in the output frame image data is 1% or more and 20% or less. Similarly to the sum of the first and second gains, the first and second offset sums are the same for the first and second input frame image data that are repeatedly input. It is desirable to repeat the generation of the second output frame image data.
(Other examples)
The present invention supplies a program that realizes one or more functions of the above-described embodiments to a system or apparatus via a network or a storage medium, and one or more processors in a computer of the system or apparatus read and execute the program This process can be realized. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。 Each embodiment described above is only a representative example, and various modifications and changes can be made to each embodiment in carrying out the present invention.
303 液晶ドライバ
3G,3R,3B 反射型液晶素子
1SF〜10SF サブフレーム期間
411 倍速回路
412 ゲイン回路
303 Liquid crystal drivers 3G, 3R, 3B Reflective liquid crystal elements 1SF to 10SF Subframe period 411 Double speed circuit 412 Gain circuit
本発明の一側面としての液晶駆動装置は、液晶素子を駆動する。該装置は、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成するとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成し、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成するとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成するデータ生成手段と、第1の出力フレーム画像データ、第1の低階調フレーム画像データ、第2の出力フレーム画像データおよび第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有する。そして、第1および第2の出力フレーム画像データにおける互いに対応する画素位置の画素データ同士が互いに異なる階調を有し、該階調間の差はこれらの階調のうち高い方の階調の20%以下であることを特徴とする。 A liquid crystal driving device according to one aspect of the present invention drives a liquid crystal element. The apparatus generates first output frame image data for first input frame image data out of continuously input frame image data, and has a gradation higher than that of the first output frame image data. 1st low gradation frame image data is generated, second output frame image data is generated for the second input frame image data, and the gradation is lower than that of the second output frame image data. Data generating means for generating second low gradation frame image data, first output frame image data, first low gradation frame image data, second output frame image data, and second low gradation frame Based on each of the image data, the first voltage indication for the pixels of the liquid crystal element in each of a plurality of subframe periods included in one frame period. When having a driving means for forming a gradation to the pixel by controlling the application of less than the first voltage second voltage. The pixel data at the corresponding pixel positions in the first and second output frame image data have different gray levels, and the difference between the gray levels is the higher of the gray levels. It is characterized by being 20% or less.
また、本発明の他の一側面としての液晶駆動プログラムは、コンピュータに、入力画像に基づいて液晶素子を駆動させるコンピュータプログラムである。該プログラムは、コンピュータに、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成させるとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成させ、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成させるとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成させる。また、コンピュータに、第1の出力フレーム画像データ、第1の低階調フレーム画像データ、第2の出力フレーム画像データおよび第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる。そして、第1および第2の出力フレーム画像データにおける互いに対応する画素位置の画素データ同士が互いに異なる階調を有し、該階調間の差はこれらの階調のうち高い方の階調の20%以下であることを特徴とする。
A liquid crystal drive program according to another aspect of the present invention is a computer program that causes a computer to drive a liquid crystal element based on an input image. The program causes a computer to generate first output frame image data for first input frame image data out of continuously input frame image data, and from the first output frame image data. The first low-gradation frame image data having a lower gradation is generated, the second output frame image data is generated for the second input frame image data, and the second output frame image data is higher than the second output frame image data. Second low gradation frame image data having a low tone is generated. Further, the computer sequentially transmits one frame based on each of the first output frame image data, the first low gradation frame image data, the second output frame image data, and the second low gradation frame image data. By controlling the application of the first voltage to the pixel of the liquid crystal element and the application of the second voltage lower than the first voltage in each of the plurality of subframe periods included in the period, gradation is formed in the pixel. The pixel data at the corresponding pixel positions in the first and second output frame image data have different gray levels, and the difference between the gray levels is the higher of the gray levels. It is characterized by being 20% or less.
本発明の一側面としての液晶駆動装置は、液晶素子を駆動する。該装置は、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成するとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成し、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成するとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成する画像データ生成手段と、第1の出力フレーム画像データ、第1の低階調フレーム画像データ、第2の出力フレーム画像データおよび第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有する。そして、画像データ生成手段は、第1の入力フレーム画像データに対して第1のゲインをかけて第1の出力フレーム画像データを生成するとともに、第2の入力フレーム画像データに対して第2のゲインをかけて第2の出力フレーム画像データを生成し、第1のゲインと第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする。 A liquid crystal driving device according to one aspect of the present invention drives a liquid crystal element. The apparatus generates first output frame image data for first input frame image data out of continuously input frame image data, and has a gradation higher than that of the first output frame image data. 1st low gradation frame image data is generated, second output frame image data is generated for the second input frame image data, and the gradation is lower than that of the second output frame image data. Image data generating means for generating second low gradation frame image data, first output frame image data, first low gradation frame image data, second output frame image data, and second low gradation Based on each of the frame image data, sequentially, the first voltage for the pixels of the liquid crystal element in each of a plurality of subframe periods included in one frame period And a drive means for forming a gradation to the pixel by controlling the application of the applied and lower than the first voltage second voltage. Then, the image data generation means generates the first output frame image data by multiplying the first input frame image data by the first gain, and the second input frame image data. The second output frame image data is generated by applying a gain, and the difference between the first gain and the second gain is 20% or less of the higher one of the first and second gains. It is characterized by.
また、本発明の他の一側面としての液晶駆動プログラムは、コンピュータに、入力画像に基づいて液晶素子を駆動させるコンピュータプログラムである。該プログラムは、コンピュータに、連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成させるとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成させ、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成させるとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成させる。また、コンピュータに、第1の出力フレーム画像データ、第1の低階調フレーム画像データ、第2の出力フレーム画像データおよび第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる。そして、画像データを生成させる段階は、第1の入力フレーム画像データに対して第1のゲインをかけて第1の出力フレーム画像データを生成するとともに、第2の入力フレーム画像データに対して第2のゲインをかけて第2の出力フレーム画像データを生成し、第1のゲインと第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする。 A liquid crystal drive program according to another aspect of the present invention is a computer program that causes a computer to drive a liquid crystal element based on an input image. The program causes a computer to generate first output frame image data for first input frame image data out of continuously input frame image data, and from the first output frame image data. The first low-gradation frame image data having a lower gradation is generated, the second output frame image data is generated for the second input frame image data, and the second output frame image data is higher than the second output frame image data. Second low gradation frame image data having a low tone is generated. Further, the computer sequentially transmits one frame based on each of the first output frame image data, the first low gradation frame image data, the second output frame image data, and the second low gradation frame image data. By controlling the application of the first voltage to the pixel of the liquid crystal element and the application of the second voltage lower than the first voltage in each of the plurality of subframe periods included in the period, gradation is formed in the pixel. The step of generating the image data includes generating the first output frame image data by multiplying the first input frame image data by the first gain, and the second input frame image data. The second output frame image data is generated by multiplying the gain of 2, and the difference between the first gain and the second gain is 20% or less of the higher one of the first and second gains. It is characterized by being.
図10には、液晶素子を全黒表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさといい、全白表示状態を1としたときの比率で示す)を示す。ディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさとしては、A画素ラインの画素は常に黒表示状態であり、B画素ラインの画素が黒表示状態から白表示状態に切り替わっていくときの明るさの変化を示している。一方、ディスクリネーションが発生する(「ディスクリネーション有り」の)場合は、図9に示したA画素ラインの画素とB画素ラインの画素の明るさの和の積分値の変化を示している。 FIG. 10 shows changes in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all black display state to the black and white display state. The horizontal axis represents elapsed time from the switching time point, and the vertical axis represents the integral value of the total brightness of the pixels of the A and B pixel line (hereinafter, simply referred to as brightness, a ratio of time taken as 1 a all white display state Show). As for the brightness when disclination does not occur (“no disclination”), the pixels in the A pixel line are always in the black display state, and the pixels in the B pixel line are switched from the black display state to the white display state. It shows the change in brightness as you go. On the other hand, when disclination occurs (“with disclination”), it indicates a change in the integrated value of the sum of the brightness of the pixels of the A pixel line and the B pixel line shown in FIG. .
PWM回路(駆動手段)415は、色ムラ補正回路414からの各出力フレーム画像データおよび各低階調フレーム画像データに基づいて、液晶素子3を前述したサブフレーム駆動方式で駆動する。 The PWM circuit (driving means) 415 drives the liquid crystal element 3 by the sub-frame driving method described above based on each output frame image data and each low gradation frame image data from the color unevenness correction circuit 414 .
このようにして、液晶素子3は、第1の出力フレーム画像データ、全黒フレーム画像データ(第1の低階調フレーム画像データ)、第2の出力フレーム画像データおよび全黒フレーム画像データ(第2の低階調フレーム画像データ)に基づいて順次駆動される。すなわち、液晶素子3の隣接画素は、Nフレームで48階調と49階調を表示した後に0階調と0階調を表示し、N+1フレームで43階調と44階調を表示した後に0階調と0階調を表示し、以後のフレームではこの順で循環的にこれらの階調を表示する。 In this way, the liquid crystal element 3 has the first output frame image data, all black frame image data (first low gradation frame image data), second output frame image data, and all black frame image data (first black frame image data). 2 low gradation frame image data). That is, the adjacent pixels of the liquid crystal element 3 displays a 0 gradation and 0 level after displaying 48 gray-scale and 49 gradations N frame, after displaying the 43 tone and 44 gradation N + 1 frame 0 Gradation and 0 gradation are displayed, and in subsequent frames, these gradations are displayed cyclically in this order.
図14(A),(B)には、具体的な表示画像の例を示している。図14(C)には、本来表示されるべき表示画像を示している。図14(A)は、ゲイン回路412でODD入力フレームデータに互いに異なるゲインがかけられずに生成された第1および第2の出力フレーム画像データにより液晶素子3を順次駆動した場合の1stフレームと2ndフレームを示す。また、図の最も右側には、観察者により視認される画像を示している。1stフレームと2ndフレームにおけるディスクリネーションによる暗線の位置が同じであるので、視認画像においても暗線がある程度目立つ。 FIGS. 14A and 14B show examples of specific display images. FIG. 14C shows a display image that should be originally displayed. FIG. 14A shows the 1st frame and 2nd when the liquid crystal element 3 is sequentially driven by the first and second output frame image data generated without applying different gains to the ODD input frame data by the gain circuit 412. Indicates a frame. Further, the rightmost side of the figure shows the image to be viewed by an observer. Since the position of the dark line by the disclination in the 1st frame and the 2nd frame is the same, the dark line is conspicuous to some extent in the visually recognized image.
Claims (13)
連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成するとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成し、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成するとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成するデータ生成手段と、
前記第1の出力フレーム画像データ、前記第1の低階調フレーム画像データ、前記第2の出力フレーム画像データおよび前記第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させる駆動手段とを有し、
前記第1および第2の入力フレーム画像データにおける互いに対応する画素位置の画素データ同士が同じ階調を有する場合において、前記第1および第2の出力フレーム画像データにおける互いに対応する画素位置の画素データ同士が互いに異なる階調を有し、該階調間の差はこれらの階調のうち高い方の階調の20%以下であることを特徴とする液晶駆動装置。 A liquid crystal driving device for driving a liquid crystal element,
The first output frame image data is generated for the first input frame image data among the input frame image data continuously input, and the first has lower gradation than the first output frame image data. Is generated with respect to the second input frame image data, the second output frame image data is generated, and the second output frame image data has a lower gradation than the second output frame image data. Data generation means for generating gradation frame image data;
One frame period sequentially based on each of the first output frame image data, the first low gradation frame image data, the second output frame image data, and the second low gradation frame image data Driving to form a gradation in the pixel by controlling the application of the first voltage and the application of the second voltage lower than the first voltage to the pixel of the liquid crystal element in each of a plurality of subframe periods included in the pixel Means,
Pixel data at corresponding pixel positions in the first and second output frame image data when the pixel data at corresponding pixel positions in the first and second input frame image data have the same gradation. A liquid crystal driving device characterized in that they have different gradations, and the difference between the gradations is 20% or less of the higher gradation of these gradations.
前記第1のゲインと前記第2のゲインとの差が、これら第1および第2のゲインのうち高い方のゲインの20%以下であることを特徴とする請求項1に記載の液晶駆動装置。 The image data generating means generates the first output frame image data by applying a first gain to the first input frame image data, and generates a first output frame image data with respect to the second input frame image data. Generating the second output frame image data with a gain of 2;
2. The liquid crystal driving device according to claim 1, wherein a difference between the first gain and the second gain is 20% or less of a higher one of the first and second gains. .
前記第1のオフセットと前記第2のオフセットとの差が、前記第1および第2の出力フレーム画像データにおいて設定可能な最大階調値の20%以下であることを特徴とする請求項1に記載の液晶駆動装置。 The image data generating means generates the first output frame image data by giving a first offset to the first input frame image data, and generates a first output frame image data with respect to the second input frame image data. Generating the second output frame image data by giving an offset of 2;
2. The difference between the first offset and the second offset is 20% or less of a maximum gradation value that can be set in the first and second output frame image data. The liquid crystal driving device described.
前記画像データ生成手段は、前記第1および第2の出力フレーム画像データのうち一方の出力フレーム画像データに基づいて前記液晶素子が駆動されたときに前記第1および第2の画素に対して前記オン/オフ隣接期間が生じる場合に他方の出力フレーム画像データに基づいて前記液晶素子が駆動されたときに前記第1および第2の画素に対して前記オン/オフ隣接期間が生じないように、前記第1および第2の出力フレーム画像データに前記階調間の差を与えることを特徴とする請求項1から7のいずれか一項に記載の液晶駆動装置。 The subframe period in which the first voltage is applied to the pixel is an on period, and the subframe period in which the second voltage is applied is an off period. When the sub-frame period that is the on period for the first pixel and the off period for the second pixel among the two pixels is the on / off adjacent period,
The image data generating means applies the first and second pixels to the first and second pixels when the liquid crystal element is driven based on one of the first and second output frame image data. When the on / off adjacent period occurs, the on / off adjacent period does not occur for the first and second pixels when the liquid crystal element is driven based on the other output frame image data. The liquid crystal driving device according to claim 1, wherein a difference between the gradations is given to the first and second output frame image data.
前記第3のゲインは、前記高い方のゲインのうち50%以下であることを特徴とする請求項2から4のいずれか一項に記載の液晶駆動装置。 The image data generation means generates the first and second low gradation frame image data by applying a third gain to the first and second input frame image data,
5. The liquid crystal driving device according to claim 2, wherein the third gain is 50% or less of the higher gain. 6.
請求項1から11のいずれか一項に記載の液晶駆動装置とを有することを特徴とする画像表示装置。 A liquid crystal element;
An image display device comprising: the liquid crystal driving device according to claim 1.
前記コンピュータに、
連続して入力される入力フレーム画像データのうち、第1の入力フレーム画像データに対して第1の出力フレーム画像データを生成させるとともに該第1の出力フレーム画像データよりも階調が低い第1の低階調フレーム画像データを生成させ、第2の入力フレーム画像データに対して第2の出力フレーム画像データを生成させるとともに該第2の出力フレーム画像データよりも階調が低い第2の低階調フレーム画像データを生成させ、
前記第1の出力フレーム画像データ、前記第1の低階調フレーム画像データ、前記第2の出力フレーム画像データおよび前記第2の低階調フレーム画像データのそれぞれに基づいて、順次、1フレーム期間に含まれる複数のサブフレーム期間のそれぞれにおいて前記液晶素子の画素に対する第1の電圧の印加と第1の電圧より低い第2の電圧の印加を制御することで該画素に階調を形成させ、
前記第1および第2の入力フレーム画像データにおける互いに対応する画素位置の画素データ同士が同じ階調を有する場合において、前記第1および第2の出力フレーム画像データにおける互いに対応する画素位置の画素データ同士が互いに異なる階調を有し、該階調間の差はこれらの階調のうち高い方の階調の20%以下であることを特徴とする液晶駆動プログラム。 A computer program for causing a computer to drive a liquid crystal element,
In the computer,
The first output frame image data is generated for the first input frame image data among the input frame image data continuously input, and the first has lower gradation than the first output frame image data. Low tone frame image data is generated, second output frame image data is generated for the second input frame image data, and the tone is lower than that of the second output frame image data. Generate gradation frame image data,
One frame period sequentially based on each of the first output frame image data, the first low gradation frame image data, the second output frame image data, and the second low gradation frame image data And controlling the application of the first voltage to the pixel of the liquid crystal element and the application of the second voltage lower than the first voltage in each of the plurality of subframe periods included in the pixel to form a gradation in the pixel,
Pixel data at corresponding pixel positions in the first and second output frame image data when the pixel data at corresponding pixel positions in the first and second input frame image data have the same gradation. A liquid crystal drive program characterized by having different gradations from each other, and the difference between the gradations is 20% or less of the higher gradation of these gradations.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015176886A JP2017053960A (en) | 2015-09-08 | 2015-09-08 | Liquid crystal driving device, image display device, and liquid crystal driving program |
EP16001835.4A EP3142097A1 (en) | 2015-09-08 | 2016-08-22 | Liquid crystal drive apparatus, image display apparatus and liquid crystal drive program |
US15/253,976 US10163382B2 (en) | 2015-09-08 | 2016-09-01 | Liquid crystal drive apparatus, image display apparatus capable of reducing degradation in image quality due to disclination, and storage medium storing liquid crystal drive program capable thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015176886A JP2017053960A (en) | 2015-09-08 | 2015-09-08 | Liquid crystal driving device, image display device, and liquid crystal driving program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017053960A true JP2017053960A (en) | 2017-03-16 |
Family
ID=58316420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015176886A Pending JP2017053960A (en) | 2015-09-08 | 2015-09-08 | Liquid crystal driving device, image display device, and liquid crystal driving program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017053960A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019111912A1 (en) * | 2017-12-05 | 2019-06-13 | シャープ株式会社 | Image processing device, display device, image processing method, program and recording medium |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006201630A (en) * | 2005-01-21 | 2006-08-03 | Sony Corp | Image persistence phenomenon correcting method, self-luminous device, image persistence phenomenon correcting device and program |
JP2007316381A (en) * | 2006-05-26 | 2007-12-06 | Seiko Epson Corp | Electrooptical device, image processing apparatus, and electronic equipment |
JP2009162937A (en) * | 2007-12-28 | 2009-07-23 | Funai Electric Co Ltd | Liquid crystal display device |
JP2013050679A (en) * | 2011-08-31 | 2013-03-14 | Sony Corp | Driving circuit, display, and method of driving the display |
-
2015
- 2015-09-08 JP JP2015176886A patent/JP2017053960A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006201630A (en) * | 2005-01-21 | 2006-08-03 | Sony Corp | Image persistence phenomenon correcting method, self-luminous device, image persistence phenomenon correcting device and program |
JP2007316381A (en) * | 2006-05-26 | 2007-12-06 | Seiko Epson Corp | Electrooptical device, image processing apparatus, and electronic equipment |
JP2009162937A (en) * | 2007-12-28 | 2009-07-23 | Funai Electric Co Ltd | Liquid crystal display device |
JP2013050679A (en) * | 2011-08-31 | 2013-03-14 | Sony Corp | Driving circuit, display, and method of driving the display |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019111912A1 (en) * | 2017-12-05 | 2019-06-13 | シャープ株式会社 | Image processing device, display device, image processing method, program and recording medium |
CN111417998A (en) * | 2017-12-05 | 2020-07-14 | 夏普株式会社 | Video processing device, display device, video processing method, program, and recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768344B2 (en) | Display device | |
JP5058524B2 (en) | Display device and driving method thereof | |
JP5110788B2 (en) | Display device | |
JP2006343707A (en) | Display device | |
JP2008256954A (en) | Display device | |
JP6316252B2 (en) | Liquid crystal drive device, image display device, and liquid crystal drive program | |
US8044985B2 (en) | Display overdrive method | |
JP6391280B2 (en) | Image display apparatus and control method thereof | |
US9443489B2 (en) | Gamma curve compensating method, gamma curve compensating circuit and display system using the same | |
JP2011141557A (en) | Display device | |
US10163382B2 (en) | Liquid crystal drive apparatus, image display apparatus capable of reducing degradation in image quality due to disclination, and storage medium storing liquid crystal drive program capable thereof | |
JP2007171367A (en) | Liquid crystal display device | |
US20180336812A1 (en) | Image display apparatus, liquid crystal display method, and liquid crystal display program | |
JP6632275B2 (en) | Liquid crystal driving device, image display device, and liquid crystal driving program | |
JP6701147B2 (en) | Liquid crystal driving device, image display device, liquid crystal driving method, and liquid crystal driving program | |
JP2017053960A (en) | Liquid crystal driving device, image display device, and liquid crystal driving program | |
JP2007033522A (en) | Image output device and image display device | |
JP2005121767A (en) | Matrix type display apparatus and driving method of the same | |
EP3496080A1 (en) | Liquid crystal driving apparatus and liquid crystal display apparatus | |
JP2008051912A (en) | Liquid crystal display | |
US9826190B2 (en) | Image processing device, display device, and display method for preventing visual recognition of a boundary caused by FRC modulation | |
KR102251180B1 (en) | Apparatus for converting image data and display device including the same | |
JP2018185377A (en) | Liquid crystal drive device, image display device, and program | |
JP2021056267A (en) | Liquid crystal driving device, image display device and liquid crystal driving program | |
JP2017053950A (en) | Liquid crystal driving device, image display device, and liquid crystal driving program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170131 |