JP2015082628A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP2015082628A
JP2015082628A JP2013220931A JP2013220931A JP2015082628A JP 2015082628 A JP2015082628 A JP 2015082628A JP 2013220931 A JP2013220931 A JP 2013220931A JP 2013220931 A JP2013220931 A JP 2013220931A JP 2015082628 A JP2015082628 A JP 2015082628A
Authority
JP
Japan
Prior art keywords
light emitting
layer
semiconductor
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013220931A
Other languages
Japanese (ja)
Other versions
JP6216209B2 (en
Inventor
崇子 林
Takako Hayashi
崇子 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2013220931A priority Critical patent/JP6216209B2/en
Publication of JP2015082628A publication Critical patent/JP2015082628A/en
Application granted granted Critical
Publication of JP6216209B2 publication Critical patent/JP6216209B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting device which inhibits a shadow corresponding to an inter-element region from being formed on a light emitting surface of the device and has a great improvement in luminance unevenness.SOLUTION: A semiconductor light emitting device comprises: a plurality of semiconductor light emitting elements 11, 12 composed of semiconductor structure layers 21, 26 including luminescent layers 21B, 26B, respectively; a support substrate 13 on which the plurality of semiconductor light emitting elements are arranged in parallel with each other; and a reflection wall 17 formed on the support substrate in a region between neighboring semiconductor light emitting elements. The reflection wall extends in a direction along a lateral face of the semiconductor light emitting element and a top has a convex shape.

Description

本発明は、発光装置、特に発光ダイオード(LED)などの半導体素子を有する半導体発光装置に関する。   The present invention relates to a light emitting device, and more particularly to a semiconductor light emitting device having a semiconductor element such as a light emitting diode (LED).

発光ダイオードなどの半導体発光素子は、通常、成長用基板上に、n型半導体層、発光層、及びp型半導体層を成長し、それぞれn型半導体層及びp型半導体層に電圧を印加するn電極及びp電極を形成して作製される。また、放熱性能の向上を図る半導体発光素子として、p型半導体層上にp電極を形成した後、接合層を介して素子を支持基板に貼り合わせ、成長用基板を除去した構造を有するいわゆる貼り合わせ構造の半導体発光素子が知られている。また、半導体発光素子を複数個用いて支持基板上でその各々を接続し、さらに蛍光体を含む蛍光体層を素子上に形成して半導体発光装置を作製する手法が知られている。   In a semiconductor light emitting device such as a light emitting diode, an n type semiconductor layer, a light emitting layer, and a p type semiconductor layer are usually grown on a growth substrate, and a voltage is applied to the n type semiconductor layer and the p type semiconductor layer, respectively. It is fabricated by forming an electrode and a p-electrode. Further, as a semiconductor light emitting device for improving heat dissipation performance, a so-called pasted structure having a structure in which a p-electrode is formed on a p-type semiconductor layer and then the device is bonded to a support substrate through a bonding layer and the growth substrate is removed. A semiconductor light emitting device having a laminated structure is known. There is also known a method of manufacturing a semiconductor light emitting device by using a plurality of semiconductor light emitting elements, connecting each of them on a support substrate, and further forming a phosphor layer containing a phosphor on the element.

特許文献1には、底面に複数の開口部を有する光ガイドと、当該開口部に設けられた側面発光LEDと、光ガイドの上壁に形成された光学的特徴体と、を有するバックライトが開示されている。   Patent Document 1 discloses a backlight having a light guide having a plurality of openings on the bottom surface, side-emitting LEDs provided in the openings, and optical features formed on the upper wall of the light guide. It is disclosed.

特開2010-541154号公報JP 2010-541154 A

自動車用ヘッドライトはその配光形状が規格によって定められている。例えば自動車用ヘッドライトに使用する光源を作製する場合、全体として当該配光形状に対応するように複数の半導体発光素子を配置した半導体発光装置を作製する。しかし、複数の半導体発光素子を用いているため、各素子間には発光部が存在しない部分が形成される。このため、全体として規格に適合した配光形状を満足することはできるものの、厳密には明るい部分と暗い部分が形成されてしまう。しかし、自動車用ヘッドライトに用いる場合のみならず、複数の素子を用いる光源装置の種々の応用分野において、輝度ムラは存在しないことが望ましい。   The light distribution shape of an automotive headlight is determined by the standard. For example, when a light source used for an automobile headlight is manufactured, a semiconductor light emitting device in which a plurality of semiconductor light emitting elements are arranged so as to correspond to the light distribution shape as a whole is manufactured. However, since a plurality of semiconductor light emitting elements are used, a portion where no light emitting portion exists is formed between the elements. For this reason, although the light distribution shape conforming to the standard can be satisfied as a whole, a bright part and a dark part are formed strictly. However, it is desirable that luminance unevenness does not exist in various application fields of a light source device using a plurality of elements as well as in a case where the headlight is used for an automobile.

本発明は上記した点に鑑みてなされたものであり、装置の発光面に素子間領域に対応した暗部が形成されることを抑制し、輝度ムラが大きく改善された半導体発光装置を提供することを目的としている。   The present invention has been made in view of the above points, and provides a semiconductor light-emitting device in which a dark portion corresponding to an inter-element region is prevented from being formed on a light-emitting surface of the device and luminance unevenness is greatly improved. It is an object.

本発明による半導体発光装置は、発光層を含む半導体構造層からなる複数の半導体発光素子と、複数の半導体発光素子が並置された支持基板と、支持基板の隣接する半導体発光素子間の領域上に形成された反射壁と、を有し、反射壁は、半導体発光素子の側面に沿った方向に延在し、かつ頂部が凸面形状を有することを特徴としている。   A semiconductor light emitting device according to the present invention includes a plurality of semiconductor light emitting elements each including a semiconductor structure layer including a light emitting layer, a support substrate on which the plurality of semiconductor light emitting elements are juxtaposed, and a region between adjacent semiconductor light emitting elements of the support substrate. A reflecting wall formed in the direction extending along the side surface of the semiconductor light emitting element, and the top has a convex shape.

(a)〜(c)は、実施例1の半導体発光装置の構成を示す図である。(A)-(c) is a figure which shows the structure of the semiconductor light-emitting device of Example 1. FIG. 実施例1の半導体発光装置における光の進路を説明する図である。FIG. 4 is a diagram illustrating a light path in the semiconductor light emitting device of Example 1. (a)〜(d)は、実施例1の半導体発光装置の製造方法を示す図である。(A)-(d) is a figure which shows the manufacturing method of the semiconductor light-emitting device of Example 1. FIG. (a)〜(c)は、実施例2の半導体発光装置の構造及び製造過程を示す断面図である。(A)-(c) is sectional drawing which shows the structure and manufacturing process of the semiconductor light-emitting device of Example 2. FIGS.

以下に本発明の好適な実施例を詳細に説明する。なお、以下の説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。   Hereinafter, preferred embodiments of the present invention will be described in detail. In the following description and the accompanying drawings, substantially the same or equivalent parts are denoted by the same reference numerals.

図1(a)及び(b)は、実施例1の半導体発光装置10の構造を示す断面図である。図1(c)は、半導体発光装置10の上面を模式的に示す図である。なお、図1(a)及び図1(b)は、図1(c)のそれぞれV−V線及びW−W線に沿った断面図である。図1(a)に示すように、半導体発光装置10は、2つの半導体発光素子11及び12が支持基板13上に固定された構成を有している。なお、本実施例においては、半導体発光素子11及び半導体発光素子12は同様の構造を有する場合について説明する。また、本実施例においては、図1(b)に示すように、半導体構造層21及び26が、上面視において、すなわち支持基板13に垂直な方向から見たときに矩形形状を有する場合について説明する。   FIGS. 1A and 1B are cross-sectional views showing the structure of the semiconductor light emitting device 10 of the first embodiment. FIG. 1C is a diagram schematically showing the upper surface of the semiconductor light emitting device 10. 1A and 1B are cross-sectional views taken along lines VV and WW in FIG. 1C, respectively. As shown in FIG. 1A, the semiconductor light emitting device 10 has a configuration in which two semiconductor light emitting elements 11 and 12 are fixed on a support substrate 13. In this embodiment, the case where the semiconductor light emitting element 11 and the semiconductor light emitting element 12 have the same structure will be described. Further, in this embodiment, as shown in FIG. 1B, the case where the semiconductor structure layers 21 and 26 have a rectangular shape when viewed from above, that is, when viewed from a direction perpendicular to the support substrate 13 is described. To do.

図1(a)に示すように、半導体発光素子11は、発光層21Bを含む半導体構造層21を有している。より詳細には、半導体構造層21は、発光層21Bがn型半導体層(第1の半導体層)21A及びp型半導体層(第2の半導体層)21Cによって挟まれた構造を有している。半導体構造層21は、AlxInyGa1-x-yN(0≦x≦1、0≦y≦1)の組成を有するp型半導体層21C、発光層21B及びn型半導体層21Aが支持基板12上に順次積層された構造を有している。 As shown in FIG. 1A, the semiconductor light emitting element 11 has a semiconductor structure layer 21 including a light emitting layer 21B. More specifically, the semiconductor structure layer 21 has a structure in which the light emitting layer 21B is sandwiched between an n-type semiconductor layer (first semiconductor layer) 21A and a p-type semiconductor layer (second semiconductor layer) 21C. . The semiconductor structure layer 21 includes a p-type semiconductor layer 21C, a light-emitting layer 21B, and an n-type semiconductor layer 21A having a composition of Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1). 12 has a structure of being sequentially stacked on top of each other.

半導体構造層21の隣接する半導体発光素子12に面する側面21Sは、支持基板13に向かって半導体構造層間の距離が縮小するように傾斜している。すなわち、半導体発光素子11及び12間の距離は、半導体構造層21の上面においてよりも下面において小さい。なお、本実施例においては、半導体構造層21の全ての側面が傾斜している場合について説明する。   The side surface 21S facing the semiconductor light emitting element 12 adjacent to the semiconductor structure layer 21 is inclined so that the distance between the semiconductor structure layers is reduced toward the support substrate 13. That is, the distance between the semiconductor light emitting elements 11 and 12 is smaller on the lower surface than on the upper surface of the semiconductor structure layer 21. In the present embodiment, the case where all the side surfaces of the semiconductor structure layer 21 are inclined will be described.

n型半導体層21A上及びp型半導体層21C上にはそれぞれn電極(第1の電極)22及びp電極(第2の電極)23が形成されている。本実施例においては、半導体構造層21、n電極22及びp電極23の全体を半導体発光素子11と称する。なお、p電極23は、例えばAgなどの高い反射性を有する金属からなる反射層(図示せず)を含んでいてもよい。当該反射層は、発光層21Bから放出された光を高効率で反射する層として機能する。   An n-electrode (first electrode) 22 and a p-electrode (second electrode) 23 are formed on the n-type semiconductor layer 21A and the p-type semiconductor layer 21C, respectively. In this embodiment, the entire semiconductor structure layer 21, n-electrode 22 and p-electrode 23 are referred to as a semiconductor light emitting element 11. The p-electrode 23 may include a reflective layer (not shown) made of a highly reflective metal such as Ag. The reflective layer functions as a layer that reflects the light emitted from the light emitting layer 21B with high efficiency.

半導体発光素子12は、半導体発光素子11と同様の構造を有している。具体的には、半導体発光素子12は半導体構造層26、n電極27及びp電極28を有しており、半導体構造層26(n型半導体層26A、発光層26B及びp型半導体層26C)は半導体構造層21と、n電極27はn電極22と、p電極28はp電極23と、それぞれ同様の構成を有している。   The semiconductor light emitting element 12 has the same structure as the semiconductor light emitting element 11. Specifically, the semiconductor light-emitting element 12 includes a semiconductor structure layer 26, an n-electrode 27, and a p-electrode 28, and the semiconductor structure layer 26 (n-type semiconductor layer 26A, light-emitting layer 26B, and p-type semiconductor layer 26C) includes The semiconductor structure layer 21, the n electrode 27 have the same configuration as the n electrode 22, and the p electrode 28 has the same configuration as the p electrode 23, respectively.

半導体発光素子11及び12、すなわち半導体構造層21及び26は、支持基板13に支持されている。具体的には、半導体発光素子11及び12は、支持基板13上に一列に並置されている。また、半導体発光素子11及び12は、その素子間の距離が、素子間領域A1において一定であるように配置されている。支持基板13は、例えばSi及びAlNなどの放熱性の高い材料からなる。支持基板13上には絶縁層14が形成され、絶縁層14上には互いに離間して接合層15及び16が形成されている。半導体発光素子11及び12は、それぞれ接合層15及び16を介して、支持基板13に接合されている。接合層15及び16は、それぞれp電極23及び28に接して形成されている。   The semiconductor light emitting elements 11 and 12, that is, the semiconductor structure layers 21 and 26 are supported by the support substrate 13. Specifically, the semiconductor light emitting elements 11 and 12 are arranged side by side on the support substrate 13. Further, the semiconductor light emitting elements 11 and 12 are arranged such that the distance between the elements is constant in the inter-element region A1. The support substrate 13 is made of a material with high heat dissipation such as Si and AlN. An insulating layer 14 is formed on the support substrate 13, and bonding layers 15 and 16 are formed on the insulating layer 14 so as to be separated from each other. The semiconductor light emitting elements 11 and 12 are bonded to the support substrate 13 via bonding layers 15 and 16, respectively. The bonding layers 15 and 16 are formed in contact with the p electrodes 23 and 28, respectively.

半導体発光素子11及び12間の領域A1には、反射壁17が設けられている。具体的には、反射壁17は、支持基板13の半導体発光素子11及び12間の領域A1上に形成されている。反射壁17は発光層21B及び26Bを越える高さを有している。反射壁17は半導体発光素子11及び12の側面に沿った方向、すなわち素子間領域A1の長手方向に延在しており、好ましくは、当該長手方向において一定の高さを有している。また、反射壁17は、その頂部が隣接方向(素子の配列方向)に丸まった形状(ラウンド形状、ドーム形状又はアーチ形状)を有しており、頂部の断面を見た場合に円形の凸面形状を有している。反射壁17は、例えばAu又はAgなど、高い反射率を有する金属材料からなる。また、反射壁17は、接合層15及び16の少なくとも一方から絶縁されている。この反射壁17については、図2を用いて後述する。   A reflection wall 17 is provided in a region A1 between the semiconductor light emitting elements 11 and 12. Specifically, the reflection wall 17 is formed on a region A1 between the semiconductor light emitting elements 11 and 12 of the support substrate 13. The reflecting wall 17 has a height exceeding the light emitting layers 21B and 26B. The reflection wall 17 extends in the direction along the side surfaces of the semiconductor light emitting elements 11 and 12, that is, in the longitudinal direction of the inter-element region A1, and preferably has a certain height in the longitudinal direction. Further, the reflection wall 17 has a shape (round shape, dome shape or arch shape) whose top portion is rounded in the adjacent direction (element arrangement direction), and a circular convex shape when the cross section of the top portion is viewed. have. The reflecting wall 17 is made of a metal material having a high reflectance such as Au or Ag. Further, the reflection wall 17 is insulated from at least one of the bonding layers 15 and 16. The reflection wall 17 will be described later with reference to FIG.

半導体発光装置10は、半導体発光素子11及び12、接合層15及び16並びに反射壁17を埋設するように設けられた蛍光体層18を有している。蛍光体層18は、例えば、シリコン樹脂などの透光性を有する樹脂からなる。蛍光体層18は、蛍光体層18内に多数分散して設けられた蛍光体18Aを有している。蛍光体18Aは、発光層21B及び26Bから放出された光の波長を変換する。   The semiconductor light emitting device 10 includes a phosphor layer 18 provided so as to embed the semiconductor light emitting elements 11 and 12, the bonding layers 15 and 16, and the reflection wall 17. The phosphor layer 18 is made of a light-transmitting resin such as silicon resin, for example. The phosphor layer 18 has phosphors 18 </ b> A provided in a large number dispersed in the phosphor layer 18. The phosphor 18A converts the wavelength of the light emitted from the light emitting layers 21B and 26B.

次に、図1(b)を用いて半導体発光素子11及び12の接続形態について説明する。図1(b)は図1(c)のW−W線に沿った断面図である。理解の容易さのため、一部の参照符合及び構成要素を省略してある。半導体発光素子11のn電極22は、外部接続配線OWを介して外部電源の一端に接続されている。より具体的には、支持基板13上には外部電源(図示せず)に接続された外部金属層OMが形成されている。半導体構造層21の側面には例えばSiO2などの絶縁材料からなる保護膜PLが形成されている。n電極22は、保護膜PL上に設けられた外部接続配線OWを介して接続金属層OMに接続されている。また、半導体発光素子11のp電極23と半導体発光素子12のn電極27との間は、素子間接続配線CWによって接続されている。より具体的には、半導体構造層26の側面には保護膜PLが設けられており、n電極27は、保護膜PL上に設けられた素子間接続配線CWを介して半導体発光素子11の接合層15に接続されている。なお、図示していないが、半導体発光素子12のp電極28は、外部電源の他端に接続された外部接続配線OWと同様の配線に接続されている。従って、半導体発光装置10は、電源の端子間に半導体発光素子11及び12が直列に接続された構成を有している。 Next, the connection form of the semiconductor light emitting elements 11 and 12 will be described with reference to FIG. FIG.1 (b) is sectional drawing along the WW line of FIG.1 (c). For ease of understanding, some reference symbols and components are omitted. The n-electrode 22 of the semiconductor light emitting element 11 is connected to one end of the external power supply via the external connection wiring OW. More specifically, an external metal layer OM connected to an external power source (not shown) is formed on the support substrate 13. A protective film PL made of an insulating material such as SiO 2 is formed on the side surface of the semiconductor structure layer 21. The n electrode 22 is connected to the connection metal layer OM via the external connection wiring OW provided on the protective film PL. The p-electrode 23 of the semiconductor light-emitting element 11 and the n-electrode 27 of the semiconductor light-emitting element 12 are connected by an inter-element connection wiring CW. More specifically, the protective film PL is provided on the side surface of the semiconductor structure layer 26, and the n-electrode 27 is joined to the semiconductor light emitting element 11 via the inter-element connection wiring CW provided on the protective film PL. Connected to layer 15. Although not shown, the p-electrode 28 of the semiconductor light emitting element 12 is connected to the same wiring as the external connection wiring OW connected to the other end of the external power supply. Therefore, the semiconductor light emitting device 10 has a configuration in which the semiconductor light emitting elements 11 and 12 are connected in series between the terminals of the power source.

図1(c)は、半導体発光装置10の上面を模式的に示す図である。図1(c)に示すように、半導体発光素子11及び12間は、2つの素子間接続配線CWによって接続されている。なお、この本実施例における半導体発光装置10の接続形態は一例に過ぎない。   FIG. 1C is a diagram schematically showing the upper surface of the semiconductor light emitting device 10. As shown in FIG. 1C, the semiconductor light emitting elements 11 and 12 are connected by two inter-element connection wirings CW. In addition, the connection form of the semiconductor light emitting device 10 in this embodiment is merely an example.

次に、図2を用いて、反射壁17について説明する。図2は、図1(a)の破線で囲まれた部分を拡大した部分拡大断面図である。なお、図の明確さのため、一部のハッチングを省略してある。反射壁17は、支持基板13上の領域A1から、側面視において、すなわち半導体構造層21及び26に平行な方向から見たとき、発光層21B及び26Bを越える高さHで形成されている。これによって、発光層21Bと発光層26Bとの間の最も短い光路を遮断する。従って、発光層21Bから放出された光が隣接する半導体発光素子12の半導体構造層26内に入射して、外部に取出される光の強度が低減されることを抑制することができる。また、反射壁17の頂部17Aは凸面形状を有している。従って、発光層21B及び26Bから放出された光を、素子間領域A1、すなわち素子間領域A1上の蛍光体層18の領域に導くことができる。また、発光層21B及び26Bから放出され、蛍光体層18の蛍光体18Aによって反射されて素子側に戻ってきた光を、素子間領域A1上の蛍光体層18の領域に導くことができる。   Next, the reflection wall 17 will be described with reference to FIG. FIG. 2 is a partial enlarged cross-sectional view in which a portion surrounded by a broken line in FIG. For clarity of illustration, some hatching is omitted. The reflection wall 17 is formed at a height H that exceeds the light emitting layers 21B and 26B when viewed from the side, that is, from a direction parallel to the semiconductor structure layers 21 and 26, from the region A1 on the support substrate 13. Thus, the shortest optical path between the light emitting layer 21B and the light emitting layer 26B is blocked. Accordingly, it is possible to suppress the light emitted from the light emitting layer 21B from entering the semiconductor structure layer 26 of the adjacent semiconductor light emitting element 12 and reducing the intensity of the light extracted outside. The top portion 17A of the reflecting wall 17 has a convex shape. Therefore, the light emitted from the light emitting layers 21B and 26B can be guided to the inter-element region A1, that is, the region of the phosphor layer 18 on the inter-element region A1. Further, the light emitted from the light emitting layers 21B and 26B, reflected by the phosphor 18A of the phosphor layer 18 and returned to the element side can be guided to the region of the phosphor layer 18 on the inter-element region A1.

より詳細には、例えば、発光層26Bから反射壁17に向かって放出された光L1は、反射壁17によって、素子間の発光しない領域A1に向かって反射される。また、発光層21Bから放出され、蛍光体層18に入射し、蛍光体18Aによって反射壁17に向かって反射された光L2は、反射壁17によって素子間領域A1に向かって反射される。反射壁17の頂部17Aが断面において凸面形状を有していることによって、光L1及びL2のように反射壁17によって反射されて素子間領域A1に進む光が増加する。従って、素子間領域A1からも多くの光を取出すことが可能となり、素子間領域である発光層の存在しない領域によって生ずる発光面の暗部の形成が抑制される。   More specifically, for example, the light L1 emitted from the light emitting layer 26B toward the reflecting wall 17 is reflected by the reflecting wall 17 toward the region A1 where no light is emitted between the elements. The light L2 emitted from the light emitting layer 21B and incident on the phosphor layer 18 and reflected by the phosphor 18A toward the reflection wall 17 is reflected by the reflection wall 17 toward the inter-element region A1. Since the top portion 17A of the reflecting wall 17 has a convex shape in cross section, the light that is reflected by the reflecting wall 17 and proceeds to the inter-element region A1, such as the light L1 and L2, increases. Accordingly, it is possible to extract a large amount of light from the inter-element region A1, and the formation of a dark portion of the light-emitting surface caused by the region where the light-emitting layer that is the inter-element region does not exist is suppressed.

また、反射壁17の頂部17Aは、反射壁17のうち、側面視において発光層21Bよりも支持基板13側の部分であり、換言すれば、反射壁17は、その発光層21B及び26Bよりも支持基板13側の部分から凸面形状が形成されている。従って、発光層から隣接する発光層に向かう光、例えば発光層21Bから発光層26Bに向かって放出された光が素子間領域A1上の蛍光体層18の領域に向かう可能性が高くなる。   The top portion 17A of the reflecting wall 17 is a portion of the reflecting wall 17 that is closer to the support substrate 13 than the light emitting layer 21B in a side view. In other words, the reflecting wall 17 is more than the light emitting layers 21B and 26B. A convex shape is formed from the portion on the support substrate 13 side. Therefore, there is a high possibility that light traveling from the light emitting layer to the adjacent light emitting layer, for example, light emitted from the light emitting layer 21B toward the light emitting layer 26B, travels to the region of the phosphor layer 18 on the inter-element region A1.

なお、反射壁17は、半導体構造層21及び26の表面を越えない高さを有していることが好ましい。反射壁17が半導体構造層21及び26の表面を越える高さで形成されている場合、素子間領域に対応した暗部が形成されることが助長されるのみならず、反射壁17が半導体構造層に接して導通不良が発生するなど、信頼性が低下する可能性があるからである。   The reflecting wall 17 preferably has a height that does not exceed the surfaces of the semiconductor structure layers 21 and 26. When the reflection wall 17 is formed at a height exceeding the surface of the semiconductor structure layers 21 and 26, not only is the formation of a dark part corresponding to the inter-element region formed, but the reflection wall 17 is also formed of the semiconductor structure layer. This is because there is a possibility that reliability may be lowered, such as a conduction failure occurring in contact with the contact.

次に、図3(a)〜(d)を参照して、半導体発光装置10の製造方法について説明する。図3(a)〜(d)は、半導体発光装置10の製造方法を示す断面図である。本実施例においては、まず、図3(a)に示すように、成長用基板29としてサファイア基板を準備した。次に、成長用基板29上に半導体構造層21及び26となる半導体層を成長した。次に、当該半導体層上にフォトリソグラフィ法によってマスクパターンを形成し、スパッタ法によって、p電極23及び28としてコンタクト電極、反射層及びキャップ層を形成した。次に、当該半導体層にマスクパターンを形成し、エッチングを行うことによって、当該半導体層を半導体構造層21及び26に分割した。   Next, a method for manufacturing the semiconductor light emitting device 10 will be described with reference to FIGS. 3A to 3D are cross-sectional views illustrating a method for manufacturing the semiconductor light emitting device 10. In this example, first, as shown in FIG. 3A, a sapphire substrate was prepared as the growth substrate 29. Next, a semiconductor layer to be the semiconductor structure layers 21 and 26 was grown on the growth substrate 29. Next, a mask pattern was formed on the semiconductor layer by photolithography, and a contact electrode, a reflective layer, and a cap layer were formed as the p electrodes 23 and 28 by sputtering. Next, a mask pattern was formed on the semiconductor layer, and etching was performed to divide the semiconductor layer into semiconductor structure layers 21 and 26.

次に、図3(b)に示すように、支持基板13としてSi基板を準備し、支持基板13上に絶縁層14を形成した。次に、絶縁層14上にフォトリソグラフィ法によってマスクパターンを形成し、スパッタ法によって、接続金属層OM、接合層15及び16としてTi、Pt、Au及びAuSnを形成した。次に、絶縁層14上にフォトリソグラフィ法によってマスクパターンを形成し、後に反射壁17となるベース構造体17Pとして、接合層15及び16間にTi、Au及びRhを形成した。このとき、ベース構造体17Pが接合層15及び16よりも大きな層厚を有するように、かつ半導体構造層21及び26の側面間に延在するように形成した。   Next, as shown in FIG. 3B, a Si substrate was prepared as the support substrate 13, and the insulating layer 14 was formed on the support substrate 13. Next, a mask pattern was formed on the insulating layer 14 by photolithography, and Ti, Pt, Au, and AuSn were formed as the connection metal layer OM and the bonding layers 15 and 16 by sputtering. Next, a mask pattern was formed on the insulating layer 14 by photolithography, and Ti, Au, and Rh were formed between the bonding layers 15 and 16 as a base structure 17P that later becomes the reflection wall 17. At this time, the base structure 17 </ b> P was formed so as to have a larger layer thickness than the bonding layers 15 and 16 and to extend between the side surfaces of the semiconductor structure layers 21 and 26.

次に、図3(c)に示すように、p電極23及び28をそれぞれ接合層15及び16に加熱及び圧着することによって、支持基板13に半導体構造層21及び26を接合した。続いて、レーザリフトオフ法によって、成長用基板29を除去した。具体的には、成長用基板29にレーザ光LBを照射した。このとき、半導体構造層21及び26の表面のみならず、成長用基板29を介してレーザ光LBをベース構造体17Pに照射した。レーザ光LBがベース構造体17Pに照射されることによって、ベース構造体17Pが熱によって凝集し、変形する。具体的には、ベース構造体17Pは、その幅が小さくなるとともに、高さが大きくなり、さらに頂部の断面が丸まった凸面形状となる。このようにして、成長用基板29を除去すると共に、反射壁17を形成した。   Next, as shown in FIG. 3C, the semiconductor structures 21 and 26 were bonded to the support substrate 13 by heating and pressure bonding the p electrodes 23 and 28 to the bonding layers 15 and 16, respectively. Subsequently, the growth substrate 29 was removed by a laser lift-off method. Specifically, the growth substrate 29 was irradiated with the laser beam LB. At this time, the base structure 17P was irradiated not only with the surfaces of the semiconductor structure layers 21 and 26 but also through the growth substrate 29. By irradiating the base structure 17P with the laser beam LB, the base structure 17P is aggregated and deformed by heat. Specifically, the base structure 17P has a convex shape in which the width is reduced, the height is increased, and the top section is rounded. In this way, the growth substrate 29 was removed and the reflection wall 17 was formed.

次に、半導体構造層21及び26をエッチングによって傾斜させ、その側面に保護膜PLを形成し、半導体構造層21及び26上にそれぞれn電極22及び27を形成した。また、保護膜PL上に外部接続配線OW及び素子間接族配線CWを形成し、半導体構造層21及び26を直列に接続された。続いて、各配線、接合層15及び16、反射壁17、並びに半導体発光素子11及び12を埋設するように蛍光体層18を形成した。これにより、図3(d)に示すように半導体発光装置10を作製した。   Next, the semiconductor structure layers 21 and 26 were tilted by etching, a protective film PL was formed on the side surfaces thereof, and n electrodes 22 and 27 were formed on the semiconductor structure layers 21 and 26, respectively. Further, the external connection wiring OW and the element indirect group wiring CW were formed on the protective film PL, and the semiconductor structure layers 21 and 26 were connected in series. Subsequently, a phosphor layer 18 was formed so as to embed each wiring, the bonding layers 15 and 16, the reflection wall 17, and the semiconductor light emitting elements 11 and 12. Thus, the semiconductor light emitting device 10 was manufactured as shown in FIG.

なお、本実施例においては、2つの半導体発光素子によって半導体発光装置を構成する場合について説明したが、半導体発光素子を3つ以上用いて半導体発光装置が形成されていてもよい。例えば3つの半導体発光素子を一列に並置する場合、2つの隣接する半導体発光素子間の領域の各々に1つ、合計2つの反射壁が形成される。また、4つの半導体発光素子を用いて、各辺が2つの半導体発光素子によって形成されるように並置した全体として矩形の配光形状を有する半導体発光装置を作製する場合、各辺における素子間領域の各々、合計4つの反射壁が形成される。   In this embodiment, the case where the semiconductor light emitting device is configured by two semiconductor light emitting elements has been described, but the semiconductor light emitting device may be formed by using three or more semiconductor light emitting elements. For example, when three semiconductor light emitting elements are juxtaposed in a line, two reflecting walls are formed, one in each of the regions between two adjacent semiconductor light emitting elements. Further, when a semiconductor light emitting device having a rectangular light distribution shape as a whole is arranged using four semiconductor light emitting elements so that each side is formed by two semiconductor light emitting elements, an inter-element region on each side In total, four reflecting walls are formed.

また、本実施例においては、成長用基板を除去するのと同時に反射壁を形成する場合について説明したが、反射壁は、支持基板にベース構造体を作製した直後にベース構造体にレーザ光を照射することによって、半導体構造層の接合前に形成することも可能である。レーザ光による熱凝縮を利用して反射壁を形成する場合について説明したが、反射壁は、ベース構造体を加熱するなど、ベース構造体に熱を加えることが可能な他の手段によって反射壁を形成してもよい。また、反射壁及びベース構造体の材料は、熱によって凝集する特性を有する材料であることが好ましく、例えばAu、Ag及びCuを用いることが好ましい。特にAuは凝集しやすく、かつ化学的に安定しているため反射壁の材料としては好ましい。   In this embodiment, the case where the reflecting wall is formed at the same time as the growth substrate is removed has been described. However, the reflecting wall emits laser light to the base structure immediately after the base structure is formed on the support substrate. By irradiating, it is also possible to form the semiconductor structure layer before joining. Although the case where the reflection wall is formed by utilizing thermal condensation by laser light has been described, the reflection wall is formed by other means capable of applying heat to the base structure, such as heating the base structure. It may be formed. Further, the material of the reflecting wall and the base structure is preferably a material having a property of aggregating by heat, and for example, Au, Ag and Cu are preferably used. In particular, Au is preferable as a material of the reflecting wall because it is easy to aggregate and is chemically stable.

図4(a)は、半導体発光装置30の構造を示す断面図である。なお、半導体発光装置30は半導体発光装置10と同様に蛍光体層18を有しているが、図の明確さのため、蛍光体層18を省略してある。半導体発光装置30は、支持基板13上に、3つの半導体発光素子31、32及び33が一列に配置された構造を有している。半導体発光装置30は、半導体発光素子の構造及び反射壁36の構造が半導体発光装置10とは異なる。まず、半導体発光素子31の構造について説明する。半導体発光素子31は、半導体発光素子11の半導体構造層21と同様の構成を有し、半導体発光素子32及び33は半導体発光素子31と同様の半導体構造層41を有している。具体的には、半導体構造層41のn型半導体層41A、発光層41B及びp型半導体層41Cは、半導体構造層21のn型半導体層21A、発光層21B及びp型半導体層21Cと同様の構造を有している。   FIG. 4A is a cross-sectional view showing the structure of the semiconductor light emitting device 30. Although the semiconductor light emitting device 30 includes the phosphor layer 18 as in the semiconductor light emitting device 10, the phosphor layer 18 is omitted for clarity of illustration. The semiconductor light emitting device 30 has a structure in which three semiconductor light emitting elements 31, 32, and 33 are arranged in a row on a support substrate 13. The semiconductor light emitting device 30 is different from the semiconductor light emitting device 10 in the structure of the semiconductor light emitting element and the structure of the reflection wall 36. First, the structure of the semiconductor light emitting element 31 will be described. The semiconductor light emitting device 31 has the same configuration as the semiconductor structure layer 21 of the semiconductor light emitting device 11, and the semiconductor light emitting devices 32 and 33 have the same semiconductor structure layer 41 as the semiconductor light emitting device 31. Specifically, the n-type semiconductor layer 41A, the light-emitting layer 41B, and the p-type semiconductor layer 41C of the semiconductor structure layer 41 are the same as the n-type semiconductor layer 21A, the light-emitting layer 21B, and the p-type semiconductor layer 21C of the semiconductor structure layer 21. It has a structure.

半導体構造層31の隣接する半導体発光素子32に面する側面41Sは、支持基板13に向かって半導体構造層間の距離が拡大するように傾斜している。すなわち、半導体発光素子31及び32間の距離は、半導体構造層41の上面においてよりも下面において小さい。なお、本実施例においては、半導体構造層41の全ての側面が傾斜している場合、すなわち半導体構造層41が支持基板13に向かってテーパ形状をなしている場合について説明する。   The side surface 41 </ b> S facing the semiconductor light emitting element 32 adjacent to the semiconductor structure layer 31 is inclined so that the distance between the semiconductor structure layers increases toward the support substrate 13. That is, the distance between the semiconductor light emitting elements 31 and 32 is smaller on the lower surface than on the upper surface of the semiconductor structure layer 41. In this embodiment, the case where all the side surfaces of the semiconductor structure layer 41 are inclined, that is, the case where the semiconductor structure layer 41 is tapered toward the support substrate 13 will be described.

図4(a)に示すように、n電極42は、半導体構造層41の支持基板13側の表面、すなわちp型半導体層41Cの表面からp型半導体層41C及び発光層41Bを貫通し、n型半導体層41Aに接続されている。p型半導体層41C上にはp電極43として、コンタクト電極43A及びコンタクト電極43Aを覆うように形成された反射金属層43Bが形成されている。n電極42とp電極43は、絶縁層35によって互いに絶縁されている。また、支持基板13上には接合層34が形成されている。接合層34は、半導体発光素子31、32及び33の各々の直下で互いに離間して形成されており、当該離間した接合層の一方がn電極42に接続され、他方が接続電極CMを介してp電極43に接続されている。接合層34は、隣接する素子のうち、一方の素子のp電極と、他方の素子のn電極とを接続し、これによって各素子が直列に接続された構成となっている。また、支持基板13と半導体発光素子31、32及び33との間には、接合層34に接合された接合領域BAが形成されている。   As shown in FIG. 4A, the n-electrode 42 penetrates the p-type semiconductor layer 41C and the light emitting layer 41B from the surface of the semiconductor structure layer 41 on the support substrate 13, that is, the surface of the p-type semiconductor layer 41C. It is connected to the type semiconductor layer 41A. A contact electrode 43A and a reflective metal layer 43B formed so as to cover the contact electrode 43A are formed on the p-type semiconductor layer 41C as the p-electrode 43. The n electrode 42 and the p electrode 43 are insulated from each other by the insulating layer 35. A bonding layer 34 is formed on the support substrate 13. The bonding layer 34 is formed to be separated from each other directly below each of the semiconductor light emitting elements 31, 32, and 33. One of the separated bonding layers is connected to the n-electrode 42, and the other is connected to the connection electrode CM. Connected to the p-electrode 43. The bonding layer 34 has a configuration in which, among adjacent elements, the p-electrode of one element and the n-electrode of the other element are connected, and thereby each element is connected in series. In addition, a bonding region BA bonded to the bonding layer 34 is formed between the support substrate 13 and the semiconductor light emitting elements 31, 32, and 33.

次に、図4(a)を用いて、半導体発光装置30の製造方法について説明する。まず、実施例1の半導体発光装置10と同様に、成長用基板(図示せず)上に半導体構造層41を成長し、p型半導体層41C上に、p電極43として、コンタクト電極43A及び反射金属層43Bを形成した。なお、反射金属層43B上において、反射金属層43Bの金属材料のマイグレーションを防止するキャップ層(図示せず)を形成してもよい。キャップ層は、反射金属層43Bの全体を覆うように設けられる。なお、このとき、p型半導体層41Cの一部の表面にはp電極43が形成されないようにした。次に、p電極43の表面を含むp型半導体層41Cの表面全体を覆うように絶縁層35を形成した。次にp電極43が形成されていないp型半導体層41C上の絶縁層35の領域上に、絶縁層35、p型半導体層41C及び発光層41Bを貫通し、n型半導体層41Aに至る開口部を形成し、当該開口部にn電極42を形成した。次に、p電極43が形成されたp型半導体層41C上の領域に開口部を形成し、当該開口部に接続電極CMを形成した。その後、支持基板13を準備し、支持基板13上に接合層34を互いに離間するように形成した。次に、接合層34上に、後に反射壁36となるベース構造体36P(図4(c))を形成した。続いて、絶縁層35上に接合層(図示せず)を形成した後、当該接合層を接合層34に熱圧着することによって、半導体発光素子31、32及び33を支持基板13に接合した。その後、レーザリフトオフ法によって成長用基板を除去すると共に、反射壁36を形成した。続いて、n型半導体層41Aの表面にウェットエッチングを行うによって、n型半導体層41Aの表面に凹凸構造(図示せず)を形成した。次に、蛍光体層を形成して半導体発光装置30を作製した。   Next, a method for manufacturing the semiconductor light emitting device 30 will be described with reference to FIG. First, similarly to the semiconductor light emitting device 10 of Example 1, a semiconductor structure layer 41 is grown on a growth substrate (not shown), and a contact electrode 43A and a reflective electrode are formed as a p electrode 43 on the p-type semiconductor layer 41C. A metal layer 43B was formed. Note that a cap layer (not shown) that prevents migration of the metal material of the reflective metal layer 43B may be formed on the reflective metal layer 43B. The cap layer is provided so as to cover the entire reflective metal layer 43B. At this time, the p-electrode 43 is not formed on a part of the surface of the p-type semiconductor layer 41C. Next, the insulating layer 35 was formed so as to cover the entire surface of the p-type semiconductor layer 41C including the surface of the p-electrode 43. Next, in the region of the insulating layer 35 on the p-type semiconductor layer 41C where the p-electrode 43 is not formed, an opening that penetrates the insulating layer 35, the p-type semiconductor layer 41C, and the light emitting layer 41B and reaches the n-type semiconductor layer 41A. The n electrode 42 was formed in the opening. Next, an opening was formed in a region on the p-type semiconductor layer 41C where the p-electrode 43 was formed, and a connection electrode CM was formed in the opening. Thereafter, the support substrate 13 was prepared, and the bonding layers 34 were formed on the support substrate 13 so as to be separated from each other. Next, a base structure 36 </ b> P (FIG. 4C) that later becomes the reflection wall 36 was formed on the bonding layer 34. Subsequently, after forming a bonding layer (not shown) on the insulating layer 35, the semiconductor light emitting elements 31, 32, and 33 were bonded to the support substrate 13 by thermocompression bonding the bonding layer to the bonding layer 34. Thereafter, the growth substrate was removed by the laser lift-off method, and the reflection wall 36 was formed. Subsequently, a concavo-convex structure (not shown) was formed on the surface of the n-type semiconductor layer 41A by performing wet etching on the surface of the n-type semiconductor layer 41A. Next, the phosphor layer was formed to produce the semiconductor light emitting device 30.

次に、図4(b)を用いて、本実施例における反射壁36について説明する。図4(b)は、図4(a)の破線で囲まれた部分を拡大した部分拡大断面図である。反射壁36は、反射壁17と同様に、支持基板13の各素子間の領域上に形成されている。また、反射壁36は、反射壁17と同様の材料で形成されており、反射壁17と同様の高さ及び頂部形状(凸面形状)を有している。反射壁36は、側面視において、発光層41Bを越え、半導体構造層41を越えない高さを有しており、かつ隣接する半導体構造層41間の距離D1よりも大きな幅を有している。   Next, the reflecting wall 36 in the present embodiment will be described with reference to FIG. FIG. 4B is a partial enlarged cross-sectional view in which a portion surrounded by a broken line in FIG. Similar to the reflection wall 17, the reflection wall 36 is formed on a region between the elements of the support substrate 13. The reflecting wall 36 is made of the same material as the reflecting wall 17 and has the same height and top shape (convex shape) as the reflecting wall 17. The reflection wall 36 has a height that exceeds the light emitting layer 41 </ b> B and does not exceed the semiconductor structure layer 41 in a side view, and has a width that is greater than the distance D <b> 1 between the adjacent semiconductor structure layers 41. .

具体的には、半導体構造層41は、支持基板13に向かって隣接する半導体構造層との距離が拡大するように形成されている。従って、半導体構造層41間の距離は、その上面における距離D1よりも下面における距離D2の方が大きい。ここでは、説明上、距離D1を半導体構造層41間の距離と称し、距離D2を接合領域BA間の距離と称する。反射壁36は、図4(b)に示すように、頂部36A、中間部36B及び底部36Cからなる。また、反射壁36の中間部36Bの幅W1は、隣接する半導体構造層41間の距離D1よりも大きく、隣接する接合領域BA間の距離D2よりも小さく形成されている。また、反射壁36は、中間部36Bから底部36Cに向かって徐々に幅が大きくなるように形成されている。反射壁36の底部36Cの幅W2は、中間部36Bの幅W1よりも大きい。   Specifically, the semiconductor structure layer 41 is formed so that the distance from the adjacent semiconductor structure layer toward the support substrate 13 increases. Accordingly, the distance D2 on the lower surface is greater than the distance D1 on the upper surface of the distance between the semiconductor structure layers 41. Here, for the sake of explanation, the distance D1 is referred to as the distance between the semiconductor structure layers 41, and the distance D2 is referred to as the distance between the junction regions BA. As shown in FIG. 4B, the reflecting wall 36 includes a top portion 36A, an intermediate portion 36B, and a bottom portion 36C. In addition, the width W1 of the intermediate portion 36B of the reflecting wall 36 is formed to be larger than the distance D1 between the adjacent semiconductor structure layers 41 and smaller than the distance D2 between the adjacent junction regions BA. The reflection wall 36 is formed so that the width gradually increases from the intermediate portion 36B toward the bottom portion 36C. The width W2 of the bottom portion 36C of the reflecting wall 36 is larger than the width W1 of the intermediate portion 36B.

反射壁36は、図4(c)に示すように、反射壁17と同様に、ベース構造体36Pを形成した後、レーザ光LBを照射して熱凝集を起こさせることによって形成することができる。図4(c)は、支持基板13に素子を接合した後、成長用基板29を除去する際のレーザ光LBの照射開始直後のベース構造体36Pの形状を示す断面図である。反射壁36のベース構造体36Pを形成する際には、その幅が半導体構造層間距離D1よりも大きくかつ接合領域間距離D2よりも小さくなるように形成しておく。このように形成されたベース構造体36Pは、半導体構造層41に垂直な方向から見たとき、隣接方向(短手方向)の側部が半導体構造層41と重なる。従って、当該幅方向の端部にはレーザ光が直接照射されず、一部の二次的なレーザ光に照射されるのみとなる。従って、他のレーザ光が直接照射される部分よりも熱による凝集速度が小さく、底部26Cにおいては幅が小さくなりにくく、上記したような構造の反射壁36が形成される。   As shown in FIG. 4C, the reflecting wall 36 can be formed by forming the base structure 36 </ b> P and then irradiating the laser beam LB to cause thermal aggregation, as with the reflecting wall 17. . FIG. 4C is a cross-sectional view showing the shape of the base structure 36P immediately after the start of irradiation with the laser beam LB when the growth substrate 29 is removed after the elements are bonded to the support substrate 13. When the base structure 36P of the reflecting wall 36 is formed, the width is formed to be larger than the semiconductor structure interlayer distance D1 and smaller than the junction region distance D2. When the base structure 36 </ b> P formed in this way is viewed from a direction perpendicular to the semiconductor structure layer 41, the side portion in the adjacent direction (short direction) overlaps the semiconductor structure layer 41. Therefore, the laser beam is not directly irradiated to the end portion in the width direction, and only a part of the secondary laser beam is irradiated. Therefore, the agglomeration rate due to heat is smaller than that of the portion directly irradiated with other laser light, and the width of the bottom portion 26C is not easily reduced, and the reflection wall 36 having the above-described structure is formed.

反射壁36は、隣接する半導体構造層41間の距離D1よりも大きな幅W1を有する中間部36Bを有している。従って、半導体構造層41に垂直な方向から見たとき、隣接する半導体構造層41間の領域全てに反射壁36が形成されている。従って、反射壁36の頂部36Aによって素子間領域に光が導かれる確率がさらに大きくなり、素子間の暗部の形成が大きく抑制され、全体として均一かつ輝度ムラのない配光形状を実現することができる。また、反射壁36の底部36Cの幅W2は、中間部36Bの幅W1よりも大きい。従って、底部36Cによってより多くの光を蛍光体層、すなわち光取出し面に向かって反射させることが可能となり、光取出し効率を向上させることができる。また、反射壁36の底部36Cは、中間部36Bから底部36Cに向かって徐々に幅が大きくなるように形成されている。底部36Cがこのような形状を有していると、底部36Cによって光が蛍光体層18の方向に向かって反射されやすくなり、さらに光取出し効果が向上する。   The reflection wall 36 has an intermediate portion 36B having a width W1 larger than the distance D1 between the adjacent semiconductor structure layers 41. Therefore, when viewed from the direction perpendicular to the semiconductor structure layer 41, the reflection wall 36 is formed in the entire region between the adjacent semiconductor structure layers 41. Therefore, the probability that light is guided to the inter-element region by the top portion 36A of the reflecting wall 36 is further increased, and the formation of the dark portion between the elements is greatly suppressed, and a light distribution shape that is uniform and free from luminance unevenness as a whole can be realized. it can. Further, the width W2 of the bottom portion 36C of the reflecting wall 36 is larger than the width W1 of the intermediate portion 36B. Therefore, more light can be reflected toward the phosphor layer, that is, the light extraction surface by the bottom portion 36C, and the light extraction efficiency can be improved. The bottom portion 36C of the reflecting wall 36 is formed so that the width gradually increases from the intermediate portion 36B toward the bottom portion 36C. When the bottom portion 36C has such a shape, light is easily reflected toward the phosphor layer 18 by the bottom portion 36C, and the light extraction effect is further improved.

なお、上記した実施例においては、第1の半導体層及び第2の半導体層がそれぞれn型半導体層及びp型半導体層である場合について説明したが、第1及び第2の半導体層の導電型はこれに限るものではない。第1及び第2の半導体層はそれぞれ上記した実施例とは反対の導電型を有していても良い。また、半導体発光素子の構造は上記した実施例の場合に限定されるものではない。例えば、成長用基板上に第1の半導体層、発光層及び第2の半導体層を成長し、成長用基板を支持基板上に固定した構造を有していても良い。さらに、配線などが施された実装基板上に支持基板を固定し、実装基板上の配線を介して半導体発光素子間が接続された構成を有していてもよい。   In the above-described embodiments, the case where the first semiconductor layer and the second semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, has been described. However, the conductivity types of the first and second semiconductor layers are described. Is not limited to this. Each of the first and second semiconductor layers may have a conductivity type opposite to that of the above-described embodiment. Further, the structure of the semiconductor light emitting device is not limited to the case of the above-described embodiment. For example, the first semiconductor layer, the light emitting layer, and the second semiconductor layer may be grown on the growth substrate, and the growth substrate may be fixed on the support substrate. Further, the support substrate may be fixed on a mounting substrate on which wiring or the like is applied, and the semiconductor light emitting elements may be connected via the wiring on the mounting substrate.

上記したように、反射壁は、半導体発光素子の側面に沿った方向に延在し、かつ頂部が凸面形状を有する。従って、複数の半導体発光素子を用いた半導体発光装置において、発光面に暗部が形成されることを抑制し、輝度ムラが大きく改善された半導体発光装置を提供することが可能となる。   As described above, the reflecting wall extends in the direction along the side surface of the semiconductor light emitting element, and the top has a convex shape. Therefore, in a semiconductor light emitting device using a plurality of semiconductor light emitting elements, it is possible to provide a semiconductor light emitting device in which dark portions are not formed on the light emitting surface and luminance unevenness is greatly improved.

10 半導体発光装置
11、12 半導体発光素子
13 支持基板
17、36 反射壁
17A、36A 頂部
36B 中間部
36C 底部
21、26、41 半導体構造層
21B、26B、41B 発光層
DESCRIPTION OF SYMBOLS 10 Semiconductor light-emitting device 11, 12 Semiconductor light-emitting element 13 Support substrate 17, 36 Reflective wall 17A, 36A Top part 36B Middle part 36C Bottom part 21, 26, 41 Semiconductor structure layer 21B, 26B, 41B Light emitting layer

Claims (5)

発光層を含む半導体構造層からなる複数の半導体発光素子と、
前記複数の半導体発光素子が並置された支持基板と、
前記支持基板の隣接する前記半導体発光素子間の領域上に形成された反射壁と、を有し、
前記反射壁は、前記半導体発光素子の側面に沿った方向に延在し、かつ頂部が凸面形状を有することを特徴とする半導体発光装置。
A plurality of semiconductor light-emitting elements comprising a semiconductor structure layer including a light-emitting layer;
A support substrate on which the plurality of semiconductor light emitting elements are juxtaposed,
A reflective wall formed on a region between the semiconductor light emitting elements adjacent to each other on the support substrate,
The reflection wall extends in a direction along a side surface of the semiconductor light emitting element, and a top portion has a convex shape.
前記反射壁は前記発光層を越える高さを有していることを特徴とする請求項1に記載の半導体発光装置。   The semiconductor light emitting device according to claim 1, wherein the reflection wall has a height exceeding the light emitting layer. 前記半導体構造層の隣接する前記半導体発光素子に面する側面は、前記支持基板に向かって前記半導体構造層間の距離が拡大するように傾斜しており、
前記反射壁は前記半導体構造層を越えない高さを有し、
前記反射壁は隣接する前記半導体構造層間の距離よりも大きな幅を有していることを特徴とする請求項1又は2に記載の半導体発光装置。
The side surface facing the semiconductor light emitting element adjacent to the semiconductor structure layer is inclined so that the distance between the semiconductor structure layers increases toward the support substrate,
The reflective wall has a height not exceeding the semiconductor structure layer;
The semiconductor light emitting device according to claim 1, wherein the reflection wall has a width larger than a distance between adjacent semiconductor structure layers.
前記反射壁は、前記頂部、中間部及び底部を有し、
前記中間部は隣接する前記半導体構造層間の距離よりも大きな幅を有し、
前記底部は、前記中間部よりも大きな幅を有していることを特徴とする請求項1乃至3のいずれか1つに記載の半導体発光装置。
The reflective wall has the top, middle and bottom;
The intermediate portion has a width larger than a distance between adjacent semiconductor structure layers;
The semiconductor light-emitting device according to claim 1, wherein the bottom portion has a larger width than the intermediate portion.
前記底部は、前記中間部から前記底部に向かって徐々に幅が大きくなるように形成されていることを特徴とする請求項1乃至4のいずれか1つに記載の半導体発光装置。   5. The semiconductor light emitting device according to claim 1, wherein the bottom portion is formed so that a width gradually increases from the intermediate portion toward the bottom portion.
JP2013220931A 2013-10-24 2013-10-24 Semiconductor light emitting device Active JP6216209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013220931A JP6216209B2 (en) 2013-10-24 2013-10-24 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013220931A JP6216209B2 (en) 2013-10-24 2013-10-24 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2015082628A true JP2015082628A (en) 2015-04-27
JP6216209B2 JP6216209B2 (en) 2017-10-18

Family

ID=53013066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013220931A Active JP6216209B2 (en) 2013-10-24 2013-10-24 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP6216209B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528898A (en) * 1998-10-21 2002-09-03 サーノフ コーポレイション Method and apparatus for performing wavelength conversion using phosphor having light emitting diode
JP2007294579A (en) * 2006-04-24 2007-11-08 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR MANUFACTURING SAME, AND LAMP
JP2010219324A (en) * 2009-03-17 2010-09-30 Nichia Corp Light-emitting device
JP2011040494A (en) * 2009-08-07 2011-02-24 Koito Mfg Co Ltd Light emitting module
JP2011165888A (en) * 2010-02-09 2011-08-25 Sharp Corp Light-emitting device, surface light source device, liquid crystal display device, and method of manufacturing light-emitting device
JP2012009794A (en) * 2010-06-28 2012-01-12 Panasonic Corp Light emitting device, back light unit, liquid crystal display, and illumination device
JP2012129237A (en) * 2010-12-13 2012-07-05 Stanley Electric Co Ltd Light-emitting device and method for manufacturing the same
JP2012186337A (en) * 2011-03-07 2012-09-27 Stanley Electric Co Ltd Light-emitting device and manufacturing method thereof
JP2013077798A (en) * 2011-09-14 2013-04-25 Toyoda Gosei Co Ltd Glass sealing led lamp and manufacturing method of the same
US20140167092A1 (en) * 2011-08-04 2014-06-19 Osram Opto Semiconductors Gmbh Optoelectronic assembly and method for producing an optoelectronic assembly

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528898A (en) * 1998-10-21 2002-09-03 サーノフ コーポレイション Method and apparatus for performing wavelength conversion using phosphor having light emitting diode
JP2007294579A (en) * 2006-04-24 2007-11-08 Showa Denko Kk GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR MANUFACTURING SAME, AND LAMP
JP2010219324A (en) * 2009-03-17 2010-09-30 Nichia Corp Light-emitting device
JP2011040494A (en) * 2009-08-07 2011-02-24 Koito Mfg Co Ltd Light emitting module
JP2011165888A (en) * 2010-02-09 2011-08-25 Sharp Corp Light-emitting device, surface light source device, liquid crystal display device, and method of manufacturing light-emitting device
JP2012009794A (en) * 2010-06-28 2012-01-12 Panasonic Corp Light emitting device, back light unit, liquid crystal display, and illumination device
JP2012129237A (en) * 2010-12-13 2012-07-05 Stanley Electric Co Ltd Light-emitting device and method for manufacturing the same
JP2012186337A (en) * 2011-03-07 2012-09-27 Stanley Electric Co Ltd Light-emitting device and manufacturing method thereof
US20140167092A1 (en) * 2011-08-04 2014-06-19 Osram Opto Semiconductors Gmbh Optoelectronic assembly and method for producing an optoelectronic assembly
JP2013077798A (en) * 2011-09-14 2013-04-25 Toyoda Gosei Co Ltd Glass sealing led lamp and manufacturing method of the same

Also Published As

Publication number Publication date
JP6216209B2 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
TWI513065B (en) Semiconductor light emitting device and light emitting device
KR101150861B1 (en) Light emitting diode having multi-cell structure and its manufacturing method
KR102299959B1 (en) Semiconductor light-emitting device
JP2016082231A (en) Light-emitting element package and lighting system including the same
KR20150139194A (en) Light emitting diode and method of fabricating the same
JP5276680B2 (en) Light emitting device package, lighting system
JP6219177B2 (en) Semiconductor light emitting device
JP2013179215A (en) Led array and photoelectric integrated device
JP2014022401A (en) Nitride semiconductor light-emitting element
JP5814968B2 (en) Nitride semiconductor light emitting device
KR20120034910A (en) Semiconductor light emitting device and preparing therof
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
JP6684541B2 (en) Light emitting element
US9559270B2 (en) Light-emitting device and method of producing the same
KR101457036B1 (en) Light emitting diode and manufacturing method of the same
US8643033B2 (en) Light emitting device array
KR101221643B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
JP6216209B2 (en) Semiconductor light emitting device
JP2015159203A (en) Semiconductor light emitting device
JP2019145819A (en) Light emitting device and light emitting device package
KR102562064B1 (en) Light emitting diode having plurality of light emitting cells and light emitting module having the same
JP2015002232A (en) Light-emitting device
JP2015103590A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170922

R150 Certificate of patent or registration of utility model

Ref document number: 6216209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250