JP2014229320A - メインボード - Google Patents

メインボード Download PDF

Info

Publication number
JP2014229320A
JP2014229320A JP2014107881A JP2014107881A JP2014229320A JP 2014229320 A JP2014229320 A JP 2014229320A JP 2014107881 A JP2014107881 A JP 2014107881A JP 2014107881 A JP2014107881 A JP 2014107881A JP 2014229320 A JP2014229320 A JP 2014229320A
Authority
JP
Japan
Prior art keywords
pcie
slot
sets
controller
external card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014107881A
Other languages
English (en)
Inventor
武 周
Zhou Wu
武 周
夢良 陽
Meng Liang Yo
夢良 陽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Publication of JP2014229320A publication Critical patent/JP2014229320A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】本発明は、プリント基板の階層を増加せずに、ＰＣＩｅ?１６スロット及びＰＣＩｅ?８スロットに適合できるメインボードを提供することを目的とする。【解決手段】本発明のメインボードは、ＰＣＩｅ?１６スロットにＰＣＩｅ?８の外部カードが挿入された場合、制御器はＰＣＩｅ?１６スロットとの間の８組の通路データを介してＰＣＩｅ?８の外部カードと通信し、ＰＣＩｅ切換器はＰＣＩｅ?８の外部カードと通信し、ＰＣＩｅ?１６スロットにＰＣＩｅ?１６の外部カードが挿入された場合、ＰＣＩｅ?１６スロットのフィードバック信号出力ピンは、１つのフィードバック信号を出力し、且つＰＣＩｅ切換器に送信し、ＰＣＩｅ切換器はＰＣＩｅ?１６スロットとの間の８組の通路データを通信し、制御器はＰＣＩｅ?１６の外部カードとデータを通信する。【選択図】図１

Description

本発明は、メインボードに関し、特にＰＣＩｅスロットが設置されているメインボードに関するものである。
従来のコンピュータのメインボードには、複数のＰＣＩｅスロットが設置されている。しかし近年、ＰＣＩｅの伝送通路は益々増加しているため、配線の要求も高くなっている。例えば、ＰＣＩｅ×１６スロットを増加させたい場合、プリント基板の階層を増加させることによって増加でき、配線を行なった後、ＰＣＩｅ×１６と接続された外部カードとメインボードは通信できる。しかし、このような場合コストが高い。また、ＰＣＩｅ×１６スロットをＰＣＩｅ×８信号に分配した場合、データ信号が減少する。これにより、ＰＣＩｅ×１６と接続された外部カードとは通信できなくなるため、柔軟性に欠ける。
以上の問題点に鑑みて、本発明は、プリント基板の階層を増加せずに、ＰＣＩｅ×１６スロット及びＰＣＩｅ×８スロットに適合できるメインボードを提供することを目的とする。
上記の課題を解決するために、本発明のメインボードには、ＰＣＩｅ×１６スロット、ＰＣＩｅ×８スロット、制御器及びＰＣＩｅ切換器が設置されている。前記制御器は、前記ＰＣＩｅ切換器を介して、前記ＰＣＩｅ×８スロットと接続され、前記制御器と前記ＰＣＩｅ×８スロットとの間は、８組の通路データを介してデータが通信され、前記制御器は、８組の通路データを介して前記ＰＣＩｅ×１６スロットと接続され、前記ＰＣＩｅ切換器は、８組の通路データを介して前記ＰＣＩｅ×１６スロットと接続され、且つ前記ＰＣＩｅ×１６スロットのフィードバック信号出力ピンと接続され、前記ＰＣＩｅ×１６スロットにＰＣＩｅ×８の外部カードが挿入された場合、前記制御器は、前記ＰＣＩｅ×１６スロットとの間の８組の通路データを介して前記ＰＣＩｅ×１６スロットに挿入された前記ＰＣＩｅ×８の外部カードと通信し、前記ＰＣＩｅ切換器は、前記制御器と前記ＰＣＩｅ×８スロットとの間の８組の通路データを通信し、前記制御器は、前記ＰＣＩｅ切換器を介して前記ＰＣＩｅ×８スロットに挿入されたＰＣＩｅ×８の外部カードと通信し、前記ＰＣＩｅ×１６スロットにＰＣＩｅ×１６の外部カードが挿入された場合、前記ＰＣＩｅ×１６スロットのフィードバック信号出力ピンは、１つのフィードバック信号を出力し、且つ前記フィードバック信号を前記ＰＣＩｅ切換器に送信し、前記ＰＣＩｅ切換器は、前記ＰＣＩｅ×１６スロットとの間の８組の通路データを通信し、前記制御器は、前記ＰＣＩｅ×１６スロットとの間の８組の通路データ及び前記ＰＣＩｅ切換器と前記ＰＣＩｅ×１６スロットとの間の８組の通路データによって、前記ＰＣＩｅ×１６スロットに挿入された前記ＰＣＩｅ×１６の外部カードとデータを通信する。
本発明のメインボードは、メインボードに設置されたＰＣＩｅ×８スロットと制御器との間の８組の通路データによって、ＰＣＩｅ×１６スロット１に挿入されたＰＣＩｅ×１６の外部カードとの間のデータ通信を実現できる。またこの際、プリント基板の階層を増加しなくてよい。従って、コストを削減することができる。
本発明に係るメインボードの原理図である。
以下、図面に基づいて、本発明に係るメインボードについて詳細に説明する。図１に示したように、メインボード１００には、ＰＣＩｅ×１６スロット１、ＰＣＩＥ×８スロット２、制御器８及びＰＣＩｅ切換器７が設置されている。
ＰＣＩｅ×１６スロット１及びＰＣＩｅ×８スロット２には、それぞれ対応する数量の外部カード（図示せず）が挿入される。例えば、ＰＣＩｅ×１６スロット１には、ＰＣＩｅ×１６の外部カード或いはＰＣＩｅ×８の外部カードが挿入され、ＰＣＩｅ×８スロット２には、ＰＣＩｅ×８の外部カードが挿入される。制御器８は、ＰＣＩｅ×１６スロット１及びＰＣＩｅ×８スロット２を制御して、ＰＣＩｅ×１６スロット１及びＰＣＩｅ×８スロット２に挿入された対応する外部カードとデータを通信する。
制御器８とＰＣＩｅ×１６スロット１との間では、８組の通路データを介して、データが通信され、制御器８は、ＰＣＩｅ切換器７を介してＰＣＩｅ×８スロット２と接続される。また、制御器８とＰＣＩｅ×８スロット２との間では、８組の通路データを介してデータが通信される。ＰＣＩｅ切換器７とＰＣＩｅ×１６スロット１との間では、８組の通路データを介してデータが通信され、ＰＣＩｅ切換器７は、ＰＣＩｅ×１６スロット１のフィードバック信号出力ピンＡと接続される。
ＰＣＩｅ×１６スロット１にＰＣＩｅ×８の外部カードが挿入された場合、制御器８は、ＰＣＩｅ×１６スロット１との間の８組の通路データを介してＰＣＩｅ×１６スロット１に挿入されたＰＣＩｅ×８の外部カードと通信する。ＰＣＩｅ×８スロット２にＰＣＩｅ×８の外部カードが挿入された場合、ＰＣＩｅ切換器７は、ＰＣＩｅ×１６スロット１のフィードバック信号出力ピンＡからのフィードバック信号を受信せず、制御器８とＰＣＩｅ×８スロット２との間の８組の通路データを通信し、ＰＣＩｅ×８スロット２に挿入されたＰＣＩｅ×８の外部カードは、ＰＣＩｅ切換器７及び制御器８によってデータを通信する。
ＰＣＩｅ×１６スロット１にＰＣＩｅ×１６の外部カードが挿入された場合、ＰＣＩｅ×１６スロット１のフィードバック信号出力ピンＡは、１つのフィードバック信号を出力し、且つ該フィードバック信号をＰＣＩｅ切換器７に送信する。この際、ＰＣＩｅ切換器７は、ＰＣＩｅ×１６スロット１との間の８組の通路データを通信する。即ち、制御器８は、制御器８とＰＣＩｅ×８スロット２との間の８組の通路データによって、ＰＣＩｅ×１６スロット１に挿入されたＰＣＩｅ×１６の外部カードとの間の通信を制御する。
メインボード１００は、メインボード１００に設置されたＰＣＩｅ×８スロット２と制御器８との間の８組の通路データによって、ＰＣＩｅ×１６スロット１に挿入されたＰＣＩｅ×１６の外部カードとの間のデータ通信を実現できる。またこの際、プリント基板の階層を増加しなくてよい、従って、コストを削減することができる。
１００ メインボード
１ ＰＣＩｅ×１６スロット
２ ＰＣＩｅ×８スロット
８ 制御器
７ ＰＣＩｅ切換器
Ａ フィードバック信号出力ピン

Claims (1)

  1. メインボードにおいて、
    前記メインボードには、ＰＣＩｅ×１６スロット、ＰＣＩｅ×８スロット、制御器及びＰＣＩｅ切換器が設置されており、
    前記制御器は、前記ＰＣＩｅ切換器を介して前記ＰＣＩｅ×８スロットと接続され、前記制御器と前記ＰＣＩｅ×８スロットとの間は、８組の通路データを介してデータが通信され、前記制御器は、８組の通路データを介して、前記ＰＣＩｅ×１６スロットと接続され、
    前記ＰＣＩｅ切換器は、８組の通路データを介して、前記ＰＣＩｅ×１６スロットと接続され、且つ前記ＰＣＩｅ×１６スロットのフィードバック信号出力ピンと接続され、
    前記ＰＣＩｅ×１６スロットにＰＣＩｅ×８の外部カードが挿入された場合、前記制御器は、前記ＰＣＩｅ×１６スロットとの間の８組の通路データを介して、前記ＰＣＩｅ×１６スロットに挿入された前記ＰＣＩｅ×８の外部カードと通信し、前記ＰＣＩｅ切換器は、前記制御器と前記ＰＣＩｅ×８スロットとの間の８組の通路データを通信し、前記制御器は、前記ＰＣＩｅ切換器を介して、前記ＰＣＩｅ×８スロットに挿入されたＰＣＩｅ×８の外部カードと通信し、
    前記ＰＣＩｅ×１６スロットにＰＣＩｅ×１６の外部カードが挿入された場合、前記ＰＣＩｅ×１６スロットのフィードバック信号出力ピンは、１つのフィードバック信号を出力し、且つ前記フィードバック信号を前記ＰＣＩｅ切換器に送信し、前記ＰＣＩｅ切換器は、前記ＰＣＩｅ×１６スロットとの間の８組の通路データを通信し、前記制御器は、前記ＰＣＩｅ×１６スロットとの間の８組の通路データ及び前前記ＰＣＩｅ切換器と前記ＰＣＩｅ×１６スロットとの間の８組の通路データによって、前記ＰＣＩｅ×１６スロットに挿入された前記ＰＣＩｅ×１６の外部カードとデータを通信することを特徴とするメインボード。
JP2014107881A 2013-05-27 2014-05-26 メインボード Pending JP2014229320A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310199638.8 2013-05-27
CN201310199638.8A CN104181985A (zh) 2013-05-27 2013-05-27 电脑主板

Publications (1)

Publication Number Publication Date
JP2014229320A true JP2014229320A (ja) 2014-12-08

Family

ID=51936173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014107881A Pending JP2014229320A (ja) 2013-05-27 2014-05-26 メインボード

Country Status (3)

Country Link
US (1) US20140351483A1 (ja)
JP (1) JP2014229320A (ja)
CN (1) CN104181985A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108108324B (zh) * 2018-03-02 2020-08-14 山东超越数控电子股份有限公司 一种pcie扩展方法与装置
CN109887531B (zh) * 2018-12-25 2021-04-16 北京兆易创新科技股份有限公司 一种非易失存储器模式转换方法以及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258670B (en) * 2004-10-19 2006-07-21 Elitegroup Computer Sys Co Ltd Main board with a slot-sharing circuit for PCI express x16 and x1 slot to be connected to
DE202005011091U1 (de) * 2005-07-14 2005-09-22 Jet Way Information Co.Ltd., Chung Ho Schnittstellenstruktur zum Anschluß mehrerer Grafikkarten
CN201142073Y (zh) * 2007-12-28 2008-10-29 英业达股份有限公司 主板电路与扩充卡
CN102890665A (zh) * 2011-07-22 2013-01-23 鸿富锦精密工业（深圳）有限公司 连接器组合及其附属卡
CN202472531U (zh) * 2012-03-14 2012-10-03 浪潮电子信息产业股份有限公司 一种多应用的pcie扩展槽

Also Published As

Publication number Publication date
US20140351483A1 (en) 2014-11-27
CN104181985A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
DE602008004547D1 (de) 12c-bus-schnittstelle mit parallelbetriebsmodus
JP2012505448A5 (ja)
US20150214734A1 (en) Control Chip, Control Method and Connection Device Utilizing the Same
TW200745874A (en) Computer and main circuit board thereof
JP2011081779A5 (ja)
KR20180084504A (ko) Led 전광판 시스템 및 제어 방법
CN105279130A (zh) 一种对同地址的多个i2c器件进行操作的方法
CN104345826A (zh) 转接卡
CN103180797A (zh) 服务器系统及其外接卡扩展设备
JP2014229320A (ja) メインボード
WO2018114931A3 (de) Videowandmodul
US20130262885A1 (en) Power supply device for solid state drive
CN103108446A (zh) 一种交换机网口指示灯多状态显示系统
CN202093424U (zh) 中央处理单元与ddr和闪存分离配置的系统及系统单板
TW201523576A (zh) 用於顯示裝置之傳輸方法
TWI762685B (zh) 印刷電路板
TW201510731A (zh) 介面傳輸設備
US11379399B2 (en) Route demultiplexed signal pairs
CN202535386U (zh) 一种带正交连接器的交换机结构
CN110413557B (zh) 一种gpu加速装置
CN102567170B (zh) 服务器刀片主板测试板
CN201262633Y (zh) 一种针对lga775平台输出电压的测试装置
CN105138079A (zh) 一种支持pcie自适应多样化配置的设计方法
US9344076B2 (en) Bypass circuits and network security devices using the same
CN203523146U (zh) 一种盒式电子装置