JP2012050176A - Power module for power conversion device - Google Patents

Power module for power conversion device Download PDF

Info

Publication number
JP2012050176A
JP2012050176A JP2010187364A JP2010187364A JP2012050176A JP 2012050176 A JP2012050176 A JP 2012050176A JP 2010187364 A JP2010187364 A JP 2010187364A JP 2010187364 A JP2010187364 A JP 2010187364A JP 2012050176 A JP2012050176 A JP 2012050176A
Authority
JP
Japan
Prior art keywords
power
fwds
power module
diode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010187364A
Other languages
Japanese (ja)
Inventor
Hiroshi Takubo
拡 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010187364A priority Critical patent/JP2012050176A/en
Publication of JP2012050176A publication Critical patent/JP2012050176A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the resonance in reverse recovery operation of an FWD(Free Wheeling Diode) formed of silicon carbide, which is connected to a semiconductor switching element in reverse parallel, to prevent generation of an electromagnetic noise.SOLUTION: IGBTs(Insulated Gate Bipolar Transistor) 1a and 1b as semiconductor switching elements and FWDs 2a and 2b as wide bandgap devices formed of silicon carbide are connected in reverse parallel on circuit patterns 10a and 10b. Magnetic ferrite rings 7 are adhered to peripheries of the FWDs 2a and 2b so as to surround the FWDs 2a and 2b. Thereby, from an aspect of an equivalent circuit, a resistance which is an impedance component of the ferrite ring 7 is connected in series to the FWDs 2a and 2b. The resistance suppresses the resonance phenomenon generated at a reverse recovery operation of the FWDs 2a and 2b, and generation of an electromagnetic noise can be prevented.

Description

本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのパワー半導体スイッチング素子と、炭化ケイ素からなるワイドバンドギャップ半導体素材を適用したダイオードとを逆並列に接続した並列回路を内蔵する電力変換装置のパワーモジュールに関する。   The present invention reverses power semiconductor switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and MOS-FETs (Metal-Oxide-Semiconductor Field-Effect Transistors) and diodes using a wide band gap semiconductor material made of silicon carbide. The present invention relates to a power module of a power conversion device including a parallel circuit connected in parallel.

電動機駆動用インバータなどの電力変換装置では、ＩＧＢＴ、ＭＯＳ−ＦＥＴなどの自己消弧形半導体スイッチング素子をスイッチングさせることにより負荷であるモータに制御された電力を供給することが一般に行われている。   In a power conversion device such as an inverter for driving a motor, generally, controlled power is supplied to a motor that is a load by switching a self-extinguishing semiconductor switching element such as an IGBT or a MOS-FET.

図６はスイッチング素子にＩＧＢＴを使用した電動機駆動用インバータの回路構成例を示す図である。
電動機駆動用インバータは、ＩＧＢＴ１ａ，１ｂと還流用のダイオードであるＦＷＤ（フリー・ホイリング・ダイオード）２ａ，２ｂとが逆並列に接続され、これらを上下に直列に接続したアーム３を有している。このアーム３には、主回路の主端子３ａ，３ｂ，３ｃと補助端子３ｄ，３ｅとを有している。この電動機駆動用インバータは、このようなアーム３を３個並列に接続して三相電力変換装置を構成している。電動機駆動用インバータは、その入力に直流電源４が接続され、出力には、負荷である電動機５が接続され、さらにアーム３と並列に低インピーダンスのスナバコンデンサ６が接続されている。スナバコンデンサ６は、スイッチング素子がスイッチングする際に発生するスパイク電圧を抑制するためのものである。 FIG. 6 is a diagram illustrating a circuit configuration example of an inverter for driving a motor using an IGBT as a switching element.
The motor drive inverter has an arm 3 in which IGBTs 1a and 1b and freewheeling diodes FWD (free wheeling diodes) 2a and 2b are connected in antiparallel, and these are connected in series up and down. . The arm 3 has main terminals 3a, 3b, 3c and auxiliary terminals 3d, 3e of the main circuit. This inverter for driving a motor constitutes a three-phase power converter by connecting three such arms 3 in parallel. The motor drive inverter has a DC power source 4 connected to its input, a motor 5 as a load connected to its output, and a low impedance snubber capacitor 6 connected in parallel with the arm 3. The snubber capacitor 6 is for suppressing a spike voltage generated when the switching element is switched.

以上の構成の電動機駆動用インバータは、各アームの上下のスイッチング素子を交互にオン、オフさせることにより、電動機５に任意の電圧、周波数の電力を供給するように構成されている。また、スイッチング素子をオン、オフするタイミングは、正弦波など出力の指令（電圧指令）と三角波などの搬送波との大小比較により生成される。   The electric motor drive inverter having the above configuration is configured to supply electric power of an arbitrary voltage and frequency to the electric motor 5 by alternately turning on and off the upper and lower switching elements of each arm. The timing for turning on and off the switching element is generated by comparing the output command (voltage command) such as a sine wave with a carrier wave such as a triangular wave.

一方、上述のようなパワー半導体チップは、装置への実装、および半導体チップの放熱処理を容易にする目的により、樹脂などにより形成された、いわゆるモジュール・パッケージとして構成されて提供されることが一般的である。図６においては、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂを含む波線で囲ったアーム３の部分がパワーモジュールとして形成され、したがって三相電力変換装置では、３個のこのようなパワーモジュールを組み合わせて構成していることになる。   On the other hand, the power semiconductor chip as described above is generally provided as a so-called module package formed of resin or the like for the purpose of facilitating mounting on a device and heat dissipation of the semiconductor chip. Is. In FIG. 6, the portion of the arm 3 surrounded by the wavy line including the IGBTs 1a and 1b and the FWDs 2a and 2b is formed as a power module. Therefore, in the three-phase power conversion device, three such power modules are combined. Will be.

図７はパワーモジュールの外観を示す図、図８はパワーモジュールの内部構成を示す断面図、図９はパワーモジュールの内部構成を示す平面図である。
パワーモジュールは、その外観例を図７に示したように、主回路配線用の主端子３ａ，３ｂ，３ｃおよびＩＧＢＴ１ａ，１ｂをオン、オフさせるための制御信号を入力する補助端子３ｄが設けられ、樹脂によってモールドされている。 FIG. 7 is an external view of the power module, FIG. 8 is a cross-sectional view showing the internal configuration of the power module, and FIG. 9 is a plan view showing the internal configuration of the power module.
As shown in FIG. 7, the power module is provided with an auxiliary terminal 3d for inputting a control signal for turning on / off the main terminals 3a, 3b, 3c for main circuit wiring and the IGBTs 1a, 1b. It is molded with resin.

パワーモジュールの内部は、図８および図９に示したように、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂが薄いセラッミクやエポキシ樹脂により形成された絶縁基板１０に搭載されている。すなわち、絶縁基板１０は、その上に回路パターン１０ａ，１０ｂ，１０ｃ，１０ｄが作成され、回路パターン１０ａ，１０ｂの上にＩＧＢＴ１ａ，１ｂおよび３個のＦＷＤ２ａ，２ｂがはんだなどによりろう付けされている。また、ＩＧＢＴ１ａ，１ｂのエミッタ電極およびＦＷＤ２ａ，２ｂのアノード電極の間は、アルミニウムや金製のワイヤ１１ａに接続され、これらと回路パターン１０ａ，１０ｂ，１０ｃ，１０ｄとの間は、ワイヤ１１ｂにより接続されている。なお、パワーモジュールの主端子３ａは、回路パターン１０ａに接続され、主端子３ｂは、回路パターン１０ｃに接続され、主端子３ｃは、回路パターン１０ｂに接続され、補助端子３ｄ，３ｅは、回路パターン１０ｄに接続されている。   As shown in FIGS. 8 and 9, the inside of the power module is mounted on an insulating substrate 10 in which IGBTs 1a and 1b and FWDs 2a and 2b are formed of thin ceramic or epoxy resin. That is, the circuit pattern 10a, 10b, 10c, 10d is formed on the insulating substrate 10, and the IGBTs 1a, 1b and the three FWDs 2a, 2b are brazed with solder or the like on the circuit patterns 10a, 10b. . The emitter electrodes of the IGBTs 1a and 1b and the anode electrodes of the FWDs 2a and 2b are connected to an aluminum or gold wire 11a, and these are connected to the circuit patterns 10a, 10b, 10c, and 10d by a wire 11b. Has been. The main terminal 3a of the power module is connected to the circuit pattern 10a, the main terminal 3b is connected to the circuit pattern 10c, the main terminal 3c is connected to the circuit pattern 10b, and the auxiliary terminals 3d and 3e are circuit patterns. 10d.

また、絶縁基板１０は、銅板１２上にろう付けされ、樹脂封止されて、１つのパワーモジュールが形成されている。このパワーモジュールは、銅板１２を冷却体１３に密着させて使用される。これにより、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂが通電することに伴う発熱は、絶縁基板１０を介して銅板１２へ伝達され、更に銅板１２に取り付けられた冷却体１３へ伝達されて放熱される。   The insulating substrate 10 is brazed onto the copper plate 12 and sealed with a resin to form one power module. This power module is used with the copper plate 12 in close contact with the cooling body 13. As a result, heat generated when the IGBTs 1a and 1b and the FWDs 2a and 2b are energized is transmitted to the copper plate 12 through the insulating substrate 10, and further transmitted to the cooling body 13 attached to the copper plate 12 to be radiated.

上述のように電力変換装置のパワーモジュールでは、近年シリコン製パワー半導体デバイスに代わり、炭化ケイ素、いわゆるワイドバンドギャップデバイスの開発が進み、炭化ケイ素ダイオードの実用化が進んでいる。特に、ワイドバンドギャップデバイスは、シリコンデバイスよりも破壊電界強度が高いため、半導体チップを薄くすることが可能であり、そのため通電時のオン電圧を低くできるという特徴を有する。そのため、ワイドバンドギャップデバイスを使用することにより、装置の損失が低減し、高効率化を図ったり、半導体チップ自体の小形化を図ったりすることが可能である。   As described above, in the power module of the power converter, in recent years, development of silicon carbide, a so-called wide band gap device, has progressed in place of silicon power semiconductor devices, and silicon carbide diodes have been put into practical use. In particular, the wide band gap device has a characteristic that the breakdown electric field strength is higher than that of a silicon device, so that the semiconductor chip can be thinned, and thus the on-voltage during energization can be lowered. Therefore, by using a wide band gap device, it is possible to reduce the loss of the apparatus, increase the efficiency, and reduce the size of the semiconductor chip itself.

一方、スイッチングに関しても、ワイドバンドギャップデバイスではユニポーラ形デバイスでも必要な電圧定格を満足できることから高速なスイッチングが可能であり、シリコン製デバイスよりもスイッチング特性が向上できる。   On the other hand, with regard to switching, a wide bandgap device can satisfy a required voltage rating even with a unipolar device, so that high-speed switching is possible, and switching characteristics can be improved as compared with a silicon device.

しかし、パワー半導体デバイスは高圧大電流の直流電源をスイッチングするため、スイッチングする際に発生する電磁ノイズが大きいという問題点がある。さらに、従来のシリコンデバイスよりも高速スイッチングが可能なワイドバンドギャップデバイスでは、より電磁ノイズの増大が顕著となり、電力変換装置の近傍に設置された他機器が誤動作し、ラジオなどに雑音が入るなどの悪影響を及ぼす可能性が高くなる。   However, since the power semiconductor device switches a high-voltage, high-current DC power supply, there is a problem that electromagnetic noise generated when switching is large. In addition, wide bandgap devices that can be switched at higher speeds than conventional silicon devices, the increase in electromagnetic noise becomes more prominent, and other equipment installed near the power converter malfunctions, causing noise in radios, etc. There is a high possibility of adverse effects.

図１０はパワーモジュールのスイッチング動作時における電気的な等価回路であり、図１１はＦＷＤの逆回復時における波形を示す図である。なお、図１１において、ＩＤは、ＦＷＤの電流変化、ＶＤは、ＦＷＤの電圧変化を示している。   FIG. 10 is an electrical equivalent circuit during the switching operation of the power module, and FIG. 11 is a diagram illustrating a waveform during reverse recovery of the FWD. In FIG. 11, ID indicates a change in FWD current, and VD indicates a change in FWD voltage.

パワーモジュールのスイッチング動作時における電気的な等価回路は、スナバコンデンサ６、配線上に存在する寄生インダクタンス分Ｌ、およびＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量ＣからなるＬＣ直列共振回路により表すことができる。特に、ＦＷＤ２ａ，２ｂをワイドバンドギャップデバイスにより構成した場合、高速な逆回復動作によりこのＬＣ直列共振回路に共振が発生し、高周波の共振電流が流れ、この電流により発生する磁界がノイズの原因となる。   An electrical equivalent circuit during the switching operation of the power module is expressed by an LC series resonance circuit including a snubber capacitor 6, a parasitic inductance L existing on the wiring, and a junction capacitance C of the IGBTs 1a, 1b and FWDs 2a, 2b. Can do. In particular, when the FWDs 2a and 2b are configured by wide band gap devices, resonance occurs in the LC series resonance circuit due to high-speed reverse recovery operation, and a high-frequency resonance current flows, and the magnetic field generated by this current causes noise. Become.

ワイドバンドギャップデバイスにより構成した炭化ケイ素のＦＷＤ２ａ，２ｂは、図１１に示したように、逆回復動作のタイミングで非常に高い電圧変化率（ｄＶ／ｄｔ）が生じ、これがトリガとなって数十ＭＨｚという非常に高い周波数の共振を引き起こしている。   As shown in FIG. 11, the silicon carbide FWDs 2a and 2b formed by the wide band gap device generate a very high voltage change rate (dV / dt) at the timing of the reverse recovery operation, which is triggered by several tens of times. Resonance at a very high frequency of MHz.

これに対し、炭化ケイ素を材料とするダイオードを含むＬＣＲ回路の共振を抑制する方法が提案されている（たとえば、特許文献１参照）。この特許文献１によれば、炭化ケイ素ダイオードに並列に抵抗を接続している。これにより、外部配線によって形成されるＬＣＲ回路の抵抗成分の変化を抑えたことで、共振の発生を抑えている。   On the other hand, a method for suppressing resonance of an LCR circuit including a diode made of silicon carbide has been proposed (see, for example, Patent Document 1). According to Patent Document 1, a resistor is connected in parallel to a silicon carbide diode. Thereby, the occurrence of resonance is suppressed by suppressing the change in the resistance component of the LCR circuit formed by the external wiring.

また、スイッチング素子にＩＧＢＴおよびＦＷＤにバンドギャップの大きなデバイスを用いた電力変換装置においてノイズを低減する別の方法も提案されている（たとえば、特許文献２参照）。この特許文献２によれば、炭化ケイ素ダイオードに並列にシリコンＰＩＮダイオードを接続し、逆回復の際の閉回路のインピーダンス（Ｒ，Ｌ，Ｃ）に関して、Ｒ2＞４Ｌ／Ｃを満たすようにして、共振の発生を抑えている。 In addition, another method for reducing noise in a power conversion device using a device having a large band gap as an IGBT and FWD as a switching element has been proposed (for example, see Patent Document 2). According to Patent Document 2, a silicon PIN diode is connected in parallel to a silicon carbide diode so that the closed circuit impedance (R, L, C) during reverse recovery satisfies R 2 > 4 L / C. The occurrence of resonance is suppressed.

特開２００３−７８３２号公報JP 2003-7832 A 特開２００９−１５９１８４号公報JP 2009-159184 A

しかしながら、炭化ケイ素ダイオードに並列に抵抗を接続する構成では、インバータの回路を組んだ際に、直流電源間に抵抗を接続することになってしまい、電力変換効率が低下するという問題点があった。また、炭化ケイ素ダイオードに並列にシリコンＰＩＮダイオードを接続する構成では、これらのダイオードの組み合わせのみで、Ｒ2＞４Ｌ／Ｃなる条件を満たすように調整することが困難であるという問題点があった。 However, in the configuration in which the resistor is connected in parallel with the silicon carbide diode, when the inverter circuit is assembled, the resistor is connected between the DC power sources, and there is a problem that the power conversion efficiency is lowered. . Further, in the configuration in which the silicon PIN diode is connected in parallel to the silicon carbide diode, there is a problem that it is difficult to adjust so as to satisfy the condition of R 2 > 4 L / C only by a combination of these diodes. .

本発明はこのような点に鑑みてなされたものであり、炭化ケイ素のＦＷＤが逆回復動作をするとき、電力変換効率が低下することがなく、インバータを構成したときに非共振条件を満たすように調整可能な電力変換装置のパワーモジュールを提供することを目的とする。   The present invention has been made in view of such points, and when the FWD of silicon carbide performs a reverse recovery operation, the power conversion efficiency does not decrease, and the non-resonant condition is satisfied when the inverter is configured. It is an object of the present invention to provide a power module for a power converter that can be adjusted to a high level.

本発明では上記の課題を解決するために、自己消弧形半導体スイッチング素子と、炭化ケイ素から成るワイドバンドギャップのダイオードとを逆並列に接続した並列回路を少なくとも１組内蔵するパワーモジュールであって、前記ダイオードのチップの外周部に前記ダイオードのチップを取り囲むように磁性体リングを形成して、等価回路的に前記ダイオードに直列に抵抗分が接続されていることを特徴とする電力変換装置のパワーモジュールが提供される。   In order to solve the above problems, the present invention is a power module including at least one set of parallel circuits in which a self-extinguishing semiconductor switching element and a wide band gap diode made of silicon carbide are connected in antiparallel. In the power conversion device, a magnetic ring is formed on the outer periphery of the diode chip so as to surround the diode chip, and a resistance component is connected in series with the diode in an equivalent circuit. A power module is provided.

このような電力変換装置のパワーモジュールによれば、炭化ケイ素から成るダイオードのチップを磁性体リングで囲うように構成した。これにより、共振を抑制する抵抗分が共振回路に挿入されるので、ダイオードが逆回復動作をするときに生じる急峻な電流・電圧変化に伴う回路の共振現象が抑制される。   According to the power module of such a power converter, the diode chip made of silicon carbide is configured to be surrounded by the magnetic ring. As a result, a resistance component that suppresses resonance is inserted into the resonance circuit, so that the resonance phenomenon of the circuit accompanying a steep current / voltage change that occurs when the diode performs reverse recovery operation is suppressed.

上記構成の電力変換装置のパワーモジュールは、炭化ケイ素のダイオードのチップを磁性体リングで囲うことで、磁性体リングのインピーダンス成分である抵抗分が共振回路に挿入されるため、共振回路の共振を容易に抑制できるという利点がある。また、その抵抗分は、等価回路的には、ダイオードに直列に挿入されるため、直流電源間に抵抗分が常に接続されていることがないので、電力変換効率の低下がなく、非共振条件を満たすように抵抗分の調整が可能である。   In the power module of the power converter configured as described above, the silicon carbide diode chip is surrounded by a magnetic ring so that a resistance component, which is an impedance component of the magnetic ring, is inserted into the resonant circuit. There is an advantage that it can be easily suppressed. In addition, the resistance component is inserted in series with the diode in terms of equivalent circuit, so the resistance component is not always connected between the DC power supplies, so there is no decrease in power conversion efficiency and non-resonant conditions. Resistance can be adjusted to satisfy

第１の実施の形態に係るパワーモジュールの内部構成を示す平面図である。It is a top view which shows the internal structure of the power module which concerns on 1st Embodiment. フェライトリングの周波数特性を示す図である。It is a figure which shows the frequency characteristic of a ferrite ring. パワーモジュールのスイッチング動作時における電気的な等価回路図である。It is an electrical equivalent circuit diagram at the time of switching operation of a power module. ＦＷＤの逆回復時における波形を示す図である。It is a figure which shows the waveform at the time of reverse recovery of FWD. 第２の実施の形態に係るパワーモジュールの内部構成を示す平面図である。It is a top view which shows the internal structure of the power module which concerns on 2nd Embodiment. スイッチング素子にＩＧＢＴを使用した電動機駆動用インバータの回路構成例を示す図である。It is a figure which shows the circuit structural example of the inverter for motor drive which used IGBT for the switching element. パワーモジュールの外観を示す図である。It is a figure which shows the external appearance of a power module. パワーモジュールの内部構成を示す断面図である。It is sectional drawing which shows the internal structure of a power module. パワーモジュールの内部構成を示す平面図である。It is a top view which shows the internal structure of a power module. パワーモジュールのスイッチング動作時における電気的な等価回路である。It is an electrical equivalent circuit during the switching operation of the power module. ＦＷＤの逆回復時における波形を示す図である。It is a figure which shows the waveform at the time of reverse recovery of FWD.

以下、本発明の実施の形態について、スイッチング素子にＩＧＢＴを使用し、ＦＷＤに炭化ケイ素デバイスで構成したダイオードを使用したパワーモジュールを電動機駆動用インバータに適用した場合を例に図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, taking as an example a case where a power module using an IGBT as a switching element and a diode composed of a silicon carbide device as an FWD is applied to an inverter for driving a motor. Explained.

図１は第１の実施の形態に係るパワーモジュールの内部構成を示す平面図、図２はフェライトリングの周波数特性を示す図、図３はパワーモジュールのスイッチング動作時における電気的な等価回路図、図４はＦＷＤの逆回復時における波形を示す図である。なお、図１および図２において、上記の図９および図１０に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、図４において、ＩＤは、ＦＷＤの電流変化、ＶＤは、ＦＷＤの電圧変化を示している。   1 is a plan view showing the internal configuration of the power module according to the first embodiment, FIG. 2 is a diagram showing frequency characteristics of the ferrite ring, FIG. 3 is an electrical equivalent circuit diagram during the switching operation of the power module, FIG. 4 is a diagram showing waveforms during reverse recovery of FWD. In FIG. 1 and FIG. 2, the same or equivalent components as those shown in FIG. 9 and FIG. 10 are given the same reference numerals, and detailed description thereof is omitted. In FIG. 4, ID indicates a change in FWD current, and VD indicates a change in FWD voltage.

第１の実施の形態に係るパワーモジュールにおいて、絶縁基板１０は、その下面に銅板１２がろう付けされ、上面には、回路パターン１０ａ，１０ｂ，１０ｃ，１０ｄが形成されている。回路パターン１０ａの上には、ＩＧＢＴ１ａおよび３個のＦＷＤ２ａが搭載されてろう付けされ、回路パターン１０ｂの上には、ＩＧＢＴ１ｂおよび３個のＦＷＤ２ｂが搭載されてろう付けされている。ここで、ＩＧＢＴ１ａ，１ｂは、主スイッチングデバイスであり、ＦＷＤ２ａ，２ｂは、炭化ケイ素で構成されたワイドバンドギャップデバイスである。   In the power module according to the first embodiment, the insulating substrate 10 has a copper plate 12 brazed on the lower surface thereof, and circuit patterns 10a, 10b, 10c, and 10d formed on the upper surface. An IGBT 1a and three FWDs 2a are mounted and brazed on the circuit pattern 10a, and an IGBT 1b and three FWDs 2b are mounted and brazed on the circuit pattern 10b. Here, the IGBTs 1a and 1b are main switching devices, and the FWDs 2a and 2b are wide band gap devices made of silicon carbide.

なお、ワイドバンドギャップデバイスは、大口径ウェハが製作困難であったり、ウェハの品質が安定しなかったりすることで、半導体チップの大きさは、シリコン製デバイスに比べて小さくなる。このため、ワイドバンドギャップデバイスでは、大容量化を図るのに小さいサイズの半導体チップを複数個並列に接続して使用することが一般的に行われており、ここでも、ＦＷＤ２ａ，２ｂは、それぞれ３個並列に接続して使用している。   In the wide band gap device, a large-diameter wafer is difficult to manufacture or the quality of the wafer is not stable, so that the size of the semiconductor chip is smaller than that of a silicon device. For this reason, in wide band gap devices, it is common practice to use a plurality of small-sized semiconductor chips connected in parallel in order to increase the capacity. Here again, the FWDs 2a and 2b are respectively Three are connected in parallel.

また、回路パターン１０ａの上には、それぞれのＦＷＤ２ａの外周部を取り囲むようにして磁性体のフェライトリング７が接着され、回路パターン１０ｂの上においても、それぞれのＦＷＤ２ｂの外周部を取り囲むようにフェライトリング７が接着されている。   On the circuit pattern 10a, a magnetic ferrite ring 7 is bonded so as to surround the outer periphery of each FWD 2a, and on the circuit pattern 10b, ferrite is provided so as to surround the outer periphery of each FWD 2b. The ring 7 is bonded.

ＩＧＢＴ１ａ，１ｂの上面のエミッタ電極およびＦＷＤ２ａ，２ｂの上面のアノード電極は、ワイヤ１１ａによって接続され、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂは、逆並列に接続されている。ＩＧＢＴ１ａ，１ｂのエミッタ電極は、ワイヤ１１ｂによって回路パターン１０ｄに接続され、回路パターン１０ｄは、補助端子３ｄ，３ｅに接続されている。ＦＷＤ２ａのアノード電極は、ワイヤ１１ｂによって回路パターン１０ｂに接続され、ＦＷＤ２ｂのアノード電極は、ワイヤ１１ｂによって回路パターン１０ｃに接続されている。そして、回路パターン１０ａは、主端子３ａに接続され、回路パターン１０ｂは、主端子３ｃに接続され、回路パターン１０ｃは、主端子３ｂに接続されている。   The emitter electrodes on the upper surfaces of the IGBTs 1a and 1b and the anode electrodes on the upper surfaces of the FWDs 2a and 2b are connected by a wire 11a, and the IGBTs 1a and 1b and the FWDs 2a and 2b are connected in antiparallel. The emitter electrodes of the IGBTs 1a and 1b are connected to the circuit pattern 10d by wires 11b, and the circuit pattern 10d is connected to the auxiliary terminals 3d and 3e. The anode electrode of the FWD 2a is connected to the circuit pattern 10b by a wire 11b, and the anode electrode of the FWD 2b is connected to the circuit pattern 10c by a wire 11b. The circuit pattern 10a is connected to the main terminal 3a, the circuit pattern 10b is connected to the main terminal 3c, and the circuit pattern 10c is connected to the main terminal 3b.

フェライトリング７は、その抵抗およびインダクタンスに関して一般的に、図２に示したような周波数特性を有している。フェライトリング７は、低周波領域でインダクタンス成分が現れ、高周波領域ではインダクタンス値が減少するのに伴い、抵抗値が増加する。本発明では、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量および配線上に浮遊する寄生インダクタンス分で決まる共振周波数に合わせて、上述の抵抗値が増加する特性としたフェライトリング７を装着している。   The ferrite ring 7 generally has a frequency characteristic as shown in FIG. 2 regarding its resistance and inductance. The ferrite ring 7 has an inductance component in the low frequency region, and the resistance value increases as the inductance value decreases in the high frequency region. In the present invention, the ferrite ring 7 having the characteristic that the resistance value increases according to the resonance frequency determined by the junction capacitance of the IGBTs 1a and 1b and the FWDs 2a and 2b and the parasitic inductance floating on the wiring is mounted. .

これにより、図１のパワーモジュールを等価回路で示した図３によれば、等価回路的には、ＦＷＤ２ａ，２ｂにフェライトリング７のインピーダンス成分が直列に接続された形になる。したがって、フェライトリング７は、ＦＷＤ２ａ，２ｂに直列に接続される抵抗デバイスとして機能する。   Thus, according to FIG. 3 showing the power module of FIG. 1 as an equivalent circuit, the impedance components of the ferrite ring 7 are connected in series to the FWDs 2a and 2b in terms of the equivalent circuit. Therefore, the ferrite ring 7 functions as a resistance device connected in series to the FWDs 2a and 2b.

フェライトリング７は、配線の寄生インダクタンス分Ｌおよび接合部容量Ｃで形成されるＬＣ共振回路に抵抗デバイスとして挿入されることにより、その共振回路の共振を抑制することができる。このとき、ＬＣ共振を防止するためのフェライトリング７の抵抗分Ｒは、下記の式が成立するように選定することが望ましい。
Ｒ2≧４Ｌ／Ｃ・・・（１）
ここで、Ｃは、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量である。Ｌは、フェライトリング７によるインダクタンス分を含む配線上に浮遊する寄生インダクタンス分であって、モジュールの内部配線インダクタンスおよびモジュール外部に配される電源コンデンサまたはスナバコンデンサ６までの配線インダクタンスの合算値である。 The ferrite ring 7 can suppress resonance of the resonance circuit by being inserted as a resistance device into an LC resonance circuit formed by the parasitic inductance L of the wiring and the junction capacitance C. At this time, it is desirable to select the resistance R of the ferrite ring 7 for preventing the LC resonance so that the following equation is established.
R 2 ≧ 4L / C (1)
Here, C is the junction capacitance of the IGBTs 1a and 1b and the FWDs 2a and 2b. L is a parasitic inductance component floating on the wiring including the inductance component due to the ferrite ring 7 and is a total value of the internal wiring inductance of the module and the wiring inductance up to the power supply capacitor or snubber capacitor 6 arranged outside the module. .

フェライトリング７が上記の式（１）を満たす抵抗分Ｒを有するようにするには、フェライトリング７の透磁率（μ）、複素透磁率（μ’）、大きさ（断面積、磁路の長さ）などを適宜調整すればよい。ここで、透磁率および複素透磁率は、フェライトリング７の素材を調整することによって調整される。   In order for the ferrite ring 7 to have a resistance R that satisfies the above formula (1), the permeability (μ), complex permeability (μ ′), size (cross-sectional area, magnetic path of the ferrite ring 7) The length) may be adjusted as appropriate. Here, the magnetic permeability and the complex magnetic permeability are adjusted by adjusting the material of the ferrite ring 7.

以上のように、ＦＷＤ２ａ，２ｂの外周部を取り囲むようにフェライトリング７を設けたことにより、図４に示すＦＷＤ２ａ，２ｂの逆回復波形によれば、逆回復時に生じる急峻な電流・電圧変化に伴う回路の共振現象が抑制されている。この電流・電圧の振動が抑制された結果、パワーモジュールは、自身からの電磁ノイズの発生を防止することができる。   As described above, by providing the ferrite ring 7 so as to surround the outer peripheral portions of the FWDs 2a and 2b, according to the reverse recovery waveform of the FWDs 2a and 2b shown in FIG. The accompanying circuit resonance phenomenon is suppressed. As a result of suppressing the current / voltage oscillation, the power module can prevent the generation of electromagnetic noise from itself.

図５は第２の実施の形態に係るパワーモジュールの内部構成を示す平面図である。なお、この図５において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。   FIG. 5 is a plan view showing the internal configuration of the power module according to the second embodiment. In FIG. 5, the same or equivalent components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

この第２の実施の形態に係るパワーモジュールによれば、それぞれのＦＷＤ２ａ，２ｂに直列に抵抗デバイス８が接続されている。この抵抗デバイス８は、たとえば表面実装タイプの抵抗チップとすることができ、ＦＷＤ２ａ，２ｂに隣接して回路パターン１０ａ，１０ｂ上に接着され、ワイヤによってＦＷＤ２ａ，２ｂのアノード電極とＩＧＢＴ１ａ，１ｂのエミッタ電極との間に接続される。   In the power module according to the second embodiment, the resistance device 8 is connected in series to each of the FWDs 2a and 2b. The resistance device 8 can be, for example, a surface-mount type resistance chip, and is adhered on the circuit patterns 10a and 10b adjacent to the FWDs 2a and 2b. Connected between the electrodes.

抵抗デバイス８は、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量をＣ、配線上に浮遊する寄生インダクタンス分をＬとしたとき、上記の式（１）を満足する抵抗分Ｒと同じ抵抗値であればよい。   The resistance device 8 has the same resistance value as the resistance R that satisfies the above equation (1), where C is the junction capacitance of the IGBTs 1a and 1b and FWDs 2a and 2b, and L is the parasitic inductance floating on the wiring. I just need it.

ＦＷＤ２ａ，２ｂに直列に抵抗デバイス８を接続したことにより、逆回復時に生じる急峻な電流・電圧変化が抑制され、これによってパワーモジュールからの電磁ノイズの発生を防止することができる。   By connecting the resistance device 8 in series to the FWDs 2a and 2b, a steep current / voltage change that occurs at the time of reverse recovery is suppressed, thereby preventing generation of electromagnetic noise from the power module.

なお、上記の実施の形態では、自己消弧形半導体スイッチング素子としてＩＧＢＴを使用したが、本発明はこれに限定されるものではなく、自己消弧形半導体スイッチング素子にＭＯＳ−ＦＥＴを使用することもできる。   In the above embodiment, the IGBT is used as the self-extinguishing semiconductor switching element. However, the present invention is not limited to this, and a MOS-FET is used as the self-extinguishing semiconductor switching element. You can also.

１ａ，１ｂ ＩＧＢＴ
２ａ，２ｂ ＦＷＤ（フリー・ホイリング・ダイオード）
３ アーム
３ａ，３ｂ，３ｃ 主端子
３ｄ，３ｅ 補助端子
４ 直流電源
５ 電動機
６ スナバコンデンサ
７ フェライトリング
８ 抵抗デバイス
１０ 絶縁基板
１０ａ，１０ｂ，１０ｃ，１０ｄ 回路パターン
１１ａ，１１ｂ ワイヤ
１２ 銅板
１３ 冷却体 1a, 1b IGBT
2a, 2b FWD (Free Wheeling Diode)
3 Arm 3a, 3b, 3c Main terminal 3d, 3e Auxiliary terminal 4 DC power supply 5 Electric motor 6 Snubber capacitor 7 Ferrite ring 8 Resistance device 10 Insulating substrate 10a, 10b, 10c, 10d Circuit pattern 11a, 11b Wire 12 Copper plate 13 Cooling body

Claims (4)

自己消弧形半導体スイッチング素子と、炭化ケイ素から成るワイドバンドギャップのダイオードとを逆並列に接続した並列回路を少なくとも１組内蔵するパワーモジュールであって、
前記ダイオードのチップの外周部に前記ダイオードのチップを取り囲むように磁性体リングを形成して、等価回路的に前記ダイオードに直列に抵抗分が接続されていることを特徴とする電力変換装置のパワーモジュール。 A power module including at least one set of parallel circuits in which a self-extinguishing semiconductor switching element and a wide band gap diode made of silicon carbide are connected in antiparallel,
The power of the power conversion device is characterized in that a magnetic ring is formed on the outer periphery of the diode chip so as to surround the diode chip, and a resistance component is connected in series with the diode in an equivalent circuit. module. 前記ダイオードのチップが複数個並列に接続され、それぞれの前記ダイオードのチップにこれを取り囲むように前記磁性体リングが形成されていることを特徴とする請求項１記載の電力変換装置のパワーモジュール。   2. The power module for a power converter according to claim 1, wherein a plurality of the diode chips are connected in parallel, and the magnetic ring is formed so as to surround each of the diode chips. 前記抵抗分は、前記ダイオードの接合容量をＣ、モジュールの内部配線インダクタンスおよびモジュール外部に配される電源コンデンサまたはスナバコンデンサまでの配線インダクタンスの合算値をＬとすると、
Ｒ2≧４Ｌ／Ｃ
なる関係が成り立つような抵抗分Ｒの値を有していることを特徴とする請求項１または２記載の電力変換装置のパワーモジュール。 The resistance is C, the junction capacitance of the diode, and the total value of the internal wiring inductance of the module and the wiring inductance to the power supply capacitor or snubber capacitor arranged outside the module is L.
R 2 ≧ 4L / C
The power module of the power converter according to claim 1, wherein the power module has a resistance R value such that the following relationship holds. 自己消弧形半導体スイッチング素子と、炭化ケイ素から成るワイドバンドギャップのダイオードとを逆並列に接続した並列回路を少なくとも１組内蔵するパワーモジュールであって、
前記ダイオードと直列に抵抗デバイスを接続したことを特徴とする電力変換装置のパワーモジュール。 A power module including at least one set of parallel circuits in which a self-extinguishing semiconductor switching element and a wide band gap diode made of silicon carbide are connected in antiparallel,
A power module of a power converter, wherein a resistance device is connected in series with the diode.
JP2010187364A 2010-08-24 2010-08-24 Power module for power conversion device Pending JP2012050176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010187364A JP2012050176A (en) 2010-08-24 2010-08-24 Power module for power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187364A JP2012050176A (en) 2010-08-24 2010-08-24 Power module for power conversion device

Publications (1)

Publication Number Publication Date
JP2012050176A true JP2012050176A (en) 2012-03-08

Family

ID=45904399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187364A Pending JP2012050176A (en) 2010-08-24 2010-08-24 Power module for power conversion device

Country Status (1)

Country Link
JP (1) JP2012050176A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225590A (en) * 2012-04-20 2013-10-31 Mitsubishi Electric Corp Semiconductor device
CN106856669A (en) * 2015-05-29 2017-06-16 新电元工业株式会社 Semiconductor device and its manufacture method
US9852928B2 (en) 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485535A (en) * 1987-09-25 1989-03-30 Fuji Electric Co Ltd Electric oscillation controlling method for inverter output circuit
JPH0964270A (en) * 1995-08-25 1997-03-07 Fuji Electric Co Ltd Semiconductor device
JP2006351986A (en) * 2005-06-20 2006-12-28 Fuji Electric Device Technology Co Ltd Power semiconductor module
JP2009159184A (en) * 2007-12-26 2009-07-16 Hitachi Ltd Circuit device having freewheel diode, circuit device using diode, and electric power converter using the circuit device
JP2009225570A (en) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd Power conversion device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485535A (en) * 1987-09-25 1989-03-30 Fuji Electric Co Ltd Electric oscillation controlling method for inverter output circuit
JPH0964270A (en) * 1995-08-25 1997-03-07 Fuji Electric Co Ltd Semiconductor device
JP2006351986A (en) * 2005-06-20 2006-12-28 Fuji Electric Device Technology Co Ltd Power semiconductor module
JP2009159184A (en) * 2007-12-26 2009-07-16 Hitachi Ltd Circuit device having freewheel diode, circuit device using diode, and electric power converter using the circuit device
JP2009225570A (en) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd Power conversion device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225590A (en) * 2012-04-20 2013-10-31 Mitsubishi Electric Corp Semiconductor device
US9852928B2 (en) 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material
CN106856669A (en) * 2015-05-29 2017-06-16 新电元工业株式会社 Semiconductor device and its manufacture method
CN106856669B (en) * 2015-05-29 2018-10-26 新电元工业株式会社 Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
US11063025B2 (en) Semiconductor module and power conversion device
US10749520B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
JP6513303B2 (en) Power semiconductor module and power converter
TWI613787B (en) Semiconductor modules and methods of forming the same
US10522517B2 (en) Half-bridge power semiconductor module and manufacturing method therefor
JP5798412B2 (en) Semiconductor module
US9515061B2 (en) Semiconductor module and semiconductor device
JP5813781B2 (en) Semiconductor device and electronic equipment
US11605613B2 (en) Semiconductor device
US10727213B2 (en) Power semiconductor module and power semiconductor device
WO2019144422A1 (en) Power device package
WO2016129097A1 (en) Half-bridge power semiconductor module, and method for manufacturing same
JP2019017112A (en) Power circuit
US11923266B2 (en) Semiconductor module circuit structure
WO2022017789A1 (en) Switching components
US8421163B2 (en) Power module
JP2012050176A (en) Power module for power conversion device
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
KR102474608B1 (en) Power module using stack structure and 3 phase driving module for electric vehicle using the same
JP5119741B2 (en) Switching module
WO2019163114A1 (en) Power module and switching power supply
JP2020098819A (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140812