JP2011077352A - ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP2011077352A
JP2011077352A JP2009228160A JP2009228160A JP2011077352A JP 2011077352 A JP2011077352 A JP 2011077352A JP 2009228160 A JP2009228160 A JP 2009228160A JP 2009228160 A JP2009228160 A JP 2009228160A JP 2011077352 A JP2011077352 A JP 2011077352A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
type gallium
main surface
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009228160A
Other languages
English (en)
Other versions
JP5526687B2 (ja
Inventor
Takeshi Saito
雄 斎藤
Yohei Shioya
陽平 塩谷
Takao Nakamura
孝夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009228160A priority Critical patent/JP5526687B2/ja
Publication of JP2011077352A publication Critical patent/JP2011077352A/ja
Application granted granted Critical
Publication of JP5526687B2 publication Critical patent/JP5526687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

【課題】良好なIn組成比及び結晶性を有するヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法を提供する。
【解決手段】六方晶系窒化ガリウム系半導体からなりn型窒化ガリウム系半導体層5bを有するコレクタ層5と、Inを含むp型窒化ガリウム系半導体層からなり、コレクタ層5の主面S4に設けられたベース層7と、他のn型窒化ガリウム系半導体層からなり、ベース層7の主面S5に設けられたエミッタ層9と、を備えるヘテロ接合バイポーラトランジスタ1であって、コレクタ層5の主面S4は、コレクタ層5の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜している。
【選択図】図1

Description

本発明は、ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法に関する。
非特許文献1に記載のヘテロ接合バイポーラトランジスタは、絶縁性基板(サファイア、SiC)にバッファ層、nGaNサブコレクタ層、nGaNコレクタ層、nInGaN組成傾斜層、pInGaNベース層、nInGaN組成傾斜エミッタ層、nGaNエミッタ層を順次積層し、次に、nGaNエミッタ層の表面にNi/Tiマスクを形成した後にRIEによってpInGaNベース層を一部表出させ、次に、Ni/Tiマスクを形成しRIEによって下部のnGaNサブコレクタ層を一部表出させ、次に、Ni/Auオーミック電極をpInGaNベース層に形成し、Ti/Alオーミック電極をnGaNエミッタ層とnGaNサブコレクタ層とに形成することによって作成されたものとなっている。
D.M.Keogh, P.M.Asbeck, T.Chung, J.Limb, D.Yoo, J.-H.Ryou, W.Lee,S.-C.Shen and R.D.Dupuis, "High current gain InGan/GaN HBTs with 300℃ operating temperature", ELECTRONICS LETTERS, 25th May 2006, Vol.42, No.11.
非特許文献1の場合、異種基板(サファイアやSiCの絶縁性基板)上にエピ層が形成されるので、エピ層に発生する応力を緩和するためにpInGaNベース層から貫通転位が発生し、エピ層の結晶性が低下する。さらにこの場合、この貫通転位周囲のホールが補償され、エミッタ−コレクタ間の電流リークが誘起されるので、トランジスタ動作が劣化する虞がある。また、非特許文献1の場合、ベース層の抵抗を下げるためにホール密度を増加させる目的でGaNではなくバンドギャップの小さいInGaNをベース層に用いているが、成長面にc面方位を用いる場合には、Inの取り込みを向上させるためにエピ層を低温成長させるとIn凝集の発生が増大するので、比較的に高いIn組成比及び結晶性を有するInGaNを成長させることが困難となる。そこで、本発明は、上記の事項を鑑みてなされたものであり、良好なIn組成比及び結晶性を有するヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法を提供することを目的としている。
本発明に係るヘテロ接合バイポーラトランジスタは、六方晶系窒化ガリウム系半導体からなり、第1のn型窒化ガリウム系半導体層を有するコレクタ層と、インジウムを含むp型窒化ガリウム系半導体層からなり、前記コレクタ層の主面に設けられたベース層と、第2のn型窒化ガリウム系半導体層からなり、前記ベース層の主面に設けられたエミッタ層と、を備え、前記コレクタ層の主面は、前記コレクタ層の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜している、ことを特徴とする。
本発明のヘテロ接合バイポーラトランジスタによれば、コレクタ層の主面は、コレクタ層の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜しているので、In組成比が比較的高く、In凝集(液滴)の発生が低減されている。In凝集の発生が低減されていることによって、In凝集を起点として導入される転位も低減されるので、エミッタ−コレクタ間のリーク電流が抑制できる。
本発明に係るへテロ接合バイポーラトランジスタでは、六方晶系窒化ガリウム系半導体からなり、当該六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜した主面を有する支持基体を更に備え、前記コレクタ層は前記支持基体の主面に設けられ、また、支持基体はGaNからなるのが好ましい。このように、支持基体が、コレクタ層、ベース層及びエミッタ層と同種の窒化ガリウム系半導体からなるので、格子定数差に起因する応力を緩和するために生じる貫通転位が低減される。更に、支持基体の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜した支持基体の主面にコレクタ層及びベース層が形成されるので、ベース層の主面の面方位も60度以上80度以下の角度で傾斜したものとなっている。
本発明に係るへテロ接合バイポーラトランジスタでは、前記エミッタ層の主面に設けられたエミッタキャップ層と、前記ベース層と前記第1のn型窒化ガリウム系半導体層との間に設けられた第3のn型窒化ガリウム系半導体層と、を更に備え、前記第2のn型窒化ガリウム系半導体層は、前記ベース層から前記エミッタキャップ層の方向に減少するインジウム組成のInGaNからなり、前記p型窒化ガリウム系半導体層はマグネシウム添加InGaN層である。このように、第2のn型窒化ガリウム系半導体層のIn組成が、前記ベース層から前記エミッタキャップ層の方向に減少しているので、エミッタ層が低転位となっている。また、ベース層のIn組成が比較的高いので、ベース層に添加されるマグネシウムが比較的少なく、よってベース層からエミッタ層に拡散されるマグネシウムも低減されているので、エミッタ層は、マグネシウムによるキャリア補償の低減された高品質な半導体となっている。
本発明に係るへテロ接合バイポーラトランジスタでは、前記第3のn型窒化ガリウム系半導体層は、前記ベース層から前記第1のn型窒化ガリウム系半導体層の方向に減少するインジウム組成のInGaNからなる。このように、第3のn型窒化ガリウム系半導体層のIn組成が、前記ベース層から前記第1のn型窒化ガリウム系半導体層の方向に減少しているので、第3のn型窒化ガリウム系半導体層が低転位となっている。
本発明に係るヘテロ接合バイポーラトランジスタの製造方法は、六方晶系窒化ガリウム系半導体からなり当該六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜した主面を有する支持基体を用意する工程と、前記支持基体の前記主面に、六方晶系窒化ガリウム系半導体からなり第1のn型窒化ガリウム系半導体層を有するコレクタ層をエピタキシャル成長させる工程と、前記コレクタ層をエピタキシャル成長させた後に、インジウムを含むp型窒化ガリウム系半導体層からなるベース層を、前記コレクタ層の主面にエピタキシャル成長させる工程と、前記ベース層をエピタキシャル成長させた後に、第2のn型窒化ガリウム系半導体層からなるエミッタ層を前記ベース層の主面にエピタキシャル成長させる工程と、を備える、ことを特徴とする。
本発明に係るヘテロ接合バイポーラトランジスタの製造方法によれば、コレクタ層の主面は、コレクタ層の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜しているので、In組成比が比較的高く、In凝集(液滴)の発生が低減されている。In凝集の発生が低減されていることによって、In凝集を起点として導入される転位も低減されるので、エミッタ−コレクタ間のリーク電流が抑制できる。更に、支持基体が、コレクタ層、ベース層及びエミッタ層と同種の窒化ガリウム系半導体からなるので、格子定数差に起因する応力を緩和するために生じる貫通転位が低減される。更に、支持基体の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜した主面にコレクタ層が形成されるので、このコレクタ層上に形成されるベース層の主面も60度以上80度以下の角度で傾斜したものとなっている。
本発明によれば、良好なIn組成比及び結晶性を有するヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法を提供できる。
実施形態に係るヘテロ接合バイポーラトランジスタの構成を示す図である。 実施形態に係るヘテロ接合バイポーラトランジスタの効果を説明するための図である。
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図1は、実施形態に係るヘテロ接合バイポーラトランジスタ1の構成を説明するための図である。ヘテロ接合バイポーラトランジスタ1は、支持基体3、コレクタ層5、ベース層7、エミッタ層9、エミッタキャップ層11、エミッタ電極13、ベース電極15及びコレクタ電極17を備える。コレクタ層5は、n型窒化ガリウム系半導体層5a及びn型窒化ガリウム系半導体層5bを有する。ベース層7は、第1の領域7a及び第2の領域7bを有する。支持基体3、n型窒化ガリウム系半導体層5a、n型窒化ガリウム系半導体層5b、ベース層7、エミッタ層9及びエミッタキャップ層11は、この順に積層されている。n型窒化ガリウム系半導体層5a、n型窒化ガリウム系半導体層5b、ベース層7、エミッタ層9及びエミッタキャップ層11は、支持基体3上においてエピタキシャル成長によって形成されたものである。
支持基体3は、六方晶系窒化ガリウム系半導体からなる導電性自立GaN基板である。支持基体3は、主面S1と、主面S1の反対側の裏面S2とを有する。主面S1は、支持基体3の六方晶系窒化ガリウム系半導体のc軸に対してm軸方向に60度以上80度以下の角度で傾斜している。
コレクタ層5は、六方晶系窒化ガリウム系半導体からなる。n型窒化ガリウム系半導体層5aは、支持基体3の主面S1に設けられており、支持基体3に接している。n型窒化ガリウム系半導体層5bは、n型窒化ガリウム系半導体層5aの主面S3に設けられており、n型窒化ガリウム系半導体層5aとベース層7との間に設けられている。n型窒化ガリウム系半導体層5bは、n型窒化ガリウム系半導体層5a及びベース層7に接している。n型窒化ガリウム系半導体層5bの主面S4(n型窒化ガリウム系半導体層5aの主面S3も同様)は、コレクタ層5の六方晶系窒化ガリウム系半導体のc軸に対してm軸方向に60度以上80度以下の角度で傾斜している。
ベース層7は、インジウムを含むp型窒化ガリウム系半導体層からなる。ベース層7は、n型窒化ガリウム系半導体層5bの主面S4(すなわち、コレクタ層5の主面)に設けられており、n型窒化ガリウム系半導体層5bに接している。第1の領域7a及び第2の領域7bは、n型窒化ガリウム系半導体層5bの主面S4に沿って並んで配置されており、互いに接している。第1の領域7a及び第2の領域7bは、何れも、n型窒化ガリウム系半導体層5bに接している。
エミッタ層9は、n型窒化ガリウム系半導体からなる層である。エミッタ層9は、ベース層7の第1の領域7aの主面S5に設けられている。なお、ベース層7の主面は、第1の領域7aの主面S5と第2の領域7bの主面S6とからなる。エミッタキャップ層11は、エミッタ層9の主面S7に設けられており、エミッタ層9に接している。
エミッタ電極13は、エミッタキャップ層11の主面S8に設けられ、ベース電極15は、ベース層7の第2の領域7bの主面S6に設けられ、コレクタ電極17は、支持基体3の裏面S2に設けられている。
支持基体3はGaNからなり、n型窒化ガリウム系半導体層5aはn型GaNからなり、n型窒化ガリウム系半導体層5bはn型InGaNからなり、ベース層7の第1の領域7a及び第2の領域7bは何れもMgドープされたp型InGaNからなり、エミッタ層9はn型InGaNからなり、エミッタキャップ層11はn型InGaNからなる。n型窒化ガリウム系半導体層5bは、ベース層7からn型窒化ガリウム系半導体層5aの方向に減少するインジウム組成のInGaNからなる。エミッタ層9は、第1の領域7aからエミッタキャップ層11の方向に減少するインジウム組成のInGaNからなる。ベース電極15は、Ni/Auオーミック電極であり、第2の領域7bの主面S6に設けられている。エミッタ電極13は、Ti/Alオーミック電極であり、エミッタキャップ層11の表面S8に設けられている。コレクタ電極17は、Ti/Alオーミック電極であり、支持基体3の裏面S2に設けられている。
次に、実施形態に係るヘテロ接合バイポーラトランジスタ1の製造方法(実施例)について説明する。Ga原料として、トリメチルガリウムを用いた。In原料として、トリメチルインジウムを用いた。N原料としては、高純度アンモニアを用いた。キャリアガスとしては、純化した水素を用いた。高純度アンモニアの純度は、99.999%以上であり、純化水素の純度は99.999995%以上であった。n型ドーパントとして水素ベースのシランを用い、p型ドーパントとしてビスシクロペンタジエニルマグネシウムを用いた。
まず、六方晶系窒化ガリウム系半導体からなり当該六方晶系窒化ガリウム系半導体のc軸に対してm軸方向に60度以上80度以下の角度で傾斜した主面S1を有する支持基体3を用意した。この支持基体3は、HVPE法により得られた導電性自立GaN基板であった。支持基体3の厚みは400μm程度であり、n型ドーパントの濃度は、5.0×1018cm−3程度であった。次に、支持基体3上に、ヘテロ接合バイポーラトランジスタ構造の窒化物半導体膜(支持基体3、コレクタ層5、ベース層7、エミッタ層9及びエミッタキャップ層11に対応)を、MOCVD法を用いてエピタキシャル成長させた。まず、アンモニアと水素の高温雰囲気中において支持基体3をクリーニングした。
このクリーニング後の支持基体3の主面S1に、六方晶系窒化ガリウム系半導体からなるn型GaN層(n型窒化ガリウム系半導体層5aに対応)を形成した。これによって、n型窒化ガリウム系半導体層5aに対応するn型GaN層が形成された。このn型窒化ガリウム系半導体層5aに対応するn型GaN層の厚みは200nm程度であり、n型ドーパントの濃度は、2.0×1017cm−3程度であった。
そしてこのn型GaN層の主面に、n型窒化ガリウム系半導体層5bに対応するn型InGaN層を形成した。このn型窒化ガリウム系半導体層5bに対応するn型InGaN層の形成の場合、形成時間の経過にともなってトリメチルガリウムとトリメチルインジウムの供給比を徐々に変えつつ成長温度を変化させることによってIn組成を増加させた。このn型窒化ガリウム系半導体層5bに対応するn型InGaN層の厚みは30nm程度であり、n型ドーパントの濃度は2.0×1018cm−3程度であり、In組成比は3%以下であった。以上のようにして、コレクタ層5に対応する半導体層を形成した。
次に、上記のようにして形成したコレクタ層5に対応する半導体層の主面(n型窒化ガリウム系半導体層5bに対応するn型InGaN層)に、ベース層7に対応したp型InGaN層を形成した。このベース層7に対応するp型InGaN層の厚みは100nm程度であり、p型ドーパントの濃度は2.5×1018cm−3程度であり、In組成比は3%〜4%の範囲内であった。
次に、上記のようにして形成したベース層7に対応するp型InGaN層の主面に、エミッタ層9に対応する他のn型InGaN層を形成した。このエミッタ層9に対応するn型InGaN層の形成の場合、形成時間の経過にともなってトリメチルガリウムとトリメチルインジウムの供給比を徐々に変えつつ成長温度を変化させることによってIn組成を減少させた。このエミッタ層9に対応するn型InGaN層の厚みは30nm程度であり、n型ドーパントの濃度は1.0×1019cm−3程度であり、In組成比は4%以下であった。
次に、上記のようにして形成したエミッタ層9に対応するn型InGaN層の主面に、エミッタキャップ層11に対応する他のn型GaN層を形成した。このエミッタキャップ層11に対応するn型GaN層の厚みは70nm程度であり、n型ドーパントの濃度は、1.0×1019cm−3程度であった。
次に、エミッタキャップ層11に対応するn型GaN層の主面にNi/Tiマスクを形成してRIEを施すことによって、p型InGaN層の主面の一部(第2の領域7bの主面S6に対応)を表出させた。これによって、エミッタ層9及びエミッタキャップ層11が形成された。次に、p型InGaN層のうち表出された第2の領域7bの主面S6にNi/Auオーミック電極であるベース電極15を形成し、エミッタキャップ層11の表面S8にTi/Alオーミック電極であるエミッタ電極13を形成し、更に、支持基体3の裏面S2にTi/Alオーミック電極であるコレクタ電極17を形成した。以上によって、ヘテロ接合バイポーラトランジスタ1を製造した。
以上説明した構成のヘテロ接合バイポーラトランジスタ1によれば、コレクタ層5のn型窒化ガリウム系半導体層5bの主面S4は、コレクタ層5の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度でm軸方向に傾斜しているので、In組成比が比較的高く、In凝集(液滴)の発生が低減されている。In凝集の発生が低減されていることによって、In凝集を起点として導入される転位も低減されるので、エミッタ−コレクタ間のリーク電流が抑制できる。なお、支持基体3の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度でm軸方向に傾斜した主面S1にコレクタ層5のn型窒化ガリウム系半導体層5a及びn型窒化ガリウム系半導体層5bとベース層7とが形成されるので、ベース層7の主面の面方位も60度以上80度以下の角度でm軸方向に傾斜したものとなっている。
一般に、InGaN層をエピタキシャル成長させる場合にはc面からわずかにオフした面においてエピタキシャル成長させるが、エピタキシャル成長が高温の場合には、安定面付近のステップ間隔の広いテラスに吸着したInは脱離を引き起こすためIn組成が上がらない。一方、In取り込み率を上げるために低温でエピタキシャル成長させた場合、In凝集が生じるとともにGaのマイグレーションも阻害されるため結晶性が低下する。しかしながら、c軸からm軸方向へ60度以上80度以下の角度でオフした自立GaN基板である支持基体3を用いたヘテロ接合バイポーラトランジスタ1の場合であって、特に支持基体3の主面1のオフ角が例えば75度の場合には、{10−11}面方向にステップが稠密に形成されているので、テラスに吸着した活性種が即座にステップに取り込まれる。このため、比較的低温で行うInGaN成長でも高い結晶性を得る事ができ、更に、結晶性を向上させるために成長温度を上げる余地も生じる。ステップ端ではGaとInの原子半径の差からInが取り込まれにくいが、ステップがm面方向に進行することで原子半径差が緩和され、比較的容易にInが取り込まれるので、高組成のInGaN膜を形成することができる。
ここで、実施形態に係るヘテロ接合バイポーラトランジスタ1において、支持基体3の主面S1(及び、n型窒化ガリウム系半導体層5bの主面S4)の特徴と、ベース層7におけるIn取り込み及びIn偏析との関係を示す実験結果を図2に示す。図2において、二重丸のシンボルは特に良好な特性を示し、一重丸のシンボルは良好な特性を示し、三角のシンボルは特に通常の特性を示し、クロスのシンボルは劣る特性を示す。特徴的な角度として、c軸からm軸の方向への傾斜角63度、70度、71度、72度、78度、79度、80度が示される。なお、上記の説明において、例えば面方位(20−21)や(10−11)のような記法を用いている。本実施形態に説明を考慮するとき、結晶学的に等価な面において、当業者は、本実施形態に記載された発明の効果が得られると考える。したがって、例えば「(20−21)」という面方位は、等価な(2−201)、(−2201)、(20−21)、(−2021)、(02−21)、(0−221)を含むと考えることができる。
更に、支持基体3が、コレクタ層5、ベース層7及びエミッタ層9と同種の窒化ガリウム系半導体からなるので、格子定数差に起因する応力を緩和するために生じる貫通転位が低減される。一般に、窒化物半導体の成膜には下地にサファイア、SiC等の異種基板が用いられるが、下地基板とエピタキシャル膜の格子定数差に起因する応力が成長界面に発生し、これを緩和する形でエピタキシャル膜に貫通転位が生じる。この貫通転位はバイポーラトランジスタのベース層においてホールキャリアの補償中心として働くため、転位周囲の領域はn型のエミッタ層から導入される電子に対して障壁として働かず、トランジスタ動作においてエミッタ−コレクタ間のリーク電流が生じ、性能を低下させる。これに対し、実施形態に係るヘテロ接合バイポーラトランジスタ1の場合、導電性自立GaN基板である支持基体3を下地に用いることによってエピタキシャル膜に発生する貫通転位を低減することができる。実際、異種基板としてサファイア基板を用いた場合、サファイア基板上のバッファ層の貫通転位密度が例えば1.0×10cm−2程度であるのに対し、支持基体3のようなGaN基板を用いた場合には、GaN基板上のエピタキシャル層の貫通転位密度が例えば1.0×10cm−2程度となっており、サファイア基板を用いた場合よりもGaNの支持基体3を基板に用いた場合のほうが、基板上に形成するエピタキシャル層(特にベース層7)への転位の導入が低減される。
更に、絶縁性の異種基板を用いた場合、トランジスタ形成プロセスにおいてn型のコレクタ層にオーミック電極を形成する際にはRIEによりn型のコレクタ層を表出する必要があるが、実施形態に係るヘテロ接合バイポーラトランジスタ1の場合、導電性自立GaN基板である支持基体3が用いられているので、エピ成長面とは反対側の面(支持基体3の裏面S2)にオーミック電極(コレクタ電極17)を形成することでn型のコレクタ層5への電気的接触を得ることができる。
更に、エミッタ層9のIn組成が、ベース層7からエミッタキャップ層11の方向に減少しているので、エミッタ層9が低転位となっている。更に、コレクタ層5のn型窒化ガリウム系半導体層5bのIn組成が、ベース層7からn型窒化ガリウム系半導体層5aの方向に減少しているので、n型窒化ガリウム系半導体層5bが低転位となっている。更に、ベース層7のIn組成が比較的高いので、ベース層7に添加されるMgが比較的少なくすることができ、よってベース層7からエミッタ層9に拡散されるMgも低減されているので、エミッタ層9は、Mgによるキャリア補償の低減された高品質な半導体となっている。
1…ヘテロ接合バイポーラトランジスタ、11…エミッタキャップ層、13…エミッタ電極、15…ベース電極、17…コレクタ電極、3…支持基体、5…コレクタ層、5a,5b…n型窒化ガリウム系半導体層、7…ベース層、9…エミッタ層、7a…第1の領域、7b…第2の領域。

Claims (6)

  1. 六方晶系窒化ガリウム系半導体からなり、第1のn型窒化ガリウム系半導体層を有するコレクタ層と、
    インジウムを含むp型窒化ガリウム系半導体層からなり、前記コレクタ層の主面に設けられたベース層と、
    第2のn型窒化ガリウム系半導体層からなり、前記ベース層の主面に設けられたエミッタ層と、
    を備え、
    前記コレクタ層の主面は、前記コレクタ層の六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜している、ことを特徴とするヘテロ接合バイポーラトランジスタ。
  2. 六方晶系窒化ガリウム系半導体からなり、当該六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜した主面を有する支持基体を更に備え、
    前記コレクタ層は前記支持基体の主面に設けられる、ことを特徴とする請求項1に記載のヘテロ接合バイポーラトランジスタ。
  3. 前記支持基体はGaNからなることを特徴とする請求項1又は請求項2に記載のヘテロ接合バイポーラトランジスタ。
  4. 前記エミッタ層の主面に設けられたエミッタキャップ層と、
    前記ベース層と前記第1のn型窒化ガリウム系半導体層との間に設けられた第3のn型窒化ガリウム系半導体層と、
    を更に備え、
    前記第2のn型窒化ガリウム系半導体層は、前記ベース層から前記エミッタキャップ層の方向に減少するインジウム組成のInGaNからなり、
    前記p型窒化ガリウム系半導体層はマグネシウム添加InGaN層である、ことを特徴とする請求項1〜請求項3のうち何れか一項に記載のヘテロ接合バイポーラトランジスタ。
  5. 前記第3のn型窒化ガリウム系半導体層は、前記ベース層から前記第1のn型窒化ガリウム系半導体層の方向に減少するインジウム組成のInGaNからなる、ことを特徴とする請求項1〜請求項4のうち何れか一項に記載のヘテロ接合バイポーラトランジスタ。
  6. ヘテロ接合バイポーラトランジスタの製造方法であって、
    六方晶系窒化ガリウム系半導体からなり当該六方晶系窒化ガリウム系半導体のc軸に対して60度以上80度以下の角度で傾斜した主面を有する支持基体を用意する工程と、
    前記支持基体の前記主面に、六方晶系窒化ガリウム系半導体からなり第1のn型窒化ガリウム系半導体層を有するコレクタ層をエピタキシャル成長させる工程と、
    前記コレクタ層をエピタキシャル成長させた後に、インジウムを含むp型窒化ガリウム系半導体層からなるベース層を、前記コレクタ層の主面にエピタキシャル成長させる工程と、
    前記ベース層をエピタキシャル成長させた後に、第2のn型窒化ガリウム系半導体層からなるエミッタ層を前記ベース層の主面にエピタキシャル成長させる工程と、
    を備える、ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
JP2009228160A 2009-09-30 2009-09-30 ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法 Expired - Fee Related JP5526687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009228160A JP5526687B2 (ja) 2009-09-30 2009-09-30 ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009228160A JP5526687B2 (ja) 2009-09-30 2009-09-30 ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2011077352A true JP2011077352A (ja) 2011-04-14
JP5526687B2 JP5526687B2 (ja) 2014-06-18

Family

ID=44021007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009228160A Expired - Fee Related JP5526687B2 (ja) 2009-09-30 2009-09-30 ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5526687B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061971A1 (ja) * 2003-01-06 2004-07-22 Nippon Telegraph And Telephone Corporation p型窒化物半導体構造及びバイポーラトランジスタ
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2007059719A (ja) * 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061971A1 (ja) * 2003-01-06 2004-07-22 Nippon Telegraph And Telephone Corporation p型窒化物半導体構造及びバイポーラトランジスタ
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2007059719A (ja) * 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板

Also Published As

Publication number Publication date
JP5526687B2 (ja) 2014-06-18

Similar Documents

Publication Publication Date Title
JP5529420B2 (ja) エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP5543711B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP5543103B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP5543710B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
WO2009084241A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP2010103353A (ja) Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びiii族窒化物半導体エピタキシャルウエハ
JP2004047764A (ja) 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JPH05283744A (ja) 半導体素子
JP2005167275A (ja) 半導体素子
JP5460751B2 (ja) 半導体装置
JP5043363B2 (ja) 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
JP5526687B2 (ja) ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法
JP2007214378A (ja) 窒化物系半導体素子
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP2016092083A (ja) GaN基板をドリフト層とした縦型ショットキーバリアダイオード
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法
JP4960621B2 (ja) 窒化物半導体成長基板及びその製造方法
WO2012137783A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP2004140038A (ja) 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
JP5206596B2 (ja) 窒化ガリウム系半導体デバイスのための基板
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2007305869A (ja) 高電子移動度トランジスタ、および高電子移動度トランジスタを作製する方法
JP2007281086A (ja) 絶縁ゲートバイポーラトランジスタ、および絶縁ゲートバイポーラトランジスタを作製する方法
JP2005285870A (ja) エピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5526687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees