JP2007314360A - Template substrate - Google Patents
Template substrate Download PDFInfo
- Publication number
- JP2007314360A JP2007314360A JP2006143449A JP2006143449A JP2007314360A JP 2007314360 A JP2007314360 A JP 2007314360A JP 2006143449 A JP2006143449 A JP 2006143449A JP 2006143449 A JP2006143449 A JP 2006143449A JP 2007314360 A JP2007314360 A JP 2007314360A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- substrate
- nitride semiconductor
- gan
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、異種基板上に窒化物半導体からなる結晶層を積層してなるテンプレート基板に関する。 The present invention relates to a template substrate in which a crystal layer made of a nitride semiconductor is stacked on a different substrate.
窒化物半導体は、化学式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で決定される３族窒化物からなる化合物半導体であって、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮなど、任意の組成のものが例示される。上記化学式において、３族元素の一部をＢ（ホウ素）、Ｔｌ（タリウム）などで置換したもの、また、Ｎ（窒素）の一部をＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）などで置換したものも、窒化物半導体に含まれる。
異種基板とは、窒化物半導体と異なる材料からなる単結晶基板のことである。窒化物半導体の技術分野において、この呼称は一般的なものとなっている（例えば、特許文献１、特許文献２）。窒化物半導体結晶の成長に適した異種基板として、サファイア基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、スピネル基板、ＺｎＯ基板、ＮＧＯ（ＮｄＧａＯ３）基板、ＬＧＯ（ＬｉＧａＯ２）基板、ＬＡＯ（ＬａＡｌＯ３）基板、ＺｒＢ２基板、ＴｉＢ２基板などが知られている。
本明細書においては、異種基板であって、その結晶成長面に凹部および凸部が設けられた基板を、「加工基板」と呼ぶことにする。
A nitride semiconductor is a compound semiconductor made of a group III nitride determined by the chemical formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1). For example, those having an arbitrary composition such as GaN, InGaN, AlGaN, AlInGaN, AlN, and InN are exemplified. In the above chemical formula, a part of the group 3 element is substituted with B (boron), Tl (thallium), etc., and a part of N (nitrogen) is P (phosphorus), As (arsenic), Sb (antimony) Those substituted with Bi (bismuth) or the like are also included in the nitride semiconductor.
The heterogeneous substrate is a single crystal substrate made of a material different from that of the nitride semiconductor. In the technical field of nitride semiconductors, this designation is common (for example, Patent Document 1 and Patent Document 2). As heterogeneous substrates suitable for the growth of nitride semiconductor crystals, sapphire substrates, SiC substrates, Si substrates, GaAs substrates, GaP substrates, spinel substrates, ZnO substrates, NGO (NdGaO 3 ) substrates, LGO (LiGaO 2 ) substrates, LAO (LAO) LaAlO 3 ) substrates, ZrB 2 substrates, TiB 2 substrates and the like are known.
In the present specification, a substrate which is a heterogeneous substrate and has a concave portion and a convex portion on its crystal growth surface is referred to as a “processed substrate”.
特許文献３には、サファイアからなる加工基板（以下、「サファイア加工基板」ともいう。）の上に、Ｓｉ添加ＧａＮ結晶層を積層してなるテンプレート基板が開示されている。このようなテンプレート基板は、レーザダイオード（ＬＤ）素子、発光ダイオード（ＬＥＤ）素子などの窒化物半導体素子を製造するための基板として、好適に用いることができる。また、このようなテンプレート基板の上に、ＨＶＰＥ法等の方法を用いてＧａＮ単結晶を数百μｍの膜厚に形成し、その後、サファイア加工基板を適当な方法により除去することによって、ＧａＮ基板を製造することができる。 Patent Document 3 discloses a template substrate in which a Si-doped GaN crystal layer is stacked on a processed substrate made of sapphire (hereinafter also referred to as “sapphire processed substrate”). Such a template substrate can be suitably used as a substrate for manufacturing a nitride semiconductor device such as a laser diode (LD) device or a light emitting diode (LED) device. Also, a GaN substrate is formed on such a template substrate by forming a GaN single crystal with a film thickness of several hundreds μm using a method such as HVPE, and then removing the sapphire substrate by an appropriate method. Can be manufactured.
図５に、特許文献３に開示されたテンプレート基板の断面構造を模式的に示す。図５において１０はサファイア加工基板であり、２０はＧａＮバッファ層であり、３０はＳｉ添加ＧａＮ結晶層である。このテンプレート基板は、Ｃ面サファイア基板の表面に、幅ｗ１が６μｍ、深さｄが２μｍの溝を、周期１２μｍとなるように（よって、凸部の幅ｗ２が６μｍとなるように）、サファイアの[１１−２０]方向に平行に形成してサファイア加工基板１０とし、その上に有機金属化合物気相成長法（ＭＯＶＰＥ法）を用いて、膜厚約２０ｎｍのＧａＮバッファ層と、膜厚９μｍのＳｉ添加ＧａＮ結晶を、順次積層することによって製造される。 FIG. 5 schematically shows a cross-sectional structure of the template substrate disclosed in Patent Document 3. In FIG. 5, 10 is a sapphire processed substrate, 20 is a GaN buffer layer, and 30 is a Si-doped GaN crystal layer. In this template substrate, a groove having a width w1 of 6 μm and a depth d of 2 μm is formed on the surface of a C-plane sapphire substrate so that the period is 12 μm (so that the width w2 of the convex portion is 6 μm). The sapphire processed substrate 10 is formed in parallel with the [11-20] direction, and a GaN buffer layer having a film thickness of about 20 nm and a film thickness of 9 μm are formed thereon by using an organic metal compound vapor phase growth method (MOVPE method). The Si-doped GaN crystals are sequentially stacked.
図６は、図５に示すテンプレート基板の製造過程におけるＳｉ添加ＧａＮ結晶の成長の様子を模式的に示したものである。図６（ａ）は、サファイア加工基板１０上に、基板温度５５０℃でＧａＮバッファ層２０を形成したところである。ＧａＮバッファ層の形成後、基板温度を１０００℃に昇温して、原料ガスとしてアンモニア、トリメチルガリウム（ＴＭＧ）、シランを供給すると、図６（ｂ）に示すように、Ｓｉ添加ＧａＮ結晶３０が最初はサファイア加工基板の凸部上に形成される。引き続き原料ガスを供給すると、図６（ｃ）に示すように、最初に凸部上に形成された結晶（点線で表示）が種結晶となって、その表面から厚さ方向だけでなく横方向（結晶層の厚さ方向に直交する方向）にも結晶が成長し、最終的には、図６（ｄ）に示すように、凸部上から成長したＳｉ添加ＧａＮ結晶同士が互いにつながって、サファイア加工基板の表面を覆う結晶層が形成される。なお、図示を省略しているが、Ｓｉ添加ＧａＮ結晶の成長はサファイア加工基板の溝内でも起こる。溝の幅ｗ１に比べて深さｄが十分に深い場合には、溝内で成長するＳｉ添加ＧａＮ結晶が溝内を充填する前に、凸部上から成長したＳｉ添加ＧａＮ結晶が溝を塞ぎ、サファイア加工基板とＳｉ添加ＧａＮ結晶層との間に空洞が形成される。 FIG. 6 schematically shows how the Si-doped GaN crystal grows during the template substrate manufacturing process shown in FIG. FIG. 6A shows the GaN buffer layer 20 formed on the sapphire processed substrate 10 at a substrate temperature of 550 ° C. After the formation of the GaN buffer layer, when the substrate temperature is raised to 1000 ° C. and ammonia, trimethylgallium (TMG), and silane are supplied as source gases, as shown in FIG. Initially, it is formed on the convex portion of the sapphire processed substrate. When the source gas is continuously supplied, as shown in FIG. 6 (c), the first crystal formed on the convex portion (indicated by a dotted line) becomes a seed crystal, and not only in the thickness direction but also in the lateral direction from the surface. The crystal also grows in the direction perpendicular to the thickness direction of the crystal layer, and finally, as shown in FIG. 6 (d), the Si-added GaN crystals grown from above the protrusions are connected to each other, A crystal layer covering the surface of the sapphire processed substrate is formed. Although illustration is omitted, the growth of the Si-added GaN crystal also occurs in the groove of the sapphire processed substrate. When the depth d is sufficiently deeper than the width w1 of the groove, the Si-added GaN crystal grown from above the protrusion blocks the groove before the Si-doped GaN crystal growing in the groove fills the groove. A cavity is formed between the sapphire processed substrate and the Si-doped GaN crystal layer.
図５に示すテンプレート基板において、Ｓｉ添加ＧａＮ結晶層３０はＧａＮバッファ層２０を介してサファイア加工基板１０の凸部上面と接合している一方、サファイア加工基板の凹部（溝）上では、Ｓｉ添加ＧａＮ結晶層とサファイア加工基板との間が空洞で隔てられている。そのために、サファイア加工基板の表面において、凸部上面が占める面積を小さくする程、サファイアとＧａＮとの格子定数差および熱膨張率差に起因してＳｉ添加ＧａＮ結晶が受ける応力歪みが小さくなり、Ｓｉ添加ＧａＮ結晶層に欠陥やクラックが発生し難くなる。また、Ｓｉ添加ＧａＮ結晶の結晶性は、凸部上に形成される部分よりも凹部上に形成される部分の方が良好となる。なぜなら、後者には、横方向成長により形成される転位欠陥密度の低い結晶が含まれることになるからである。よって、凸部上面が占める面積を小さくする程、Ｓｉ添加ＧａＮ結晶層中に占める結晶性の良好な部分の割合が大きくなる。また、このテンプレート基板をＧａＮ基板の製造に用いた場合は、凸部上面が占める面積が小さい程、サファイア加工基板をＧａＮ結晶から分離することが容易となる。 In the template substrate shown in FIG. 5, the Si-added GaN crystal layer 30 is bonded to the upper surface of the convex portion of the sapphire processed substrate 10 via the GaN buffer layer 20, while Si is added on the concave portion (groove) of the sapphire processed substrate. A cavity is separated between the GaN crystal layer and the sapphire processed substrate. Therefore, in the surface of the sapphire processed substrate, the smaller the area occupied by the upper surface of the convex portion, the smaller the stress strain experienced by the Si-doped GaN crystal due to the lattice constant difference and the thermal expansion difference between sapphire and GaN, Defects and cracks are less likely to occur in the Si-added GaN crystal layer. Further, the crystallinity of the Si-added GaN crystal is better in the portion formed on the concave portion than in the portion formed on the convex portion. This is because the latter includes crystals with a low dislocation defect density formed by lateral growth. Therefore, the smaller the area occupied by the upper surface of the convex portion, the larger the proportion of the portion with good crystallinity in the Si-doped GaN crystal layer. When this template substrate is used for manufacturing a GaN substrate, the smaller the area occupied by the upper surface of the convex portion, the easier it is to separate the sapphire processed substrate from the GaN crystal.
このように、加工基板における凸部上面の面積を小さくすることにより得られる利点が多数存在することから、テンプレート基板に用いる加工基板は、凸部間の間隔を大きく設計する（図５に示す例では、凹部の幅ｗ１を大きく設計する）ことが好ましい。
しかしながら、凸部間の間隔を大きくすると、テンプレート基板の製造時に、凸部上から横方向に成長する結晶同士がつながって加工基板の表面を覆うまでに要する時間が長くなるので、テンプレート基板の製造効率が低下する問題がある。
また、凸部間の間隔を大きくすると、テンプレート基板の製造時に、凸部上から横方向に成長する結晶同士がつながって加工基板の表面を覆うまでに要する時間が長くなる結果、該結晶の膜厚が大きくなり、加工基板と窒化物半導体との間に熱膨張率差がある場合には、テンプレート基板に大きな反りが発生するという問題がある。
As described above, since there are many advantages obtained by reducing the area of the upper surface of the convex portion in the processed substrate, the processed substrate used for the template substrate is designed with a large interval between the convex portions (example shown in FIG. 5). Then, it is preferable to design the width w1 of the recesses to be large.
However, if the interval between the convex portions is increased, the time required for the crystals growing in the lateral direction from the convex portions to connect with each other to cover the surface of the processed substrate becomes longer during the production of the template substrate. There is a problem that efficiency decreases.
Further, when the interval between the convex portions is increased, the time required for the crystals growing in the lateral direction from the convex portions to be connected to cover the surface of the processed substrate is increased during the production of the template substrate. When the thickness is increased and there is a difference in coefficient of thermal expansion between the processed substrate and the nitride semiconductor, there is a problem that a large warp occurs in the template substrate.
本発明は、かかる事情に鑑みなされたものである。
本発明の目的は、ひとつには、製造効率の改善されたテンプレート基板と、その製造方法を提供することである。
本発明の他の目的は、大きな反りの発生が防止されたテンプレート基板と、その製造方法を提供することである。
本発明の更に他の目的は、改善された品質を有する窒化物半導体結晶層を備えたテンプレート基板と、その製造方法を提供することである。
本発明の更に他の目的は、ｎ型窒化物半導体結晶の製造に適したテンプレート基板と、その製造方法を提供することである。
本発明の更に他の目的は、ｎ型窒化物半導体基板の新規な製造方法を提供することである。
The present invention has been made in view of such circumstances.
An object of the present invention is, in part, to provide a template substrate with improved manufacturing efficiency and a manufacturing method thereof.
Another object of the present invention is to provide a template substrate in which large warpage is prevented and a method for manufacturing the same.
Still another object of the present invention is to provide a template substrate having a nitride semiconductor crystal layer having improved quality and a method for manufacturing the template substrate.
Still another object of the present invention is to provide a template substrate suitable for manufacturing an n-type nitride semiconductor crystal and a manufacturing method thereof.
Still another object of the present invention is to provide a novel method for manufacturing an n-type nitride semiconductor substrate.
第１の発明によれば、異種基板上に窒化物半導体からなる結晶層を積層してなるテンプレート基板において、該結晶層が横方向成長により形成された結晶を含んでおり、該横方向成長により形成された結晶が、Ｍｇ（マグネシウム）を含む結晶を含んでいる。
Ｍｇの添加は窒化物半導体結晶の横方向成長を促進する効果があるので、テンプレート基板を製造する際に、横方向成長させる窒化物半導体結晶にＭｇを添加すると、窒化物半導体結晶が異種基板の表面を層状に覆うまでの時間が短かくなるとともに、結晶の横方向の成長速度に対する膜厚方向の成長速度が小さくなるので、より小さな膜厚の窒化物半導体結晶で、異種基板の表面を層状に覆うことが可能となる。
横方向成長を促進するために窒化物半導体結晶に添加するＭｇの濃度は、１×１０１８ｃｍ−３以上とすることが好ましく、特に、１×１０１９ｃｍ−３以上となるようにすることが好ましい。ただし、Ｍｇの添加量を多くし過ぎた場合には、結晶性の低下が生じることから、添加するＭｇの濃度は、１×１０２１ｃｍ−３以下とすることが好ましい。
横方向成長により形成する窒化物半導体結晶の好ましい組成はＧａＮである。３元結晶であるＡｌＧａＮ、ＩｎＧａＮよりも、構成元素の数が少ない２元結晶のＧａＮの方が、欠陥密度の低い高品質の結晶を得る目的に適しているからである。
According to the first invention, in a template substrate formed by laminating a crystal layer made of a nitride semiconductor on a heterogeneous substrate, the crystal layer includes a crystal formed by lateral growth. The formed crystal includes a crystal containing Mg (magnesium).
Since the addition of Mg has the effect of promoting the lateral growth of the nitride semiconductor crystal, when manufacturing the template substrate, adding Mg to the nitride semiconductor crystal to be grown in the lateral direction causes the nitride semiconductor crystal to be dissimilar to the dissimilar substrate. The time to cover the surface in layers becomes shorter, and the growth rate in the film thickness direction is smaller than the lateral growth rate of the crystal, so the surface of a heterogeneous substrate is layered with a smaller nitride semiconductor crystal. It becomes possible to cover.
The concentration of Mg added to the nitride semiconductor crystal in order to promote lateral growth is preferably 1 × 10 18 cm −3 or more, particularly 1 × 10 19 cm −3 or more. Is preferred. However, since the crystallinity is lowered when the amount of Mg added is excessively large, the concentration of Mg to be added is preferably 1 × 10 21 cm −3 or less.
A preferred composition of the nitride semiconductor crystal formed by lateral growth is GaN. This is because binary crystal GaN, which has fewer constituent elements than AlGaN and InGaN, which are ternary crystals, is more suitable for the purpose of obtaining high-quality crystals with a low defect density.
第２の発明によれば、第１の発明に係るテンプレート基板の製造において、横方向成長により形成する結晶を、異種基板の結晶成長面上に部分的に形成した不純物無添加の窒化物半導体結晶を種結晶として成長させる。横方向成長により形成される結晶の品質は、種結晶の品質に影響されるので、不純物を添加したものよりも結晶性が良好な、無添加の窒化物半導体結晶を種結晶とするわけである。 According to the second invention, in the manufacture of the template substrate according to the first invention, an impurity-free nitride semiconductor crystal in which a crystal formed by lateral growth is partially formed on a crystal growth surface of a different substrate. Are grown as seed crystals. Since the quality of crystals formed by lateral growth is affected by the quality of the seed crystal, an additive-free nitride semiconductor crystal with better crystallinity than that with impurities is used as the seed crystal. .
第３の発明によれば、第１の発明に係るテンプレート基板の製造において、横方向成長により形成する窒化物半導体結晶を、異種基板の結晶成長面上に部分的に形成した、ファセット構造を呈する窒化物半導体結晶を種結晶として成長させる。ここで、ファセット構造を呈する窒化物半導体結晶とは、露出した斜めファセットを表面として有する結晶である。結晶をファセット構造を呈するように成長させると、その成長過程で転位のベンディングが繰り返し発生するため、転位の合体消滅が促進される。従って、ファセット構造を呈する結晶は、ファセット構造を呈さない結晶と比べて、表面近傍の転位密度が低減された、結晶性の良好なものとなる。そこで、横方向成長により形成する結晶の品質向上のために、このような結晶を種結晶として用いるわけである。
特に、窒化物半導体結晶にＭｇを添加するとファセット構造の形成が難しくなる（ファセット構造の形成が起こる条件が極めて狭くなる）ことから、ファセット構造を呈する結晶は、不純物を添加しないで形成することが好ましい。
According to the third invention, in the production of the template substrate according to the first invention, a facet structure is obtained in which a nitride semiconductor crystal formed by lateral growth is partially formed on a crystal growth surface of a heterogeneous substrate. A nitride semiconductor crystal is grown as a seed crystal. Here, the nitride semiconductor crystal having a facet structure is a crystal having an exposed oblique facet as a surface. When a crystal is grown so as to exhibit a facet structure, dislocation bending is repeatedly generated during the growth process, and dislocation coalescence annihilation is promoted. Therefore, a crystal exhibiting a facet structure has a good crystallinity with a reduced dislocation density near the surface as compared with a crystal not exhibiting a facet structure. Therefore, in order to improve the quality of crystals formed by lateral growth, such crystals are used as seed crystals.
In particular, when Mg is added to a nitride semiconductor crystal, it becomes difficult to form a facet structure (the conditions under which the facet structure is formed become extremely narrow). Therefore, a crystal exhibiting a facet structure can be formed without adding impurities. preferable.
第４の発明によれば、第１の発明に係るテンプレート基板において、横方向成長により形成される結晶に含まれる、Ｍｇを含む結晶を覆って、該結晶よりも低いＭｇ濃度を有する窒化物半導体結晶からなる被覆層を設ける。このような被覆層を設けることにより、テンプレート基板上に、無添加のまたはドナーを添加したｎ型窒化物半導体結晶を成長させたときに、テンプレート基板側から該ｎ型窒化物半導体結晶内へのＭｇの拡散が阻止される。
この被覆層の内部に、または、この被覆層が被覆するＭｇを含む結晶とこの被覆層との間には、結晶組成の異なる窒化物半導体結晶間の界面であるヘテロ界面を、ひとつ以上設けることが好ましい。ヘテロ界面は、当該界面を越えてＭｇが拡散することを抑制する効果を有するからである。
この被覆層の内部に、ドナーを添加してｎ型導電性とした部分を設けることも、Ｍｇを含む結晶から被覆層の内部にＭｇが拡散するのを抑制するうえで好ましい。
According to the fourth invention, in the template substrate according to the first invention, a nitride semiconductor that covers a crystal containing Mg and is contained in a crystal formed by lateral growth and has a lower Mg concentration than the crystal. A coating layer made of crystals is provided. By providing such a coating layer, when an n-type nitride semiconductor crystal with no additive or with a donor added is grown on the template substrate, the template substrate side enters the n-type nitride semiconductor crystal. Mg diffusion is prevented.
One or more heterointerfaces, which are interfaces between nitride semiconductor crystals having different crystal compositions, are provided in the coating layer or between the Mg-containing crystal covered by the coating layer and the coating layer. Is preferred. This is because the hetero interface has an effect of suppressing the diffusion of Mg beyond the interface.
It is also preferable to provide a portion that is made n-type conductive by adding a donor inside the coating layer in order to suppress Mg from diffusing from the crystals containing Mg into the coating layer.
第５の発明は、窒化物半導体基板の製造方法に関するものであり、Ｍｇが添加された窒化物半導体結晶を含むテンプレート基板の上に、無添加のまたはドナーを添加したｎ型窒化物半導体結晶を厚膜に成長させた後、まず、窒化物半導体結晶部分からテンプレート基板に含まれる異種基板を除去し、次に、窒化物半導体結晶部分から、Ｍｇが含まれる部分を研磨または研削により除去する。 The fifth invention relates to a method for manufacturing a nitride semiconductor substrate, and an n-type nitride semiconductor crystal with no additive or with a donor added is formed on a template substrate including a nitride semiconductor crystal to which Mg is added. After growing the thick film, first, the heterogeneous substrate included in the template substrate is removed from the nitride semiconductor crystal portion, and then the portion containing Mg is removed from the nitride semiconductor crystal portion by polishing or grinding.
第６の発明によれば、異種基板上に窒化物半導体からなる結晶層を積層してなるテンプレート基板の製造の際に、異種基板の結晶成長面を選択成長用のマスクで部分的に覆い、該マスクの上方において窒化物半導体結晶を横方向に成長させることによって、横方向成長により形成される結晶の大面積化を図るにあたり、該マスクをＭｇ化合物で形成する。窒化物半導体結晶の成長時にマスクの劣化が発生しても、Ｍｇ化合物からなるマスクからは窒化物半導体結晶の横方向成長を促進するＭｇが放出されるので、該結晶の横方向成長が抑制されることがない。 According to the sixth invention, when manufacturing a template substrate formed by laminating a crystal layer made of a nitride semiconductor on a heterogeneous substrate, the crystal growth surface of the heterogeneous substrate is partially covered with a selective growth mask, In order to increase the area of a crystal formed by lateral growth by growing a nitride semiconductor crystal in the lateral direction above the mask, the mask is formed of an Mg compound. Even if the mask deteriorates during the growth of the nitride semiconductor crystal, Mg that promotes the lateral growth of the nitride semiconductor crystal is released from the mask made of the Mg compound, so that the lateral growth of the crystal is suppressed. There is nothing to do.
第１の発明によれば、Ｍｇの添加によって、横方向成長により形成される窒化物半導体結晶が異種基板の表面を層状に覆うまでの時間が短くなるので、テンプレート基板の製造時間が短縮され、その製造効率が改善される。また、より小さな膜厚の窒化物半導体結晶で異種基板の表面を層状に覆うことが可能となるので、テンプレート基板に大きな反りが発生するのを防止することができる。
第２の発明によれば、横方向成長により形成する窒化物半導体結晶を、結晶性の良好な、無添加の窒化物半導体結晶を種結晶として形成するので、テンプレート基板における窒化物半導体結晶層の品質を改善することができる。
第３の発明によれば、横方向成長により形成する窒化物半導体結晶を、結晶性の良好な、ファセット構造を呈する窒化物半導体結晶を種結晶として形成するので、テンプレート基板における窒化物半導体結晶層の品質を改善することができる。
第４の発明によれば、Ｍｇを含む窒化物半導体結晶層を備えながらも、ｎ型窒化物半導体結晶を成長させたときに、当該テンプレート基板側から該ｎ型窒化物半導体結晶内へのＭｇの拡散が阻止される、ｎ型窒化物半導体結晶の製造に適したテンプレート基板が得られる。
第５の発明によれば、Ｍｇを含む窒化物半導体結晶層を供えたテンプレート基板を用いながらも、Ｍｇにより汚染されていないｎ型窒化物半導体基板を得ることのできる、ｎ型窒化物半導体基板の製造方法が提供される。
第６の発明によれば、選択成長用のマスクを用いて窒化物半導体結晶の成長を行う際に、該マスクの劣化に起因して結晶の横方向成長が抑制されることが防止されるので、テンプレート基板の製造効率が改善され、また、テンプレート基板における大きな反りの発生を防止することができる。
According to the first invention, the addition of Mg shortens the time until the nitride semiconductor crystal formed by lateral growth covers the surface of the heterogeneous substrate in a layered manner, so that the manufacturing time of the template substrate is shortened, Its production efficiency is improved. In addition, since the surface of the heterogeneous substrate can be covered in layers with a nitride semiconductor crystal having a smaller thickness, it is possible to prevent the template substrate from being greatly warped.
According to the second invention, since the nitride semiconductor crystal formed by lateral growth is formed using the additive-free nitride semiconductor crystal having good crystallinity as a seed crystal, the nitride semiconductor crystal layer of the template substrate Quality can be improved.
According to the third invention, the nitride semiconductor crystal formed by lateral growth is formed using the nitride semiconductor crystal having a good crystallinity and a facet structure as a seed crystal. Can improve the quality.
According to the fourth aspect of the present invention, when an n-type nitride semiconductor crystal is grown while having a nitride semiconductor crystal layer containing Mg, Mg is introduced into the n-type nitride semiconductor crystal from the template substrate side. Thus, a template substrate suitable for manufacturing an n-type nitride semiconductor crystal can be obtained.
According to the fifth invention, an n-type nitride semiconductor substrate that can obtain an n-type nitride semiconductor substrate that is not contaminated with Mg while using a template substrate provided with a nitride semiconductor crystal layer containing Mg is provided. A manufacturing method is provided.
According to the sixth invention, when the nitride semiconductor crystal is grown using the selective growth mask, it is possible to prevent the lateral growth of the crystal from being suppressed due to the deterioration of the mask. The manufacturing efficiency of the template substrate is improved, and the occurrence of a large warp in the template substrate can be prevented.
（第１の実施形態）
本発明の第１の実施形態に係るテンプレート基板の断面構造を図１に模式的に示す。
図１において、１はサファイア加工基板であり、２はＧａＮバッファ層であり、３はＧａＮ結晶層である。サファイア加工基板１の結晶成長面には、幅Ｗ１が８μｍ、深さＤが１．５μｍの溝が、周期１０μｍとなるように、すなわち、凸部の幅Ｗ２が２μｍとなるように、サファイアの[１１−２０]方向に平行に形成されている。ＧａＮバッファ層２の膜厚は４０ｎｍである。
(First embodiment)
FIG. 1 schematically shows a cross-sectional structure of a template substrate according to the first embodiment of the present invention.
In FIG. 1, 1 is a sapphire processed substrate, 2 is a GaN buffer layer, and 3 is a GaN crystal layer. On the crystal growth surface of the sapphire processed substrate 1, a groove having a width W1 of 8 μm and a depth D of 1.5 μm has a period of 10 μm, that is, a sapphire width W2 of 2 μm. It is formed in parallel to the [11-20] direction. The film thickness of the GaN buffer layer 2 is 40 nm.
ＧａＮ結晶層３は、サファイア加工基板１の凸部上面に、ＧａＮバッファ層２を介して形成されている、無添加のＧａＮからなる種結晶部３ａと、種結晶部３ａの表面を起点として成長している、Ｍｇ添加ＧａＮからなるＭｇ添加部３ｂと、Ｍｇ添加部３ｂが上面平坦となるまで成長した後、その上に積層された無添加のＧａＮからなる被覆層３ｃと、から構成されている。種結晶部３ａは厚さＴａが０．４μｍであり、ファセット構造を呈するように成長している。Ｍｇ添加部３ｂは、厚さＴｂが１μｍであり、そのＭｇ濃度は１×１０２０ｃｍ−３である。Ｍｇ添加部３ｂは、横方向に成長した部分を含んでいる。被覆層３ｃは、厚さＴｃが１μｍであり、その表面近傍におけるＭｇ濃度は１×１０１７ｃｍ−３未満である。ＧａＮ結晶は、サファイア加工基板の凹部内にも成長しているが（図示を省略している）、該凹部を充填しておらず、該凹部上においてサファイア加工基板とＧａＮ結晶層との間には空洞が存在している。ＧａＮ結晶層は、薄いＧａＮバッファ層を介して、サファイア加工基板の凸部の上部とのみ接している。 The GaN crystal layer 3 is grown on the upper surface of the convex portion of the sapphire processed substrate 1 with the seed crystal portion 3a made of additive-free GaN formed via the GaN buffer layer 2 and the surface of the seed crystal portion 3a as a starting point. An Mg-added portion 3b made of Mg-added GaN, and a coating layer 3c made of undoped GaN stacked on the Mg-added portion 3b after the Mg-added portion 3b is grown until the upper surface is flat. Yes. The seed crystal part 3a has a thickness Ta of 0.4 μm and grows to have a facet structure. The Mg added portion 3b has a thickness Tb of 1 μm and an Mg concentration of 1 × 10 20 cm −3 . The Mg addition portion 3b includes a portion grown in the lateral direction. The coating layer 3c has a thickness Tc of 1 μm, and the Mg concentration in the vicinity of the surface is less than 1 × 10 17 cm −3 . The GaN crystal grows also in the recess of the sapphire processed substrate (not shown), but does not fill the recess, and on the recess, between the sapphire processed substrate and the GaN crystal layer. There is a cavity. The GaN crystal layer is in contact only with the upper part of the convex portion of the sapphire processed substrate via the thin GaN buffer layer.
図１に示すテンプレート基板は、次のようにして製造することができる。
まず、Ｃ面サファイア基板の表面に、フォトリソグラフィ技法を用いて凸部のパターンにパターニングしたエッチングマスクを形成したうえで、サファイア基板の表面を反応性イオンエッチング（ＲＩＥ）法により加工して溝を形成することにより、サファイア加工基板１を作製する。なお図１では溝の側壁面が垂直面となっているが、斜面となっていてもよい。該側壁面の傾斜は６０°以上とすることが望ましい。
The template substrate shown in FIG. 1 can be manufactured as follows.
First, on the surface of the C-plane sapphire substrate, an etching mask patterned into a convex pattern using photolithography technique is formed, and then the surface of the sapphire substrate is processed by a reactive ion etching (RIE) method to form grooves. By forming, the sapphire processed substrate 1 is produced. In FIG. 1, the side wall surface of the groove is a vertical surface, but it may be a slope. The inclination of the side wall surface is desirably 60 ° or more.
次に、周知のＭＯＶＰＥ法を用いて、ＧａＮバッファ層２およびＧａＮ結晶層３を形成する。ＧａＮバッファ層は、基板温度を３００℃〜６００℃程度として形成する低温バッファ層である。ＧａＮバッファ層２の形成後、基板温度を７００〜９５０℃に設定し、原料としてトリメチルガリウム（ＴＭＧ）とアンモニアを基板上に供給して、基板の凸部上にファセット構造を呈する無添加のＧａＮ結晶である種結晶部３ａを形成する。ファセット構造の形成を促進するには、更に、雰囲気中の水素濃度を高くしたり、成長炉内の圧力を低くする。 Next, the GaN buffer layer 2 and the GaN crystal layer 3 are formed using a well-known MOVPE method. The GaN buffer layer is a low-temperature buffer layer formed at a substrate temperature of about 300 ° C. to 600 ° C. After the formation of the GaN buffer layer 2, the substrate temperature is set to 700 to 950 ° C., trimethylgallium (TMG) and ammonia are supplied as raw materials onto the substrate, and additive-free GaN exhibiting a facet structure on the convex portion of the substrate A seed crystal portion 3a which is a crystal is formed. In order to promote the formation of the facet structure, the hydrogen concentration in the atmosphere is further increased or the pressure in the growth furnace is decreased.
種結晶部３ａの形成後、基板温度を１０００℃以上に上昇させ、原料としてＴＭＧとアンモニアに加えて、Ｍｇ源であるビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を基板上に供給して、Ｍｇ添加部３ｂを形成する。横方向成長を促進するうえでは、基板温度は１０５０℃以上、とりわけ、１１００℃以上とすることが好ましい。 After the formation of the seed crystal part 3a, the substrate temperature is raised to 1000 ° C. or more, and in addition to TMG and ammonia as raw materials, biscyclopentadienyl magnesium (Cp 2 Mg) as an Mg source is supplied onto the substrate, The Mg added portion 3b is formed. In order to promote the lateral growth, the substrate temperature is preferably 1050 ° C. or higher, particularly 1100 ° C. or higher.
Ｍｇ添加部３ｂの形成後、基板温度を室温まで降下させて、基板を一旦ＭＯＶＰＥ装置から取り出す。次に、ＭＯＶＰＥ装置内を洗浄して、成長系内に残留したＣｐ２Ｍｇを除去する。その後、再び、ＭＯＶＰＥ装置内に基板を戻して、基板温度を１０００℃とし、原料としてＴＭＧとアンモニアを供給して、Ｍｇ添加部３ｂの上に被覆層３ｃを形成する。
このようにして、図１に示すテンプレート基板を製造することができる。
After the formation of the Mg addition portion 3b, the substrate temperature is lowered to room temperature, and the substrate is once taken out from the MOVPE apparatus. Next, the MOVPE apparatus is cleaned to remove Cp 2 Mg remaining in the growth system. Thereafter, the substrate is returned again into the MOVPE apparatus, the substrate temperature is set to 1000 ° C., TMG and ammonia are supplied as raw materials, and the coating layer 3 c is formed on the Mg addition portion 3 b.
In this way, the template substrate shown in FIG. 1 can be manufactured.
本第１の実施形態において、加工基板の材料はサファイアに限定されるものではなく、窒化物半導体結晶の成長に使用可能な周知の異種基板を加工してなる加工基板を、任意に用いることができる。加工基板の結晶成長面における凹部および凸部のパターンは、平坦な結晶成長面にストライプ状の溝を平行に形成してなるパターンに限定されるものではなく、任意のパターンを採用し得る。例えば、上面形状が三角形、四角形（平行四辺形、方形）、六角形、円形、楕円形等である、角柱状または角錐台状の凸部が、多数、規則的・周期的に分散配置されたパターンや、あるいは、平坦面の中に開口形状が三角形、四角形（平行四辺形、方形）、六角形、円形、楕円形等である窪みが規則的・周期的に分散配置されたパターンが例示される。その他、特許文献３、特許文献４などの公知文献に記載された加工基板の凹部および凸部のパターンを参照してもよい。
どのようなパターンを採用する場合も、加工基板上に成長する窒化物半導体結晶の＜１−１００＞方向に伸びる段差によって凹部と凸部の境界が規定されるように、パターンの方向を設定することが望ましい。
In the first embodiment, the material of the processed substrate is not limited to sapphire, and a processed substrate formed by processing a known heterogeneous substrate that can be used for growing a nitride semiconductor crystal can be arbitrarily used. it can. The pattern of the concave portion and the convex portion on the crystal growth surface of the processed substrate is not limited to a pattern formed by forming striped grooves in parallel on a flat crystal growth surface, and any pattern can be adopted. For example, a large number of prismatic or truncated pyramid-shaped convex portions whose top surface shape is triangular, quadrangular (parallelogram, square), hexagon, circle, ellipse, etc. are regularly and periodically distributed. Examples of patterns or patterns in which depressions having a triangular shape, a square shape (parallelogram, square shape), a hexagonal shape, a circular shape, an elliptical shape, etc. are regularly and periodically distributed in a flat surface. The In addition, you may refer the pattern of the recessed part and convex part of a process board | substrate described in well-known literatures, such as patent document 3 and patent document 4.
Whatever pattern is used, the pattern direction is set such that the boundary between the concave and convex portions is defined by the step extending in the <1-100> direction of the nitride semiconductor crystal grown on the processed substrate. It is desirable.
加工基板における、凸部上面の面積の、加工前の平坦な結晶成長面の面積に対する比率を、「凸部上面の面積比」と定義すると（凹部が溝状である図１の例では、Ｗ１＋Ｗ２に対するＷ２の比となる）、横方向成長により形成される結晶の割合を多くするために、凸部上面の面積比は４０％以下とすることが好ましく、３０％以下とすることがより好ましく、２５％以下とすることが更に好ましい。
凸部上面は、凹凸パターンの形成時に不良が発生しないように、また、該凸部上面において窒化物半導体の結晶成長が正常に生じるように、少なくとも対向する２辺間の距離が１μｍである正六角形が包含される大きさに形成することが望ましい。
凹部上において、加工基板とＧａＮ結晶層との間に空洞が確実に形成されるようにするには、凹部の深さに応じて、凸部間の間隔（図１の例ではＷ１）と、ＧａＮ結晶層のＭｇ添加部に添加するＭｇの濃度を設定する。Ｍｇ添加部の横方向成長が最も促進される条件では、凹部の深さを１μｍ〜１．５μｍとしたとき、凸部間の間隔を１０μｍ以下とすれば、凹部上に空洞を形成することができる。凹部をこれよりも深く形成する場合には、凸部間の間隔を更に大きくしても、凹部上に空洞を形成することが可能である。
サファイアのような難加工性の基板では凹部の形成に時間がかかるため、凹部の深さを３μｍ以下とし、凸部間の間隔を２０μｍ以下とすることが好ましい。
When the ratio of the area of the upper surface of the convex portion to the area of the flat crystal growth surface before processing on the processed substrate is defined as “area ratio of the upper surface of the convex portion” (in the example of FIG. 1 in which the concave portion has a groove shape, W1 + W2 In order to increase the proportion of crystals formed by lateral growth, the area ratio of the top surface of the convex portion is preferably 40% or less, more preferably 30% or less, More preferably, it is 25% or less.
The upper surface of the convex portion is a regular hexagon whose distance between at least two opposing sides is 1 μm so that no defect occurs during the formation of the concave-convex pattern and the nitride semiconductor crystal growth normally occurs on the upper surface of the convex portion. It is desirable to form in a size that includes a square.
In order to ensure that a cavity is formed between the processed substrate and the GaN crystal layer on the recess, according to the depth of the recess, an interval between the protrusions (W1 in the example of FIG. 1), The concentration of Mg added to the Mg addition portion of the GaN crystal layer is set. Under the conditions that the lateral growth of the Mg-added portion is most promoted, when the depth of the recess is 1 μm to 1.5 μm, if the interval between the protrusions is 10 μm or less, a cavity may be formed on the recess. it can. In the case where the recesses are formed deeper than this, it is possible to form a cavity on the recesses even if the interval between the protrusions is further increased.
Since it takes time to form recesses in a difficult-to-work substrate such as sapphire, it is preferable to set the depth of the recesses to 3 μm or less and the interval between the projections to 20 μm or less.
加工基板とＧａＮ結晶層との間のバッファ層はＧａＮバッファ層に限定されるものではなく、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等の窒化物半導体材料からなるバッファ層の他、公知のバッファ層を任意に用いることができる。バッファ層の使用は必須ではない。 The buffer layer between the processed substrate and the GaN crystal layer is not limited to the GaN buffer layer, and any known buffer layer can be used in addition to a buffer layer made of a nitride semiconductor material such as AlN, AlGaN, InGaN, or InAlGaN. Can be used. The use of a buffer layer is not essential.
加工基板の凸部上に形成する種結晶部の結晶組成はＧａＮに限定されないが、好ましくは、ＧａＮである。また、種結晶部とそれに続いて成長させるＭｇ添加部との間での欠陥の発生を抑えるために、種結晶部とＭｇ添加部とは結晶組成を同じとすることが好ましい。ファセット構造を呈する結晶が得られる成長条件と、横方向成長が促進される成長条件とは基本的に異なるが、種結晶部をファセット構造を呈するように形成した後、横方向成長が促進される成長条件でＭｇ添加部を横方向に成長させたときに、両部分の結晶組成のずれが発生しないようにするには、両部分を２元結晶のＧａＮで形成することが望ましい。３元以上の結晶は、同じ組成のものを異なる成長条件で形成することが難しい。
種結晶部は、ファセット構造を呈するように成長させた後、更に、成長温度を上げるなどして成長させることによって、ファセット構造を呈さない形状にしたものであってもよい。種結晶部は、横方向に成長した部分を含んでいてもよく、該部分を加工基板の凹部上に張り出すように形成してもよい。
種結晶部はファセット構造を呈するように成長させることが好ましいが、必須ではない。また、無添加とすることが好ましいが、必須ではない。従って、例えば、種結晶部にもＭｇを添加し、種結晶部の形成の後、特に成長条件や材料供給条件を変化させることなく、連続してＭｇ添加部の形成を行ってもよい。
The crystal composition of the seed crystal portion formed on the convex portion of the processed substrate is not limited to GaN, but is preferably GaN. Moreover, in order to suppress generation | occurrence | production of the defect between a seed crystal part and the Mg addition part grown subsequently, it is preferable that a seed crystal part and Mg addition part have the same crystal composition. The growth conditions for obtaining a crystal having a facet structure are basically different from the growth conditions for promoting the lateral growth, but the lateral growth is promoted after the seed crystal part is formed to exhibit the facet structure. In order to prevent a shift in the crystal composition of both portions when the Mg-added portion is grown in the lateral direction under the growth conditions, it is desirable to form both portions with binary GaN. It is difficult to form ternary or higher crystals having the same composition under different growth conditions.
The seed crystal part may be formed so as not to exhibit the facet structure by growing the seed crystal part so as to exhibit a facet structure and then further growing the seed crystal by raising the growth temperature. The seed crystal part may include a part grown in the lateral direction, and the part may be formed so as to project onto the concave portion of the processed substrate.
The seed crystal part is preferably grown so as to exhibit a facet structure, but it is not essential. Moreover, although it is preferable not to add, it is not essential. Therefore, for example, Mg may be added to the seed crystal part, and after the formation of the seed crystal part, the Mg addition part may be continuously formed without changing the growth conditions and the material supply conditions.
Ｍｇ添加部の結晶組成はＧａＮに限定されないが、好ましくは、ＧａＮである。結晶組成中のＡｌの組成比を大きくすると、窒化物半導体結晶の横方向成長速度が低下する傾向がある。また、Ｉｎを組成に含む窒化物半導体結晶は、例えばＭＯＶＰＥ法では基板温度を９００℃未満に抑えないと形成できないため、結晶成長速度の絶対値が低い。
Ｍｇ添加部は全体にＭｇを一様な濃度に添加してもよいが、Ｍｇ添加部の成長開始時にＭｇ原料の供給量をゼロから一気に大きくすると異常成長が発生する場合があるので、Ｍｇ添加部の成長開始時はＭｇ原料の供給量を徐々に増加させていってもよい。
Ｍｇ添加部は上面が平坦化するまで成長させることが好ましいが、必須ではなく、例えば、隣接するＭｇ添加部どうしがつながる前にＭｇ添加部の成長を止めて、次の被覆層の成長を開始してもよい。つまり、被覆層の形成を、Ｍｇ添加部を表面平坦に成長させてから行うことは必須ではなく、被覆層が横方向成長により形成された結晶を含むようにしてもよい。
The crystal composition of the Mg added portion is not limited to GaN, but is preferably GaN. When the composition ratio of Al in the crystal composition is increased, the lateral growth rate of the nitride semiconductor crystal tends to decrease. In addition, a nitride semiconductor crystal containing In in its composition cannot be formed unless the substrate temperature is kept below 900 ° C., for example, by the MOVPE method, and thus the absolute value of the crystal growth rate is low.
The Mg addition part may add Mg to the whole at a uniform concentration, but abnormal growth may occur if the supply amount of Mg raw material is increased from zero at a stretch at the start of growth of the Mg addition part. At the start of the growth of the part, the supply amount of the Mg raw material may be gradually increased.
It is preferable to grow the Mg-added part until the upper surface is flattened, but it is not essential. For example, before the adjacent Mg-added parts are connected, the growth of the Mg-added part is stopped and the growth of the next coating layer is started. May be. That is, it is not essential to form the coating layer after the Mg-added portion is grown flat on the surface, and the coating layer may include crystals formed by lateral growth.
上記の例において、Ｍｇ添加部を形成後、被覆層を形成する前に基板をいったんＭＯＶＰＥ装置から取り出しているのは、Ｍｇ原料であるＣｐ２Ｍｇの蒸気圧が低く、Ｍｇ添加部の成長時に用いた後も配管の内壁等に吸着して成長系内に残留し、その後に成長する結晶に比較的高濃度で混入する現象（いわゆる「メモリー効果」）の影響を避けるためである。従って、装置内を洗浄する代わりに、被覆層の形成だけを、予め洗浄した別の結晶成長装置を用いて行ってもよい。その場合の結晶成長装置はＭＯＶＰＥ装置でなくてもよく、例えば、ＨＶＰＥ装置であってもよい。
なお、被覆層の形成方法はこれに限定されるものではなく、例えば、Ｍｇ添加部を形成後、同じ装置を用いて被覆層を厚く形成することによって、メモリー効果により被覆層に混入するＭｇの濃度を下げていくこともできる。
In the above example, after forming the Mg added portion and before forming the coating layer, the substrate is once taken out from the MOVPE apparatus because the vapor pressure of Cp 2 Mg as the Mg raw material is low and the Mg added portion is grown. This is to avoid the influence of a phenomenon (so-called “memory effect”) that is adsorbed on the inner wall of the pipe after use and remains in the growth system and is mixed in a crystal grown thereafter at a relatively high concentration. Therefore, instead of cleaning the inside of the apparatus, only the coating layer may be formed using another crystal growth apparatus that has been cleaned in advance. In this case, the crystal growth apparatus may not be an MOVPE apparatus, and may be, for example, an HVPE apparatus.
In addition, the formation method of a coating layer is not limited to this, For example, after forming a Mg addition part, by forming a coating layer thickly using the same apparatus, Mg mixed in a coating layer by a memory effect is formed. The concentration can be lowered.
被覆層の結晶組成はＧａＮに限定されない。例えば、被覆層をＡｌＧａＮで形成すると、Ｍｇ添加部と被覆層の間にヘテロ界面が形成され、Ｍｇ添加部に含まれるＭｇの被覆層側への拡散が抑制される。この効果は、恐らく、ヘテロ界面に発生する電荷によって、イオン化されたＭｇが該界面に吸着されるために生じると考えられる。被覆層中にＡｌＧａＮ薄膜とＧａＮ薄膜とを交互に積層した部分（超格子構造を含む）を設けると、Ｍｇ添加部から被覆層の表面側へのＭｇの拡散をより効果的に抑制することができる。
被覆層には、Ｓｉ等のドナーを添加してｎ型導電性とした部分を設けてもよい。Ｍｇ添加部はアクセプターであるＭｇの働きでｐ型導電性を示すが、その上に直接または無添加の部分を介して、ｎ型導電性の層を形成すると、電荷移動が発生して内蔵電界が形成され、これが電位障壁となって、イオン化したＭｇがＭｇ添加部から被覆層に向かって拡散することが抑制される。
The crystal composition of the coating layer is not limited to GaN. For example, when the coating layer is formed of AlGaN, a hetero interface is formed between the Mg addition portion and the coating layer, and diffusion of Mg contained in the Mg addition portion to the coating layer side is suppressed. This effect is probably caused by ionized Mg being adsorbed on the interface due to the charge generated at the heterointerface. Providing portions (including a superlattice structure) in which AlGaN thin films and GaN thin films are alternately laminated in the coating layer can more effectively suppress Mg diffusion from the Mg-added portion to the surface side of the coating layer. it can.
The covering layer may be provided with a portion made n-type conductive by adding a donor such as Si. The Mg-added part exhibits p-type conductivity due to the action of Mg as an acceptor. However, when an n-type conductive layer is formed on the Mg-added part directly or via an additive-free part, charge transfer occurs and a built-in electric field is generated. Is formed, and this serves as a potential barrier, and ionized Mg is prevented from diffusing from the Mg added portion toward the coating layer.
第１の実施形態において、サファイア加工基板１の凹部とＧａＮ結晶層３との間に空洞を確実に形成するために、図２に示すように、加工基板の凹部の表面に選択成長用のマスクＭを設けておき、その上からＧａＮバッファ層２とＧａＮ結晶層３の形成を行ってもよい。
選択成長用のマスクは、周知のＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）で一般に用いられているものであり、具体的には、窒化ケイ素、酸化ケイ素、窒化チタン、酸化チタン、酸化ジルコニウム、酸化アルミニウム、窒化アルミニウム、酸化イットリウム、タングステンなどからなる非晶質薄膜が挙げられる。
窒化物半導体結晶の成長時の基板温度は一般に高温であり、特にＭＯＶＰＥ法では窒素原料として反応性の高いアンモニアが用いられ、キャリアガスとして還元性の水素ガスが用いられることから、結晶成長時にはマスクの劣化が発生し易い。劣化したマスクから放出される物質は窒化物半導体結晶に取り込まれ、その結晶成長の仕方に影響を与える可能性がある。Ｓｉを含むマスクからは、劣化時にＳｉが放出され、窒化物半導体結晶の横方向成長を阻害する可能性がある。従って、好ましくは、マスクはＳｉを含まない物質で形成する。本発明者等は好ましいマスクとして、Ｍｇ化合物からなるマスクを提案する。Ｍｇ化合物からなるマスクは劣化・分解しても、放出される物質に結晶の横方向成長を促進するＭｇが含まれるので、横方向成長の阻害が生じ難い。好ましいＭｇ化合物としては、熱安定性の高い酸化マグネシウムが例示される。
In the first embodiment, in order to surely form a cavity between the concave portion of the sapphire processed substrate 1 and the GaN crystal layer 3, as shown in FIG. 2, a mask for selective growth is formed on the surface of the concave portion of the processed substrate. M may be provided, and the GaN buffer layer 2 and the GaN crystal layer 3 may be formed thereon.
The mask for selective growth is generally used in well-known ELO (Epitaxial Lateral Overgrowth), specifically, silicon nitride, silicon oxide, titanium nitride, titanium oxide, zirconium oxide, aluminum oxide, aluminum nitride. And an amorphous thin film made of yttrium oxide, tungsten, or the like.
The substrate temperature during the growth of a nitride semiconductor crystal is generally high. In particular, in the MOVPE method, highly reactive ammonia is used as a nitrogen source, and reducing hydrogen gas is used as a carrier gas. Degradation is likely to occur. The substance released from the deteriorated mask is taken into the nitride semiconductor crystal, which may affect the way the crystal grows. There is a possibility that Si is released from the mask containing Si at the time of deterioration and hinders the lateral growth of the nitride semiconductor crystal. Therefore, preferably, the mask is formed of a material not containing Si. The present inventors propose a mask made of an Mg compound as a preferable mask. Even when the mask made of Mg compound is deteriorated or decomposed, since the released substance contains Mg that promotes the lateral growth of crystals, it is difficult to inhibit the lateral growth. A preferable Mg compound is exemplified by magnesium oxide having high thermal stability.
このように、加工基板の凹部内の表面のうち、少なくとも一部をマスクで覆うことによって、該凹部内での窒化物半導体結晶の成長を抑制できる。よって、マスクを用いない実施形態と比べると、凹部を同じ深さに形成した場合には、凸部間の間隔をより大きくすることができる。
なお、図２に示す例では、加工基板の凹部表面にマスクを形成した後にバッファ層の形成を行っているが、先に加工基板の表面にバッファ層を形成し、次に、凹部表面に形成されたバッファ層上にマスクを形成し、その後、マスクで覆われていない、凸部表面に形成されたバッファ層の上からＧａＮ結晶を成長させてもよい。
Thus, by covering at least a part of the surface in the recess of the processed substrate with the mask, the growth of the nitride semiconductor crystal in the recess can be suppressed. Therefore, when the concave portions are formed at the same depth as compared with the embodiment using no mask, the interval between the convex portions can be further increased.
In the example shown in FIG. 2, the buffer layer is formed after the mask is formed on the concave surface of the processed substrate, but the buffer layer is first formed on the surface of the processed substrate and then formed on the concave surface. A mask may be formed on the buffer layer formed, and then a GaN crystal may be grown on the buffer layer formed on the surface of the convex portion that is not covered with the mask.
（第２の実施形態）
第２の実施形態に係るテンプレート基板は、第１の実施形態に係るテンプレート基板と同様に、異種基板の、窒化物半導体結晶層と接する側の表面が凹凸状となっており、その凹部と窒化物半導体結晶層との間には、空洞が存在する。しかしながら、第１の実施形態では、結晶成長面に凹部および凸部を設けた加工基板をまず作製し、その上に窒化物半導体結晶を成長させるのに対して、第２の実施形態では、まず、平坦な結晶成長面を有する異種基板上に窒化物半導体結晶層を積層した後で、加工を行い、その後再び窒化物半導体結晶を成長させる。以下、これを図３を用いて説明する。
(Second Embodiment)
Similar to the template substrate according to the first embodiment, the template substrate according to the second embodiment has a concavo-convex surface on the side of the heterogeneous substrate in contact with the nitride semiconductor crystal layer. A cavity exists between the physical semiconductor crystal layer. However, in the first embodiment, a processed substrate having concave and convex portions provided on the crystal growth surface is first manufactured and a nitride semiconductor crystal is grown thereon, whereas in the second embodiment, first, Then, after a nitride semiconductor crystal layer is stacked on a heterogeneous substrate having a flat crystal growth surface, processing is performed, and then a nitride semiconductor crystal is grown again. Hereinafter, this will be described with reference to FIG.
第２の実施形態では、まず、図３（ａ）に示すように、平坦な結晶成長面を有するサファイア基板１上に、ＧａＮバッファ層２を介して、後にその一部が種結晶部３ａとなる無添加のＧａＮ結晶３Ａを積層する。
次に、このＧａＮ結晶３Ａの表面にフォトリソグラフィ技法を用いてパターニングしたエッチングマスクを形成したうえで、ＲＩＥ法によりエッチング加工を行い、サファイア基板に達する凹部を形成する。それによって、図３（ｂ）に示すように、サファイア基板の表面が凹凸状とされ、その凸部上のみにＧａＮ結晶層３Ａの一部が種結晶部３ａとして残った状態を得る。このとき、エッチング条件の制御や、エッチングマスクの形状を工夫することなどにより、凸部上に残す種結晶部３ａを斜めファセットが露出した形状に形成することも可能である。種結晶部３ａを斜めファセットが露出した形状にすると、次にＭｇ添加部３ｂを横方向に伸びるように成長させたときに、転位のベンディングを発生させることができる。
そして、図３（ｃ）に示すように、この種結晶部３ａを起点として、Ｍｇを添加したＧａＮ結晶からなるＭｇ添加部３ｂを横方向に伸びるように成長させて、図３（ｄ）に示すように、上面が凹凸状となったサファイア基板１上に、ＧａＮバッファ層２を介して、種結晶部３ａとＭｇ添加部３ｂとからなるＧａＮ結晶層３が形成されてなる、テンプレート基板を得る。
In the second embodiment, first, as shown in FIG. 3A, a part of the seed crystal portion 3a is later formed on a sapphire substrate 1 having a flat crystal growth surface via a GaN buffer layer 2. The additive-free GaN crystal 3A is stacked.
Next, after forming an etching mask patterned by photolithography technique on the surface of the GaN crystal 3A, etching is performed by RIE to form a recess reaching the sapphire substrate. Thereby, as shown in FIG. 3B, the surface of the sapphire substrate is made uneven, and a part of the GaN crystal layer 3A remains as a seed crystal part 3a only on the convex part. At this time, it is also possible to form the seed crystal part 3a to be left on the convex part in a shape in which the oblique facet is exposed by controlling the etching conditions or devising the shape of the etching mask. If the seed crystal part 3a is shaped so that the oblique facets are exposed, then the bending of dislocations can occur when the Mg addition part 3b is grown to extend in the lateral direction.
Then, as shown in FIG. 3C, starting from the seed crystal part 3a, an Mg-added part 3b made of GaN crystal added with Mg is grown so as to extend in the lateral direction, and FIG. As shown, a template substrate in which a GaN crystal layer 3 composed of a seed crystal portion 3a and an Mg addition portion 3b is formed on a sapphire substrate 1 having an uneven upper surface with a GaN buffer layer 2 interposed therebetween. obtain.
第２の実施形態における、異種基板、バッファ層、種結晶部、Ｍｇ添加部などの好ましい態様は、基本的に、第１の実施形態の場合と同様である。第２の実施形態においても、Ｍｇ添加部を成長させる前に、露出したサファイア基板の表面の少なくとも一部を、選択成長用のマスクで覆ってよい。また、第２の実施形態に係るテンプレート基板においても、Ｍｇ添加部を覆う、Ｍｇ添加部よりもＭｇ濃度の低い被覆層を設けることができる。 In the second embodiment, preferable aspects such as the heterogeneous substrate, the buffer layer, the seed crystal part, and the Mg addition part are basically the same as those in the first embodiment. Also in the second embodiment, before growing the Mg added portion, at least a part of the exposed surface of the sapphire substrate may be covered with a selective growth mask. In the template substrate according to the second embodiment, a coating layer covering the Mg added portion and having a lower Mg concentration than the Mg added portion can be provided.
（第３の実施形態）
第３の実施形態では、異種基板の変形を伴う加工を行わない。以下、第３の実施形態に係るテンプレート基板の製造例を、図４を用いて説明する。
まず、図４（ａ）に示すように、平坦な結晶成長面を有するサファイア基板１上に、選択成長用のマスクＭを部分的に形成する。
次に、図４（ｂ）に示すように、マスクＭの上から、ＧａＮバッファ層２を介して、無添加のＧａＮ結晶を成長させて、種結晶部３ａを形成する。この図の例では、種結晶部がファセット構造を呈するように形成されている。ここまでの工程の具体的詳細については、従来公知のＥＬＯ法を参照することができる。
次に、図４（ｃ）に示すように、種結晶部３ａを起点として、Ｍｇを添加したＧａＮ結晶からなるＭｇ添加部３ｂを横方向に伸びるように成長させると、やがて、図４（ｄ）に示すように、隣り合った種結晶部から成長したＭｇ添加部３ｂがつながって、サファイア基板１上に、マスクＭを挟んで、種結晶部３ａとＭｇ添加部３ｂとからなるＧａＮ結晶層３が形成されてなるテンプレート基板が得られる。
(Third embodiment)
In the third embodiment, processing involving deformation of a different substrate is not performed. Hereinafter, an example of manufacturing a template substrate according to the third embodiment will be described with reference to FIGS.
First, as shown in FIG. 4A, a selective growth mask M is partially formed on a sapphire substrate 1 having a flat crystal growth surface.
Next, as shown in FIG. 4B, an undoped GaN crystal is grown from above the mask M through the GaN buffer layer 2 to form a seed crystal portion 3a. In the example of this figure, the seed crystal part is formed so as to exhibit a facet structure. For specific details of the steps so far, a conventionally known ELO method can be referred to.
Next, as shown in FIG. 4C, when the Mg-added portion 3b made of a GaN crystal doped with Mg is grown so as to extend in the lateral direction starting from the seed crystal portion 3a, eventually, FIG. As shown in FIG. 2B, Mg-added portions 3b grown from adjacent seed crystal portions are connected to each other, and a GaN crystal layer composed of a seed crystal portion 3a and an Mg-added portion 3b on the sapphire substrate 1 with a mask M interposed therebetween. A template substrate formed with 3 is obtained.
第３の実施形態に係るテンプレート基板も、Ｍｇ添加による横方向成長の促進効果によってＭｇ添加部が短時間でマスク表面を層状に覆うので、効率よく製造することができる。また、Ｍｇ添加部が比較的小さな膜厚でマスク表面を覆うので、大きな反りのないテンプレート基板となる。
第３の実施形態に係るテンプレート基板においても、Ｍｇ添加部を覆う、Ｍｇ添加部よりもＭｇ濃度の低い被覆層を設けることができる。
The template substrate according to the third embodiment can also be efficiently manufactured because the Mg-added portion covers the mask surface in a layer form in a short time due to the effect of promoting lateral growth by adding Mg. Further, since the Mg added portion covers the mask surface with a relatively small film thickness, a template substrate without a large warp is obtained.
Also in the template substrate according to the third embodiment, a coating layer covering the Mg added portion and having a lower Mg concentration than the Mg added portion can be provided.
第３の実施形態では異種基板に凹部を設けないので、横方向に成長する窒化物半導体結晶は、マスクに接した状態で形成される。そのため、第１の態様や第２の態様と比べて、マスクの分解により放出される物質が窒化物半導体結晶に混入し易い。そのために、マスクをＭｇ化合物で形成することによる効果が、第１の態様や第２の態様よりも顕著となる。 In the third embodiment, since the concave portion is not provided in the heterogeneous substrate, the nitride semiconductor crystal grown in the lateral direction is formed in contact with the mask. Therefore, compared to the first aspect and the second aspect, the substance released by the decomposition of the mask is easily mixed into the nitride semiconductor crystal. Therefore, the effect of forming the mask with an Mg compound becomes more prominent than in the first aspect and the second aspect.
［実施例１］
Ｃ面サファイア基板上に平行ストライプ状のエッチングマスクを形成後、ＲＩＥ法によるエッチング加工を行うことにより、Ｃ面上に凹部としてサファイアの［１１−２０］方向に延びる幅８μｍ、深さ１．５μｍの溝が２μｍ間隔（すなわち、周期１０μｍ）で設けられたサファイア加工基板を作製した。このサファイア加工基板をＭＯＶＰＥ装置に装着し、水素雰囲気下で１１００℃まで昇温し、表面のクリーニングを行った。その後基板温度を４００℃まで下げ、原料としてＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、アンモニアを供給し、ＡｌＧａＮ低温バッファ層を形成した。
次に、基板温度を８００℃に昇温し、原料としてＴＭＧとアンモニアを供給して、サファイア加工基板の凸部上にファセット構造を呈する無添加のＧａＮ結晶を、０．４μｍの厚さに形成した。このとき、サファイア加工基板の凹部内にもＧａＮ結晶が形成された。続いて、基板温度を１１００℃まで上げ、原料としてＴＭＧ、アンモニア、ビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を供給し、凸部上のＧａＮ結晶を種結晶として、Ｍｇ添加ＧａＮ結晶を成長させた。ＥｔＣｐ２Ｍｇの供給量は得られるＭｇ添加ＧａＮ結晶中のＭｇ濃度が１×１０２０ｃｍ−３となるように設定した。このＭｇ添加ＧａＮ結晶は横方向に成長し、サファイア加工基板の凹部内から成長した結晶と合体することなく該凹部を塞いで、表面平坦な結晶層を形成した。このようにして、バッファ層を介してサファイア加工基板の凸部の上部とのみ接する厚さ１μｍのＧａＮ結晶層を備えたテンプレート基板を得た。
このテンプレート基板に含まれるＧａＮ結晶層について、Ｘ線回折装置を用いて（００２）面反射ピークの半値幅を測定したところ、３５０ａｒｃｓｅｃであった。
[Example 1]
After forming an etching mask in the form of parallel stripes on the C-plane sapphire substrate, etching is performed by the RIE method, so that the recesses on the C-plane are 8 μm wide and 1.5 μm deep extending in the [11-20] direction of sapphire. A sapphire-processed substrate in which a plurality of grooves were provided at intervals of 2 μm (that is, a period of 10 μm) was produced. This sapphire-processed substrate was mounted on a MOVPE apparatus, heated to 1100 ° C. in a hydrogen atmosphere, and the surface was cleaned. Thereafter, the substrate temperature was lowered to 400 ° C., and TMG, trimethylaluminum (TMA), and ammonia were supplied as raw materials to form an AlGaN low-temperature buffer layer.
Next, the substrate temperature is raised to 800 ° C., TMG and ammonia are supplied as raw materials, and an additive-free GaN crystal having a facet structure is formed to a thickness of 0.4 μm on the convex portion of the sapphire processed substrate. did. At this time, GaN crystals were also formed in the recesses of the sapphire processed substrate. Subsequently, the substrate temperature is raised to 1100 ° C., TMG, ammonia, and bisethylcyclopentadienylmagnesium (EtCp 2 Mg) are supplied as raw materials, and the GaN crystal on the convex portion is used as a seed crystal to grow an Mg-added GaN crystal. I let you. The supply amount of EtCp 2 Mg was set so that the Mg concentration in the obtained Mg-added GaN crystal was 1 × 10 20 cm −3 . The Mg-added GaN crystal grew in the lateral direction, and the concave portion was closed without coalescing with the crystal grown from the concave portion of the sapphire processed substrate to form a flat surface crystal layer. In this way, a template substrate provided with a GaN crystal layer having a thickness of 1 μm in contact with only the upper part of the convex portion of the sapphire processed substrate via the buffer layer was obtained.
With respect to the GaN crystal layer included in the template substrate, the half width of the (002) plane reflection peak was measured using an X-ray diffractometer, and found to be 350 arcsec.
［実施例２］
ＡｌＧａＮバッファ層の形成後、サファイア加工基板の凸部上に無添加のＧａＮ結晶を形成する工程を省略し、ＡｌＧａＮバッファ層上に直接Ｍｇ添加ＧａＮ結晶を成長させたこと以外は、実施例１と同様にしてテンプレート基板を作製した。この場合、サファイア加工基板の凸部上にファセット構造を呈するＧａＮ結晶は形成されなかったが、凸部上から横方向に成長したＭｇ添加ＧａＮ結晶は凹部内から成長した結晶と合体することなく凹部を塞ぎ、表面平坦な結晶層を形成した。このようにして、バッファ層を介してサファイア加工基板の凸部の上部とのみ接する厚さ１μｍのＧａＮ結晶層を備えたテンプレート基板を得た。
このテンプレート基板に含まれるＧａＮ結晶層について、Ｘ線回折装置を用いて（００２）面反射ピークの半値幅を測定したところ、４２０ａｒｃｓｅｃであった。
[Example 2]
After the formation of the AlGaN buffer layer, the step of forming an additive-free GaN crystal on the convex portion of the sapphire substrate is omitted, and the Mg-doped GaN crystal is directly grown on the AlGaN buffer layer. Similarly, a template substrate was produced. In this case, a GaN crystal having a facet structure was not formed on the convex portion of the sapphire substrate, but the Mg-added GaN crystal grown laterally from the convex portion was not merged with the crystal grown from within the concave portion. And a flat crystal layer was formed. In this way, a template substrate provided with a GaN crystal layer having a thickness of 1 μm in contact with only the upper part of the convex portion of the sapphire processed substrate via the buffer layer was obtained.
The half width of the (002) plane reflection peak of the GaN crystal layer contained in this template substrate was measured using an X-ray diffractometer, and was found to be 420 arcsec.
［比較例１］
Ｍｇ添加ＧａＮ結晶を成長させる代わりに、無添加のＧａＮ結晶を成長させたことを除き、実施例１と同様の方法によりテンプレート基板の作製を試みた。しかし、基板上の多くの領域で、サファイア加工基板の凸部上から横方向に成長したＧａＮ結晶と、凹部内から成長した結晶とが合体したために、サファイア加工基板の凸部の上部とのみ接するＧａＮ結晶層を備えたテンプレート基板を得ることはできなかった。
[Comparative Example 1]
Instead of growing the Mg-doped GaN crystal, an attempt was made to produce a template substrate by the same method as in Example 1 except that an undoped GaN crystal was grown. However, in many areas on the substrate, the GaN crystal grown laterally from the convex portion of the sapphire substrate and the crystal grown from within the concave portion are combined, so that only the upper portion of the convex portion of the sapphire substrate is in contact. A template substrate provided with a GaN crystal layer could not be obtained.
［比較例２］
サファイア加工基板における溝の深さを４μｍとしたことを除き、比較例１と同様の方法によりテンプレート基板の作製を試みたところ、サファイア加工基板の凸部上から横方向に成長した無添加ＧａＮ結晶が、凹部内から成長した結晶と合体することなく凹部を塞ぎ、表面が平坦な結晶層を形成した。すなわち、バッファ層を介してサファイア加工基板の凸部の上部とのみ接するＧａＮ結晶層を備えたテンプレート基板を得ることができた。ただし、無添加ＧａＮ結晶を４μｍ以上の膜厚に成長させる必要があった。そのために、実施例１の場合と比べ、テンプレート基板の製造に要する時間が長くなり、また、テンプレート基板の反りが大きくなった。
[Comparative Example 2]
An attempt was made to produce a template substrate by the same method as in Comparative Example 1 except that the depth of the groove in the sapphire processed substrate was 4 μm. As a result, an additive-free GaN crystal grown laterally from the convex portion of the sapphire processed substrate However, the concave portion was closed without coalescing with the crystal grown from within the concave portion, and a crystal layer having a flat surface was formed. That is, it was possible to obtain a template substrate having a GaN crystal layer in contact with only the upper part of the convex portion of the sapphire processed substrate via the buffer layer. However, it was necessary to grow the additive-free GaN crystal to a film thickness of 4 μm or more. Therefore, compared with the case of Example 1, the time required for manufacturing the template substrate is increased, and the warpage of the template substrate is increased.
［実施例３］
サファイア基板のＣ面に設ける溝（凹部）の幅を１０μｍ、溝の形成周期を１２μｍ（溝の間隔は２μｍのまま）とするとともに、溝の内部表面上に選択成長用マスクとして膜厚０．１μｍの酸化マグネシウム膜を形成したこと以外は、実施例１と同様にしてテンプレート基板を作製した。なお、溝の内部表面上に酸化マグネシウム製マスクが形成されたサファイア加工基板は、ＲＩＥ法による溝の加工に続いて、エッチングマスクが形成された状態のサファイア基板上に電子ビーム蒸着法で酸化マグネシウム膜を形成し、その後、エッチングマスクをその上に堆積した酸化マグネシウム膜ごと除去することにより形成した。本実施例では、選択成長用マスクを用いたために、凸部間の間隔を１０μｍに広げたにもかかわらず、隣接した凸部上から成長したＭｇ添加ＧａＮ結晶同士を合体させて、バッファ層を介してサファイア加工基板の凸部の上部とのみ接する厚さ１μｍの表面平坦なＧａＮ結晶層を有するテンプレート基板を得ることができた。
[Example 3]
The width of the groove (recess) provided on the C surface of the sapphire substrate is 10 μm, the groove formation period is 12 μm (the groove spacing remains 2 μm), and a film thickness of 0. A template substrate was produced in the same manner as in Example 1 except that a 1 μm magnesium oxide film was formed. A sapphire-processed substrate in which a magnesium oxide mask is formed on the inner surface of the groove is formed by electron beam evaporation on the sapphire substrate in which an etching mask is formed following the groove processing by the RIE method. A film was formed, and then the etching mask was formed by removing the magnesium oxide film deposited thereon. In this example, since the selective growth mask was used, the buffer layer was formed by combining the Mg-added GaN crystals grown from the adjacent convex portions even though the interval between the convex portions was increased to 10 μm. Thus, a template substrate having a flat GaN crystal layer with a thickness of 1 μm in contact with only the upper part of the convex portion of the sapphire processed substrate could be obtained.
［実施例４］
実施例１で得たテンプレート基板を、再び、内部を洗浄済みのＭＯＶＰＥ装置に装着し、該テンプレート基板のＭｇ添加ＧａＮ結晶層上に、Ｓｉを１×１０１８ｃｍ−３の濃度に添加した膜厚０．２μｍのＧａＮ結晶層を形成し、更に、その上に、膜厚０．０１μｍのＧａＮとＡｌ０．０５Ｇａ０．９５Ｎを交互に１０層ずつ積層した超格子層を積層した。このようにして、Ｍｇ添加ＧａＮ結晶層を被覆する被覆層を形成したテンプレート基板を得た。
上記テンプレート基板をＨＶＰＥ装置に装着して、その超格子層上に厚さ５００μｍの無添加ＧａＮ結晶を成長させた。次に、サファイア加工基板の裏面側からレーザ光を照射して、レーザリフトオフ法により、サファイア加工基板をＧａＮ結晶から分離した。分離により露出した、テンプレート基板に由来する窒化物半導体層を、超格子層まで含めて全て、研磨によって除去し、無添加ＧａＮ基板を得た。
[Example 4]
The template substrate obtained in Example 1 was again attached to the cleaned MOVPE apparatus, and Si was added at a concentration of 1 × 10 18 cm −3 on the Mg-doped GaN crystal layer of the template substrate. A GaN crystal layer having a thickness of 0.2 μm was formed, and a superlattice layer in which 10 layers of GaN having a thickness of 0.01 μm and 10 layers of Al 0.05 Ga 0.95 N were alternately stacked was stacked thereon. In this way, a template substrate having a coating layer covering the Mg-added GaN crystal layer was obtained.
The template substrate was mounted on an HVPE apparatus, and an additive-free GaN crystal having a thickness of 500 μm was grown on the superlattice layer. Next, laser light was irradiated from the back side of the sapphire processed substrate, and the sapphire processed substrate was separated from the GaN crystal by a laser lift-off method. All of the nitride semiconductor layer derived from the template substrate exposed by the separation, including the superlattice layer, was removed by polishing to obtain an additive-free GaN substrate.
１ サファイア加工基板
２ ＧａＮバッファ層
３ ＧａＮ結晶層
３ａ 種結晶部
３ｂ Ｍｇ添加部
３ｃ 被覆層
Ｍ 選択成長用マスク
DESCRIPTION OF SYMBOLS 1 Sapphire processing board | substrate 2 GaN buffer layer 3 GaN crystal layer 3a Seed crystal part 3b Mg addition part 3c Covering layer M Mask for selective growth
Claims (5)
前記異種基板と前記結晶層とに挟まれた位置に、マグネシウム化合物からなる選択成長用マスクを含んでいるテンプレート基板。 A template substrate in which a crystal layer made of a nitride semiconductor is stacked on a different substrate,
A template substrate including a selective growth mask made of a magnesium compound at a position between the heterogeneous substrate and the crystal layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006143449A JP2007314360A (en) | 2006-05-23 | 2006-05-23 | Template substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006143449A JP2007314360A (en) | 2006-05-23 | 2006-05-23 | Template substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007314360A true JP2007314360A (en) | 2007-12-06 |
Family
ID=38848577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006143449A Pending JP2007314360A (en) | 2006-05-23 | 2006-05-23 | Template substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007314360A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009173507A (en) * | 2008-01-28 | 2009-08-06 | Sumitomo Electric Ind Ltd | Group iii nitride single crystal ingot, group iii nitride single crystal substrate, method for manufacturing group iii nitride single crystal ingot, and method for manufacturing group iii nitride single crystal substrate |
| JP2009184847A (en) * | 2008-02-04 | 2009-08-20 | Ngk Insulators Ltd | Method for manufacturing group iii nitride single crystal |
| JP2011057479A (en) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | Template, method for manufacturing the template, crystal grown by using the template, and method and apparatus for producing the crystal |
| JP2012503340A (en) * | 2008-09-19 | 2012-02-02 | 台湾積體電路製造股▲ふん▼有限公司 | Device formation by epitaxial layer growth |
| JP2015057368A (en) * | 2014-10-29 | 2015-03-26 | 豊田合成株式会社 | PRODUCTION METHOD OF SINGLE CRYSTAL OF GROUP III NITRIDE SEMICONDUCTOR, AND PRODUCTION METHOD OF GaN SUBSTRATE |
| WO2015193955A1 (en) * | 2014-06-16 | 2015-12-23 | 株式会社サイオクス | Method for manufacturing nitride semiconductor single crystal substrate |
| JPWO2021261494A1 (en) * | 2020-06-22 | 2021-12-30 |
-
2006
- 2006-05-23 JP JP2006143449A patent/JP2007314360A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009173507A (en) * | 2008-01-28 | 2009-08-06 | Sumitomo Electric Ind Ltd | Group iii nitride single crystal ingot, group iii nitride single crystal substrate, method for manufacturing group iii nitride single crystal ingot, and method for manufacturing group iii nitride single crystal substrate |
| US8845992B2 (en) | 2008-01-28 | 2014-09-30 | Sumitomo Electric Industries, Ltd. | III-nitride single-crystal ingot, III-nitride single-crystal substrate, method of manufacturing III-nitride single-crystal ingot, and method of manufacturing III-nitride single-crystal substrate |
| JP2009184847A (en) * | 2008-02-04 | 2009-08-20 | Ngk Insulators Ltd | Method for manufacturing group iii nitride single crystal |
| JP2012503340A (en) * | 2008-09-19 | 2012-02-02 | 台湾積體電路製造股▲ふん▼有限公司 | Device formation by epitaxial layer growth |
| JP2011057479A (en) * | 2009-09-08 | 2011-03-24 | Panasonic Corp | Template, method for manufacturing the template, crystal grown by using the template, and method and apparatus for producing the crystal |
| WO2015193955A1 (en) * | 2014-06-16 | 2015-12-23 | 株式会社サイオクス | Method for manufacturing nitride semiconductor single crystal substrate |
| JPWO2015193955A1 (en) * | 2014-06-16 | 2017-04-27 | 住友化学株式会社 | Manufacturing method of nitride semiconductor single crystal substrate |
| JP2015057368A (en) * | 2014-10-29 | 2015-03-26 | 豊田合成株式会社 | PRODUCTION METHOD OF SINGLE CRYSTAL OF GROUP III NITRIDE SEMICONDUCTOR, AND PRODUCTION METHOD OF GaN SUBSTRATE |
| JPWO2021261494A1 (en) * | 2020-06-22 | 2021-12-30 | ||
| WO2021261494A1 (en) * | 2020-06-22 | 2021-12-30 | 京セラ株式会社 | Method for producing semiconductor device, semiconductor device, electronic device, method for producing semiconductor epitaxial substrate, and semiconductor epitaxial substrate |
| JP7444984B2 (en) | 2020-06-22 | 2024-03-06 | 京セラ株式会社 | Semiconductor device manufacturing method, semiconductor substrate, semiconductor device, electronic equipment |
| TWI834979B (en) * | 2020-06-22 | 2024-03-11 | 日商京瓷股份有限公司 | Semiconductor device manufacturing method, semiconductor substrate and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4432180B2 (en) | Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor | |
| JP3690326B2 (en) | Method for producing group III nitride compound semiconductor | |
| JP5406871B2 (en) | Method of manufacturing nitride semiconductor structure and light emitting diode | |
| JP5099763B2 (en) | Substrate manufacturing method and group III nitride semiconductor crystal | |
| EP1278233A1 (en) | Production method of iii nitride compound semiconductor substrate and semiconductor device | |
| JP2001185493A (en) | Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device | |
| JP5874495B2 (en) | Method for producing group III nitride semiconductor containing Ga | |
| JP2000106455A (en) | Nitride semiconductor structure, fabrication thereof and light emitting element | |
| JP4276020B2 (en) | Method for producing group III nitride compound semiconductor | |
| JP2011084469A (en) | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| JP2001267242A (en) | Group iii nitride-based compound semiconductor and method of manufacturing the same | |
| JP2003252700A (en) | Group iii nitride compound semiconductor | |
| JP2007317752A (en) | Template substrate | |
| JP2007335484A (en) | Nitride semiconductor wafer | |
| JP2007314360A (en) | Template substrate | |
| JP4406999B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP2006273716A (en) | METHOD OF MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| US9899564B2 (en) | Group III nitride semiconductor and method for producing same | |
| JP4698053B2 (en) | Method for producing group III nitride compound semiconductor | |
| JP4051892B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| JP4016062B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
| JP4016566B2 (en) | Group III nitride compound semiconductor manufacturing method and group III nitride compound semiconductor device | |
| KR101078062B1 (en) | Non-polar semiconductor device and method of fabricating the same | |
| US8728840B2 (en) | Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing | |
| JP3896806B2 (en) | Method for producing group III nitride compound semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080402 |