JP2007173465A - 窒化物半導体発光素子の製造方法 - Google Patents

窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2007173465A
JP2007173465A JP2005368157A JP2005368157A JP2007173465A JP 2007173465 A JP2007173465 A JP 2007173465A JP 2005368157 A JP2005368157 A JP 2005368157A JP 2005368157 A JP2005368157 A JP 2005368157A JP 2007173465 A JP2007173465 A JP 2007173465A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
separation groove
layer
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005368157A
Other languages
English (en)
Inventor
Takeshi Nakahara
健 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005368157A priority Critical patent/JP2007173465A/ja
Priority to US12/086,883 priority patent/US20090029499A1/en
Priority to PCT/JP2006/325401 priority patent/WO2007072871A1/ja
Priority to TW095148216A priority patent/TW200739957A/zh
Publication of JP2007173465A publication Critical patent/JP2007173465A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】チップ分離用やレーザーリフトオフ用の分離溝を形成する場合に、発光領域に損傷が加わらず、劣化のない高輝度な窒化物半導体発光素子を形成することができる窒化物半導体発光素子の製造方法を提供する。
【解決手段】n型窒化物半導体層2には、p側から見て活性層3を越えた領域に段差Aが形成されている。この段差Aの部分まで、保護絶縁膜6によりn型窒化物半導体層2の一部、活性層3、p型窒化物半導体層4、p電極5の側面とp電極5の上側一部にかけて覆われている。チップ側面を保護絶縁膜6で覆う構造とすることで、チップ分離用やレーザーリフトオフ用の分離溝をエッチングにより形成する場合、活性層3等が、長時間エッチングガスに曝されることがない。
【選択図】 図1

Description

本発明は、発光領域を有し、GaNを含む半導体積層体を分割するための分離溝を形成する窒化物半導体発光素子の製造方法に関する。
例えば、窒化物半導体は、照明、バックライト等用の光源として使われる青色LED、多色化で使用されるLED、LD等に用いられている。バルク単結晶の製造が困難なために、サファイア、SiC等の異種基板の上にMOCVD(有機金属気相成長法)を利用してGaNを成長させることが行われている。サファイア基板は、エピタキシャル成長工程の高温アンモニア雰囲気中の安定性にすぐれているので、成長用基板として特に用いられる。サファイア基板は絶縁性基板であり、サファイア基板上の窒化物半導体は、エピタキシャル成長後にn型窒化ガリウム層を露出するまでエッチングし、エッチングされた面にn型コンタクトを形成して、同一面側にp型とn型の二つの電極を設けている。
上記のように、同一面側にp型とn型の二つの電極が設けられた構造の窒化物半導体層をチップ形状に分離するには、ウエハ状の窒化物半導体層に、ドライエッチングを用いて分離溝を形成することが行われる。
他方、サファイア基板は絶縁性基板であり、導通がとれず、サファイア基板を挟んで電極を設けることができないので、電極が対向した構造とするには、サファイア基板を剥がし、n型窒化ガリウム層を露出させ、その部分にn電極を形成し、n電極とp電極を対向するように配置する方法が用いられる。
上記のようにサファイア基板を剥離して、n電極とp電極を対向するように配置した窒化物半導体素子は、窒化物半導体層をチップ(素子)毎に分離するために、サファイア基板を剥がす前に、窒化物半導体層に分離溝をドライエッチングにより形成するようにしている。
例えば、図15示すように、サファイア基板21上に形成され、分離層としての役割も有するGaNバッファ層22と、この上に成長させた発光領域を有する窒化物半導体23とを、素子毎に分離できる大きさに合わせてサファイア基板21に達するまで分離溝24をドライエッチングにより形成しておく。次に、サファイア基板21の後方から300nm以下程度のエキシマレーザ光を数百mJ/cmで照射し、GaNバッファ層22を分解させ、サファイア基板21を剥離する。この方法は、レーザーリフトオフ(Laser Lift Off:以下LLOと略す)と呼ばれるものである(例えば、特許文献1参照)。
また、サファイア基板21の後方からレーザ光を照射すると、GaNバッファ層22がレーザ光を吸収してGaとNとに分解し、Nガスが発生するが、分離溝24が形成されているので、分離溝24からNガスが排気され、Nガスによる過剰な応力が窒化物半導体23の結晶層に加わることを防止できるという役割も果たしている。
特開2003−168820号公報
しかし、上記従来の方法では、サファイア基板上の同一面側にp型とn型の二つの電極を設ける構造であっても、また、サファイア基板を剥がし、n電極とp電極を対向させた構造であっても、分離溝24をサファイア基板21に達するまで形成する必要があるので、ドライエッチング時間が長くなり、窒化物半導体23の発光領域側面がエッチングガス(プラズマ)に曝される時間が長くなるため、発光領域にダメージが加わり、リーク電流の増加とこれによるESD劣化、輝度劣化が発生する。
本発明は、上述した課題を解決するために創案されたものであり、チップ分離用やレーザーリフトオフ用の分離溝を形成する場合に、発光領域に損傷が加わらず、劣化のない高輝度な窒化物半導体発光素子を形成することができる窒化物半導体発光素子の製造方法を提供することを目的としている。
上記目的を達成するために、請求項1記載の発明は、少なくとも、n型窒化物半導体層、発光領域、p型窒化物半導体層とを順に備えたGaNを含む窒化物積層構造体が成長用基板上に積層され、前記窒化物積層構造体に分離溝を形成する窒化物半導体素子の製造方法において、前記n型窒化物半導体層から前記発光領域を越えるまでの第1分離溝については塩素を含むガスによるドライエッチングを用いて形成し、前記第1分離溝から続けて前記成長用基板に達するまで形成される第2分離溝は、前記成長用基板には透明で、前記窒化物積層構造体では吸収する波長を持つレーザを用いて形成することを特徴とする窒化物半導体発光素子の製造方法である。
また、請求項2記載の発明は、前記第1分離溝を形成した後、ドライエッチングによる前記窒化物積層構造体側面のダメージを電気化学エッチングにより除去することを特徴とする請求項1記載の窒化物半導体発光素子の製造方法である。
また、請求項3記載の発明は、前記第1分離溝を形成した後、該第1分離溝に沿って該窒化物積層構造体の側面に保護絶縁膜を形成し、その後に前記第2分離溝を形成することを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体発光素子の製造方法である。
また、請求項4記載の発明は、前記第2分離溝の形成に用いるレーザは、波長が360nm以下であることを特徴とする請求項1〜請求項3のいずれか1項に記載の窒化物半導体発光素子の製造方法である。
また、請求項5記載の発明は、前記第2分離溝の形成に用いるレーザは、KrF、XeCl、YAG4倍波、Ti−サファイア3倍波のいずれかであることを特徴とする請求項4記載の窒化物半導体発光素子の製造方法である。
本発明によれば、チップ分離用又はレーザーリフトオフ用の分離溝は、n型窒化物半導体層から発光領域を越えるまでの第1分離溝についてはドライエッチングで行い、第1分離溝から続けて成長用基板に達するまで形成される第2分離溝については、レーザ光により行われるので、発光領域等が長時間エッチングガス(プラズマ)に曝されることがなく、発光領域等へのダメージを軽減することができる。
また、ドライエッチングを用いて形成された第1分離溝に沿って窒化物積層構造体の側面に保護絶縁膜を形成した後、成長用基板に達するまでの第2分離溝を形成するようにしているので、レーザ照射による発光領域等へのダメージ等も防止することができる。
以下、図面を参照して本発明の一実施形態を説明する。図1は本発明による第1の窒化物半導体発光素子の断面構造を示す。
III−V族半導体としても知られる窒化物半導体は、周期表のIII族から選択されるAl、Ga及びIn等の元素と、V族の元素Nとを有する。窒化物半導体は、窒化ガリウム(GaN)等の2元混晶であってもよく、窒化ガリウムアルミニウム(AlGaN)または窒化アルミニウムインジウム(InGaN)等の3元混晶、及び窒化アルミニウムガリウムインジウム(AlGaInN)等の4元混晶であってもよい。これらの材料を基板上に付着させて、光電子デバイス用途の発光素子として使用可能な積層半導体構造を製造する。窒化物半導体は、緑−青−紫−紫外スペクトルの短波長の可視光の発光に必要な広いバンドギャップを有する。
本実施例では、InGaNの3元混晶系を用いているが、上述したようにInGaNに限定されるものではない。発光領域としての活性層3を挟むようにしてn型窒化物半導体層2とp型窒化物半導体層4が形成されており、ダブルへテロ構造を有する。活性層3は、例えば、InGaN/GaNで構成された多重量子井戸構造を有するもので、井戸層としてInGaN、バリア層(障壁層)としてアンドープGaNを交互に積層しているが、バリア層は、0.5〜2%のIn組成からなるInGaNを用いることもできる。ところで、発光領域として活性層3を設けるようにしているが、この活性層3を設けずに、n型窒化物半導体層2とp型窒化物半導体層4とを直接pn接合するようにしても良い。この場合、発光領域はpn接合界面部分となる。
n型窒化物半導体層2は、例えば、n型不純物SiドープのGaNコンタクト層とこの上に積層されたn型不純物SiドープのInGaN/GaN超格子層とで構成される。この超格子層は、格子定数差の大きいInGaNとGaNの応力を緩和し、活性層のInGaNを成長させやすくするものである。一方、p型窒化物半導体層4は、例えば、p型不純物MgドープのGaNコンタクト層で構成される。n型窒化物半導体層2の下側にはn電極1が形成され、p型窒化物半導体層4の上にはp電極5が形成されている。n電極1は、TiとAlの積層体又はAl等で構成されており、n型窒化物半導体層2にオーミック接触している。p電極5はNiとAuの積層体等を用いることができるが、光の取出効率を考えた構造とする場合には、透明電極とすることが望ましく、例えばGaドープZnOを用いてオーミック接触させた電極とすることができる。
反射膜6は、活性層3で発生した光を反射させてn電極1の方向に取り出すために設けられており、AlやAgなどの銀白色系の反射ミラーとして働く金属が用いられる。この場合、p電極5は透明電極が望ましく、上述したGaドープZnO電極を用いる。p型窒化物半導体層4にp型GaNコンタクト層を用いた場合、GaをドープしたZnOは、GaNと格子定数が近似しており、事後のアニ−ルをすることなく、p型GaNコンタクト層との間に良好なオーミック接触を形成する。
導電性融着層7は、反射膜6と支持基板8とを接合するもので、半田等のろう材であっても良く、熱圧着の場合にはTiとAuの多層金属膜又はAuのみ、Au及びSnの合金とTiとの多層金属膜等が用いられる。導電性融着層7によってp電極5から反射膜6を介して支持基板8とが電気的に接続される。支持基板8は、サファイア基板上に成長させた窒化物半導体を貼り替える(転写)ために用いられるもので、導電性基板が用いられることが多く、導電性基板として、GaN、シリコン、SiC等の材料が用いられ、また、高熱伝導サブマウントとしてCuやAlN等も用いられる。AlNを支持基板とした場合は、絶縁性基板となるが、プリント基板等の回路上にチップを載せるときに有利となる。支持基板8を導電性基板とした場合には、支持基板8に形成された導電性融着層7とは反対側に外部接続端子等が設けられ、外部の電気端子と接続される。
ところで、n型窒化物半導体層2には、p側から見て活性層3を越えた領域に段差Aが形成されている。この段差Aの部分まで、ClガスもしくはSiClガスなどの塩素を含むガスを使用して、ICP(Induced Coupled Plasma:誘導結合型)エッチャーなどでメサエッチングを行って第1分離溝を形成し、段差Aから下側(n電極1の方向)については、成長基板には透明で、成長基板上のGaN系半導体層では吸収する波長を持つレーザを用いてエッチングして第2分離溝を形成する。
第2分離溝は、ドライエッチングではなく、レーザ光によるエッチングなので、n型窒化物半導体層2の一部、活性層3、p型窒化物半導体層4等は、長時間エッチングガス(プラズマ)に曝されることがなく、発光領域等の劣化を防止することができる。
図2は本発明による第2の窒化物半導体発光素子の断面構造を示す。図1と同じ番号を付しているものは、同じ構成を示す。図2のように、段差Aの位置から上側のチップ側面を保護絶縁膜9で覆う構造とすることで、素子毎に分離するための分離溝や、LLOによって発生するNガスを排気するための分離溝を形成する場合に、n型窒化物半導体層2の一部、発光領域である活性層3、p型窒化物半導体層4は保護絶縁膜9により保護されるので、レーザ光のエッチングによるダメージを防止することができる。例えば、発光ダイオード素子の場合、保護絶縁膜9はチップの周縁部に環状に形成され、半導体レーザの場合には、共振器構造を得るためにチップの両側面に形成される。保護絶縁膜9には、SiNやSOG(Spin On Glass)等が用いられる。
図2の構成による窒化物半導体発光素子の活性層3で発生した光は、n電極1の方向(図の下側方向)に取り出されるが、保護絶縁膜9の屈折率をn型窒化物半導体層2、活性層3、p型窒化物半導体層4のいずれの屈折率よりも小さくすることによって、素子内部から側面に向かって放射される光の一部が各半導体層と保護絶縁膜9との境界面で全反射するため、光の取出効率が向上する。上述したように、保護絶縁膜9をSiNやSOGとすると、GaNを含む各半導体層よりも保護絶縁膜9の屈折率が小さくなる。
また、反射膜61が設けられており、図1と同様、AlやAgなどの銀白色系の反射ミラーとして働く金属が用いられる。この反射膜61は、側面の保護絶縁膜9からの全反射だけでなく、この反射膜61により上方向に向かった光を反射させてn電極1の方向に取り出そうとするものである。
ところで、反射膜61は、p電極5上に直接全面に積層されておらず、小さなコンタクトホール18を介して反射膜61の一部がp電極5に直接接触するように形成され、その他の領域には保護絶縁膜9を間に挟んで反射膜61が形成されている。これは、p電極5と反射膜61とがほぼ全面で接するようにすると、p電極5と反射膜61との間で光の吸収が発生して反射率が低下するためである。AlやAgなどの銀白色系金属は、GaドープZnOとオーミック接触を形成し、これに起因して、反射膜61の反射率が阻害されるものと推定される。
したがって、図2のように、コンタクトホール18でのみ接触させるようにすれば、光の吸収はコンタクトホール18のみでしか発生せず、高い反射率を維持することができる。
また、n型窒化物半導体層2の光取り出し面(n電極1側の面)は、図1のように鏡面に仕上げられていても良いが、光の取出効率を高めるために、図2に示すように粗面加工した表面(凹凸が形成された表面)としても良い。n型窒化物半導体層2と大気との屈折率差により臨界角が存在し、臨界角よりも大きな入射角を有する出射光は、全反射して外部に取り出すことができないので、凹凸を形成することにより、入射角が臨界角よりも小さくなる割合を増やして、光の取出効率を向上させるものである。
以下、図3〜図8を用いて、本発明の第1の窒化物半導体発光素子の製造方法を説明する。最初に図3を参照しつつ説明すると、まず、成長用基板としてサファイア基板11をMOCVD(有機金属化学気相成長)装置に入れ、水素ガスを流しながら、1050℃程度まで温度を上げ、サファイア基板11をサーマルクリーニングする。温度を600℃程度まで下げ、低温で分離層となるGaNバッファ層12を成長させる。
上記最初の工程については、以下のように行うこともできる。例えば、サファイア基板11をPLD(Pulsed Laser Deposition)装置に入れ、ガスを導入しないまま、600〜800℃でサファイア基板11をクリーニングする。GaNをターゲットとし、KrFレーザでアブレートしてGaN単結晶からなるGaNバッファ層12を成長させるようにしても良い。その後は、MOCVD装置に搬入し、以下同様に成膜を行う。
MOCVD装置内の温度を再び1000℃程度まで上げ、GaNバッファ層12の上に、n型窒化物半導体層2を積層する。n型窒化物半導体層2は、例えば、n型不純物SiドープのGaNコンタクト層とn型不純物SiドープのInGaN/GaN超格子層との積層構造で構成される。したがって、まず、GaNバッファ層12の上に、n型不純物SiドープのGaNコンタクト層を成長させ、さらにその上にn型不純物SiドープのInGaN/GaN超格子層を成長させる。
次に、活性層3を形成する。活性層3は、一例として、InGaN/GaNによるMQW層(多重量子井戸構造層)を用いており、井戸層としてIn0.17GaNを20〜40Å望ましくは25〜35Å、バリア層としてアンドープGaN層又は1%程度のIn組成を有するInGaN層を50〜300Å望ましくは100〜200Åで交互に積層して、例えば3〜10周期望ましくは5〜8周期の多層構造で成長させる。ところで、In組成比率が高いInGaN井戸層は、高温になるとInが昇華して壊れやすくなるので、キャップ層の役割を有するアンドープGaN層もしくは1%程度のIn組成のInGaN層を活性層3の上に積層する。その後昇温し、p型窒化物半導体層4を成長させる。p型窒化物半導体層4は、例えば、p型不純物MgドープのGaNコンタクト層等で構成される。
次に、p電極5として、例えば、GaドープZnO電極を用いる場合は、分子線エピタキシー法を用いて、2e−4Ωcm程度の低い抵抗率を持つGaドープZnO電極を積層し、チップの形状に合わせてエッチングする。SiOのような誘導体膜やレジストによりマスク13をチップ形状に合わせて形成する。
次に、図4に示すように、メサエッチングを行って第1分離溝を形成する。メサエッチングは、ClガスもしくはSiClガスなどの塩素を含むガスを使用して、ICP(Induced Coupled Plasma:誘導結合型)エッチャーなどで行う。メサエッチングは、活性層3を通過し、n型窒化物半導体層2中のn型GaNコンタクト層が露出するところまで行い、一旦エッチングを停止する。
ここで、上記塩素を含むガスによるドライエッチングを行うと、窒化物積層構造体の側面、すなわちp型窒化物半導体層4、活性層3、n型窒化物半導体層2の一部に渡って、リークパスが発生するので、このダメージを電気化学エッチングにより除去するようにしても良い。電気化学エッチングの一例として、窒化物積層構造体をNaOH、KOH等の強アルカリ中にひたし、活性層3のバンドギャップエネルギー以上の波長を有するUV光を照射することにより、リークパスのダメージを除去する。
図5に示すように、マスク13をリフトオフしてp電極5上に成膜できるようにし、図6のように、AlやAgなどの銀白色系の反射ミラーとして働く反射膜6を蒸着法でp電極5上に積層し、この上に導電性融着層7を積層する。導電性融着層7は、Ti/Au又はAuのみなどを蒸着法で形成する。この時、Auを蒸着した後、チップの形にパターニングして電界メッキで数μmのAuメッキを施すと好ましい。反射膜6や導電性融着層7のメタル形成後、マスク13を除去する。
図7に示すように、図4のプロセスで中断していたエッチングを再開し、サファイア基板11が露出するまでエッチングを行って第2分離溝を形成する。第2分離溝の形成は、図4の第1分離溝の形成と異なり、248nmで発振するKrFレーザを1mJ以上のエネルギーフルーエンスでメサ間(分離溝)に照射し、スキャンすることでエッチングを行い、サファイア基板11が露出するまでエッチングを行う。レーザによるエッチングは、成長用基板(サファイア基板11)に、吸収されずに透過する(透明)とともに、成長用基板上のGaNを含む窒化物積層構造体では吸収される波長を持つレーザを用いて行われる。このレーザ光は、例えば、n型窒化物半導体層2に含まれるGaNに吸収され、GaNが温度上昇を起こしてGaとNに分解することにより、エッチングが行われる。
また、レーザによるエッチングは、ドライエッチングのように発光領域等にダメージを与えないため、第2分離溝を形成するエッチングとしては理想的である。その上、エッチングレートもドライエッチングよりも速く(5μm/min以上)、製造工程時間を短くすることができる。
エッチングに使用する、サファイア基板11には透明で、成長用基板上のGaN系半導体層では吸収する波長を持つレーザには、上記248nmで発振するKrFレーザ以外に、XeCl:308nm、YAG(イットリウム・アルミニウム・ガーネット)4倍波:266nm、Ti−Sapphire(サファイア)3倍波:360nmなどがあり、これらを使用する。
エッチングが終了した後、図8に示すように、支持基板8を成長用基板(サファイア基板11)上の成長層の最上部に配置し、導電性融着層7により熱圧着等を利用して、図8に示される積層体に貼り付ける。熱圧着は400℃程度で行い、カーボンの冶具で挟むと、カーボンの熱膨張が小さいので、カーボン冶具の空間はそのままで、成長用基板上に形成された積層体と支持基板8が膨張することで圧着でき、好適である。
ここで、分離溝C=第1分離溝+第2分離溝を示す。第2分離溝の溝幅は、図4で示された第1分離溝よりも小さくなる。この分離溝Cは、素子毎(チップ毎)に分離する素子分離溝としての役割と、サファイア基板11を除去するために、LLOを用いた場合、GaNバッファ層12が分解して発生するNガスを排気して窒化物半導体層のクラックを防止する役割とを有する。
次に、LLOによりサファイア基板11を除去する場合は、図8に示すように、248nmで発振するKrFレーザをサファイア基板11側からGaNバッファ層12に向けて照射してサファイア基板11を剥離する。レーザはKrF以外に、ArF:193nm、XeCl:308nm、YAG3倍波:355nm、Ti−Sapphire3倍波:360nm、He−Cd:325nmなどが使用できる。
KrFの場合、必要照射エネルギーは50〜500mJ/cm望ましくは100〜400mJ/cmである。248nmの光はサファイア基板11をほぼ完全に透過し、GaNバッファ層12ではほぼ100%吸収するため、サファイア基板11とGaNバッファ層12の界面で急速に温度上昇が起こり、GaNバッファ層12のGaNが分解する。この時発生するNは分離溝Cの空隙に逃げるため、窒化物半導体層に圧力がかからず、効果的にクラックを防止できる。
サファイア基板11の剥離後、酸エッチングなどで余分のGaを流し、n電極1を形成する。n電極1は、多層金属膜で形成されており、Al/Ni/AuやAl/Pd/Au、又はTi/Al/Ni/AuやTi/Al/Ti/Au等で構成し、オーミックコンタクトを取るようにする。
その後、ダイシング等により支持基板8を切断してチップ状に分離すると図1の窒化物半導体発光素子が完成する。
次に、以下、図9〜図13を用いて、図2に示す第2の窒化物半導体発光素子の製造方法を説明する。
第1の窒化物半導体発光素子の製造方法と同様、まず、図3〜図4までの工程にしたがって製造する。第1分離溝を形成してマスク13を除去した後、図9に示すように、P−CVDやスパッタリングで保護絶縁膜9をp電極5上面から第1分離溝の下端まですべて覆うように形成し、第1分離溝内を埋めつくさないように、隣接する素子間の隙間は十分に開けておく。保護絶縁膜9は、発光ダイオード素子の場合、チップの周縁部に環状に形成され、半導体レーザの場合には、共振器構造を得るためにチップの両側面に形成される。そして、図10に示すように、SiOのような誘導体膜やレジストによるマスク14のパターニングをコンタクトホール形状に合わせて行い形成する。
次に、図11に示すように、CF4系ドライエッチングでコンタクトホール18の領域に該当する保護絶縁膜9を除去し、p電極5に対するコンタクトホール18を形成する。本実施例では、p電極5にZnO電極を用いているが、CF4系のドライエッチングではZnOのエッチングレートは保護絶縁膜9より遅いため、ZnO自身がエッチングストップとして機能する。
コンタクトホールを形成した後、反射膜61と導電性融着層7を蒸着法で形成し、図11に示すように、図4のプロセスで中断していたエッチングを再開し、サファイア基板11が露出するまでエッチングを行って第2分離溝を形成する。このエッチングは、上述した図7の場合と同様、成長用基板(サファイア基板11)には透明で、成長用基板上のGaN系半導体層では吸収する波長を持つレーザを用いて行われる。例えば、248nmで発振するKrFレーザを1mJ以上のエネルギーフルーエンスでメサ間(分離溝)に照射し、スキャンすることでエッチングを行い、サファイア基板11が露出するまでエッチングを行う。その他に、XeCl:308nm、YAG4倍波:266nm、Ti−Sapphire(サファイア)3倍波:360nm等も用いることができる。
上記レーザによるエッチングの際に、発光領域としての活性層3、p型窒化物半導体層4等の既に保護絶縁膜9が設けられている領域は、レーザ照射から保護され、劣化を防止することができる。第2分離溝の溝幅は、図4で示された第1分離溝よりも小さくなる。また、分離溝C=第1分離溝+第2分離溝を示す。
エッチングが終了した後、図13に示すように、支持基板8を成長用基板(サファイア基板11)上の成長層の最上部に配置し、導電性融着層7により熱圧着等を利用して、図2に示される積層体に貼り付ける。図8で述べたように、熱圧着は400℃程度で行い、カーボンの冶具で挟むことにより圧着することができる。
次に、LLOによりサファイア基板11を除去する場合は、図8と同様に、例えば、248nmで発振するKrFレーザをサファイア基板11側からGaNバッファ層12に向けて照射してサファイア基板11を剥離する。この時、GaNが分解して、Nが発生するが、Nは分離溝Cの空隙に逃げるため、窒化物半導体層に圧力がかからず、効果的にクラックを防止できる。レーザはKrF以外に、ArF:193nm、XeCl:308nm、YAG3倍波:355nm、Ti−Sapphire3倍波:360nm、He−Cd:325nmなどが使用できる。
サファイア基板11の剥離後、酸エッチングなどで余分のGaを流し、n電極1を形成する。n電極1は、多層金属膜で形成されており、Al/Ni/AuやAl/Pd/Au、又はTi/Al/Ni/AuやTi/Al/Ti/Au等で構成し、オーミックコンタクトを取るようにする。
粗面加工は、図13の製造工程において、n電極1を形成する前に、n電極1を積層する領域部分をSOG、SiN等のマスクで覆い、KOHと波長365nmを含むUV光を用いてエッチングを行い、n型窒化物半導体層2の露出面に凹凸を形成する。次に、マスクを剥離してn電極1を形成する。
ところで、第1及び第2の窒化物半導体発光素子の構造は、サファイア基板を剥がし、n電極とp電極を対向するように設けた構造としているが、サファイア基板上の同一面側にp型とn型の二つの電極を設ける構造とすることもできる。この一例を示すのが、図14である。図4の工程で、第1分離溝幅を広く形成しておき、図6の工程で導電性融着層7を積層せずに、図7の工程で第2分離溝を作成してチップ形状に分離した後、図8に示される支持基板8を貼り付けずに、サファイア基板11(成長用基板)が接合されている状態で、各チップの反射電極6の上部にp側パッド電極15を設ける。
他方、図4の第1分離溝形成工程でメサエッチングされて露出した各チップにおけるn型窒化物半導体層2中の最下層、例えば本実施例では、n−GaNコンタクト層にn側パッド電極17を形成し、p側パッド電極15にワイヤーボンディングされたワイヤー16を隣接するチップのn側パッド電極17に接続することにより、個々のチップが直列に接続された形となって、ライン状の発光素子、又は2次元状の発光素子とすることができる。なお、この場合、発生した光はサファイア基板11の下側へ取り出される。

本発明の第1の窒化物半導体発光素子の断面構造を示す図である。 本発明の第1の窒化物半導体発光素子の断面構造を示す図である。 第1の窒化物半導体発光素子の製造工程を示す図である。 第1の窒化物半導体発光素子の製造工程を示す図である。 第1の窒化物半導体発光素子の製造工程を示す図である。 第1の窒化物半導体発光素子の製造工程を示す図である。 第1の窒化物半導体発光素子の製造工程を示す図である。 第1の窒化物半導体発光素子の製造工程を示す図である。 第2の窒化物半導体発光素子の製造工程を示す図である。 第2の窒化物半導体発光素子の製造工程を示す図である。 第2の窒化物半導体発光素子の製造工程を示す図である。 第2の窒化物半導体発光素子の製造工程を示す図である。 第2の窒化物半導体発光素子の製造工程を示す図である。 成長用基板を剥離せずに、窒化物半導体発光素子を構成した図である。 従来の窒化物半導体発光素子の製造工程を示す図である。
符号の説明
1 n電極
2 n型窒化物半導体層
3 活性層
4 p型窒化物半導体層
5 p電極
6 反射膜
7 導電性融着層
8 支持基板
9 保護絶縁膜

Claims (5)

  1. 少なくとも、n型窒化物半導体層、発光領域、p型窒化物半導体層とを順に備えたGaNを含む窒化物積層構造体が成長用基板上に積層され、前記窒化物積層構造体に分離溝を形成する窒化物半導体素子の製造方法において、
    前記n型窒化物半導体層から前記発光領域を越えるまでの第1分離溝については塩素を含むガスによるドライエッチングを用いて形成し、
    前記第1分離溝から続けて前記成長用基板に達するまで形成される第2分離溝は、前記成長用基板には透明で、前記窒化物積層構造体では吸収する波長を持つレーザを用いて形成することを特徴とする窒化物半導体発光素子の製造方法。
  2. 前記第1分離溝を形成した後、ドライエッチングによる前記窒化物積層構造体側面のダメージを電気化学エッチングにより除去することを特徴とする請求項1記載の窒化物半導体発光素子の製造方法。
  3. 前記第1分離溝を形成した後、該第1分離溝に沿って該窒化物積層構造体の側面に保護絶縁膜を形成し、
    その後に前記第2分離溝を形成することを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体発光素子の製造方法。
  4. 前記第2分離溝の形成に用いるレーザは、波長が360nm以下であることを特徴とする請求項1〜請求項3のいずれか1項に記載の窒化物半導体発光素子の製造方法。
  5. 前記第2分離溝の形成に用いるレーザは、KrF、XeCl、YAG4倍波、Ti−サファイア3倍波のいずれかであることを特徴とする請求項4記載の窒化物半導体発光素子の製造方法。
JP2005368157A 2005-12-21 2005-12-21 窒化物半導体発光素子の製造方法 Pending JP2007173465A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005368157A JP2007173465A (ja) 2005-12-21 2005-12-21 窒化物半導体発光素子の製造方法
US12/086,883 US20090029499A1 (en) 2005-12-21 2006-12-20 Method for Manufacturing Nitride Semiconductor Light Emitting Element
PCT/JP2006/325401 WO2007072871A1 (ja) 2005-12-21 2006-12-20 窒化物半導体発光素子の製造方法
TW095148216A TW200739957A (en) 2005-12-21 2006-12-21 Manufacturing method of nitride semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005368157A JP2007173465A (ja) 2005-12-21 2005-12-21 窒化物半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2007173465A true JP2007173465A (ja) 2007-07-05

Family

ID=38188647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368157A Pending JP2007173465A (ja) 2005-12-21 2005-12-21 窒化物半導体発光素子の製造方法

Country Status (4)

Country Link
US (1) US20090029499A1 (ja)
JP (1) JP2007173465A (ja)
TW (1) TW200739957A (ja)
WO (1) WO2007072871A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子
JP2010087092A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2011035184A (ja) * 2009-08-03 2011-02-17 Toshiba Corp 半導体発光装置の製造方法
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2011091446A (ja) * 2011-02-04 2011-05-06 Toshiba Corp 半導体発光装置の製造方法
JP2011101000A (ja) * 2009-11-06 2011-05-19 Ultratech Inc GaNLED用レーザスパイクアニール
JP2011151191A (ja) * 2010-01-21 2011-08-04 Stanley Electric Co Ltd 半導体発光装置の製造方法
JP2011187631A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法及び半導体発光素子
JP2011187737A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
JP2013197336A (ja) * 2012-03-21 2013-09-30 Stanley Electric Co Ltd 半導体素子及びその製造方法
JP2014072419A (ja) * 2012-09-28 2014-04-21 Ushio Inc Led素子及びその製造方法
US8823028B2 (en) 2008-07-21 2014-09-02 Lg Innotek Co., Ltd. Light emitting diode and method of manufacturing the same, and light emitting device and method of manufacturing the light emitting device
JP2017073562A (ja) * 2011-07-15 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
JP2020078808A (ja) * 2018-11-12 2020-05-28 株式会社ディスコ リフトオフ方法
CN113539928A (zh) * 2020-04-15 2021-10-22 株式会社电装 半导体芯片及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754511B2 (en) * 2008-07-08 2010-07-13 High Power Opto. Inc. Laser lift-off method
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
TWI485879B (zh) * 2009-04-09 2015-05-21 Lextar Electronics Corp 發光二極體晶片及其製造方法
US8216867B2 (en) * 2009-06-10 2012-07-10 Cree, Inc. Front end scribing of light emitting diode (LED) wafers and resulting devices
KR101658838B1 (ko) 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8912033B2 (en) 2010-10-08 2014-12-16 Tsmc Solid State Lighting Ltd. Dicing-free LED fabrication
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
JP5878330B2 (ja) * 2011-10-18 2016-03-08 株式会社ディスコ レーザー光線の出力設定方法およびレーザー加工装置
JP2015509669A (ja) * 2012-03-06 2015-03-30 ソラア インコーポレーテッドSoraa Inc. 導波光効果を低減させる低屈折率材料層を有する発光ダイオード
KR101945791B1 (ko) * 2012-03-14 2019-02-11 삼성전자주식회사 반도체 발광소자의 제조방법
KR102231083B1 (ko) * 2013-07-22 2021-03-23 루미리즈 홀딩 비.브이. 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법
DE102014116141B4 (de) 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
JP6890952B2 (ja) * 2015-11-13 2021-06-18 晶元光電股▲ふん▼有限公司Epistar Corporation 発光デバイス
CN115021081A (zh) * 2021-02-18 2022-09-06 青岛海信激光显示股份有限公司 发光芯片和激光器
CN113921670B (zh) * 2021-09-26 2024-04-12 天津三安光电有限公司 发光元件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
JP2004228290A (ja) * 2003-01-22 2004-08-12 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JP2005210089A (ja) * 2003-12-24 2005-08-04 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子の製造方法
JP2005333130A (ja) * 2004-05-18 2005-12-02 Lg Electron Inc 窒化物半導体素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078821B2 (ja) * 1990-05-30 2000-08-21 豊田合成株式会社 半導体のドライエッチング方法
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP2001345266A (ja) * 2000-02-24 2001-12-14 Matsushita Electric Ind Co Ltd 半導体装置,その製造方法及び半導体基板の製造方法
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2005012206A (ja) * 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
CN1638055A (zh) * 2003-12-24 2005-07-13 松下电器产业株式会社 氮化物系化合物半导体元件的制造方法
JP2006086516A (ja) * 2004-08-20 2006-03-30 Showa Denko Kk 半導体発光素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP2004031526A (ja) * 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
JP2004228290A (ja) * 2003-01-22 2004-08-12 Toyoda Gosei Co Ltd 半導体発光素子及びその製造方法
JP2005210089A (ja) * 2003-12-24 2005-08-04 Matsushita Electric Ind Co Ltd 窒化物系化合物半導体素子の製造方法
JP2005333130A (ja) * 2004-05-18 2005-12-02 Lg Electron Inc 窒化物半導体素子及びその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子
US9680064B2 (en) 2008-07-21 2017-06-13 Lg Innotek Co., Ltd. Light emitting diode and method of manufacturing the same, and light emitting device and method of manufacturing the light emitting device
US8823028B2 (en) 2008-07-21 2014-09-02 Lg Innotek Co., Ltd. Light emitting diode and method of manufacturing the same, and light emitting device and method of manufacturing the light emitting device
JP2010087092A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP2011035184A (ja) * 2009-08-03 2011-02-17 Toshiba Corp 半導体発光装置の製造方法
US9105828B2 (en) 2009-08-03 2015-08-11 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US9306141B2 (en) 2009-08-03 2016-04-05 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
US8852976B2 (en) 2009-08-03 2014-10-07 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US8148183B2 (en) 2009-08-03 2012-04-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US8610163B2 (en) 2009-08-03 2013-12-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
JP2011071273A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2011101000A (ja) * 2009-11-06 2011-05-19 Ultratech Inc GaNLED用レーザスパイクアニール
JP2011151191A (ja) * 2010-01-21 2011-08-04 Stanley Electric Co Ltd 半導体発光装置の製造方法
JP2011187631A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法及び半導体発光素子
US8334153B2 (en) 2010-03-09 2012-12-18 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2011187737A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体発光装置および半導体発光装置の製造方法
US8766305B2 (en) 2010-03-09 2014-07-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US9209362B2 (en) 2010-03-09 2015-12-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP2011091446A (ja) * 2011-02-04 2011-05-06 Toshiba Corp 半導体発光装置の製造方法
JP2017073562A (ja) * 2011-07-15 2017-04-13 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
JP2019197924A (ja) * 2011-07-15 2019-11-14 ルミレッズ ホールディング ベーフェー 半導体デバイスを支持基板に接合する方法
JP2013197336A (ja) * 2012-03-21 2013-09-30 Stanley Electric Co Ltd 半導体素子及びその製造方法
JP2014072419A (ja) * 2012-09-28 2014-04-21 Ushio Inc Led素子及びその製造方法
JP2020078808A (ja) * 2018-11-12 2020-05-28 株式会社ディスコ リフトオフ方法
JP7195700B2 (ja) 2018-11-12 2022-12-26 株式会社ディスコ リフトオフ方法
CN113539928A (zh) * 2020-04-15 2021-10-22 株式会社电装 半导体芯片及其制造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法
JP7477835B2 (ja) 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
CN113539928B (zh) * 2020-04-15 2024-07-12 株式会社电装 半导体芯片及其制造方法

Also Published As

Publication number Publication date
WO2007072871A1 (ja) 2007-06-28
US20090029499A1 (en) 2009-01-29
TW200739957A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007173465A (ja) 窒化物半導体発光素子の製造方法
JP5189734B2 (ja) 窒化物半導体発光素子
JP5676396B2 (ja) 高光抽出led用の基板除去方法
JP2007207981A (ja) 窒化物半導体発光素子の製造方法
US20060246687A1 (en) Method for producing a semiconductor component
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
KR20080003871A (ko) 질화물 반도체 소자 및 그 제법
JP2006228855A (ja) 半導体発光素子およびその製法
JP2007287757A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP4804930B2 (ja) 窒化物半導体素子の製造方法
US20120119184A1 (en) Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
JP2007200932A5 (ja)
JP4825003B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007207869A (ja) 窒化物半導体発光素子
JP2007158100A (ja) 窒化物半導体発光素子の製造方法
JP2006332365A (ja) Iii族窒化物系化合物半導体発光素子およびそれを用いた発光装置
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2005183592A (ja) 半導体発光素子およびその製法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2007273590A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
US9299901B2 (en) Semiconductor light emitting device
JP5940315B2 (ja) 半導体発光素子及びその製造方法
KR101124470B1 (ko) 반도체 발광소자
KR20090115631A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529