JP2006324434A - Semiconductor light-emitting device - Google Patents
Semiconductor light-emitting device Download PDFInfo
- Publication number
- JP2006324434A JP2006324434A JP2005145854A JP2005145854A JP2006324434A JP 2006324434 A JP2006324434 A JP 2006324434A JP 2005145854 A JP2005145854 A JP 2005145854A JP 2005145854 A JP2005145854 A JP 2005145854A JP 2006324434 A JP2006324434 A JP 2006324434A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor
- layer
- light
- emitting units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は基板上に複数個の発光部が形成され、直並列に接続されることにより、たとえば100Vの商用交流電源で照明用の電灯や蛍光管の代りに使用したり、標識や自動車の照明などに使用したりし得るような半導体発光装置に関する。さらに詳しくは、各発光ユニットからの光の取出し効率を向上させ、同じ入力に対して輝度の大きくし得る構造の半導体発光装置に関する。 In the present invention, a plurality of light emitting portions are formed on a substrate and connected in series and parallel, so that, for example, a commercial AC power supply of 100V can be used in place of an illumination lamp or a fluorescent tube, or a sign or an automobile can be illuminated. The present invention relates to a semiconductor light emitting device that can be used for, for example. More specifically, the present invention relates to a semiconductor light emitting device having a structure that can improve the light extraction efficiency from each light emitting unit and increase the luminance for the same input.
近年、青色系発光ダイオード(LED)の出現により、ディスプレイの光源や信号装置の光源などにLEDが用いられ、さらに電灯や蛍光管の代りにLEDが用いられるようになってきている。この電灯や蛍光管に代ってLEDを用いる場合、100Vの交流駆動でそのまま動作することが好ましく、たとえば図6に示されるように、LEDを直並列に接続し、交流電源71に接続する構成のものが知られている。なお、Sはスイッチを示す(たとえば特許文献1参照)。
In recent years, with the advent of blue light emitting diodes (LEDs), LEDs have been used as light sources for displays and signal devices, and LEDs have been used in place of electric lamps and fluorescent tubes. When an LED is used instead of the lamp or the fluorescent tube, it is preferable to operate as it is with an AC drive of 100 V. For example, as shown in FIG. 6, the LEDs are connected in series and parallel and connected to an
一方、このようなLED部を直並列に接続した発光装置をモノリシックに集積化することも考えられている(たとえば特許文献2参照)。この構造は、たとえば図7に示されるように、サファイア基板60上にi−GaN層61、n−GaNコンタクト層62、n−AlGaNクラッド層63、InGaN多重量子井戸からなる活性層64、p−AlGaNクラッド層65、p−GaNコンタクト層66が順次積層され、n−GaNコンタクト層62が露出するように半導体積層部の一部をエッチングすると共に、さらに隣接するLEDの境界部をi−GaN層61に達するまでエッチングして溝70を形成し、その溝70内にSiO2膜67を形成し、p−GaNコンタクト層66上に透明電極68を形成し、n−GaNコンタクト層62と透明電極68とを連結するように金属電極69を設けることにより、形成されている。そして、この各電極を1個おきに第1の電源配線と第2の電源配線に接続することにより交流電源71に接続し、1個ごと逆向きにして並列接続することが開示されている。
前述のように、複数個のLEDを直並列に接続した発光装置をモノリシックにより形成するには、1つの基板上に半導体層を積層した後に、各発光ユニットを電気的に分離するため分離溝を形成して沢山の発光ユニットを形成するが、LEDで発光する光は、上面側に進むだけではなく、横および下方の全方向に進む。一方、高輝度の発光装置にしようとすると、たとえばチップの一辺が1500μm角程度の大きなものになる(各ユニットの平面形状は、たとえば80μm×180μm程度)。そのため、チップ内部のユニットで発光して横方向に進む光は、半導体層中を進むことになり、外部にでる前に消滅するものが多くなる。 As described above, in order to monolithically form a light-emitting device in which a plurality of LEDs are connected in series and parallel, after a semiconductor layer is stacked on one substrate, a separation groove is formed to electrically separate each light-emitting unit. Although many light emitting units are formed, the light emitted from the LED not only travels to the upper surface side but travels in all directions laterally and downward. On the other hand, if a light-emitting device with high luminance is intended, for example, one side of the chip is as large as about 1500 μm square (the planar shape of each unit is about 80 μm × 180 μm, for example). For this reason, the light emitted from the unit inside the chip and traveling in the lateral direction travels through the semiconductor layer, and many of the light disappears before leaving the outside.
本発明はこのような問題を解決するためになされたもので、複数の発光ユニットをモノリシック化してその複数の発光ユニットを直並列に接続し、高輝度化する半導体発光装置において、各発光ユニットの横側から光を効率よく取りだすことにより、外部量子効率を向上させることができる半導体発光装置を提供することを目的とする。 The present invention has been made to solve such a problem. In a semiconductor light emitting device in which a plurality of light emitting units are monolithically connected, and the plurality of light emitting units are connected in series and parallel to increase the brightness, An object of the present invention is to provide a semiconductor light emitting device capable of improving the external quantum efficiency by efficiently extracting light from the side.
本発明による半導体発光装置は、基板と、該基板上に発光層を形成するように半導体層を積層して半導体積層部が形成され、該半導体積層部が複数個に電気的に分離されると共に、それぞれに一対の導電形層への電気的接続部が設けられる複数個の発光ユニットと、該複数個の発光ユニットを、それぞれ直列および/または並列に接続するために前記電気的接続部に接続される配線膜とを有し、前記複数個の発光ユニットのそれぞれは、隣接する発光ユニットとの間に10μm以上の間隔を有する部分が少なくとも形成され、該10μm以上の間隔を含む隣接する発光ユニットとの間に挟まれる前記半導体積層部が、前記配線膜の下側を除いて前記基板の近傍まで除去されている。ここに基板の近傍までとは、基板に達してもよいし、半導体積層部の下層側の一部が残存していてもよいことを意味する。 A semiconductor light emitting device according to the present invention includes a substrate and a semiconductor layer stacked to form a light emitting layer on the substrate to form a semiconductor stacked portion, and the semiconductor stacked portion is electrically separated into a plurality of portions. A plurality of light emitting units each provided with an electrical connection to a pair of conductivity type layers, and the plurality of light emitting units connected to the electrical connection for connecting in series and / or in parallel, respectively. Each of the plurality of light emitting units is formed with at least a portion having an interval of 10 μm or more between the adjacent light emitting units, and the adjacent light emitting units including the interval of 10 μm or more. The semiconductor stacked portion sandwiched between the two is removed to the vicinity of the substrate except for the lower side of the wiring film. Here, up to the vicinity of the substrate means that it may reach the substrate or a part of the lower layer side of the semiconductor stacked portion may remain.
前記10μm以上の間隔を含む隣接する発光ユニットとの間に挟まれる前記半導体積層部の除去に代えて、隣接する発光ユニットとの間に挟まれる前記半導体積層部に、前記基板の近傍に達する溝が複数列並列して形成される構造にすることもできる。この複数列並列して形成される溝の少なくとも一部は、配線による電気的接続を除いて、発光ユニット間が電気的に絶縁されるように形成されることにより、ユニット間の絶縁特性を向上させることができる。 A groove reaching the vicinity of the substrate in the semiconductor stacked portion sandwiched between the adjacent light emitting units instead of removing the semiconductor stacked portion sandwiched between the adjacent light emitting units including the interval of 10 μm or more. It is also possible to adopt a structure in which a plurality of columns are formed in parallel. At least a part of the grooves formed in parallel in the plurality of rows is formed so that the light emitting units are electrically insulated except for the electrical connection by wiring, thereby improving the insulation characteristics between the units. Can be made.
複数列並列して形成される前記溝が平面形状で直線状ではなく、ジグザグ形状に形成されることにより、光の進行方向をランダムに変えやすく、より一層外に出やすくなるため好ましい。 It is preferable that the grooves formed in parallel in a plurality of rows are formed in a zigzag shape instead of a straight line in a planar shape, so that the traveling direction of light can be changed randomly and easily go out.
前記溝内に、前記半導体積層部を構成する半導体材料の屈折率より小さい屈折率を有する絶縁物が充填されていることにより、発光ユニットから間隙部側に光が出やすくなり好ましい。 It is preferable that the groove is filled with an insulator having a refractive index smaller than that of the semiconductor material constituting the semiconductor stacked portion, so that light is easily emitted from the light emitting unit to the gap portion side.
前記半導体積層部の除去される部分、または前記複数列に形成される溝は、前記各発光ユニットの周囲に形成される分離溝を介して設けられる半導体積層部のダミー領域の外側に形成されることにより、発光ユニットに直接のダメージを与えにくいので好ましく、そのダミー領域の外周が平面形状でジグザグ状に形成されることにより、界面への光の入射角が変るため、半導体積層部から光が出やすくなり好ましい。 The removed portion of the semiconductor stacked portion or the grooves formed in the plurality of rows are formed outside a dummy region of the semiconductor stacked portion provided through an isolation groove formed around each light emitting unit. Therefore, it is preferable that the light emitting unit is not directly damaged, and the outer periphery of the dummy region is formed in a zigzag shape in a planar shape, so that the incident angle of light to the interface changes, and thus light from the semiconductor stacked portion is emitted. It becomes easy to come out and is preferable.
さらに具体的には、前記半導体積層部は、窒化物半導体からなるn形層、活性層およびp形層を含み、発光層を形成するように形成されていることにより青色や紫外光の発光装置とすることができ、発光色変換材料を塗布したり、他の緑および赤の発光素子の光と混合したりすることにより、白色光としやすいため、照明装置などにするのに都合がよい。 More specifically, the semiconductor stacked portion includes an n-type layer, an active layer, and a p-type layer made of a nitride semiconductor, and is formed so as to form a light emitting layer, whereby a blue or ultraviolet light emitting device. Since it is easy to obtain white light by applying a light emitting color conversion material or mixing it with the light of other green and red light emitting elements, it is convenient for a lighting device or the like.
ここに窒化物半導体とは、III 族元素のGaとV族元素のNとの化合物またはIII 族元素のGaの一部または全部がAl、Inなどの他のIII 族元素と置換したものおよび/またはV族元素のNの一部がP、Asなどの他のV族元素と置換した化合物(窒化物)からなる半導体をいう。 Here, the nitride semiconductor means a compound in which a group III element Ga and a group V element N or a part or all of a group III element Ga is substituted with other group III elements such as Al and In, and / or Alternatively, it refers to a semiconductor made of a compound (nitride) in which a part of N of the group V element is substituted with another group V element such as P or As.
本発明によれば、発光ユニットの隣接する発光ユニットとの間に10μm以上の間隙部を少なくとも形成し、その間隙部の半導体積層部を除去するか、隣接する発光ユニットとの間に細い溝が複数列形成されているため、発光ユニットで発光して横方向に進む光は、半導体積層部の除去された空隙部に出て上方に光が取りだされたり、溝部に出て屈折により光の方向が変化して上方に取りだされたりすることにより、上面側に出てくる光が非常に増える。また、基板側に進んだ光も底面側で反射して戻ってきた光がその側面から外に出やすくなるため、非常に光の取出し効率が向上する。この溝や、発光ユニットと半導体積層部との間にダミー領域を形成してその半導体積層部の除去側の平面形状をジグザグ形状にすることにより、界面への光の入射角が変り、より一層光を半導体積層部から外側に取りだすことができる。 According to the present invention, at least a gap of 10 μm or more is formed between adjacent light emitting units of the light emitting unit, and the semiconductor laminated portion of the gap is removed, or a narrow groove is formed between the adjacent light emitting units. Since multiple rows are formed, the light emitted from the light emitting unit and traveling in the lateral direction exits into the voids where the semiconductor stack is removed and is taken out upward, or exits into the grooves and is refracted. When the direction is changed and taken out upward, the amount of light coming out on the upper surface side is greatly increased. In addition, since the light that has traveled to the substrate side is also reflected on the bottom surface side and returned easily from the side surface, the light extraction efficiency is greatly improved. By forming a dummy region between the groove and the light emitting unit and the semiconductor laminated portion and making the planar shape on the removal side of the semiconductor laminated portion into a zigzag shape, the incident angle of light to the interface changes, and further Light can be taken out from the semiconductor stack.
つぎに、図面を参照しながら本発明の半導体発光装置について説明をする。本発明による半導体発光装置は、図1にその一実施形態の断面説明図((c)のA−AおよびB−B断面)および平面説明図が示されるように、基板11上に発光層を形成するように半導体層を積層して半導体積層部17が形成され、その半導体積層部17が複数個に電気的に分離されると共に、それぞれに一対の導電形層への電気的接続部19、20が設けられることにより複数個の発光ユニット1(1a、1b)が形成され、この複数個の発光ユニット1を、それぞれ直列および/または並列に接続するように電気的接続部19、20に配線膜3が接続されている。
Next, the semiconductor light emitting device of the present invention will be described with reference to the drawings. The semiconductor light-emitting device according to the present invention has a light-emitting layer on the
本発明では、この複数個の発光ユニット1のそれぞれは、隣接する発光ユニット1との間に10μm以上の間隔d1を有する部分が少なくとも形成され、その10μm以上の間隔d1を含む隣接する発光ユニット1との間に挟まれる半導体積層部17が、配線膜3の下側を除いて基板11の近傍まで除去されることにより除去部17fが形成されるか、図3に示されるように、隣接する発光ユニット1間に挟まれる半導体積層部17に、溝17hが残存部17iを挟んで複数列並列して形成される溝部17g(図3参照)が形成されていることに特徴がある。図1および図3に示される例では、アンドープの高温バッファ層13の一部が残存するように半導体積層部17が除去されているが、基板11が露出するまで除去されてもよい。なお、10μm以上の間隔d1とは、いわゆる分離溝17a(0.6〜5μm)とは明らかに異なる領域であることを意味している。
In the present invention, each of the plurality of
すなわち、図1(c)に各発光ユニット1の一例を示す平面説明図が示されるように、発光ユニット1の周りに第1の分離溝17aが形成され、その周りにダミー領域17cを残して、また、配線膜3の下側には第2の分離溝17bを介して配線用ダミー領域(第2のダミー領域)17dを残して、その周囲の半導体積層部17が基板1の近傍まで除去されている。なお、図1(c)において、斜線で示した部分が半導体積層部17の除去された部分を示している。図1(c)に示されるように、各発光ユニット1の周囲は、ダミー領域17c、17dを残して、その周囲の半導体積層部17はエッチングにより除去されている。ダミー領域17cを残さないで、直接発光ユニット1の周囲の半導体積層部17をエッチングにより除去してもよいが、エッチング部分が多いとその際の飛散物も多いため、発光ユニット1の側面にコンタミネーションが付着しやすいので、ダミー領域17cを残しておいた方がベターである。また、通常の発光ユニット1の間隔d1+2cは、溝の幅と平坦部分の総和の関係で、ダミー領域17c、17dとして8μm程度以上あるが、少なくとも発光ユニット周囲のどこかでは、隣接する発光ユニット1との間隔d1が10μm以上は形成されるように各発光ユニット1を形成し、その間隔部分の半導体積層部17を前述のようにエッチング除去することが外部量子効率を向上させる観点から好ましい。すなわち、この半導体積層部の除去部17fは、2μm程度の分離溝とは異なり、その上に配線膜が形成されないことから配線膜3の断線を気にすることなく形成される、5μm以上、好ましくは10μm以上の充分に幅広い部分である。
That is, as shown in FIG. 1 (c), which is a plan view showing an example of each
図1に示される例では、青色発光の発光ユニット1(以下、単にLEDともいう)が窒化物半導体の積層により形成され、その表面に図示しない、たとえばYAG(イットリウム・アルミニウム・ガーネット)蛍光体やSr-Zn-La蛍光体などからなる発光色変換部材が設けられることにより、白色光を発光する発光装置として形成される。そのため、半導体積層部17は、図1に簡略化して一例の積層構造が示されるように、窒化物半導体層の積層により形成されている。しかし、赤、緑、青の3原色の発光ユニットを形成して白色光になるようにすることもできるし、必ずしも白色光にする必要はなく、所望の発光色の発光部に形成することができる。
In the example shown in FIG. 1, a blue light emitting unit 1 (hereinafter also simply referred to as an LED) is formed by stacking nitride semiconductors, and a YAG (yttrium aluminum garnet) phosphor (not shown) is formed on the surface thereof. By providing a light emitting color conversion member made of Sr—Zn—La phosphor or the like, a light emitting device that emits white light is formed. For this reason, the semiconductor stacked
基板11としては、窒化物半導体を積層するには、サファイア(Al2 O3 単結晶)またはSiCが用いられるが、図1に示される例では、サファイア(Al2 O3 単結晶)が用いられている。しかし、基板は積層される半導体層に応じて格子定数や熱膨張係数などの観点から選ばれる。
As the
サファイア基板11上に積層される半導体積層部17は、たとえば図1に示されるように、GaNからなる低温バッファ層12が0.005〜0.1μm程度、ついでアンドープのGaNからなる高温バッファ層13が1〜3μm程度、その上にSiをドープしたn形GaNからなるコンタクト層およびn形AlGaN系化合物半導体層からなる障壁層(バンドギャップエネルギーの大きい層)などにより形成されるn形層14が1〜5μm程度、たとえば2.9μm程度、バンドギャップエネルギーが障壁層のそれよりも小さくなる材料、たとえば1〜3nmのIn0.13Ga0.87Nからなるウェル層と10〜20nmのGaNからなるバリア層とが3〜8ペア積層される多重量子井戸(MQW)構造の活性層15が0.05〜0.3μm程度、p形のAlGaN系化合物半導体層からなるp形障壁層(バンドギャップエネルギーの大きい層)とp形GaNからなるコンタクト層とによるp形層16が合せて0.2〜1μm程度、たとえば0.6μm、それぞれ順次積層されることにより形成されている。なお、図では、n形層14の露出面と透光性導電層18の表面までの高さが大きく見える図になっているが、実際には1.5〜2μm程度で、半導体積層部17全体の厚さ6.5μm程度よりはるかに小さい。
For example, as shown in FIG. 1, the semiconductor laminated
図1に示される例では、アンドープで、半絶縁性のGaNからなる高温バッファ層13が形成されている。基板がサファイアのような絶縁性基板からなる場合には、必ずしも半絶縁になっていなくても基板まで後述する分離溝を形成すれば支障はないが、アンドープにした方が積層する半導体層の結晶性が良くなるため、さらには、半絶縁性半導体層が設けられていることにより、各発光部に電気的分離する際に、基板表面までを完全にエッチングしなくても、電気的に分離することができるため好ましい。基板11がSiCのような半導体基板からなる場合には、隣接する発光部間を電気的に分離させるため、アンドープで半絶縁性の高温バッファ層13が形成されることが各発光部を独立させるために必要となる。
In the example shown in FIG. 1, a high-
また、n形層14およびp形層16は、障壁層とコンタクト層の2種類で構成する例であったが、キャリアの閉じ込め効果の点から活性層6側にAlを含む層が設けられることが好ましいものの、GaN層だけ、またはAlGaN系化合物層だけでもよい。また、これらを他の窒化物半導体層で形成することもできるし、他の半導体層がさらに介在されてもよい。さらに、この例では、n形層14とp形層16とで活性層15が挟持されたダブルヘテロ接合構造であるが、n形層とp形層とが直接接合するpn接合構造のものでもよい。また、活性層15上に直接p形AlGaN系化合物層を成長したが、数nm程度のアンドープAlGaN系化合物層を成長することにより、活性層15の下側にピット発生層を形成して活性層15にできたピットを埋め込みながら、p形層とn形層との接触によるリークを防止することもできる。
In addition, the n-
半導体積層部17上には、たとえばZnOなどからなり、p形半導体層16とオーミックコンタクトをとることができる透光性導電層18が0.01〜0.5μm程度設けられている。この透光性導電層18は、ZnOに限定されるものではなく、ITOやNiとAuとの2〜100nm程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散することができる。この半導体積層部17の一部がエッチングにより除去されてn形層14が露出され、さらにそのn形層14の露出部の端部側のn形層14および高温バッファ層13を基板1の近傍まで0.6〜5μm幅(w)、たとえば2〜3μm程度の幅でエッチングすることにより第1の分離溝17aが形成されている。図1に示される例では、この第1の分離溝17aから、間隔cのダミー領域17cを残して、さらに配線膜3の下側を残して、半導体積層部17が基板1の近傍までエッチングにより除去されている。このダミー領域17cの間隔cは1〜30μm程度の範囲内で設定される。また、分離溝17aは、ドライエッチングなどにより形成されるが、電気的に分離できる範囲で、できるだけ狭い幅wで発光ユニット1の周囲に形成され、0.6〜5μm程度、たとえば1〜3μm程度の幅(深さは5μm程度)に形成される。この幅wは、あまり広くなるとその上に設けられる配線の断線に繋がりやすいので、電気的分離が可能な範囲できるだけ狭く形成される。
On the semiconductor laminated
そして、透光性導電層18および露出したn形層14の表面全面にSiO2などの絶縁膜21を形成し、パターニングにより、p側接続部19およびn側接続部20を露出させる。その後、配線膜3の材料であるTiをリフトオフ法により形成し、さらにn形層14との電気的接続部であるn側接続部20の部分にはAl膜を設けて、合金化させ、さらに他の配線部分にAu膜を形成することにより、発光ユニットを直列または並列に接続する配線膜3を形成する。この配線膜3は、AuまたはAlなどの金属膜を真空蒸着またはスパッタリングなどにより0.3〜1μm程度の厚さに形成されている。すなわち、電極と配線膜とが同じ材料で同時に形成されている。なお、別途n側電極およびp側電極を、たとえばTi-Al合金、Ti/Au積層構造により形成して配線膜を形成することもできる。
Then, an insulating
たとえば、図1(b)に示されるように、分離溝17aで分離された1つの発光部1aのn側接続部20と隣接する発光部1bのp側接続部19とを順次接続していけば、直列に接続することができ、1個当り3.5〜5Vの動作電圧の合計が100V近く(厳密には抵抗やキャパシタを直列に接続することにより調整できる)になるまで接続して、その組を並列に、しかもpnの接続方向が逆方向になるように並列に接続することにより、100VのAC駆動で動作する明るい光源にすることができる。また、図1(c)に発光ユニット1の配置例の一例が示されるように、pn接合が逆方向に並列接続された2個1組の発光ユニットを直列に接続して、合計の動作電圧が100Vに近くなるまで直列接続してもよい。このような配置の等価回路図は図2に示されるようになる。なお、この接続で明るさが充分ではない場合には、さらにこれらの組を形成して並列に接続することもできる。図1(c)に示されるように、2個の発光ユニットを逆並列に接続して1組としたものをさらに直列に接続する場合、縦方向ではなく、横方向に隣接する発光部1間でn側接続部20とp側接続部19とを配線膜3により接続する必要があり、配線膜3の形成場所が発光ユニット1間に必要となる。このスペースとして、前述のダミー領域17cや半導体積層部17の除去部分を形成することができる。
For example, as shown in FIG. 1B, the n-
つぎに、図1に示される構造の半導体発光装置の製法について説明をする。有機金属化学気相成長法(MOCVD法)により、キャリアガスのH2 と共にトリメチリガリウム(TMG)、アンモニア(NH3)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMIn)などの反応ガスおよびn形にする場合のドーパントガスとしてのSiH4 、p形にする場合のドーパントガスとしてのシクロペンタジエニルマグネシウム(Cp2 Mg)またはジメチル亜鉛(DMZn)などの必要なガスを供給して順次成長する。 Next, a method for manufacturing the semiconductor light emitting device having the structure shown in FIG. 1 will be described. Reactive gases such as trimethyl gallium (TMG), ammonia (NH 3 ), trimethylaluminum (TMA), trimethylindium (TMIn), and n-type, together with carrier gas H 2 , by metalorganic chemical vapor deposition (MOCVD) SiH 4 as a dopant gas in the case of forming a p-type gas, and a necessary gas such as cyclopentadienyl magnesium (Cp 2 Mg) or dimethyl zinc (DMZn) as a dopant gas in the case of a p-type is supplied to sequentially grow.
まず、たとえばサファイアからなる基板11上に、たとえば400〜600℃程度の低温で、GaN層からなる低温バッファ層12を0.005〜0.1μm程度成膜した後、温度を600〜1200℃程度の高温に上げて、アンドープのGaNからなる半絶縁性の高温バッファ層13を1〜3μm程度、Siをドープしたn形GaNおよびAlGaN系化合物半導体からなるn形層14を1〜5μm程度成膜する。
First, on the
つぎに、成長温度を400〜600℃の低温に下げて、たとえば1〜3nmのIn0.13Ga0.87Nからなるウェル層と10〜20nmのGaNからなるバリア層とが3〜8ペア積層される多重量子井戸 (MQW)構造の活性層6を0.05〜0.3μm程度成膜する。 Next, the growth temperature is lowered to a low temperature of 400 to 600 ° C., and, for example, 3 to 8 pairs of well layers made of In 0.13 Ga 0.87 N of 1 to 3 nm and barrier layers made of GaN of 10 to 20 nm are stacked. An active layer 6 having a quantum well (MQW) structure is formed to a thickness of about 0.05 to 0.3 μm.
ついで、成長装置内の温度を600〜1200℃程度に上げ、p形のAlGaN系化合物半導体層およびGaNからなるp形層16を合せて0.2〜1μm程度積層する。
Next, the temperature in the growth apparatus is raised to about 600 to 1200 ° C., and the p-type AlGaN compound semiconductor layer and the p-
その後、表面にSi3N4などの絶縁膜を設けてp形ドーパントの活性化のため、400〜800℃程度で10〜60分程度のアニールを行い、たとえばZnO層をMBE、スパッタ、真空蒸着、PLD、イオンプレーティングなどの方法により0.1〜0.5μm程度成膜することにより透光性導電層18を形成する。ついで、n側電極20を形成するため、n形層14が露出するように、積層された半導体積層部17の一部を塩素ガスなどによる反応性イオンエッチングによりエッチングする。このときのマスク形成の際に、発光ユニット1の周囲のダミー領域17cの外側を開口させてエッチングする。さらに引き続き、n形層14を露出させた近傍で、発光ユニット1間を電気的に分離するため、n形層14の露出部の隣に半導体積層部17を1μm程度の幅wで、同様にドライエッチングにより半導体積層部17の高温バッファ層13に至るまでエッチングして電気的に分離する。この際、ダミー領域17cの外側の領域も同時に基板1の近傍までエッチングすることができる。なお、分離溝17cの形成を、n形層14の露出部と離して形成する場合には、この分離溝17aとダミー領域17cの外側のエッチングをn形層14の露出エッチングとは別に行ってもよい。
After that, an insulating film such as Si 3 N 4 is provided on the surface, and annealing is performed at about 400 to 800 ° C. for about 10 to 60 minutes to activate the p-type dopant. For example, a ZnO layer is subjected to MBE, sputtering, or vacuum deposition. The translucent
つぎに、全面にSiO2などの絶縁膜21を形成し、パターニングすることにより、透光性導電層18の一部およびn形層14の一部を露出させることにより、p側接続部19およびn側接続部20を形成する。そして、リフトオフ法などにより、TiとAlを、それぞれ0.1μm程度と、0.3μm程度、スパッタリングまたは真空蒸着により連続して付着し、RTA加熱により600℃程度で5秒間の熱処理をすることにより合金化して、n側接続部20およびp側接続部19と接続するように配線膜3を形成する。この配線膜3は、前述のように、発光ユニット1が所望の接続になるように形成される。なお、p側接続部19のオーミックコンタクトが充分ではない場合には、p側接続部18にTiとAuをそれぞれ0.1μmと0.3μm程度づつ真空蒸着して配線膜3と接続してもよい。あるいは配線膜3の表面全体にAu膜を形成してもよい。これらは、リフトオフ法により簡単に形成することができる。その後、複数個の発光ユニット1からなる発光ユニット群ごとにウェハからチップ化することにより、半導体発光装置のチップが得られる。なお、配線膜3を形成する際に、図1(c)に示されるように、配線膜3と同じ材料で同時に外部と接続用の電極パッド4を形成する。
Next, an insulating
前述の例では、分離溝17aと半導体積層部の除去部17fとの間にダミー領域17cを残したが、このようなダミー領域17cが存在することにより、除去部17fのエッチングの際に発光ユニット1の側壁がエッチングガス雰囲気に晒されることがなく、不純物の付着も起こりにくいため好ましいが、ダミー領域17cはなくても構わない。
In the above-described example, the
また、前述の例では、ダミー領域17cの外側の半導体積層部17をエッチングにより除去して除去部17fとしたが、完全には除去しないで、溝部17gとすることもできる。その例が図3に、図1(a)と同様の図で示され、その一部の平面説明図が図4(a)に示されている。
In the above-described example, the semiconductor laminated
すなわち、図3において、前述の除去部の部分が完全には除去されないで、溝17hと残存部17iが交互に形成されることによる溝部17gが形成されている。その他の半導体積層部17などの構造は図1に示される例と同じであるので、同じ部分には同じ符号を付してその説明を省略する。この溝17hの幅aは、2〜5μm程度、たとえば3μm程度に、残存部の幅bは、2〜20μm程度、たとえば15μm程度に形成される。この溝17hの少なくとも一部は、配線による接続を除いて、発光ユニット間が電気的に絶縁されるように形成されることが望ましい。このような溝部17gが形成されることにより、半導体積層部17で発光して横方向に進む光は、溝17hの屈折率と残存部(半導体積層部)17iの屈折率の差により、光の進行方向が変化し、進むにしても反射するにしても、光の進行方向が非常に大幅に変化することにより、外部に光を取りだしやすくなる。このように光の進行方向を変化させる回数をできるだけ多くすると共に、外側に光を取りだしやすくするという観点から、前述のような幅および間隔で溝部17gが形成されることが好ましい。
That is, in FIG. 3, the above-mentioned removal portion is not completely removed, and a
この溝部17gは、たとえば図4(b)に図4(a)の変形例が示されるように、平面形状でジグザグ状に溝17hが形成されることにより、光の進行方向がさらに変りやすくなり、光の取出し効率が向上して好ましい。このような溝部17gの形成も、前述の除去部17fを形成するのと同様に、ドライエッチングなどにより半導体積層部17をエッチングする際に、その表面に直線状の溝またはジグザグ状の溝の開口パターンが形成されたレジスト膜などによるマスクを形成しておくだけで、同様のエッチングにより簡単に形成することができる。
For example, as shown in FIG. 4 (b), the
図3に示される例では、表面に形成される絶縁膜21がこの溝部17gの溝17h中にも埋め込まれている。絶縁膜21は、たとえばSiO2などの窒化物半導体層の屈折率2.5〜2.7よりも小さい、1.5〜1.7程度の屈折率を有しているため、半導体積層部17から横方向に進んだ光は、この溝部17gに出やすく、溝17hと残存部17iとの間での反射や屈折により光の方向が変って外側に出やすくなる。
In the example shown in FIG. 3, the insulating
図5は、本発明の半導体発光装置のさらに変形例を示す、1個の発光ユニット部の平面説明図である。すなわち、この例では、発光ユニット1の周囲に分離溝17aを介して設けられるダミー部17cの外周が平面形状でジグザグになるようにエッチングされていることに特徴がある。このようなジグザグ形状にされていることにより、前述の図4(b)に示される場合と同様に、光の進行方向が変りやすく外部に光を取りだしやすくなる。この外周部は、前述の図1に示される半導体積層部の除去部17fになったり、図3や図4に示される溝部17gになったりしている。このダミー部17cをジグザグ形状に形成することにより、発光ユニット1に何らのダメージを与えることも無く、また、コンタミネーションの付着を防止しやすいため、発光ユニット1の外周に直接ジグザグ形状を形成する場合よりも好ましい。
FIG. 5 is an explanatory plan view of one light emitting unit portion showing a further modification of the semiconductor light emitting device of the present invention. That is, this example is characterized in that the outer periphery of the
1 発光ユニット
3 配線膜
4 電極パッド
11 基板
13 高温バッファ層
14 n形層
15 活性層
16 p形層
17 半導体積層部
17a 第1の分離溝
17b 第2の分離溝
17c ダミー領域
17d 配線用ダミー領域
17f 半導体積層部の除去部
17g 溝部
18 透光性導電層
19 p側接続部
20 n側接続部
21 絶縁膜
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145854A JP4995432B2 (en) | 2005-05-18 | 2005-05-18 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145854A JP4995432B2 (en) | 2005-05-18 | 2005-05-18 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324434A true JP2006324434A (en) | 2006-11-30 |
JP4995432B2 JP4995432B2 (en) | 2012-08-08 |
Family
ID=37543891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005145854A Expired - Fee Related JP4995432B2 (en) | 2005-05-18 | 2005-05-18 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4995432B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011055007A (en) * | 2010-12-13 | 2011-03-17 | Seoul Opto Devices Co Ltd | Ac-driven light emitting diode |
WO2013168929A1 (en) * | 2012-05-11 | 2013-11-14 | Seoul Opto Device Co., Ltd. | Light emitting diode having plurality of light emitting elements and method of fabricating the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101136A (en) * | 1998-09-25 | 2000-04-07 | Toshiba Corp | Semiconductor light emitting device and drive method for semiconductor light emitting device |
JP2001060721A (en) * | 1999-08-23 | 2001-03-06 | Oki Electric Ind Co Ltd | Light emitting diode and light emitting diode array |
JP2004006582A (en) * | 2002-04-12 | 2004-01-08 | Shiro Sakai | Light emitting device |
JP2004087930A (en) * | 2002-08-28 | 2004-03-18 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting device |
-
2005
- 2005-05-18 JP JP2005145854A patent/JP4995432B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101136A (en) * | 1998-09-25 | 2000-04-07 | Toshiba Corp | Semiconductor light emitting device and drive method for semiconductor light emitting device |
JP2001060721A (en) * | 1999-08-23 | 2001-03-06 | Oki Electric Ind Co Ltd | Light emitting diode and light emitting diode array |
JP2004006582A (en) * | 2002-04-12 | 2004-01-08 | Shiro Sakai | Light emitting device |
JP2004087930A (en) * | 2002-08-28 | 2004-03-18 | Nichia Chem Ind Ltd | Nitride semiconductor light-emitting device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011055007A (en) * | 2010-12-13 | 2011-03-17 | Seoul Opto Devices Co Ltd | Ac-driven light emitting diode |
WO2013168929A1 (en) * | 2012-05-11 | 2013-11-14 | Seoul Opto Device Co., Ltd. | Light emitting diode having plurality of light emitting elements and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP4995432B2 (en) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359263B2 (en) | Semiconductor light emitting device | |
JP5193048B2 (en) | Light emitting device having vertically stacked light emitting diodes | |
KR101469979B1 (en) | group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
JP2018501650A (en) | Light emitting device and light emitting device array including the same | |
KR20140006485A (en) | Semiconductor light emitting device having a multi-cell array and method for manufacturing the same | |
US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
US20070257268A1 (en) | Semiconductor Light Emitting Device | |
JP5276680B2 (en) | Light emitting device package, lighting system | |
WO2013015472A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
JP2006135367A (en) | Semiconductor light-emitting device | |
WO2013141421A1 (en) | Horizontal power led device and method for manufacturing same | |
US11876154B2 (en) | Light emitting diode device and method for manufacturing the same | |
KR20090076163A (en) | Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same | |
KR20110132161A (en) | Semiconductor light emitting diode and method of manufacturing thereof | |
CN112447892A (en) | Light emitting element and method for manufacturing the same | |
JP4995432B2 (en) | Semiconductor light emitting device | |
US9508897B2 (en) | Multi-luminous element and method for manufacturing same | |
KR101803570B1 (en) | Light emitting device and method for fabricating the same | |
KR100716648B1 (en) | Light emitting diode having plurality of light emitting cells and method of fabricating the same | |
TWI422061B (en) | Light emitting diode and fabricating method thereof | |
US10014259B2 (en) | Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package | |
KR20040005270A (en) | Light emitting diode and method for fabricating thereof | |
CN207082541U (en) | Light emitting diode with contact layer | |
KR101381984B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same | |
KR100836132B1 (en) | Nitride semiconductor light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |