JP2006203035A - Plasma etching method - Google Patents
Plasma etching method Download PDFInfo
- Publication number
- JP2006203035A JP2006203035A JP2005013911A JP2005013911A JP2006203035A JP 2006203035 A JP2006203035 A JP 2006203035A JP 2005013911 A JP2005013911 A JP 2005013911A JP 2005013911 A JP2005013911 A JP 2005013911A JP 2006203035 A JP2006203035 A JP 2006203035A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- processing
- gas
- etching method
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
Description
本発明は、プラズマエッチング方法に関し、詳細には、例えば、半導体装置の製造過程の素子分離技術であるシャロートレンチアイソレーション(Shallow Trench Isolation;STI)におけるトレンチ形成などに適用可能なプラズマエッチング方法に関する。 The present invention relates to a plasma etching method, and more particularly to a plasma etching method applicable to, for example, trench formation in shallow trench isolation (STI), which is an element isolation technique in the process of manufacturing a semiconductor device.
シリコン基板上に形成される素子を電気的に分離する技術として、STIが知られている。STIでは、シリコン窒化膜などをマスクとしてシリコンをエッチングしてトレンチを形成し、その中にSiO2などの絶縁膜を埋め込んだ後、化学機械研磨(CMP;Chemical Mechanical Polishing)処理によりマスク(シリコン窒化膜)をストッパーとして平坦化する工程が実施される。 STI is known as a technique for electrically isolating elements formed on a silicon substrate. In STI, silicon is etched using a silicon nitride film or the like as a mask to form a trench, an insulating film such as SiO 2 is embedded therein, and then a mask (silicon nitride) is formed by chemical mechanical polishing (CMP) processing. A step of flattening is performed using the film) as a stopper.
ところで、近年では、LSIの高集積化、高速化の要請からLSIを構成する半導体素子のデザインルールが益々微細化されるとともに、省電力化の要請も高まっている。STIにおいて微細なトレンチ形成を行なう場合、エッチングによって形成したトレンチの肩部(溝の側壁の上端の角部)の形状が鋭角的になる傾向がある。その結果、この肩部を介してゲート電極とアクティブ領域間のリーク電流が増大し、消費電力を増加させる要因になるという課題があった。 Incidentally, in recent years, design rules for semiconductor elements constituting an LSI are becoming increasingly finer due to demands for higher integration and higher speed of LSIs, and there are also increasing demands for power saving. When a fine trench is formed in STI, the shape of the shoulder (the upper corner of the trench sidewall) of the trench formed by etching tends to be acute. As a result, there is a problem in that the leakage current between the gate electrode and the active region increases via the shoulder portion, which becomes a factor for increasing power consumption.
このため、処理ガスとしてHBrとN2を含む混合ガスを用いて溝の側壁の上端に丸みを形成するプラズマ処理を施す第1の工程と、シリコン基板のシリコンに溝を形成するプラズマ処理を施す第2の工程と、処理ガスとしてHBrとCl2を含む混合ガスを導入して溝の底部分に丸みを形成するプラズマ処理を施す第3の工程を行なうエッチング方法が提案されている(例えば、特許文献1)。
上記特許文献1に記載のエッチング方法は、第1の工程を実施することにより、トレンチの肩部に丸み形状(トップ・ラウンディング)を形成することが可能であり、これによってリーク電流を低減できる優れた技術である。しかし、特許文献1の方法では、第1工程においてシリコン基板をプラズマエッチングして浅い溝を形成し、次いで第2の工程、第3の工程を実施する多段階のプラズマエッチング方法であることから、通算のエッチング時間が長くなることにより、マスクの肩落ちが生じる場合があり、微細加工の精度を高める上で改良の余地が残されていた。また、特許文献1の方法では、肩部に精度良く丸み形状を持たせるべく第1の工程と第2の工程で基板温度(下部電極温度)を変化させるため、この温度調整に時間を要し、連続処理に要する時間が長くなる傾向があった。このため、スループットをより向上させ得るプロセスの提供が求められていた。
In the etching method described in
従って、本発明の目的は、高い精度でシリコン基板に溝を形成するとともに、この溝の肩部に丸み形状を持たせながら迅速な処理が可能なエッチング方法を提供することにある。 Accordingly, an object of the present invention is to provide an etching method capable of forming a groove in a silicon substrate with high accuracy and capable of rapid processing while giving a round shape to the shoulder of the groove.
上記課題を解決するため、本発明の第1の観点によれば、
少なくとも、被エッチング層と、該被エッチング層上に形成されパターニングされたマスク層と、を有する被処理体に対してエッチングを行い、前記被エッチング層に前記マスク層のパターンに対応する凹部を形成するプラズマエッチング方法であって、
前記マスク層において前記パターンを構成する開口の少なくとも前記被エッチング層と前記マスク層との境界近傍の被エッチング層上に堆積物を形成する第1のプラズマ処理工程と、
前記第1のプラズマ処理工程の後に、前記被エッチング層に対するエッチングを行なって前記凹部を形成する第2のプラズマ処理工程と、
を含み、
前記第2のプラズマ処理工程では、前記凹部を構成する側壁の上端の角部を曲面形状に形成することを特徴とする、プラズマエッチング方法が提供される。
In order to solve the above problems, according to a first aspect of the present invention,
Etching is performed on an object to be processed having at least a layer to be etched and a patterned mask layer formed on the layer to be etched, and a recess corresponding to the pattern of the mask layer is formed in the layer to be etched. A plasma etching method,
A first plasma treatment step of forming a deposit on at least the layer to be etched in the vicinity of the boundary between the layer to be etched and the mask layer in the openings constituting the pattern in the mask layer;
After the first plasma treatment step, a second plasma treatment step of forming the recess by etching the etched layer;
Including
In the second plasma processing step, a plasma etching method is provided, wherein a corner of the upper end of the side wall constituting the concave portion is formed in a curved shape.
上記第1の観点のプラズマエッチング方法において、前記第1のプラズマ処理工程における処理ガスは、ハイドロフルオロカーボンを含むガスであることが好ましく、CHF3、CH2F2またはCH3Fを含むガスであることがより好ましい。
また、前記第2のプラズマ処理工程における処理ガスは、ハロゲン含有ガスであることが好ましく、ハロゲン含有ガスとしては、HBrもしくはCl2、またはこれらの両方を含むガスであることが好ましい。
また、前記第1のプラズマ処理工程における処理時間は、3秒以上60秒以下であることが好ましい。
また、前記第1のプラズマ処理工程における処理時間により、前記凹部を構成する側壁の上端の角部の曲率半径を調節し、前記第2のプラズマ処理工程における処理温度によって、前記凹部を構成する側壁の角度を調節することが好ましい。
また、前記第1のプラズマ処理工程における処理ガスにエッチング作用を有するガスを混合して、前記凹部を構成する側壁の上端の角部の曲率半径を調節することが好ましい。
以上のような第1の観点のプラズマエッチング方法は、シャロートレンチアイソレーションにおけるトレンチエッチングに適用されることが好ましい。
In the plasma etching method of the first aspect, the processing gas in the first plasma processing step is preferably a gas containing hydrofluorocarbon, and a gas containing CHF 3 , CH 2 F 2, or CH 3 F. It is more preferable.
The processing gas in the second plasma processing step is preferably a halogen-containing gas, and the halogen-containing gas is preferably a gas containing HBr or Cl 2 or both.
The treatment time in the first plasma treatment step is preferably 3 seconds or more and 60 seconds or less.
The curvature radius of the upper corner of the side wall constituting the recess is adjusted according to the processing time in the first plasma processing step, and the side wall constituting the recess is controlled by the processing temperature in the second plasma processing step. It is preferable to adjust the angle.
Moreover, it is preferable to adjust the radius of curvature of the upper corner of the side wall constituting the recess by mixing a gas having an etching action with the processing gas in the first plasma processing step.
The plasma etching method of the first aspect as described above is preferably applied to trench etching in shallow trench isolation.
また、本発明の第2の観点によれば、少なくとも、シリコン基板と、該シリコン基板上に形成されたシリコン酸化膜と、該シリコン酸化膜の上に形成されたシリコン窒化膜と、を有し、前記シリコン酸化膜と前記シリコン窒化膜がマスク層としてパターニングされて開口を形成している被処理体に対してエッチングを行い、前記シリコン基板に前記マスク層のパターンに対応するトレンチを形成するプラズマエッチング方法であって、
構成元素にCとFとHを含む第1の処理ガスのプラズマによって、前記マスク層において前記パターンを構成する開口の少なくとも前記シリコン基板と前記マスク層との境界近傍のシリコン基板上に堆積物を形成する第1のプラズマ処理工程と、
前記第1のプラズマ処理工程の後に、第2の処理ガスのプラズマにより前記シリコン基板のエッチングを行なって前記トレンチを形成する第2のプラズマ処理工程と、
を含み、
前記第2のプラズマ処理工程では、前記トレンチを構成する側壁の上端の角部を曲面形状に形成することを特徴とする、プラズマエッチング方法が提供される。
According to the second aspect of the present invention, at least a silicon substrate, a silicon oxide film formed on the silicon substrate, and a silicon nitride film formed on the silicon oxide film are included. Plasma for forming a trench corresponding to the pattern of the mask layer on the silicon substrate by etching the object to be processed in which the silicon oxide film and the silicon nitride film are patterned as a mask layer to form an opening An etching method comprising:
Deposits are deposited on the silicon substrate at least in the vicinity of the boundary between the silicon substrate and the mask layer in the mask layer by the plasma of the first processing gas containing C, F, and H as constituent elements. A first plasma treatment step to be formed;
A second plasma processing step of forming the trench by etching the silicon substrate with a plasma of a second processing gas after the first plasma processing step;
Including
In the second plasma processing step, a plasma etching method is provided, wherein a corner portion of an upper end of a side wall constituting the trench is formed in a curved shape.
また、本発明の第3の観点によれば、プラズマを発生させるプラズマ供給源と、
前記プラズマにより、被処理体に対しエッチング処理を行なうための処理室を区画する処理容器と、
前記処理容器内で前記被処理体を載置する支持体と、
前記処理容器内を減圧するための排気手段と、
前記処理容器内にガスを供給するためのガス供給手段と、
上記第1の観点または第2の観点のプラズマエッチング方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマエッチング装置が提供される。
According to a third aspect of the present invention, a plasma supply source for generating plasma;
A processing container for partitioning a processing chamber for performing an etching process on an object to be processed by the plasma;
A support for placing the object to be processed in the processing container;
An exhaust means for decompressing the inside of the processing vessel;
Gas supply means for supplying gas into the processing vessel;
A control unit for controlling the plasma etching method of the first aspect or the second aspect to be performed;
A plasma etching apparatus is provided.
また、本発明の第4の観点によれば、コンピュータ上で動作し、実行時に、上記第1の観点または第2の観点のプラズマエッチング方法が行なわれるようにプラズマ処理装置を制御することを特徴とする、制御プログラムが提供される。 According to a fourth aspect of the present invention, the plasma processing apparatus operates on a computer and controls the plasma processing apparatus so that the plasma etching method according to the first aspect or the second aspect is performed at the time of execution. A control program is provided.
また、本発明の第5の観点によれば、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点または第2の観点のプラズマエッチング方法が行なわれるように、プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体が提供される。
According to a fifth aspect of the present invention, there is provided a computer storage medium storing a control program that operates on a computer,
A computer storage medium is provided, wherein the control program controls a plasma processing apparatus so that the plasma etching method of the first aspect or the second aspect is performed at the time of execution. .
本発明によれば、第1のプラズマ処理で形成された堆積物によって、開口の側壁付近(マスク層との境界近傍)でシリコン基板などの被エッチング層のエッチングの進行が抑制され、凹部の肩部を丸み形状にすることができる。しかも、丸みの大きさ(曲率半径)は、第1のプラズマ処理の時間によって簡単に制御できる。従って、STI等のトレンチ形成において、精度良く、かつ高いスループットで肩部に丸みを持った凹部を形成できる。このエッチング方法によって形成された凹部を利用して素子分離領域を形成した半導体装置においては、例えばゲート電極とアクティブ領域との間のリーク電流が抑制され、省電力化の要請にも対応可能である。 According to the present invention, the deposit formed by the first plasma treatment suppresses the progress of etching of the etching target layer such as the silicon substrate near the side wall of the opening (near the boundary with the mask layer), and the shoulder of the recess. The part can be rounded. Moreover, the roundness (radius of curvature) can be easily controlled by the time of the first plasma treatment. Therefore, in forming a trench such as STI, it is possible to form a recess having a rounded shoulder with high accuracy and high throughput. In a semiconductor device in which an element isolation region is formed using a recess formed by this etching method, for example, a leakage current between a gate electrode and an active region is suppressed, and it is possible to meet a demand for power saving. .
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図1は、本発明の一実施形態を説明するため、例えばSTIなどのシリコントレンチエッチング工程における半導体ウエハ(以下、単に「ウエハ」と記す)Wの縦断面の要部を拡大して模式的に示すものである。図1(a)に示すとおり、ウエハWを構成するシリコン基板101上には、例えばSiO2などのシリコン酸化膜102が形成され、さらにその上には、例えばSi3N4などのシリコン窒化膜103が形成されている。このシリコン窒化膜103は、ハードマスクとして機能する。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1 schematically shows an enlarged main portion of a longitudinal section of a semiconductor wafer (hereinafter simply referred to as “wafer”) W in a silicon trench etching process such as STI, for example, in order to explain an embodiment of the present invention. It is shown. As shown in FIG. 1A, a
シリコン窒化膜103およびシリコン酸化膜102は、所定形状にパターニングされてマスク層を構成しており、図1(a)では、パターンを構成する開口としての溝部110が図示されている。なお、シリコン窒化膜103とシリコン酸化膜102のパターニングは、ここでは図示しない工程で、例えばフォトリソグラフィー技術により形成されたレジストパターンをマスクとしてエッチングを行うことにより実施できる。
The silicon nitride film 103 and the
第1のプラズマ処理の模様を図1(b)に示す。この第1のプラズマ処理では、溝部110の少なくとも側壁付近の被エッチング層上、つまり、被エッチング層であるシリコン基板101とマスク層(この例では、シリコン窒化膜103およびシリコン酸化膜102)との境界近傍のシリコン基板101の露出面に堆積物Dを形成する。
第1のプラズマ処理における処理ガスとしては、堆積物Dを形成できるガス種であればよいが、例えば構成元素に少なくともCとFとHを含む処理ガスを用いることができる。このようなガスの例としては、例えば、CHF3、CH2F2、CH3F等のハイドロフルオロカーボンを含むガスが好ましい。ハイドロフルオロカーボンは、第1のプラズマ処理によって重合体を生成するため、ウエハW上に堆積物Dが形成される。この際、第1のプラズマ処理では、例えば、上下部電力印加型プラズマエッチング装置(図3参照)を用い、下部電極に高周波電力を印加してバイアス電圧を発生させることによって、プラズマ中のイオン成分をウエハWへ入射させることが好ましい。これによって、シリコン基板101が露出している溝部110の底面では、シリコン基板101とマスク層との境界近傍に堆積物Dが厚く形成され、溝部110の底面の中央付近では堆積物Dがあまり形成されない。
The pattern of the first plasma treatment is shown in FIG. In this first plasma treatment, the silicon substrate 101 and the mask layer (in this example, the silicon nitride film 103 and the silicon oxide film 102), which are the etched layers, are formed on at least the etching target layer near the side wall of the groove 110. A deposit D is formed on the exposed surface of the silicon substrate 101 in the vicinity of the boundary.
As the processing gas in the first plasma processing, any gas species that can form the deposit D may be used. For example, a processing gas containing at least C, F, and H as constituent elements can be used. As an example of such a gas, for example, a gas containing a hydrofluorocarbon such as CHF 3 , CH 2 F 2 , and CH 3 F is preferable. Since the hydrofluorocarbon generates a polymer by the first plasma treatment, a deposit D is formed on the wafer W. At this time, in the first plasma treatment, for example, an ion component in the plasma is generated by applying a high frequency power to the lower electrode and generating a bias voltage using an upper and lower power application type plasma etching apparatus (see FIG. 3). Is preferably incident on the wafer W. Thus, a thick deposit D is formed near the boundary between the silicon substrate 101 and the mask layer on the bottom surface of the groove 110 where the silicon substrate 101 is exposed, and a small amount of deposit D is formed near the center of the bottom surface of the groove 110. Not.
第1のプラズマ処理における処理ガスとして、例えばハイドロフルオロカーボンと希ガスやN2などの不活性ガス含む混合ガスを用いることも可能である。希ガスとしては、Ar、He、Xe、Kr等が例示される。
また、第1のプラズマ処理における処理ガス中には、エッチング作用を持つガス、例えば、CF4、O2、SF6、NF3等を混合することができる。処理ガス中にエッチング作用を持つガスを所定比率で混在させて、形成される堆積物Dを除去する作用を与えることによって、堆積物Dの堆積レートをコントロールすることができる。つまり、エッチング作用を持つガスを混合することによって、ハイドロフルオロカーボンのように堆積性が強いガスを単独で用いる場合に比べ、堆積レートの制御が容易になる。
As a processing gas in the first plasma processing, for example, a mixed gas containing hydrofluorocarbon and an inert gas such as a rare gas or N 2 can be used. Examples of the rare gas include Ar, He, Xe, Kr, and the like.
In addition, a gas having an etching action, for example, CF 4 , O 2 , SF 6 , NF 3, or the like can be mixed in the processing gas in the first plasma processing. The deposition rate of the deposit D can be controlled by providing a gas having an etching action in the processing gas at a predetermined ratio to remove the deposit D that is formed. That is, by mixing a gas having an etching action, the deposition rate can be easily controlled as compared with a case where a gas having a strong deposition property such as hydrofluorocarbon is used alone.
次に、図1(c)に示すように、第2のプラズマ処理によって、シリコン酸化膜102とシリコン窒化膜103をマスクとして、シリコン基板101にトレンチ120を形成するためのエッチングが行なわれる。
すなわち、単結晶シリコンからなるシリコン基板101を、エッチングガスを用いてプラズマエッチングし、同図(c)に示すとおり、シリコン基板101に、トレンチ120を形成する。この際、第1のプラズマ処理によって形成された堆積物Dが存在することにより、溝110の側壁付近では溝110の底部中央に比べてエッチングが遅くなる。つまり、堆積物Dが保護膜として機能し、溝110の側壁付近ではシリコン基板101のエッチングレートが低下する。その結果、形成されたトレンチ120の肩部[図1(c)に符号120aで示す]が丸みを持つ曲面形状に形成される。
Next, as shown in FIG. 1C, etching for forming the
That is, the silicon substrate 101 made of single crystal silicon is plasma-etched using an etching gas, and
第2のプラズマ処理は、例えば通常のSTIにおけるトレンチエッチングと同様の条件で実施することができる。第2のプラズマ処理工程における処理ガスとしては、エッチング作用を有するガスであればよいが、例えばハロゲン含有ガスを用いることが好ましい。ハロゲン含有ガスとしては、例えば、HBr、Cl2等を含むガス、またはこれらの混合ガスを挙げることができる。前記第2のプラズマ処理工程における処理ガスには、必要に応じてO2、He、Ar等のガスを混合することもできる。 The second plasma treatment can be performed, for example, under the same conditions as trench etching in normal STI. The processing gas in the second plasma processing step may be any gas having an etching action, but for example, a halogen-containing gas is preferably used. Examples of the halogen-containing gas include a gas containing HBr, Cl 2 or the like, or a mixed gas thereof. The processing gas in the second plasma processing step can be mixed with a gas such as O 2 , He, or Ar as necessary.
図2に、第2のプラズマ処理工程後のウエハWの要部の断面構造を拡大して示す。第2のプラズマ処理工程により形成されたトレンチ120は、図2中、円形の破線で囲った部分(肩部120a)の形状が曲面を持つようになる。図1(b)に示す第1のプラズマ処理で形成される堆積物Dが多くなれば、溝部110の底部の角付近(被エッチング層であるシリコン基板101とマスク層との境界付近)でシリコン基板101のエッチングがより多く抑制されるので、トレンチ120の肩部120aの丸みも大きく形成される。
FIG. 2 shows an enlarged cross-sectional structure of the main part of the wafer W after the second plasma processing step. In the
堆積物Dの量は、同じ条件であれば第1のプラズマ処理工程における処理時間に比例して多くなる。従って、第1のプラズマ処理工程の処理時間をコントロールすることにより肩部120aの丸みの大きさ(曲率半径)をコントロールすることができる。肩部120aの丸みの曲率半径としては、例えば5nm〜30nm程度に調整することが好ましい。このような観点から、第1のプラズマ処理工程における処理時間は、特に限定されるものではないが、例えば、3秒以上60秒以下の範囲から選択することができ、5秒以上30秒以下が好ましい。 The amount of deposit D increases in proportion to the processing time in the first plasma processing step under the same conditions. Therefore, the roundness (curvature radius) of the shoulder 120a can be controlled by controlling the processing time of the first plasma processing step. The radius of curvature of the shoulder 120a is preferably adjusted to about 5 to 30 nm, for example. From such a viewpoint, the processing time in the first plasma processing step is not particularly limited, but can be selected from a range of 3 seconds to 60 seconds, for example, 5 seconds to 30 seconds. preferable.
また、堆積物Dの量は、前記したように第1のプラズマ処理における処理ガスの組成、例えば処理ガス中にエッチング作用を持つガスを配合することによって制御できる。従って、処理ガスの組成を選択することによっても肩部の丸みの大きさ(曲率半径)をコントロールすることができる。 Further, as described above, the amount of the deposit D can be controlled by mixing the composition of the processing gas in the first plasma processing, for example, a gas having an etching action in the processing gas. Therefore, the size (curvature radius) of the shoulder can be controlled also by selecting the composition of the processing gas.
第2のプラズマ処理において、温度などの条件を制御することによって、トレンチ120の側壁の角度θを変化させ、テーパー状に形成したり、トレンチ120の底のコーナー部120bに丸みを持たせたりすることもできる。トレンチ120の側壁の角度θは、例えば82°〜88°とすることが好ましい。
また、コーナー部120bに丸みを持たせることにより、絶縁物埋込み後の応力を緩和するとともにリーク電流を低減し、半導体装置の信頼性を向上させることができる。
In the second plasma treatment, by controlling conditions such as temperature, the angle θ of the side wall of the
Further, by providing the corner portion 120b with roundness, the stress after the insulator is embedded can be relieved, the leakage current can be reduced, and the reliability of the semiconductor device can be improved.
図3は、本発明方法の実施に好適に使用可能なプラズマエッチング装置の構成例を模式的に示すものである。このプラズマエッチング装置1は、電極板が上下平行に対向し、双方に高周波電源が接続された容量結合型平行平板エッチング装置として構成されている。
FIG. 3 schematically shows a configuration example of a plasma etching apparatus that can be suitably used for carrying out the method of the present invention. The
このプラズマエッチング装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。チャンバー2内には、例えばシリコンからなり、その上に被処理体として、所定の膜が形成されたウエハWを水平に載置し、下部電極として機能するサセプタ5がサセプタ支持台4に支持された状態で設けられている。このサセプタ5にはハイパスフィルター(HPF)6が接続されている。
The
サセプタ支持台4の内部には、温度調節媒体室7が設けられており、導入管8を介して温度調節媒体室7に温度調節媒体が導入、循環され、サセプタ5を所望の温度に制御できるようになっている。 A temperature control medium chamber 7 is provided inside the susceptor support 4, and the temperature control medium is introduced into the temperature control medium chamber 7 through the introduction pipe 8 and circulated so that the susceptor 5 can be controlled to a desired temperature. It is like that.
サセプタ5は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在された構成となっており、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、クーロン力によってウエハWを静電吸着する。
The upper center portion of the susceptor 5 is formed into a convex disk shape, and an
そして、絶縁板3、サセプタ支持台4、サセプタ5、さらには静電チャック11には、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを所定圧力(バックプレッシャー)にて供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5とウエハWとの間の熱伝達がなされ、ウエハWが所定の温度に維持されるようになっている。
The insulating
サセプタ5の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15はセラミックスあるいは石英などの絶縁性材料からなり、エッチングの均一性を向上させるように作用する。
An
サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ5との対向面を構成し、多数の吐出孔23を有する、例えば石英からなる電極板24と、この電極24を支持する導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる電極支持体25とによって構成されている。なお、サセプタ5と上部電極21との間隔は、調節可能とされておいる。
An
上部電極21における電極支持体25の中央には、ガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28並びにマスフローコントローラ29を介して、処理ガス供給源30が接続され、この処理ガス供給源30から、プラズマエッチングのためのエッチングガスが供給されるようになっている。なお、図3では、一つの処理ガス供給源30のみを代表的に図示しているが、処理ガス供給源30は複数設けられており、例えば、CHF3、Ar、Cl2、HBr、O2等のガスをそれぞれ独立に流量制御して、チャンバー2内に供給できるよう構成されている。
A
チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁には、ゲートバルブ32が設けられており、このゲートバルブ32を開にした状態でウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
An
上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が設けられている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、50〜150MHzの範囲の周波数を有しており、このように高い周波数を印加することにより、チャンバー2内に好ましい解離状態で、かつ高密度のプラズマを形成することができ、低圧条件下でのプラズマ処理が可能となる。この第1の高周波電源40の周波数は、50〜80MHzが好ましく、典型的には図3中に示すように60MHzまたはその近傍の条件が採用される。
A first high
下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が設けられている。この第2の高周波電源50は、数百kHz〜十数MHzの範囲の周波数を有しており、このような範囲の周波数の電力を印加することにより、ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は、例えば図3に示すように13.56MHz、または800KHz等の条件が採用される。
A second high
プラズマエッチング装置1の各構成部は、CPUを備えたプロセスコントローラ60に接続されて制御される構成となっている。プロセスコントローラ60には、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース61が接続されている。
Each component of the
また、プロセスコントローラ60には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ60の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部62が接続されている。
The
そして、必要に応じて、ユーザーインターフェース61からの指示等にて任意のレシピを記憶部62から呼び出してプロセスコントローラ60に実行させることで、プロセスコントローラ60の制御下で、プラズマ処理装置1での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、不揮発性メモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
Then, if desired, an arbitrary recipe is called from the
次に、このように構成されるプラズマエッチング装置1によって、シリコン単結晶からなるウエハWをエッチングし、図2に示すようなトレンチ120を形成する工程について説明する。
Next, a process of forming the
まず、シリコン酸化膜102およびシリコン窒化膜103が形成されたウエハWを、ゲートバルブ32を開放して、図示しないロードロック室からチャンバー2内へ搬入し、静電チャック11上に載置する。そして、直流電源13から直流電圧を印加することによって、ウエハWを静電チャック11上に静電吸着する。
First, the wafer W on which the
次いで、ゲートバルブ32を閉じ、排気装置35によって、チャンバー2内を所定の真空度まで真空引きする。その後、バルブ28を開放し、処理ガス供給源30から第1のプラズマ処理の処理ガスとして、例えばCHF3をマスフローコントローラ29によって所定の流量、例えば50〜300mL/min、好ましくは150〜250mL/minに調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部へと導入し、電極板24の吐出孔23を通じて、図3に矢印で示すように、ウエハWに対して均一に吐出させる。
Next, the
この第1のプラズマ処理において、チャンバー2内の圧力は、所定の圧力、例えば1.3〜13.3Pa(10〜100mTorr)程度、好ましくは3.3〜10Pa(25〜75mTorr)の圧力に維持し、第1の高周波電源40から上部電極21に100〜700W、好ましくは200〜400W、第2の高周波電源50から下部電極としてのサセプタ5に100〜700W、好ましくは200〜400W、の高周波電力をそれぞれ印加し、処理ガスをプラズマ化してウエハW上に形成されたパターンの溝部110に堆積物Dを堆積させる。処理時間は、特に限定されないが、好適には例えば5〜30秒とすることができる。なお、他の条件として、チャンバー内の温度は、例えば、上部電極21が60〜90℃、側壁が50〜70℃、サセプタ5(ウエハW)が20〜80℃とすることができる。
In the first plasma treatment, the pressure in the
次に、第2のプラズマ処理では、シリコン基板101にトレンチ120を形成する。すなわち、バルブ28を開放し、処理ガス供給源30からエッチング用のガスとして、例えば、C12および/またはHBrを含むガスを、マスフローコントローラ29によって所定の流量比に調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部へと導入し、電極板24の吐出孔23を通じて、図3に矢印で示すように、ウエハWに対して均一に吐出させる。この第2のプラズマ処理における処理圧力、高周波パワー、処理温度などの条件は、通常のシリコントレンチエッチングと同様の条件で行なうことができる。
Next, in the second plasma treatment, a
第2のプラズマ処理が終了した後は、通常のSTIの工程、すなわち、酸化膜の埋め込み、CMPによる平坦化を実施することにより、素子分離が行なわれる。 After the second plasma treatment is completed, element isolation is performed by performing a normal STI process, that is, embedding an oxide film and planarization by CMP.
次に、本発明の効果を確認するための実験結果について説明する。
まず、以下のようにしてテストサンプルの作製を行なった。
シリコン基板101上に、熱酸化処理により5.5nmの膜厚でSiO2膜(シリコン酸化膜101)を形成し、その上にLPCVD法(減圧化学気相成長法)により60nmの膜厚でSi3N4膜(シリコン窒化膜)を形成した。その上に、60nmの膜厚で反射防止膜(BARC)を形成し、さらにその上層に166nmの膜厚でフォトレジスト層を形成した。フォトリソグラフィー技術により、フォトレジスト層をパターニングし、さらに、フォトレジスト層をマスクとしてシリコン基板101が露出するまでSi3N4膜およびSiO2膜をエッチングすることにより、開口部110を形成した。次いで、酸素ガスのプラズマによりフォトレジスト層と反射防止膜をアッシングした後、溝部110内のシリコン基板101の露出面に生じた自然酸化膜をHBrガスのプラズマ処理によって除去し、溝部110の底面にシリコン基板101が露出したテストサンプルとした。
Next, experimental results for confirming the effects of the present invention will be described.
First, a test sample was prepared as follows.
An SiO 2 film (silicon oxide film 101) having a thickness of 5.5 nm is formed on the silicon substrate 101 by thermal oxidation, and Si film having a thickness of 60 nm is formed thereon by LPCVD (low pressure chemical vapor deposition). A 3 N 4 film (silicon nitride film) was formed. An antireflection film (BARC) having a thickness of 60 nm was formed thereon, and a photoresist layer having a thickness of 166 nm was formed thereon. The photoresist layer was patterned by a photolithography technique, and the opening 110 was formed by etching the Si 3 N 4 film and the SiO 2 film until the silicon substrate 101 was exposed using the photoresist layer as a mask. Next, after ashing the photoresist layer and the antireflection film with oxygen gas plasma, the natural oxide film formed on the exposed surface of the silicon substrate 101 in the groove 110 is removed by plasma treatment with HBr gas to form a bottom surface of the groove 110. A test sample in which the silicon substrate 101 was exposed was used.
このテストサンプルに対して、図3のプラズマエッチング装置1を用い、以下の条件で、第1のプラズマ処理と第2のプラズマ処理を連続的に実施した。ここでは、第1のプラズマ処理の時間と、処理温度を変化させ、トレンチ120の肩部の丸み(曲率半径)とトレンチ壁の角度(テーパー角)への影響を調べた。その結果を表1に示した。
The first plasma treatment and the second plasma treatment were continuously performed on this test sample using the
<第1のプラズマ処理条件>
処理ガス:CHF3、流量200mL/min(sccm)
チャンバー内圧力:6.7Pa(50mTorr)
高周波電力:上部電極300W、下部電極300W
電極間ギャップ:150mm
処理時間:5秒、7.5秒または10秒
バックプレッシャー:ウエハWのセンター部/エッジ部=1333/1333Pa(10/10Torr)
チャンバー内温度:上部電極80℃、側壁60℃、ウエハW40℃、50℃または60℃
<First plasma processing condition>
Process gas: CHF 3, flow rate 200 mL / min (sccm)
Chamber pressure: 6.7 Pa (50 mTorr)
High frequency power: upper electrode 300W, lower electrode 300W
Gap between electrodes: 150mm
Processing time: 5 seconds, 7.5 seconds, or 10 seconds Back pressure: Center portion / edge portion of wafer W = 1333/1333 Pa (10/10 Torr)
Chamber temperature: upper electrode 80 ° C., sidewall 60 ° C.,
<第2のプラズマ処理条件>
処理ガスとして、C12および/またはHBrを含むガスを用い、STIにおける通常のエッチング条件に準じて実施した。なお、チャンバー内温度は、第1のプラズマ処理と同様に、上部電極が80℃、側壁が60℃、ウエハWが40℃、50℃または60℃とした。
<Second plasma processing condition>
As process gas, a gas containing C1 2 and / or HBr, was performed in accordance with a conventional etching conditions in STI. The chamber temperature was set to 80 ° C. for the upper electrode, 60 ° C. for the sidewall, and 40 ° C., 50 ° C. or 60 ° C. for the wafer W, as in the first plasma treatment.
表1から、シリコン基板101に形成されたトレンチ120の肩部120aの丸み(曲率半径)は、温度および処理時間への依存性が高く、主としてこれらの条件によってコントロールできることがわかる。また、トレンチ120のテーパー角度θは、主に温度によってコントロールできることが示された。
From Table 1, it can be seen that the roundness (curvature radius) of the shoulder 120a of the
以上の結果から、トレンチ120の肩部120aの丸みを第1のプラズマ処理工程の処理時間により調節し、トレンチ120のテーパー角度θは温度によって調節することが特に有利であることが理解される。第1のプラズマ処理において、温度によって丸み形状の大きさ(曲率半径)を制御しようとすれば、同一温度で第2のプラズマ処理を行なう場合にはテーパー角度θの制御幅が自ずと限定されてしまい、異なる温度で第2のプラズマ処理を行なう場合には、第2のプラズマ処理までの間に下部電極5の温度調整をする必要が生じ、そのための時間が必要になる。これに対し、トレンチ120の肩部120aの丸みを第1のプラズマ処理工程の処理時間により調節し、トレンチ120のテーパー角度θは温度によって調節するようにすれば、一定温度でスループットを向上させながらテーパー角度θ調節の自由度を大きくすることができる。このように、本発明によれば、第1および第2のプラズマ処理において温度を一定に維持したまま肩部120aの丸みと、トレンチ120のテーパー角度を同時にコントロールすることが可能になる。
From the above results, it is understood that it is particularly advantageous to adjust the roundness of the shoulder 120a of the
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では上部電極21と下部電極としてのサセプタ5にそれぞれ高周波電力を印加する容量結合型の平行平板型プラズマエッチング装置を用いたが、例えば下部電極のみに高周波電力を印加するプラズマエッチング装置を使用してもよい。
また、上記実施形態ではSTIにおけるトレンチ形成を例に挙げて説明したが、エッチングによって凹部の側壁の上端(肩部)に丸み形状を形成する目的であれば、STIに限定されることなく適用可能である。
As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible.
For example, in the above embodiment, the capacitively coupled parallel plate type plasma etching apparatus that applies high frequency power to the
In the above embodiment, the trench formation in the STI has been described as an example. However, the present invention is not limited to the STI as long as the purpose is to form a round shape on the upper end (shoulder) of the side wall of the recess by etching. It is.
1;プラズマエッチング装置
2;チャンバー
60;プロセスコントローラ
61;ユーザーインターフェース
62;記憶部
101;シリコン基板
102;シリコン酸化膜
103;シリコン窒化膜
110;溝部
120;トレンチ
120a;肩部
120b;コーナー部
DESCRIPTION OF
Claims (13)
前記マスク層において前記パターンを構成する開口の少なくとも前記被エッチング層と前記マスク層との境界近傍の被エッチング層上に堆積物を形成する第1のプラズマ処理工程と、
前記第1のプラズマ処理工程の後に、前記被エッチング層に対するエッチングを行なって前記凹部を形成する第2のプラズマ処理工程と、
を含み、
前記第2のプラズマ処理工程では、前記凹部を構成する側壁の上端の角部を曲面形状に形成することを特徴とする、プラズマエッチング方法。 Etching is performed on an object to be processed having at least a layer to be etched and a patterned mask layer formed on the layer to be etched, and a recess corresponding to the pattern of the mask layer is formed in the layer to be etched. A plasma etching method,
A first plasma treatment step of forming a deposit on at least the layer to be etched in the vicinity of the boundary between the layer to be etched and the mask layer in the openings constituting the pattern in the mask layer;
After the first plasma treatment step, a second plasma treatment step of forming the recess by etching the etched layer;
Including
In the second plasma processing step, the corner portion at the upper end of the side wall constituting the concave portion is formed in a curved shape.
構成元素にCとFとHを含む第1の処理ガスのプラズマによって、前記マスク層において前記パターンを構成する開口の少なくとも前記シリコン基板と前記マスク層との境界近傍のシリコン基板上に堆積物を形成する第1のプラズマ処理工程と、
前記第1のプラズマ処理工程の後に、第2の処理ガスのプラズマにより前記シリコン基板のエッチングを行なって前記トレンチを形成する第2のプラズマ処理工程と、
を含み、
前記第2のプラズマ処理工程では、前記トレンチを構成する側壁の上端の角部を曲面形状に形成することを特徴とする、プラズマエッチング方法。 At least a silicon substrate, a silicon oxide film formed on the silicon substrate, and a silicon nitride film formed on the silicon oxide film, the silicon oxide film and the silicon nitride film being a mask layer A plasma etching method for forming a trench corresponding to a pattern of the mask layer on the silicon substrate by performing etching on an object to be processed that has been patterned to form an opening,
Deposits are deposited on the silicon substrate at least in the vicinity of the boundary between the silicon substrate and the mask layer in the mask layer by the plasma of the first processing gas containing C, F, and H as constituent elements. A first plasma treatment step to be formed;
A second plasma processing step of forming the trench by etching the silicon substrate with a plasma of a second processing gas after the first plasma processing step;
Including
In the second plasma processing step, a corner portion at an upper end of a side wall constituting the trench is formed in a curved shape.
前記プラズマにより、被処理体に対しエッチング処理を行なうための処理室を区画する処理容器と、
前記処理容器内で前記被処理体を載置する支持体と、
前記処理容器内を減圧するための排気手段と、
前記処理容器内にガスを供給するためのガス供給手段と、
請求項1から請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマエッチング装置。 A plasma source for generating plasma;
A processing container for partitioning a processing chamber for performing an etching process on an object to be processed by the plasma;
A support for placing the object to be processed in the processing container;
An exhaust means for decompressing the inside of the processing vessel;
Gas supply means for supplying gas into the processing vessel;
A controller that controls the plasma etching method according to any one of claims 1 to 10 to be performed;
A plasma etching apparatus comprising:
前記制御プログラムは、実行時に、請求項1ないし請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように、プラズマ処理装置を制御するものであることを特徴とする、コンピュータ記憶媒体。 A computer storage medium storing a control program that runs on a computer,
The computer program is characterized in that, when executed, the control program controls the plasma processing apparatus so that the plasma etching method according to any one of claims 1 to 10 is performed. Medium.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005013911A JP2006203035A (en) | 2005-01-21 | 2005-01-21 | Plasma etching method |
CNB2006100015407A CN100514570C (en) | 2005-01-21 | 2006-01-20 | Plasma etching method |
US11/335,662 US7432172B2 (en) | 2005-01-21 | 2006-01-20 | Plasma etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005013911A JP2006203035A (en) | 2005-01-21 | 2005-01-21 | Plasma etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006203035A true JP2006203035A (en) | 2006-08-03 |
Family
ID=36907793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005013911A Pending JP2006203035A (en) | 2005-01-21 | 2005-01-21 | Plasma etching method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006203035A (en) |
CN (1) | CN100514570C (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067895A (en) * | 2008-09-12 | 2010-03-25 | Tokyo Electron Ltd | Substrate treatment method |
JP2016192580A (en) * | 2011-04-22 | 2016-11-10 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
CN110668393A (en) * | 2018-07-02 | 2020-01-10 | 北京北方华创微电子装备有限公司 | Method for etching substrate |
CN111681956A (en) * | 2019-03-11 | 2020-09-18 | 东京毅力科创株式会社 | Plasma processing method and plasma processing apparatus |
CN115602538A (en) * | 2022-12-13 | 2023-01-13 | 广州粤芯半导体技术有限公司(Cn) | Method for forming groove |
CN116053195A (en) * | 2023-03-27 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | Method for forming shallow trench isolation structure |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8193096B2 (en) | 2004-12-13 | 2012-06-05 | Novellus Systems, Inc. | High dose implantation strip (HDIS) in H2 base chemistry |
KR100799133B1 (en) * | 2006-08-21 | 2008-01-29 | 주식회사 하이닉스반도체 | Method for manufacturing recess gate in semiconductor device |
JP5102720B2 (en) * | 2008-08-25 | 2012-12-19 | 東京エレクトロン株式会社 | Substrate processing method |
US8591661B2 (en) * | 2009-12-11 | 2013-11-26 | Novellus Systems, Inc. | Low damage photoresist strip method for low-K dielectrics |
CN101924018B (en) * | 2009-06-11 | 2012-03-21 | 上海华虹Nec电子有限公司 | Method for improving corner at top of groove into rounded corner |
US20110143548A1 (en) | 2009-12-11 | 2011-06-16 | David Cheung | Ultra low silicon loss high dose implant strip |
CN102320563B (en) * | 2011-07-13 | 2014-04-16 | 北京大学 | Measuring method for maximum ion boundary angle in plasma etching simulation |
US9613825B2 (en) | 2011-08-26 | 2017-04-04 | Novellus Systems, Inc. | Photoresist strip processes for improved device integrity |
CN103579075B (en) * | 2012-07-24 | 2016-09-07 | 上海华虹宏力半导体制造有限公司 | Utilize semiconductor structure and the manufacture method thereof of plasma controlling feature size |
US9514954B2 (en) | 2014-06-10 | 2016-12-06 | Lam Research Corporation | Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films |
JP6486092B2 (en) * | 2014-12-11 | 2019-03-20 | 東京エレクトロン株式会社 | Plasma etching method |
CN105810581B (en) * | 2015-01-16 | 2019-12-10 | 东京毅力科创株式会社 | Etching method |
JP6494424B2 (en) * | 2015-05-29 | 2019-04-03 | 東京エレクトロン株式会社 | Etching method |
JP6541439B2 (en) * | 2015-05-29 | 2019-07-10 | 東京エレクトロン株式会社 | Etching method |
JP6759004B2 (en) * | 2016-08-29 | 2020-09-23 | 東京エレクトロン株式会社 | How to process the object to be processed |
JP7113681B2 (en) * | 2018-06-28 | 2022-08-05 | 株式会社日立ハイテク | Etching method and etching apparatus |
CN110707085B (en) * | 2018-09-07 | 2022-05-03 | 联华电子股份有限公司 | Semiconductor device and method of forming the same |
JP7195113B2 (en) * | 2018-11-07 | 2022-12-23 | 東京エレクトロン株式会社 | Processing method and substrate processing apparatus |
CN112053945B (en) * | 2020-08-26 | 2022-06-21 | 上海华虹宏力半导体制造有限公司 | Manufacturing method of trench gate |
-
2005
- 2005-01-21 JP JP2005013911A patent/JP2006203035A/en active Pending
-
2006
- 2006-01-20 CN CNB2006100015407A patent/CN100514570C/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067895A (en) * | 2008-09-12 | 2010-03-25 | Tokyo Electron Ltd | Substrate treatment method |
TWI392976B (en) * | 2008-09-12 | 2013-04-11 | Tokyo Electron Ltd | Substrate handling method |
KR101536363B1 (en) * | 2008-09-12 | 2015-07-13 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method |
JP2016192580A (en) * | 2011-04-22 | 2016-11-10 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
CN110668393A (en) * | 2018-07-02 | 2020-01-10 | 北京北方华创微电子装备有限公司 | Method for etching substrate |
CN110668393B (en) * | 2018-07-02 | 2023-01-17 | 北京北方华创微电子装备有限公司 | Method for etching substrate |
CN111681956A (en) * | 2019-03-11 | 2020-09-18 | 东京毅力科创株式会社 | Plasma processing method and plasma processing apparatus |
CN115602538A (en) * | 2022-12-13 | 2023-01-13 | 广州粤芯半导体技术有限公司(Cn) | Method for forming groove |
CN115602538B (en) * | 2022-12-13 | 2023-03-24 | 广州粤芯半导体技术有限公司 | Method for forming groove |
CN116053195A (en) * | 2023-03-27 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | Method for forming shallow trench isolation structure |
CN116053195B (en) * | 2023-03-27 | 2023-06-30 | 合肥晶合集成电路股份有限公司 | Method for forming shallow trench isolation structure |
Also Published As
Publication number | Publication date |
---|---|
CN100514570C (en) | 2009-07-15 |
CN1815697A (en) | 2006-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006203035A (en) | Plasma etching method | |
US7432172B2 (en) | Plasma etching method | |
US7531460B2 (en) | Dry-etching method | |
JP5642001B2 (en) | Plasma etching method | |
JP4912907B2 (en) | Plasma etching method and plasma etching apparatus | |
JP4652140B2 (en) | Plasma etching method, control program, computer storage medium | |
US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
TW201201276A (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
JP2007234770A (en) | Plasma etching method, and computer-readable recording medium | |
JP4663368B2 (en) | Plasma etching method, plasma etching apparatus, control program, and computer storage medium | |
JP4775834B2 (en) | Etching method | |
JP2008172184A (en) | Plasma etching method, plasma etching device, control program and computer storage medium | |
US7569478B2 (en) | Method and apparatus for manufacturing semiconductor device, control program and computer storage medium | |
JP5100075B2 (en) | Plasma etching method | |
JP4684924B2 (en) | Plasma etching method, plasma etching apparatus and computer storage medium | |
KR100867174B1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium | |
JP4791034B2 (en) | Manufacturing method of semiconductor device | |
US7883631B2 (en) | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium | |
JP5089871B2 (en) | Manufacturing method of semiconductor device | |
JP4800077B2 (en) | Plasma etching method | |
US20070102399A1 (en) | Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium | |
JP5058478B2 (en) | Semiconductor device manufacturing method, plasma processing method, semiconductor device manufacturing apparatus, control program, and computer storage medium | |
JP2006278517A (en) | Plasma etching method, plasma etching apparatus, control program, and computer storage medium | |
JP2007242753A (en) | Plasma etching method, plasma etching apparatus, control program, and computer storage medium | |
JP2006156992A (en) | Plasma processing method |