JP2006190570A - Display device and manufacturing method of the same - Google Patents

Display device and manufacturing method of the same Download PDF

Info

Publication number
JP2006190570A
JP2006190570A JP2005001622A JP2005001622A JP2006190570A JP 2006190570 A JP2006190570 A JP 2006190570A JP 2005001622 A JP2005001622 A JP 2005001622A JP 2005001622 A JP2005001622 A JP 2005001622A JP 2006190570 A JP2006190570 A JP 2006190570A
Authority
JP
Japan
Prior art keywords
electrode
display
pixel
display device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005001622A
Other languages
Japanese (ja)
Inventor
Shirou Sumida
祉朗 炭田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005001622A priority Critical patent/JP2006190570A/en
Publication of JP2006190570A publication Critical patent/JP2006190570A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of restraining deterioration of a display element and improving display performance, and provide a manufacturing method of the same. <P>SOLUTION: The display device is formed by arranging a display element 40 composed of a first electrode 60 arranged at every pixels PX, an organic active layer 64 arranged on the first electrode 60, a second electrode 66 having a structure of laminating a plurality of conductive layers CL arranged so as to cover the organic active layer 64 of respective pixels PX, on a wiring board 120. On the second electrode 66, at least two conductive layers CL are made to contact with each other at a non-display part ND, and a buffer layer BL is arranged between at least two conductive layers CL at a display part D in the pixel PX. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、表示装置及び表示装置の製造方法に係り、特に、複数の自発光性の表示素子によって構成された表示装置の製造方法に関する。   The present invention relates to a display device and a method for manufacturing the display device, and more particularly to a method for manufacturing a display device including a plurality of self-luminous display elements.

近年、平面表示装置として、有機エレクトロルミネッセンス(EL)表示装置が注目されている。この有機EL表示装置は、自発光性の表示素子であることから、視野角が広く、バックライトを必要とせず薄型化が可能であり、消費電力が抑えられ、且つ応答速度が速いといった特徴を有している。   In recent years, organic electroluminescence (EL) display devices have attracted attention as flat display devices. Since this organic EL display device is a self-luminous display element, it has a wide viewing angle, can be thinned without requiring a backlight, has low power consumption, and has a high response speed. Have.

これらの特徴から、有機EL表示装置は、液晶表示装置に代わる、次世代平面表示装置の有力候補として注目を集めている。このような有機EL表示装置は、陽極と陰極との間に発光機能を有する有機化合物を含む有機活性層を挟持した有機EL素子をマトリックス状に配置して構成されたアレイ基板を備えている。   Because of these characteristics, organic EL display devices are attracting attention as potential candidates for next-generation flat display devices that can replace liquid crystal display devices. Such an organic EL display device includes an array substrate in which organic EL elements each having an organic active layer containing an organic compound having a light emitting function sandwiched between an anode and a cathode are arranged in a matrix.

有機EL素子は、外気に含まれる水分や酸素に触れると、その発光特性が急速に劣化する。このため、アレイ基板上の有機EL素子を配置した主面を、外気から遮蔽し封止する技術が提案されている。このような技術は、各種提案されており、例えば、有機EL素子の表面側に配置された電極上に、有機膜と無機膜とを交互に積層成膜する膜封止技術が開示されている(例えば、非特許文献1参照)。
柳雄二,「薄型,大型,フレキシブル基板の量産に対応」,フラットパネル・ディスプレイ2003,日経BP社,2002年12月27日,p.264−270
When the organic EL element is exposed to moisture or oxygen contained in the outside air, its light emission characteristics are rapidly deteriorated. For this reason, a technique has been proposed in which the main surface on which the organic EL elements on the array substrate are arranged is shielded from the outside air. Various such techniques have been proposed. For example, a film sealing technique in which an organic film and an inorganic film are alternately stacked on an electrode arranged on the surface side of an organic EL element is disclosed. (For example, refer nonpatent literature 1).
Yuji Yanagi, “Compatible with mass production of thin, large and flexible substrates”, Flat Panel Display 2003, Nikkei Business Publications, December 27, 2002, p. 264-270

一方で、有機活性層上に配置された上部電極(すなわち有機活性層より後の工程で形成した電極)側からEL発光を取り出すいわゆる上面発光方式においては、上部電極を形成する光透過性を有する導電材料のシート抵抗が比較的高い。特に、有機EL素子の製造工程においては、有機活性層へのダメージを極力抑えるために、有機活性層よりも後に成膜される上部電極は、低パワーでしかも高温プロセスなしに成膜する必要がある。このため、上部電極のシート抵抗を十分に低減することができない。   On the other hand, in the so-called top emission method in which EL light emission is taken out from the side of the upper electrode (that is, the electrode formed in the process after the organic active layer) disposed on the organic active layer, it has a light transmission property for forming the upper electrode. The sheet resistance of the conductive material is relatively high. In particular, in the manufacturing process of an organic EL element, in order to suppress damage to the organic active layer as much as possible, the upper electrode formed after the organic active layer needs to be formed with low power and without a high temperature process. is there. For this reason, the sheet resistance of the upper electrode cannot be sufficiently reduced.

このため、数ヶ所の給電部から給電される全画素に共通の上部電極においては、給電部から離れるほど電圧降下により所望の電位が得られず、給電部付近と給電部から離れた部分とでは輝度に差が生じてしまい、表示品位の劣化を招くおそれがある。   For this reason, in the upper electrode common to all the pixels fed from several feeding parts, a desired potential cannot be obtained due to a voltage drop as the distance from the feeding part increases. There is a possibility that a difference in luminance occurs and display quality is deteriorated.

この発明は、上述した問題点に鑑みなされたものであって、その目的は、表示素子の劣化を抑制することができるとともに、表示性能を向上することができる表示装置及び表示装置の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a display device and a display device manufacturing method capable of suppressing the deterioration of the display element and improving the display performance. It is to provide.

この発明の第1様態による表示装置は、
画素毎に配置された第1電極と、
前記第1電極上に配置された光活性層と、
各画素の前記光活性層を覆うように配置された複数の導電層を積層した構造でありかつ光透過性を有する第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記第2電極は、隣接する画素の間の非表示部において少なくとも2つの導電層が接触するとともに、画素内の表示部において少なくとも2つの導電層の間にバッファ層を備えたことを特徴とする。
A display device according to a first aspect of the present invention includes:
A first electrode arranged for each pixel;
A photoactive layer disposed on the first electrode;
A display device comprising a display element having a structure in which a plurality of conductive layers arranged so as to cover the photoactive layer of each pixel are laminated and having a light-transmitting second electrode on a substrate. And
The second electrode is characterized in that at least two conductive layers are in contact with each other in a non-display portion between adjacent pixels, and a buffer layer is provided between at least two conductive layers in the display portion in the pixel. .

この発明の第2様態による表示装置の製造方法は、
画素毎に第1電極を形成する工程と、
前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆う第2電極を形成する工程と、を備え、
前記第2電極を形成する工程は、
画素内の表示部において前記光活性層に接触するとともに、隣接する画素の間の非表示部を覆う第1導電層を形成する工程と、
前記表示部における前記第1導電層上にバッファ層を形成する工程と、
前記非表示部において前記第1導電層と接触するとともに、前記表示部において前記バッファ層を覆う第2導電層を形成する工程と、を有することを特徴とする。
The manufacturing method of the display device according to the second aspect of the present invention is as follows:
Forming a first electrode for each pixel;
Forming a photoactive layer on the first electrode;
Forming a second electrode that covers the photoactive layer of each pixel, and
The step of forming the second electrode includes:
Forming a first conductive layer in contact with the photoactive layer in a display portion in a pixel and covering a non-display portion between adjacent pixels;
Forming a buffer layer on the first conductive layer in the display section;
Forming a second conductive layer in contact with the first conductive layer in the non-display portion and covering the buffer layer in the display portion.

この発明の第3様態による表示装置の製造方法は、
マトリクス状の画素によって構成された表示エリアを備えた表示装置の製造方法であって、
画素毎に第1電極を形成する工程と、
各画素を分離する隔壁を形成する工程と、
前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆う第2電極を形成する工程と、を備え、
前記第2電極を形成する工程は、
表示エリアに第1導電層を形成する工程と、
前記隔壁で囲まれた内側における前記第1導電層上にバッファ層を形成する工程と、
前記隔壁上において前記第1導電層と接触するとともに、前記バッファ層を覆う第2導電層を形成する工程と、を有することを特徴とする。
A method of manufacturing a display device according to the third aspect of the present invention is as follows.
A method of manufacturing a display device having a display area constituted by matrix-like pixels,
Forming a first electrode for each pixel;
Forming a partition for separating each pixel;
Forming a photoactive layer on the first electrode;
Forming a second electrode that covers the photoactive layer of each pixel, and
The step of forming the second electrode includes:
Forming a first conductive layer in the display area;
Forming a buffer layer on the first conductive layer inside the partition wall; and
Forming a second conductive layer which contacts the first conductive layer on the partition and covers the buffer layer.

この発明の第4様態による表示装置は、
マトリクス状の画素によって構成された表示エリアを備えた表示装置であって、
各画素の表示部を構成する自発光性の表示素子と、
前記表示エリアの全体を封止するとともに前記表示エリアの非表示部で接触した複数の導電層と、
前記表示部において前記導電層の間に配置されたバッファ層と、
を備えたことを特徴とする。
A display device according to a fourth aspect of the present invention provides:
A display device having a display area composed of matrix-like pixels,
A self-luminous display element constituting the display portion of each pixel;
A plurality of conductive layers that seals the entire display area and is in contact with a non-display portion of the display area;
A buffer layer disposed between the conductive layers in the display unit;
It is provided with.

この発明によれば、表示素子の劣化を抑制することができるとともに、表示性能を向上することができる表示装置及び表示装置の製造方法を提供することができる。   According to the present invention, it is possible to provide a display device and a display device manufacturing method capable of suppressing the deterioration of the display element and improving the display performance.

以下、この発明の一実施の形態に係る表示装置及び表示装置の製造方法について図面を参照して説明する。なお、この実施の形態では、表示装置として、自己発光型表示装置、例えば有機EL(エレクトロルミネッセンス)表示装置を例にして説明する。   Hereinafter, a display device and a method of manufacturing the display device according to an embodiment of the present invention will be described with reference to the drawings. In this embodiment, a self-luminous display device such as an organic EL (electroluminescence) display device will be described as an example of the display device.

有機EL表示装置1は、図1及び図2に示すように、画像を表示する表示エリア102を有するアレイ基板100を備えている。アレイ基板100の表示エリア102は、マトリクス状に配置された複数の画素PX(R、G、B)によって構成されている。   As shown in FIGS. 1 and 2, the organic EL display device 1 includes an array substrate 100 having a display area 102 for displaying an image. The display area 102 of the array substrate 100 is composed of a plurality of pixels PX (R, G, B) arranged in a matrix.

また、アレイ基板100は、画素PXの行方向(すなわち図1のY方向)に沿って配置された複数の走査線Ym(m=1、2、…)と、走査線Ymと略直交する方向(すなわち図1のX方向)に沿って配置された複数の信号線Xn(n=1、2、…)と、有機EL素子40の第1電極60側に電源を供給するための電源供給線Pと、を備えている。   Further, the array substrate 100 has a plurality of scanning lines Ym (m = 1, 2,...) Arranged along the row direction of the pixels PX (that is, the Y direction in FIG. 1) and a direction substantially orthogonal to the scanning lines Ym. In other words, a plurality of signal lines Xn (n = 1, 2,...) Arranged along (the X direction in FIG. 1) and a power supply line for supplying power to the first electrode 60 side of the organic EL element 40. P.

さらに、アレイ基板100は、表示エリア102の外周に沿った周辺エリア104に、走査線Ymのそれぞれに走査信号を供給する走査線駆動回路107と、信号線Xnのそれぞれに映像信号を供給する信号線駆動回路108と、を備えている。すべての走査線Ymは、走査線駆動回路107に接続されている。また、すべての信号線Xnは、信号線駆動回路108に接続されている。   Furthermore, the array substrate 100 has a scanning line driving circuit 107 that supplies a scanning signal to each of the scanning lines Ym and a signal that supplies a video signal to each of the signal lines Xn in the peripheral area 104 along the outer periphery of the display area 102. A line driving circuit 108. All the scanning lines Ym are connected to the scanning line driving circuit 107. All signal lines Xn are connected to the signal line driving circuit 108.

各画素PX(R、G、B)は、画素回路及び画素回路によって駆動制御される自発光性の表示素子を備えており、表示部を構成している。画素回路は、オン画素とオフ画素とを電気的に分離しかつオン画素への映像信号を保持する機能を有する画素スイッチ10と、画素スイッチ10を介して供給される映像信号に基づき表示素子へ所望の駆動電流を供給する駆動トランジスタ20と、駆動トランジスタ20のゲート−ソース間電位を所定期間保持する蓄積容量素子30とを有している。これら画素スイッチ10及び駆動トランジスタ20は、例えば薄膜トランジスタにより構成され、ここでは、半導体層にポリシリコンを用いている。   Each pixel PX (R, G, B) includes a pixel circuit and a self-luminous display element that is driven and controlled by the pixel circuit, and constitutes a display unit. The pixel circuit electrically separates an on pixel and an off pixel and has a function of holding a video signal to the on pixel, and a display element based on a video signal supplied via the pixel switch 10. The driving transistor 20 supplies a desired driving current, and the storage capacitor element 30 holds the gate-source potential of the driving transistor 20 for a predetermined period. The pixel switch 10 and the driving transistor 20 are constituted by, for example, thin film transistors, and here, polysilicon is used for a semiconductor layer.

表示素子は、自発光素子である有機EL素子40(R、G、B)によって構成されている。すなわち、赤色画素PXRは、主に赤色波長に対応した光を出射する有機EL素子40Rを備えている。緑色画素PXGは、主に緑色波長に対応した光を出射する有機EL素子40Gを備えている。青色画素PXBは、主に青色波長に対応した光を出射する有機EL素子40Bを備えている。   The display element is composed of organic EL elements 40 (R, G, B) which are self-luminous elements. That is, the red pixel PXR includes an organic EL element 40R that mainly emits light corresponding to the red wavelength. The green pixel PXG includes an organic EL element 40G that mainly emits light corresponding to the green wavelength. The blue pixel PXB includes an organic EL element 40B that mainly emits light corresponding to the blue wavelength.

各種有機EL素子40(R、G、B)は、基本的に同一構成であり、画素PX毎に独立島状に配置された第1電極60と、第1電極60上に配置された光活性層としての有機活性層64と、各画素PXの有機活性層64を覆うように配置された全画素PXに共通の第2電極66と、によって構成されている。画素PX内において、有機EL素子40が配置される領域すなわち第1電極60と第2電極66との間に有機活性層64を保持した領域は、表示部として機能する。   The various organic EL elements 40 (R, G, B) have basically the same configuration, and the first electrode 60 arranged in an independent island shape for each pixel PX, and the photoactivity arranged on the first electrode 60. An organic active layer 64 as a layer and a second electrode 66 common to all the pixels PX arranged to cover the organic active layer 64 of each pixel PX. In the pixel PX, a region where the organic EL element 40 is disposed, that is, a region where the organic active layer 64 is held between the first electrode 60 and the second electrode 66 functions as a display unit.

画素スイッチ10は、ここでは走査線Ymと信号線Xnとの交差部近傍に配置されている。画素スイッチ10のゲート電極は走査線Ymに接続され、ソース電極は信号線Xnに接続され、ドレイン電極は蓄積容量素子30を構成する一方の電極及び駆動トランジスタ20のゲート電極に接続されている。駆動トランジスタ20のソース電極は蓄積容量素子30を構成する他方の電極及び電源供給線Pに接続され、ドレイン電極は有機EL素子40の第1電極60に接続されている。   Here, the pixel switch 10 is disposed in the vicinity of the intersection between the scanning line Ym and the signal line Xn. The pixel switch 10 has a gate electrode connected to the scanning line Ym, a source electrode connected to the signal line Xn, and a drain electrode connected to one electrode constituting the storage capacitor 30 and the gate electrode of the drive transistor 20. The source electrode of the drive transistor 20 is connected to the other electrode constituting the storage capacitor element 30 and the power supply line P, and the drain electrode is connected to the first electrode 60 of the organic EL element 40.

図2に示すように、アレイ基板100は、配線基板120上に配置された複数の有機EL素子40を備えている。なお、配線基板120は、ガラス基板やプラスチックシートなどの絶縁性支持基板上に、画素スイッチ10、駆動トランジスタ20、蓄積容量素子30、走査線駆動回路107、信号線駆動回路108、各種配線(走査線、信号線、電源供給線等)などを備えて構成されたものとする。   As shown in FIG. 2, the array substrate 100 includes a plurality of organic EL elements 40 disposed on the wiring substrate 120. Note that the wiring substrate 120 is formed on an insulating support substrate such as a glass substrate or a plastic sheet, the pixel switch 10, the driving transistor 20, the storage capacitor element 30, the scanning line driving circuit 107, the signal line driving circuit 108, and various wirings (scanning). Line, signal line, power supply line, etc.).

有機EL素子40を構成する第1電極60は、配線基板120表面の絶縁膜(例えば平坦化層)上に配置され、陽極として機能する。   The first electrode 60 constituting the organic EL element 40 is disposed on an insulating film (for example, a planarizing layer) on the surface of the wiring substrate 120 and functions as an anode.

有機活性層62は、少なくとも発光層を含んでいる。この有機活性層62は、発光層以外の層として、例えば、各色共通に形成される正孔輸送層を備え、各色画素に形成される発光層と積層した2層構造で構成されても良いし、正孔注入層、ブロッキング層、電子輸送層、電子注入層、バッファ層などを含んでも良いし、またこれらを機能的に複合した層を含んでもよい。有機活性層62においては、発光層が有機系材料であればよく、発光層以外の層は無機系材料でも有機系材料でも構わない。発光層は、赤、緑、または青に発光する発光機能を有する有機化合物によって形成される。   The organic active layer 62 includes at least a light emitting layer. The organic active layer 62 may include a hole transport layer formed in common for each color as a layer other than the light emitting layer, and may have a two-layer structure laminated with a light emitting layer formed in each color pixel. , A hole injection layer, a blocking layer, an electron transport layer, an electron injection layer, a buffer layer, and the like, or a layer in which these are functionally combined may be included. In the organic active layer 62, the light emitting layer may be an organic material, and layers other than the light emitting layer may be an inorganic material or an organic material. The light emitting layer is formed of an organic compound having a light emitting function of emitting red, green, or blue light.

第2電極66は、有機活性層64上に各有機EL素子40に共通に配置されている。この第2電極66は、電子注入機能を有する金属材料、例えばCa(カルシウム)、Al(アルミニウム)、Ba(バリウム)、Ag(銀)、Yb(イッテルビウム)の他に、ITO(Indium Tin Oxide:インジウム・ティン・オキサイド)やIZO(インジウム・ジンク・オキサイド)などの光透過性を有する金属材料によって形成され、陰極として機能する。   The second electrode 66 is disposed on the organic active layer 64 in common with each organic EL element 40. The second electrode 66 is made of a metal material having an electron injection function, such as Ca (calcium), Al (aluminum), Ba (barium), Ag (silver), Yb (ytterbium), and ITO (Indium Tin Oxide: It is formed of a light-transmitting metal material such as indium tin oxide (IZO) or IZO (indium zinc oxide) and functions as a cathode.

また、アレイ基板100は、表示エリア102において、少なくとも隣接する画素PX(R、G、B)間の非表示部に配置された隔壁70を備えている。隔壁70は、各色画素を分離するすなわち隣接する有機EL素子40を分離するよう形成することが望ましく、ここでは、隔壁70は、各第1電極60の周縁に沿って格子状に配置され、第1電極60を露出する隔壁の開口形状が矩形となるよう形成されている。この隔壁70は、樹脂材料によって形成される。   In addition, the array substrate 100 includes a partition wall 70 disposed in a non-display portion between at least adjacent pixels PX (R, G, B) in the display area 102. The partition wall 70 is preferably formed so as to separate each color pixel, that is, to separate adjacent organic EL elements 40. Here, the partition wall 70 is arranged in a lattice shape along the periphery of each first electrode 60. The partition wall that exposes one electrode 60 is formed to have a rectangular opening. The partition wall 70 is made of a resin material.

このような構成のアレイ基板100の有機EL素子40を備えた主面側には、保護部材200が配置され、有機EL素子を保護するとともに気密に封止している。この保護部材200は、ガラス基板やプラスチックシートなどである。有機EL素子の表面が十分に気密性を保持した状態で保護された構成の場合には、この保護部材を省略しても良い。   A protective member 200 is disposed on the main surface side of the array substrate 100 having the organic EL element 40 having such a configuration, and the organic EL element is protected and hermetically sealed. The protective member 200 is a glass substrate or a plastic sheet. In the case of a configuration in which the surface of the organic EL element is protected in a sufficiently airtight state, this protective member may be omitted.

ところで、有機EL素子40の第2電極66は、少なくとも表示エリア102の全域にわたって形成されたベタ膜であり、各画素PXの有機活性層64を気密に封止している。つまり、この第2電極66は、表示エリア102を外気から遮蔽する封止膜として機能する。   Incidentally, the second electrode 66 of the organic EL element 40 is a solid film formed over at least the entire display area 102 and hermetically seals the organic active layer 64 of each pixel PX. That is, the second electrode 66 functions as a sealing film that shields the display area 102 from the outside air.

より詳細に説明すると、第2電極66は、複数の導電層CLを積層した積層体であり、隣接する画素PXの間の非表示部NDにおいて少なくとも2つの導電層CLが接触するとともに、画素PX内の表示部Dにおいて少なくとも2つの導電層CLの間にバッファ層BLを備えている。   More specifically, the second electrode 66 is a stacked body in which a plurality of conductive layers CL are stacked. At least two conductive layers CL are in contact with each other in the non-display portion ND between adjacent pixels PX, and the pixel PX In the display portion D, a buffer layer BL is provided between at least two conductive layers CL.

図2に示した例では、第2電極66は、表示エリア102の全域にわたって配置された4つの導電層CL1、CL2、CL3、CL4を備えている。また、第2電極66は、表示部Dに対応して配置された3つのバッファ層BL1、BL2、BL3を備えている。表示部Dの周辺の非表示部NDには、隔壁70が配置されている。   In the example illustrated in FIG. 2, the second electrode 66 includes four conductive layers CL1, CL2, CL3, and CL4 disposed over the entire display area 102. The second electrode 66 includes three buffer layers BL1, BL2, and BL3 disposed corresponding to the display unit D. A partition wall 70 is disposed in the non-display portion ND around the display portion D.

つまり、第1バッファ層BL1は、表示部Dにおいて第1導電層CL1と第2導電層CL2との間に配置されており、第1導電層CL1及び第2導電層CL2は、非表示部NDにおける隔壁70上において接触している。同様に、第2バッファ層BL2は、表示部Dにおいて第2導電層CL2と第3導電層CL3との間に配置されており、第2導電層CL2及び第3導電層CL3は、非表示部NDにおける隔壁70上において接触している。さらに、第3バッファ層BL3は、第3導電層CL3と第4導電層CL4との間に配置されており、第3導電層CL3及び第4導電層CL4は、非表示部NDにおける隔壁70上において接触している。   That is, the first buffer layer BL1 is disposed between the first conductive layer CL1 and the second conductive layer CL2 in the display portion D, and the first conductive layer CL1 and the second conductive layer CL2 are not connected to the non-display portion ND. It contacts on the partition wall 70 in FIG. Similarly, the second buffer layer BL2 is disposed between the second conductive layer CL2 and the third conductive layer CL3 in the display portion D, and the second conductive layer CL2 and the third conductive layer CL3 are not included in the non-display portion. It contacts on the partition 70 in ND. Further, the third buffer layer BL3 is disposed between the third conductive layer CL3 and the fourth conductive layer CL4, and the third conductive layer CL3 and the fourth conductive layer CL4 are on the partition 70 in the non-display portion ND. In contact.

各バッファ層BLは、例えば、CNx:Hなどの窒化炭素、CFxなどのフッ化炭素をはじめとする種々の有機系材料、水添ジシクロペンタジエニルジアクリレートなどのアクリル系樹脂をはじめとする種々の樹脂材料により形成されている。ここでは、これらのバッファ層BLを形成する材料としては、比較的粘性の低い液体の状態で塗布され、バッファ層の少なくとも一層が下層の凹凸を吸収した状態で硬化するような材料を選択することが望ましい。これにより、基板表面の凹凸を平坦化するとともに、第2電極662を構成する各導電層CLのピンホールなどの欠陥の発生を抑制することができる。   Each buffer layer BL includes, for example, various organic materials such as carbon nitride such as CNx: H, fluorocarbon such as CFx, and acrylic resins such as hydrogenated dicyclopentadienyl diacrylate. It is made of various resin materials. Here, as a material for forming these buffer layers BL, a material that is applied in a relatively low-viscosity liquid state and is cured in a state where at least one of the buffer layers absorbs unevenness of the lower layer is selected. Is desirable. Thereby, the unevenness of the substrate surface can be flattened, and the occurrence of defects such as pinholes in each conductive layer CL constituting the second electrode 662 can be suppressed.

各導電層CLは、陰極として機能するとともにバリア機能を備えた金属材料によって形成され、ここでは、上述したようなITOやIZOなどの金属酸化物材料により形成されている。   Each conductive layer CL is formed of a metal material that functions as a cathode and has a barrier function. Here, the conductive layer CL is formed of a metal oxide material such as ITO or IZO as described above.

各バッファ層BLは、インクジェット方式やオフセット印刷、さらにはマスクを介した蒸着などの非表示部NDを避けて(すなわち表示部Dに対応して)成膜可能な手法を選択して形成することが望ましい。各導電層CLは、スパッタ法やプラズマCVDなどの手法により成膜可能である。   Each buffer layer BL is formed by selecting a technique capable of forming a film while avoiding the non-display portion ND (that is, corresponding to the display portion D) such as inkjet printing, offset printing, and vapor deposition through a mask. Is desirable. Each conductive layer CL can be formed by a technique such as sputtering or plasma CVD.

このような構成により、水分や酸素などの有機EL素子40内への侵入を防止することができ、有機EL素子40の劣化を抑制することができる。したがって、長期にわたって良好な表示性能を維持することができる。   With such a configuration, it is possible to prevent moisture and oxygen from entering the organic EL element 40 and to suppress deterioration of the organic EL element 40. Therefore, good display performance can be maintained over a long period of time.

また、第2電極66を形成する材料として、たとえシート抵抗が比較的大きな材料(例えば、光透過性を有する金属酸化物など)が選択された場合であっても、非表示部NDにおいて第2電極66を構成する複数の導電層CLが接触しているため、これらが電気的に導通し、第2電極66のシート抵抗を大幅に低減することができる。これにより、給電部から離れた部分での電圧降下を抑制することができ、画面内での輝度差を低減し、表示性能を向上することができる。   In addition, even when a material having a relatively large sheet resistance (for example, a light-transmitting metal oxide) is selected as a material for forming the second electrode 66, the second electrode 66 is formed in the non-display portion ND. Since the plurality of conductive layers CL constituting the electrode 66 are in contact with each other, they are electrically conducted, and the sheet resistance of the second electrode 66 can be greatly reduced. Thereby, the voltage drop in the part away from the electric power feeding part can be suppressed, the brightness | luminance difference within a screen can be reduced, and display performance can be improved.

図2に示したように、隔壁70上において各導電層CLが接触する構成においては、隔壁70の基板主面120Aからの高さ70Hは、有機EL素子40の高さ40Hより高く設定されることが望ましい。ここで、有機EL素子40の高さ40Hとは、第1電極60、有機活性層64、及び、第2電極66のすべての膜厚の総和である。   As shown in FIG. 2, in the configuration in which each conductive layer CL contacts on the partition wall 70, the height 70H of the partition wall 70 from the substrate main surface 120A is set higher than the height 40H of the organic EL element 40. It is desirable. Here, the height 40H of the organic EL element 40 is the sum of all the film thicknesses of the first electrode 60, the organic active layer 64, and the second electrode 66.

つまり、隔壁70の高さ70Hは、各バッファ層BLによりその頂70Tが埋没しない程度とすることが望ましい。すなわち、各バッファ層BLを形成した際にバッファ層BLの表面から隔壁70の頂70Tが突出することにより、バッファ層BLを覆う導電層CLをベタ膜として形成した際に、それぞれの導電層CLが隔壁70上で接触する。導電層CL同士が接触する面積及び接触する層数が多いほど第2電極66のシート抵抗を低減することができる。このため、隔壁70の高さ70Hは、最上層のバッファ層BL(図2に示した例では第3バッファ層BL3)によりその頂70Tが埋没しない程度とすることが望ましい。   That is, it is desirable that the height 70H of the partition wall 70 is such that the top 70T is not buried by each buffer layer BL. That is, when each buffer layer BL is formed, the top 70T of the partition wall 70 protrudes from the surface of the buffer layer BL, so that when the conductive layer CL covering the buffer layer BL is formed as a solid film, each conductive layer CL Contacts on the partition wall 70. The sheet resistance of the second electrode 66 can be reduced as the area where the conductive layers CL are in contact with each other and the number of layers in contact are larger. Therefore, it is desirable that the height 70H of the partition wall 70 is set such that the top 70T is not buried by the uppermost buffer layer BL (the third buffer layer BL3 in the example shown in FIG. 2).

このように、格子状の隔壁70上に沿って第2電極66を構成する4つの導電層CLが互いに接触したことにより、第2電極66のシート抵抗を十分に低減することができた。第2電極66を単層の導電層によって構成した場合、第2電極66のシート抵抗が50Ω/□であったのに対して、本構成によれば、第2電極66のシート抵抗が15Ω/□であった。   As described above, the four conductive layers CL constituting the second electrode 66 are in contact with each other along the lattice-shaped partition wall 70, so that the sheet resistance of the second electrode 66 can be sufficiently reduced. When the second electrode 66 is composed of a single conductive layer, the sheet resistance of the second electrode 66 is 50Ω / □, whereas according to this configuration, the sheet resistance of the second electrode 66 is 15Ω / □. It was □.

次に、他の構成例について説明する。   Next, another configuration example will be described.

非表示部NDに配置される隔壁70は、複数の層の積層体であっても良い。すなわち、図3に示した例では、隔壁70は、配線基板120の主面120A上に配置された第1隔壁部71と、この第1隔壁部71の上に配置された第2隔壁部72との積層体として構成されている。第2電極66を構成する各導電層CLは、非表示部NDにおける第2隔壁部72上において互いに接触している。   The partition 70 disposed in the non-display portion ND may be a stacked body of a plurality of layers. That is, in the example shown in FIG. 3, the partition wall 70 includes a first partition wall portion 71 disposed on the main surface 120 </ b> A of the wiring substrate 120 and a second partition wall portion 72 disposed on the first partition wall portion 71. It is comprised as a laminated body. The respective conductive layers CL constituting the second electrode 66 are in contact with each other on the second partition wall portion 72 in the non-display portion ND.

このような構成によれば、比較的高い高さの隔壁70を形成する場合であっても、画素PX内の表示部Dの面積を十分に確保することができる。すなわち、第1電極60を囲むように高い高さの隔壁70を形成しようとした場合、その底部つまり第1電極60及び基板主面120Aと接触する面積が拡大する。このため、第1電極60の露出面積が縮小し、表示部Dとして機能する面積が縮小してしまう。   According to such a configuration, even when the partition wall 70 having a relatively high height is formed, a sufficient area of the display unit D in the pixel PX can be ensured. That is, when an attempt is made to form a partition wall 70 having a high height so as to surround the first electrode 60, the bottom, that is, the area in contact with the first electrode 60 and the substrate main surface 120A is enlarged. For this reason, the exposed area of the first electrode 60 is reduced, and the area functioning as the display unit D is reduced.

これに対して、本構成によれば、まず、第1電極60の露出面積を十分に確保するようにパターニングした第1隔壁部71を形成する。続いて、この第1隔壁部71上に所望する高さを有するようにパターニングした第2隔壁部72を形成する。これにより、隔壁70の底部の拡大を抑えることができ、表示部Dの面積を縮小することなく、第2電極66の各導電層CLの導通を確保可能な隔壁70を形成することができる。なお、図3に示した例では、隔壁70は、2層の積層体であったが、3層以上の積層対であっても良い。   On the other hand, according to this configuration, first, the first partition wall 71 patterned to ensure a sufficient exposed area of the first electrode 60 is formed. Subsequently, a second partition wall 72 patterned to have a desired height is formed on the first partition wall 71. Thereby, the expansion of the bottom of the partition wall 70 can be suppressed, and the partition wall 70 that can ensure the conduction of the conductive layers CL of the second electrode 66 without reducing the area of the display portion D can be formed. In the example shown in FIG. 3, the partition wall 70 is a two-layer laminate, but may be a laminate pair of three or more layers.

また、隔壁70は、主に各画素を分離する機能を有した部分と、主に第2電極66の各導電層CLの導通を確保するための機能を有した部分とで構成しても良い。すなわち、図3に示した例では、第1隔壁部71は、主に各画素を分離するように第1電極60の周囲を囲むとともに、少なくとも第1電極60及び有機活性層64の膜厚の総和よりも高い高さ71Hを有するように形成されている。また、第2隔壁部72は、第1隔壁部71の高さ71Hとの総和70Hが有機EL素子40の高さ40Hより高くなるような高さ72Hを有するように形成されている。   Further, the partition wall 70 may be configured with a portion mainly having a function of separating each pixel and a portion mainly having a function of ensuring the conduction of each conductive layer CL of the second electrode 66. . That is, in the example shown in FIG. 3, the first partition wall 71 surrounds the periphery of the first electrode 60 so as to mainly separate each pixel, and at least the film thickness of the first electrode 60 and the organic active layer 64. It is formed to have a height 71H that is higher than the sum. Further, the second partition wall portion 72 is formed to have a height 72H such that the sum 70H with the height 71H of the first partition wall portion 71 is higher than the height 40H of the organic EL element 40.

このとき、第2隔壁部72は、図4に示すように、第1隔壁部71と同様に第1電極60の周囲を囲むように配置しても良い。なお、図4では、簡略化のため第2電極66は省略している。このような構成の場合、第2電極66の各導電層CLは、第1電極60の周囲において(例えば格子状のパターンで)互いに接触するため、導電層同士の接触面積を十分に確保することができ、図2に示したような構成の場合と同様に、第2電極66のシート抵抗を低減することができる。   At this time, as shown in FIG. 4, the second partition wall 72 may be disposed so as to surround the first electrode 60 in the same manner as the first partition wall 71. In FIG. 4, the second electrode 66 is omitted for simplification. In such a configuration, the conductive layers CL of the second electrode 66 are in contact with each other around the first electrode 60 (for example, in a lattice pattern), so that a sufficient contact area between the conductive layers is ensured. As in the case of the configuration shown in FIG. 2, the sheet resistance of the second electrode 66 can be reduced.

また、第2隔壁部72は、各画素を分離する機能を有する必要はないので、図5に示すように、第1隔壁部71上に柱状体として配置しても良い。なお、図5では、簡略化のため第2電極66は省略している。このような構成の場合、第2電極66の各導電層CLは、少なくとも第2隔壁部72の上で接触するため、第2電極66を単層の導電層によって構成した場合より、第2電極66のシート抵抗を低減することができる。図5に示した構成によれば、第2電極66のシート抵抗が20Ω/□であった。また、このような構成によれば、アレイ基板100の主面側に保護部材200を必要とする際には、第2隔壁部72を含む隔壁70により保護部材200を直接支持することも可能である。   Further, since the second partition wall portion 72 does not need to have a function of separating each pixel, it may be arranged as a columnar body on the first partition wall portion 71 as shown in FIG. In FIG. 5, the second electrode 66 is omitted for simplification. In the case of such a configuration, each conductive layer CL of the second electrode 66 is in contact with at least the second partition wall portion 72, so that the second electrode 66 is more than the case where the second electrode 66 is configured by a single conductive layer. 66 sheet resistance can be reduced. According to the configuration shown in FIG. 5, the sheet resistance of the second electrode 66 was 20Ω / □. Further, according to such a configuration, when the protection member 200 is required on the main surface side of the array substrate 100, the protection member 200 can be directly supported by the partition wall 70 including the second partition wall portion 72. is there.

次に、上述したような構成の表示装置の製造方法について説明する。ここでは、説明を簡略化するために、図2に示した多層構造の第2電極を備えた表示装置の製造方法について説明する。   Next, a method for manufacturing the display device having the above-described configuration will be described. Here, in order to simplify the description, a method for manufacturing a display device including the second electrode having the multilayer structure shown in FIG. 2 will be described.

まず、金属膜及び絶縁膜の成膜、パターニングなどの処理を繰り返し、マトリクス状の画素からなる表示エリア102を有した配線基板120を用意する。そして、図6Aに示すように、配線基板120上の表示エリア102において画素毎に第1電極60を形成する。この第1電極60の形成方法については、一般的はフォトリソグラフィプロセスで形成しても良いし、第1電極のパターンを有するマスクを介したマスクスパッタ法で形成しても良い。   First, a wiring substrate 120 having a display area 102 made up of matrix pixels is prepared by repeating processes such as formation of a metal film and an insulating film and patterning. Then, as shown in FIG. 6A, the first electrode 60 is formed for each pixel in the display area 102 on the wiring substrate 120. About the formation method of this 1st electrode 60, generally you may form by the photolithography process and may form by the mask sputtering method through the mask which has the pattern of a 1st electrode.

続いて、図6Bに示すように、各画素を分離する隔壁70を形成する。すなわち、感光性樹脂材料例えばアクリルタイプのポジティブトーンのレジスト用いて一般的なフォトリソグラフィプロセスなどでパターニングした後に、220℃で30分間の焼成処理を行う。これにより、各画素を囲むような格子状の隔壁70を形成する。   Subsequently, as shown in FIG. 6B, a partition wall 70 for separating each pixel is formed. That is, after patterning by a general photolithography process using a photosensitive resin material such as an acrylic type positive tone resist, a baking process is performed at 220 ° C. for 30 minutes. Thereby, a grid-like partition wall 70 surrounding each pixel is formed.

続いて、図6Cに示すように、各画素内において、第1電極60上に発光層の他にホールバッファ層などを含む有機活性層64を形成する。この有機活性層64として、高分子系材料を選択する場合には、インクジェット方式で塗布することが可能である。また、有機活性層64として、低分子系材料を選択する場合には、画素パターンを有するマスクを介した蒸着法で成膜することが可能である。   Subsequently, as shown in FIG. 6C, an organic active layer 64 including a hole buffer layer and the like in addition to the light emitting layer is formed on the first electrode 60 in each pixel. As the organic active layer 64, when a polymer material is selected, it can be applied by an ink jet method. Further, when a low molecular material is selected as the organic active layer 64, it can be formed by a vapor deposition method through a mask having a pixel pattern.

続いて、表示エリア102において各画素PXの有機活性層64を覆う多層構造の第2電極66を形成する。   Subsequently, a second electrode 66 having a multilayer structure that covers the organic active layer 64 of each pixel PX in the display area 102 is formed.

まず、図6Dに示すように、表示エリア102の全体にわたって導電層として機能する金属材料を成膜する。これにより、有機活性層64に接触するとともに非表示部NDを覆う第1導電層CL1を形成する。その後、図6Eに示すように、各画素PXの表示部Dに対応して樹脂材料を成膜し、隔壁70で囲まれた内側における第1導電層CL1上に第1バッファ層BL1を形成する。そして、図6Fに示すように、再び表示エリア102の全体にわたって導電層として機能する金属材料を成膜する。これにより、非表示部ND(隔壁70上)において第1導電層CL1と接触するとともに表示部Dにおいて第1バッファ層BL1覆う第2導電層CL2を形成する。   First, as illustrated in FIG. 6D, a metal material that functions as a conductive layer is formed over the entire display area 102. Thereby, the first conductive layer CL1 that contacts the organic active layer 64 and covers the non-display portion ND is formed. After that, as shown in FIG. 6E, a resin material is formed corresponding to the display portion D of each pixel PX, and the first buffer layer BL1 is formed on the first conductive layer CL1 inside the partition wall 70. . Then, as shown in FIG. 6F, a metal material that functions as a conductive layer is formed again over the entire display area 102. Thus, the second conductive layer CL2 that contacts the first conductive layer CL1 in the non-display portion ND (on the partition wall 70) and covers the first buffer layer BL1 in the display portion D is formed.

同様にして、第2導電層CL2上に第2バッファ層BL2を形成した後に、第2バッファ層BL2を覆う第3導電層CL3を形成し、さらに、第3導電層CL3上に第3バッファ層BL2を形成した後に、第3バッファ層BL3を覆う第4導電層CL4を形成する。これにより、非表示部NDにおいて第1乃至第4導電層が互いに接触するとともに、表示部Dにおいて2つの導電層の間にバッファ層が介在した多層構造の第2電極66が形成される。   Similarly, after forming the second buffer layer BL2 on the second conductive layer CL2, the third conductive layer CL3 covering the second buffer layer BL2 is formed, and further, the third buffer layer is formed on the third conductive layer CL3. After forming BL2, a fourth conductive layer CL4 that covers the third buffer layer BL3 is formed. Thereby, the first to fourth conductive layers are in contact with each other in the non-display portion ND, and the second electrode 66 having a multilayer structure in which the buffer layer is interposed between the two conductive layers in the display portion D is formed.

一方で、アレイ基板100上の表示エリア102を保護するために、保護部材200の外周に沿って紫外線硬化型のシール材を塗布し、窒素ガスやアルゴンガスなどの不活性ガス雰囲気中において、アレイ基板100と保護部材200とを貼り合わせる。これにより、有機EL素子40は、自身を構成する多層構造の第2電極66によって封止されるのに加えて、不活性ガス雰囲気の密閉空間内に封入される。その後、紫外線を照射して、シール材を硬化させる。   On the other hand, in order to protect the display area 102 on the array substrate 100, an ultraviolet curable sealant is applied along the outer periphery of the protective member 200, and the array is placed in an inert gas atmosphere such as nitrogen gas or argon gas. The substrate 100 and the protective member 200 are bonded together. As a result, the organic EL element 40 is sealed in the sealed space of the inert gas atmosphere in addition to being sealed by the second electrode 66 having a multilayer structure that constitutes the organic EL element 40. Thereafter, the sealing material is cured by irradiating with ultraviolet rays.

このようにして形成したカラー表示型アクティブマトリクス有機EL表示装置では、同一駆動電流に対して均一な発光輝度が得られ、良好な表示性能が実現できた。しかも、従来方式と比較して輝度半減時間が延び、長期間にわたって製品として十分な性能を維持できることが確認できた。   In the color display type active matrix organic EL display device thus formed, uniform light emission luminance was obtained with respect to the same drive current, and good display performance was realized. In addition, it was confirmed that the brightness half-life is longer than that of the conventional method, and sufficient performance as a product can be maintained over a long period.

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the spirit of the invention in the stage of implementation. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

例えば、上述した実施の形態では、有機EL素子を構成する第2電極(陰極)が複数の導電層を有する多層構造であって、これらの導電層の間にバッファ層を配置した封止構造を形成したが、有機EL素子を構成する第1電極(陽極)がアレイ基板の表面側に配置されるような構成であれば、この第1電極が複数の導電層を有する多層構造であって封止構造を形成しても良い。   For example, in the above-described embodiment, the second electrode (cathode) constituting the organic EL element has a multilayer structure having a plurality of conductive layers, and a sealing structure in which a buffer layer is disposed between these conductive layers. If the first electrode (anode) constituting the organic EL element is arranged on the surface side of the array substrate, the first electrode has a multilayer structure having a plurality of conductive layers and is sealed. A stop structure may be formed.

図1は、この発明の一実施の形態に係る有機EL表示装置の構成を概略的に示す図である。FIG. 1 is a diagram schematically showing a configuration of an organic EL display device according to an embodiment of the present invention. 図2は、図1に示した有機EL表示装置のアレイ基板上における表示エリアの有機EL素子の構造を概略的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the structure of the organic EL element in the display area on the array substrate of the organic EL display device shown in FIG. 図3は、図1に示した有機EL表示装置のアレイ基板上における表示エリアの有機EL素子の他の構造を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing another structure of the organic EL element in the display area on the array substrate of the organic EL display device shown in FIG. 図4は、図3に示した積層体からなる隔壁の構造例を概略的に示す斜視図である。FIG. 4 is a perspective view schematically showing a structural example of a partition wall made of the laminate shown in FIG. 図5は、図3に示した積層体からなる隔壁の他の構造例を概略的に示す斜視図である。FIG. 5 is a perspective view schematically showing another structural example of the partition wall made of the laminate shown in FIG. 図6Aは、有機EL表示装置を形成するための製造工程を説明するための図であり、第1電極を形成する工程を示す図である。FIG. 6A is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process of forming the first electrode. 図6Bは、有機EL表示装置を形成するための製造工程を説明するための図であり、隔壁を形成する工程を示す図である。FIG. 6B is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process of forming a partition. 図6Cは、有機EL表示装置を形成するための製造工程を説明するための図であり、有機活性層を形成する工程を示す図である。FIG. 6C is a diagram for explaining a manufacturing process for forming the organic EL display device, and shows a process for forming the organic active layer. 図6Dは、有機EL表示装置を形成するための製造工程を説明するための図であり、第2電極の第1導電層を形成する工程を示す図である。FIG. 6D is a diagram for explaining a manufacturing process for forming the organic EL display device, and is a diagram illustrating a process of forming the first conductive layer of the second electrode. 図6Eは、有機EL表示装置を形成するための製造工程を説明するための図であり、第2電極の第1バッファ層を形成する工程を示す図である。FIG. 6E is a diagram for explaining a manufacturing process for forming the organic EL display device, and is a diagram illustrating a process of forming the first buffer layer of the second electrode. 図6Fは、有機EL表示装置を形成するための製造工程を説明するための図であり、第2電極の第2導電層を形成する工程を示す図である。FIG. 6F is a diagram for explaining a manufacturing process for forming the organic EL display device, and is a diagram illustrating a process of forming the second conductive layer of the second electrode.

符号の説明Explanation of symbols

1…有機EL表示装置、10…画素スイッチ、20…駆動トランジスタ、30…蓄積容量素子、40…有機EL素子、60…第1電極、64…有機活性層、66…第2電極、70…隔壁、71…第1隔壁部、72…第2隔壁部、100…アレイ基板、102…表示エリア、120…配線基板、PX…画素、D…表示部、ND…非表示部、CL…導電層、BL…バッファ層   DESCRIPTION OF SYMBOLS 1 ... Organic EL display apparatus, 10 ... Pixel switch, 20 ... Drive transistor, 30 ... Storage capacitor element, 40 ... Organic EL element, 60 ... 1st electrode, 64 ... Organic active layer, 66 ... 2nd electrode, 70 ... Partition , 71 ... 1st partition part, 72 ... 2nd partition part, 100 ... Array substrate, 102 ... Display area, 120 ... Wiring board, PX ... Pixel, D ... Display part, ND ... Non-display part, CL ... Conductive layer, BL ... Buffer layer

Claims (14)

画素毎に配置された第1電極と、
前記第1電極上に配置された光活性層と、
各画素の前記光活性層を覆うように配置された複数の導電層を積層した構造でありかつ光透過性を有する第2電極と、を備えた表示素子を基板上に備えた表示装置であって、
前記第2電極は、隣接する画素の間の非表示部において少なくとも2つの導電層が接触するとともに、画素内の表示部において少なくとも2つの導電層の間にバッファ層を備えたことを特徴とする表示装置。
A first electrode arranged for each pixel;
A photoactive layer disposed on the first electrode;
A display device comprising a display element having a structure in which a plurality of conductive layers arranged so as to cover the photoactive layer of each pixel are laminated and having a light-transmitting second electrode on a substrate. And
The second electrode is characterized in that at least two conductive layers are in contact with each other in a non-display portion between adjacent pixels, and a buffer layer is provided between at least two conductive layers in the display portion in the pixel. Display device.
さらに、前記非表示部に配置され各画素を分離する隔壁を備え、
前記第2電極の少なくとも2つの導電層は、前記隔壁上で接触するように配置されたことを特徴とする請求項1に記載の表示装置。
Furthermore, a partition that is arranged in the non-display portion and separates each pixel is provided,
The display device according to claim 1, wherein at least two conductive layers of the second electrode are disposed so as to be in contact with each other on the partition wall.
前記隔壁の基板主面からの高さは、前記表示素子の高さより高いことを特徴とする請求項2に記載の表示装置。   The display device according to claim 2, wherein a height of the partition wall from a substrate main surface is higher than a height of the display element. 前記隔壁は、基板の主面上に配置された第1隔壁部と、この第1隔壁部上に配置された第2隔壁部との積層体であることを特徴とする請求項2に記載の表示装置。   The said partition is a laminated body of the 1st partition part arrange | positioned on the main surface of a board | substrate, and the 2nd partition part arrange | positioned on this 1st partition part. Display device. さらに、前記非表示部に配置され各画素を分離する隔壁と、
前記隔壁上に配置された柱状体と、を備え、
前記第2電極の少なくとも2つの導電層は、前記柱状体上で接触するように配置されたことを特徴とする請求項1に記載の表示装置。
Further, a partition wall disposed in the non-display portion and separating each pixel,
A columnar body disposed on the partition;
The display device according to claim 1, wherein at least two conductive layers of the second electrode are disposed so as to contact each other on the columnar body.
前記隔壁及び前記柱状体の基板主面からの高さは、前記表示素子の高さより高いことを特徴とする請求項5に記載の表示装置。   The display device according to claim 5, wherein heights of the partition walls and the columnar bodies from a substrate main surface are higher than a height of the display element. さらに、画素毎に配置され前記表示素子の駆動を制御する画素回路を備えたことを特徴とする請求項1に記載の表示装置。   The display device according to claim 1, further comprising a pixel circuit that is arranged for each pixel and controls driving of the display element. さらに、前記表示素子を備えた基板の主面側を保護する保護部材を備え、
前記保護部材は、前記隔壁または前記柱状体によって支持されたことを特徴とする請求項3または6に記載の表示装置。
Furthermore, a protective member for protecting the main surface side of the substrate including the display element is provided,
The display device according to claim 3, wherein the protection member is supported by the partition wall or the columnar body.
画素毎に第1電極を形成する工程と、
前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆う第2電極を形成する工程と、を備え、
前記第2電極を形成する工程は、
画素内の表示部において前記光活性層に接触するとともに、隣接する画素の間の非表示部を覆う第1導電層を形成する工程と、
前記表示部における前記第1導電層上にバッファ層を形成する工程と、
前記非表示部において前記第1導電層と接触するとともに、前記表示部において前記バッファ層を覆う第2導電層を形成する工程と、を有することを特徴とする表示装置の製造方法。
Forming a first electrode for each pixel;
Forming a photoactive layer on the first electrode;
Forming a second electrode that covers the photoactive layer of each pixel, and
The step of forming the second electrode includes:
Forming a first conductive layer in contact with the photoactive layer in a display portion in a pixel and covering a non-display portion between adjacent pixels;
Forming a buffer layer on the first conductive layer in the display section;
And a step of forming a second conductive layer in contact with the first conductive layer in the non-display portion and covering the buffer layer in the display portion.
前記バッファ層は、インクジェット法により形成されることを特徴とする請求項9に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 9, wherein the buffer layer is formed by an inkjet method. マトリクス状の画素によって構成された表示エリアを備えた表示装置の製造方法であって、
画素毎に第1電極を形成する工程と、
各画素を分離する隔壁を形成する工程と、
前記第1電極上に光活性層を形成する工程と、
各画素の前記光活性層を覆う第2電極を形成する工程と、を備え、
前記第2電極を形成する工程は、
表示エリアに第1導電層を形成する工程と、
前記隔壁で囲まれた内側における前記第1導電層上にバッファ層を形成する工程と、
前記隔壁上において前記第1導電層と接触するとともに、前記バッファ層を覆う第2導電層を形成する工程と、を有することを特徴とする表示装置の製造方法。
A method of manufacturing a display device having a display area constituted by matrix-like pixels,
Forming a first electrode for each pixel;
Forming a partition for separating each pixel;
Forming a photoactive layer on the first electrode;
Forming a second electrode that covers the photoactive layer of each pixel, and
The step of forming the second electrode includes:
Forming a first conductive layer in the display area;
Forming a buffer layer on the first conductive layer inside the partition wall; and
And a step of forming a second conductive layer that contacts the first conductive layer on the partition and covers the buffer layer.
マトリクス状の画素によって構成された表示エリアを備えた表示装置であって、
各画素の表示部を構成する自発光性の表示素子と、
前記表示エリアの全体を封止するとともに前記表示エリアの非表示部で接触した複数の導電層と、
前記表示部において前記導電層の間に配置されたバッファ層と、
を備えたことを特徴とする表示装置。
A display device having a display area composed of matrix-like pixels,
A self-luminous display element constituting the display portion of each pixel;
A plurality of conductive layers that seals the entire display area and is in contact with a non-display portion of the display area;
A buffer layer disposed between the conductive layers in the display unit;
A display device comprising:
少なくとも1つの前記導電層は、前記表示素子の陰極または陽極であることを特徴とする請求項12に記載の表示装置。   The display device according to claim 12, wherein at least one of the conductive layers is a cathode or an anode of the display element. 前記表示エリアにおいて、隣接する前記表示素子の間の非表示部に配置され各画素を分離する隔壁を備えたことを特徴とする請求項12に記載の表示装置。   The display device according to claim 12, further comprising: a partition wall disposed in a non-display portion between adjacent display elements in the display area and separating each pixel.
JP2005001622A 2005-01-06 2005-01-06 Display device and manufacturing method of the same Pending JP2006190570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001622A JP2006190570A (en) 2005-01-06 2005-01-06 Display device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001622A JP2006190570A (en) 2005-01-06 2005-01-06 Display device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2006190570A true JP2006190570A (en) 2006-07-20

Family

ID=36797570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001622A Pending JP2006190570A (en) 2005-01-06 2005-01-06 Display device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2006190570A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110766A (en) * 2013-03-08 2014-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
KR20160060835A (en) * 2014-11-20 2016-05-31 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method of Fabricating the Same
JP2019114526A (en) * 2018-07-27 2019-07-11 堺ディスプレイプロダクト株式会社 Organic el display device
US10636845B2 (en) 2017-12-25 2020-04-28 Sakai Display Products Corporation Organic electroluminescent display apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110766A (en) * 2013-03-08 2014-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
KR102249684B1 (en) 2013-03-08 2021-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device
KR20160060835A (en) * 2014-11-20 2016-05-31 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR102355605B1 (en) 2014-11-20 2022-01-26 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method of Fabricating the Same
US10636845B2 (en) 2017-12-25 2020-04-28 Sakai Display Products Corporation Organic electroluminescent display apparatus
US11094747B2 (en) 2017-12-25 2021-08-17 Sakai Display Products Corporation Organic electroluminescent display apparatus
JP2019114526A (en) * 2018-07-27 2019-07-11 堺ディスプレイプロダクト株式会社 Organic el display device

Similar Documents

Publication Publication Date Title
KR100656324B1 (en) Display device
US7612498B2 (en) Display element, optical device, and optical device manufacturing method
US7817119B2 (en) Display device and method of manufacturing the display device
JP2006004650A (en) Display element and optical device
JP4692581B2 (en) Display device manufacturing method and display device
JP2005100685A (en) Display device and manufacturing method of display device
JP4643138B2 (en) Display device and manufacturing method thereof
JP2005353398A (en) Display element, optical device, and manufacturing method of optical device
JP2006190570A (en) Display device and manufacturing method of the same
US8004184B2 (en) Electro-luminescent display device
JP2009181865A (en) Display device
JP2006172940A (en) Display and its manufacturing method
JP2005158617A (en) Display device
JP2005317346A (en) Display device
JP2008288033A (en) El display device
JP2009070696A (en) Display device
JP2007073345A (en) Display device
JP2008108679A (en) Display device and manufacturing method of display device
JP4883206B2 (en) Display device
JP2008103173A (en) Display device and method for manufacturing same
JP2010049986A (en) Organic electroluminescent display
JPWO2008047716A1 (en) Display device
JP2006100191A (en) Display device, and manufacturing method of display device
JP2009054370A (en) Display unit
JP2018113138A (en) Display device