JP2002228608A - Electrical flaw inspection device for semiconductor device and method thereof for semiconductor device using the same - Google Patents

Electrical flaw inspection device for semiconductor device and method thereof for semiconductor device using the same

Info

Publication number
JP2002228608A
JP2002228608A JP2001350215A JP2001350215A JP2002228608A JP 2002228608 A JP2002228608 A JP 2002228608A JP 2001350215 A JP2001350215 A JP 2001350215A JP 2001350215 A JP2001350215 A JP 2001350215A JP 2002228608 A JP2002228608 A JP 2002228608A
Authority
JP
Japan
Prior art keywords
defect
conductive pad
image
electrons
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001350215A
Other languages
Japanese (ja)
Other versions
JP3833928B2 (en
Inventor
Yang-Hyong Kim
亮 亭 金
Kosen Kyo
孝 千 姜
Deok-Yong Kim
徳 容 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002228608A publication Critical patent/JP2002228608A/en
Application granted granted Critical
Publication of JP3833928B2 publication Critical patent/JP3833928B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/266Measurement of magnetic or electric fields in the object; Lorentzmicroscopy
    • H01J37/268Measurement of magnetic or electric fields in the object; Lorentzmicroscopy with scanning beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrical flaw inspection device for semiconductor device and a method using the same. SOLUTION: A semiconductor device, wherein a plurality of conductive lines, insulating films for insulating them and conductive pads formed between the insulating films are provided on a semiconductor substrate, is prepared. Subsequently, electrons or holes are accumulated on the surfaces of the conductive pads and, thereafter, the conductive pads having electrons or holes accumulated thereon are irradiated with primary electron beam. Succeedingly, the voltage contrast between the conductiver pads is detected by secondary electrons discharged from the conductiver pads irradiated with the primary electron beam to judge the electrical flaw present in the semiconductor substrate. By this constitution, electrons or holes are accumulated on the surfaces of the conductive pads by using an ion generator or by regulating the energy of the primary electron beam. The voltage contrast due to secondary electrons can be detected as a bright of dark image at the time of judgment of the electrical flaw.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子の電気的
欠陥検査装置及びこれを用いた半導体素子の欠陥検査方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for inspecting electrical defects of a semiconductor device and a method for inspecting defects of a semiconductor device using the same.

【0002】[0002]

【従来の技術】半導体素子の製造工程中には半導体素子
の誤動作や不良を引き起こす多様な欠陥が発生する。こ
れらの欠陥は二つに大別できる。即ち、パーティクルの
ように半導体基板の表面に物理的非正常を発生させる物
理的欠陥、物理的欠陥なしで電気的不良を発生させる電
気的欠陥である。物理的欠陥は一般的な画像測定装置を
用いて容易に検出できるが、電気的欠陥は一般的な表面
検査装置では検出しにくい。
2. Description of the Related Art During a manufacturing process of a semiconductor device, various defects causing malfunction or failure of the semiconductor device occur. These defects can be roughly classified into two. That is, physical defects that cause physical abnormalities on the surface of the semiconductor substrate, such as particles, and electrical defects that generate electrical defects without physical defects. Physical defects can be easily detected using a general image measuring device, but electrical defects are difficult to detect with a general surface inspection device.

【0003】[0003]

【発明が解決しようとする課題】本発明は、半導体素子
の電気的欠陥を非破壊的に検査できる半導体素子の電気
的欠陥検査装置を提供することを目的とする。また、本
発明は半導体素子の電気的欠陥検査装置を用いた半導体
素子の電気的欠陥検査方法を提供することを目的とす
る。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an apparatus for inspecting an electrical defect of a semiconductor device in a nondestructive manner. It is another object of the present invention to provide a method for inspecting an electrical defect of a semiconductor device using the apparatus for inspecting an electrical defect of a semiconductor device.

【0004】[0004]

【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体素子の電気的欠陥検査装置は半導体
基板を積載する補助チャンバと、前記補助チャンバ内の
半導体基板の表面にホール(陽イオン)や電子(陰イオ
ン))をドーピングするイオン発生部と、補助チャンバと
連結され、半導体基板を積載するステージを含む主チャ
ンバとを含む。主チャンバ内に位置する半導体基板に電
気的欠陥を検査するための1次電子ビームを走査する電
子ビームソース部を含む。走査された1次電子ビームに
より半導体基板から発生した2次電子の電圧コントラス
トによる電気的信号を検出して増幅する信号処理部を含
む。信号処理部に信号処理部で処理された電気的信号を
画像処理して目に見られるようにする画像ディスプレイ
部が連結されている。信号処理部で処理された電気的信
号を分析して電気的欠陥を判定して統計処理するデータ
分析部と、外部コンピュータから半導体基板の物理的欠
陥のデータを受け取って出力でき、各構成要素が制御で
きる中央コンピュータと、中央コンピュータから伝達さ
れる半導体基板の物理的欠陥の位置を追跡するステージ
調節部とを含む。ステージ調節部は、主チャンバ内のス
テージを移動させ得るステージ移動部と、これに連結さ
れたレーザー干渉計調節器から構成される。特に、信号
処理部で処理された電気的信号をイメージ処理して電気
的欠陥を判断し、搭載された電気的欠陥分類手続フロー
チャートによりこれを前記中央コンピュータにフィード
バックするイメージ処理部を含む。
In order to achieve the above object, an apparatus for inspecting electrical defects of a semiconductor device according to the present invention comprises an auxiliary chamber for mounting a semiconductor substrate, and a hole ( An ion generator for doping cations or electrons (anions) and a main chamber connected to the auxiliary chamber and including a stage for mounting a semiconductor substrate. An electron beam source for scanning a semiconductor substrate located in the main chamber with a primary electron beam for inspecting an electrical defect is included. A signal processing unit for detecting and amplifying an electrical signal based on voltage contrast of secondary electrons generated from the semiconductor substrate by the scanned primary electron beam is included. An image display unit is connected to the signal processing unit so that the electric signal processed by the signal processing unit is image-processed so that the electric signal can be seen. A data analysis unit that analyzes electrical signals processed by the signal processing unit to determine electrical defects and performs statistical processing, and can receive and output data of physical defects of the semiconductor substrate from an external computer, and each component is A central computer that can be controlled and a stage adjuster that tracks the location of physical defects on the semiconductor substrate transmitted from the central computer. The stage adjuster includes a stage mover for moving a stage in the main chamber and a laser interferometer adjuster connected thereto. In particular, the image processing unit includes an image processing unit that performs image processing on the electric signal processed by the signal processing unit to determine an electric defect, and feeds back the electric defect to the central computer according to an installed electric defect classification procedure flowchart.

【0005】さらに、本発明の半導体素子の電気的欠陥
検査方法は半導体基板上に複数本の導電性ラインと、導
電性ラインを絶縁させる絶縁膜同士の間に形成された導
電性パッドとを有する半導体素子を準備する段階を含
む。次いで、導電性パッドの表面に電子又はホールを蓄
積した後、電子又はホールの蓄積された導電性パッドに
1次電子ビームを照射する。続いて、1次電子ビームが
照射された導電性パッドから放出される2次電子により
導電性パッドの電圧コントラストを検出して半導体基板
に存在する電気的欠陥を判定する。導電性パッドの表面
に電子又はホールを蓄積する段階はイオン発生器を用い
るか、1次電子ビームのエネルギーを調節して遂行す
る。電気的欠陥を判断する際は2次電子による電圧コン
トラストにより得られる欠陥イメージが明イメージであ
るか、又は暗イメージであるかによって判断する。
Further, a method for inspecting an electrical defect of a semiconductor device according to the present invention has a plurality of conductive lines on a semiconductor substrate and a conductive pad formed between insulating films insulating the conductive lines. And providing a semiconductor device. Next, after accumulating electrons or holes on the surface of the conductive pad, the conductive pad on which the electrons or holes are stored is irradiated with a primary electron beam. Subsequently, the voltage contrast of the conductive pad is detected based on the secondary electrons emitted from the conductive pad irradiated with the primary electron beam to determine an electrical defect existing in the semiconductor substrate. The step of accumulating electrons or holes on the surface of the conductive pad is performed by using an ion generator or by adjusting the energy of the primary electron beam. When determining an electrical defect, it is determined whether a defect image obtained by voltage contrast due to secondary electrons is a bright image or a dark image.

【0006】また、本発明の一例である半導体素子の電
気的欠陥検査方法は半導体基板上に複数本の導電性ライ
ンと、当該導電性ラインを絶縁させる絶縁膜同士の間に
形成された導電性パッドとを有する半導体素子を準備す
る。次いで、導電性パッドの表面に電子を蓄積した後、
1次電子ビームを照射した後、放出される2次電子によ
って生じる導電性パッド間の電圧コントラストにより得
られる欠陥イメージを1次検出する。1次検出された欠
陥イメージが暗イメージであるか否かを判断した後、1
次検出された欠陥イメージが暗であれば、導電性パッド
の表面にホールを蓄積する。ホールを蓄積した導電性パ
ッドに1次電子ビームを照射した後、放出される2次電
子によって生じる導電性パッド間の電圧コントラストに
より得られる欠陥イメージを2次検出する。2次検出さ
れた欠陥イメージが暗イメージである導電性パッドには
物理的な欠陥があり、暗ではないイメージの導電性パッ
ドには接合漏れソースによる電気的欠陥があると判断す
る。1次検出された欠陥イメージが暗イメージではなけ
れば、導電性パッドの表面にホールを蓄積する。ホール
の蓄積された導電性パッドに1次電子ビームを照射した
後、放出される2次電子によって生じる導電性パッド間
の電圧コントラストにより得られる欠陥イメージを3次
検出する。3次検出された欠陥イメージが暗イメージで
ある導電性パッドにはエッチングしていないコンタクト
部による電気的欠陥があり、暗ではないイメージである
導電性パッドには該導電性パッドと導電性ラインとの間
のショート回路による電気的欠陥があると判断する。
In addition, a method for inspecting electrical defects of a semiconductor device, which is an example of the present invention, is directed to a method of inspecting a semiconductor substrate for a plurality of conductive lines and a conductive film formed between insulating films for insulating the conductive lines. A semiconductor element having pads is prepared. Next, after accumulating electrons on the surface of the conductive pad,
After irradiating the primary electron beam, a defect image obtained by voltage contrast between conductive pads caused by secondary electrons emitted is primarily detected. After determining whether the primary detected defect image is a dark image, 1
Next, if the detected defect image is dark, holes are accumulated on the surface of the conductive pad. After irradiating a primary electron beam to the conductive pad in which the holes are accumulated, a defect image obtained by voltage contrast between the conductive pads caused by the emitted secondary electrons is secondarily detected. It is determined that the conductive pad whose secondary detected defect image is a dark image has a physical defect, and the conductive pad of a non-dark image has an electric defect due to a junction leakage source. If the primary detected defect image is not a dark image, holes are accumulated on the surface of the conductive pad. After irradiating a primary electron beam to the conductive pad in which holes are accumulated, a defect image obtained by voltage contrast between the conductive pads caused by the emitted secondary electrons is detected tertiary. A conductive pad whose tertiary detected defect image is a dark image has an electrical defect due to an unetched contact portion, and a conductive pad whose image is not a dark image includes the conductive pad and the conductive line. It is determined that there is an electrical defect due to the short circuit during the period.

【0007】また、本発明の一例である半導体素子の電
気的欠陥検査方法は半導体基板上に導電性ラインと、当
該導電性ラインを絶縁させる絶縁膜同士の間に形成され
た導電性パッドとを有する半導体素子を準備する。導電
性パッドの表面にホールを蓄積した後、1次電子を照射
した後放出される2次電子によって生じる電圧コントラ
ストにより得られる欠陥イメージを1次検出する。1次
検出された欠陥イメージが暗イメージであるか否かを判
断する。1次検出された欠陥イメージが暗イメージであ
れば、導電性パッドの表面に電子を蓄積する。電子の蓄
積された導電性パッドに1次電子を照射した後放出され
る2次電子によって生じる電圧コントラストにより得ら
れる欠陥イメージを2次検出する。2次検出された欠陥
イメージが暗イメージである導電性パッドには物理的な
欠陥があり、暗ではないイメージである導電性パッドに
はエッチングしていないコンタクト部による電気的欠陥
があると判断する。1次検出された欠陥イメージが暗イ
メージではなければ、導電性パッドの表面に電子を蓄積
する。電子の蓄積された導電性パッドに1次電子ビーム
を照射した後、放出される2次電子によって生じる電圧
コントラストにより得られる欠陥イメージを3次検出す
る。3次検出された欠陥イメージが暗イメージである導
電性パッドには接合漏れソースによる電気的欠陥があ
り、暗イメージではない導電性パッドには導電性パッド
と導電性ラインとの間のショート回路による電気的欠陥
があると判断する。
Further, a method for inspecting electrical defects of a semiconductor device, which is an example of the present invention, comprises a method of forming a conductive line on a semiconductor substrate and a conductive pad formed between insulating films for insulating the conductive line. A semiconductor element having the same is prepared. After accumulating holes on the surface of the conductive pad, a primary image is primary-detected to detect a defect image obtained by voltage contrast generated by secondary electrons emitted after irradiation with primary electrons. It is determined whether the primary detected defect image is a dark image. If the primary detected defect image is a dark image, electrons are accumulated on the surface of the conductive pad. A defect image obtained by voltage contrast caused by secondary electrons emitted after irradiating primary electrons to a conductive pad in which electrons are accumulated is secondarily detected. It is determined that the conductive pad whose secondary detected defect image is a dark image has a physical defect, and that the conductive pad whose image is not a dark image has an electric defect due to an unetched contact portion. . If the primary detected defect image is not a dark image, electrons accumulate on the surface of the conductive pad. After irradiating a primary electron beam to a conductive pad in which electrons are stored, a defect image obtained by a voltage contrast generated by secondary electrons emitted is tertiary detected. A conductive pad whose tertiary detected defect image is a dark image has an electrical defect due to a junction leakage source, and a conductive pad which is not a dark image has a short circuit between the conductive pad and the conductive line. It is determined that there is an electrical defect.

【0008】前述したように、本発明の半導体素子の電
気的欠陥検査装置は電気的欠陥を検査する前に半導体素
子のパッドの表面に電子又はホールを蓄積させて半導体
素子の電気的欠陥を検出し、これを種類別に分類でき
る。
As described above, the apparatus for inspecting an electrical defect of a semiconductor device according to the present invention detects an electrical defect of the semiconductor device by accumulating electrons or holes on the surface of a pad of the semiconductor device before inspecting the electrical defect. And can be categorized by type.

【0009】[0009]

【発明の実施の形態】次に例示する本発明の実施例は色
々の他の形態で変形でき、本発明の範囲が次に詳述する
実施例に限定されることではない。本発明の実施例は当
業者に本発明をより完全に説明するために提供されるも
のである。図1は本発明に係る半導体素子の電気的欠陥
検査装置を説明するために示した概略図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention described below can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described in detail below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. FIG. 1 is a schematic view illustrating an apparatus for inspecting electrical defects of a semiconductor device according to the present invention.

【0010】図1に示した電気的欠陥検査装置は、半導
体素子を形成する半導体基板(半導体ウェーハ、図示せ
ず)を支えるために構成された補助チャンバ3と、半導体
基板を積載するために使用するハンドラ部11と、その
内部で半導体基板が積載されるステージ(図示せず)を含
む主チャンバ15と、主チャンバ15及び補助チャンバ13に
連結されて主チャンバ15及び補助チャンバ13の真空を調
節する真空調節部16と、主チャンバ15に積載された半導
体基板上のパターンイメージを顕微鏡のような光学手段
32を用いて認識し、メモリに貯えられているもとのイメ
ージに合わせて大略にアラインメントを遂行するパター
ン整列部35とを備える。
The electric defect inspection apparatus shown in FIG. 1 is used for supporting a semiconductor substrate (semiconductor wafer, not shown) for forming a semiconductor element, and an auxiliary chamber 3 for loading the semiconductor substrate. And a main chamber 15 including a stage (not shown) on which a semiconductor substrate is loaded, and a vacuum connected to the main chamber 15 and the auxiliary chamber 13 for adjusting the vacuum of the main chamber 15 and the auxiliary chamber 13. A vacuum control unit 16 for performing a pattern image on a semiconductor substrate loaded in the main chamber 15 by an optical means such as a microscope.
And a pattern aligning unit 35 that performs recognition in accordance with the original image stored in the memory and performs alignment substantially.

【0011】さらに、この電気的欠陥検査装置は主チャ
ンバ15内に位置する半導体基板の電気的欠陥を検査する
ため、主チャンバ15に連結されて1次電子ビームを走査
する電子ビームソース部19と、走査された1次電子ビー
ムにより半導体基板から発生された2次電子の電圧コン
トラストによる電気的信号を検出して増幅する信号処理
部21とを含む。特に、補助チャンバ13に連結されて補助
チャンバ13内の半導体基板の表面に予めホール(陽イオ
ン)や電子(陰イオン)をドーピングするイオン発生部17
を含んでいる。イオン発生部17は半導体基板に発生した
電気的欠陥を種類別に容易に検出できる。
Further, the electrical defect inspection apparatus is connected to the main chamber 15 for inspecting an electrical defect of a semiconductor substrate located in the main chamber 15, and has an electron beam source unit 19 for scanning a primary electron beam. And a signal processing unit 21 for detecting and amplifying an electrical signal based on voltage contrast of secondary electrons generated from the semiconductor substrate by the scanned primary electron beam. In particular, an ion generation unit 17 connected to the auxiliary chamber 13 and previously doping holes (cations) or electrons (anions) on the surface of the semiconductor substrate in the auxiliary chamber 13
Contains. The ion generation unit 17 can easily detect an electrical defect generated in the semiconductor substrate by type.

【0012】また、この電気的欠陥検査装置は、信号処
理部21に連結され、信号処理部21で処理された電気的信
号を画像処理して可視データとして表示する画像ディス
プレイ部23と、信号処理部21に連結されて信号処理部21
で処理された電気的信号を分析して電気的欠陥を判定
し、統計処理できるデータ分析部25とを含む。
The electrical defect inspection apparatus is connected to a signal processing section 21, and performs image processing on the electrical signal processed by the signal processing section 21 to display it as visible data; Connected to the signal processing unit 21
And a data analysis unit 25 capable of analyzing the electrical signal processed in the step (1) to determine an electrical defect and performing statistical processing.

【0013】また、この電気的欠陥検査装置には、外部
コンピュータ26から半導体基板の物理的欠陥の位置デー
タを受け取って出力でき、各構成要素が制御できる中央
コンピュータ27と、中央コンピュータ27から伝達される
半導体基板の物理的欠陥の位置を追跡するためのレーザ
ー干渉計調節器29及びステージ移動部31とから構成され
たステージ調節部37が含まれている。半導体基板の物理
的欠陥位置を追跡する前には半導体基板を精密に整列で
きる整列マークの基準点を決める必要がある。整列マー
クの基準点は中央コンピュータに入力されている整列マ
ークと実際の半導体基板の整列マークを測定して相対的
に比較した後、これをステージ調節部37を用いて微調整
することにより決められる。
Further, the electrical defect inspection apparatus can receive and output the position data of the physical defect of the semiconductor substrate from the external computer 26, and can control each component, and the central computer 27 transmits the data. And a stage adjusting unit 37 including a laser interferometer adjusting unit 29 and a stage moving unit 31 for tracking the position of a physical defect of the semiconductor substrate. Before tracking the position of a physical defect on a semiconductor substrate, it is necessary to determine a reference point of an alignment mark capable of precisely aligning the semiconductor substrate. The reference point of the alignment mark is determined by measuring the alignment mark input to the central computer and the alignment mark of the actual semiconductor substrate and comparing them relatively, and then finely adjusting the alignment mark using the stage adjusting unit 37. .

【0014】そして、中央コンピュータ27から伝達され
る物理的欠陥位置データをイメージ処理してこれをステ
ージ調節部37にフィードバックし、信号処理部21で処理
された2次電子による電気的信号を明又は暗にイメージ
処理し、搭載された電気的欠陥分類フローチャートに基
づいてこれを中央コンピュータ27にフィードバックする
イメージ処理部33を含む。
The physical defect position data transmitted from the central computer 27 is image-processed and fed back to the stage adjusting unit 37, and the electric signal by the secondary electrons processed by the signal processing unit 21 is illuminated or brightened. An image processing unit 33 is provided which performs implicit image processing and feeds it back to the central computer 27 based on the installed electrical defect classification flowchart.

【0015】以下、図2乃至図5を参照しながら、図1
の半導体素子の電気的欠陥検査装置を用いて半導体素子
の電気的欠陥を検査する方法について詳細に説明する。
先ず、図1の半導体素子の電気的欠陥検査装置を用いて
1次電子ビームを半導体素子に照射した場合、各物質、
例えば酸化膜やシリコンにより放出される2次電子収率
がどの位になるかを調べる。
Hereinafter, referring to FIGS. 2 to 5, FIG.
A method for inspecting an electric defect of a semiconductor element by using the electric defect inspection apparatus for a semiconductor element will be described in detail.
First, when a semiconductor element is irradiated with a primary electron beam using the semiconductor element electrical defect inspection apparatus of FIG.
For example, what is the yield of secondary electrons emitted by an oxide film or silicon?

【0016】図2は図1の半導体素子の電気的欠陥検査
装置を用いたときの半導体基板の表面と裏面との電位差
による2次電子収率を示したグラフである。X軸は1次
電子ビームが印加される時の、半導体基板の表面と裏面
との電位差を示し、Y軸は1次電子ビームに対して放出
される2次電子の比率の2次電子収率を示す。特に、SE
si(second electron yield in silicon)はシリコンの2
次電子収率であり、SEox(second electron yield in ox
ide)は酸化膜の2次電子収率を示す。
FIG. 2 is a graph showing a secondary electron yield depending on a potential difference between a front surface and a back surface of a semiconductor substrate when the apparatus for inspecting electrical defects of a semiconductor device of FIG. 1 is used. The X axis shows the potential difference between the front and back surfaces of the semiconductor substrate when the primary electron beam is applied, and the Y axis shows the secondary electron yield, which is the ratio of secondary electrons emitted to the primary electron beam. Is shown. In particular, SE
si (second electron yield in silicon) is 2
SEox (second electron yield in ox
ide) indicates the secondary electron yield of the oxide film.

【0017】図2を参照すれば、2次電子収率が1を越
えられない場合、半導体ウェーハの表面に印加される電
子と比較して放出される電子が少ないので、半導体素子
(半導体ウェーハ)の表面、例えば導電性パッドの表面に
は電子が蓄積される。これと逆に、2次電子収率が1を
超過する場合半導体基板に印加される電子と比較して放
出される電子が多いので半導体基板の表面、例えば導電
性パッドの表面にはホールが蓄積される。これにより、
2次電子収率が1以下である領域は電子発生領域であ
り、2次電子収率が1以上である領域はホール発生領域
になる。このように半導体基板の表面に電子又はホール
が蓄積されれば、後述するように、図1の半導体素子の
電気的欠陥検査装置を用いてより容易に電気的欠陥が検
査及び分類できる。半導体素子の表面に電子及びホール
を蓄積する方法は図1の電気的欠陥検査装置のイオン発
生器を用いて遂行することもできる。図2では代表的に
シリコンや酸化膜での2次電子収率を示したが、他の物
質に対しても電子発生領域とホール発生領域とが存在す
る。
Referring to FIG. 2, when the secondary electron yield cannot exceed 1, the number of emitted electrons is smaller than the number of electrons applied to the surface of the semiconductor wafer.
Electrons are accumulated on the surface of the (semiconductor wafer), for example, the surface of the conductive pad. Conversely, if the secondary electron yield exceeds 1, more electrons are emitted than electrons applied to the semiconductor substrate, so holes accumulate on the surface of the semiconductor substrate, for example, the surface of the conductive pad. Is done. This allows
A region where the secondary electron yield is 1 or less is an electron generating region, and a region where the secondary electron yield is 1 or more is a hole generating region. If electrons or holes are accumulated on the surface of the semiconductor substrate in this way, as described later, the electrical defect can be more easily inspected and classified using the electrical defect inspection apparatus for a semiconductor device of FIG. The method of accumulating electrons and holes on the surface of the semiconductor device can be performed using the ion generator of the electrical defect inspection apparatus of FIG. FIG. 2 typically shows the secondary electron yield in silicon and oxide films, but other substances also have an electron generation region and a hole generation region.

【0018】次に、図1の電気的欠陥検査装置を用いて
1次電子ビームを半導体素子の表面に照射したとき、電
気的欠陥の種類により欠陥イメージがどのように示され
るかを図3乃至図5を用いて詳細に説明する。電気的欠
陥はエッチングしていないコンタクト部から発生する抵
抗性欠陥と、接合漏れソースやコンタクト部と導電性ラ
インのショートにより発生する漏れ性欠陥に区分する。
Next, when a primary electron beam is irradiated on the surface of a semiconductor device using the electrical defect inspection apparatus shown in FIG. 1, how a defect image is indicated by the type of an electrical defect will be described with reference to FIGS. This will be described in detail with reference to FIG. Electrical defects are classified into a resistive defect generated from an unetched contact portion and a leaky defect generated by a junction leakage source or a short circuit between the contact portion and a conductive line.

【0019】図3乃至図5で使用された半導体素子は分
離絶縁膜102により活性領域が限定された半導体基板100
上にゲート絶縁膜(図示せず)、ポリシリコン膜104及び
シリサイド膜106、例えば、タングステンシリサイド膜
で構成され、ゲート電極の役割を果たす導電性ライン10
8、キャッピング絶縁膜110が順次に積層されたゲートパ
ターンが複数個形成されている。そして、本発明に使用
された半導体素子はこれらのゲートパターンを包んで絶
縁するようにスペーサ112が形成されており、スペーサ1
12の間には不純物領域116、例えばソースやドレーン領
域に電気的に接続する導電性パッド114が形成されてい
る。導電性パッド114は不純物がドーピングされたポリ
シリコン膜、タングステン膜、アルミニウム膜又は銅膜
から構成される。本実施例では導電性ライン108として
ゲート電極を例に取ったが、ビットライン等にも適用で
きる。
The semiconductor device used in FIGS. 3 to 5 is a semiconductor substrate 100 having an active region limited by an isolation insulating film 102.
A gate insulating film (not shown), a polysilicon film 104 and a silicide film 106, for example, a conductive line 10 constituted by a tungsten silicide film and serving as a gate electrode.
8. A plurality of gate patterns in which the capping insulating films 110 are sequentially stacked are formed. In the semiconductor device used in the present invention, a spacer 112 is formed so as to surround and insulate these gate patterns.
A conductive pad 114 electrically connected to the impurity region 116, for example, a source or drain region, is formed between them. The conductive pad 114 is formed of a polysilicon film, a tungsten film, an aluminum film, or a copper film doped with impurities. In this embodiment, a gate electrode is taken as an example of the conductive line 108, but the present invention can be applied to a bit line and the like.

【0020】図3(A)及び図3(B)はエッチングしていない
コンタクト部を有する半導体素子を図1の電気的欠陥検
査装置を用いて検査した場合現れる欠陥イメージを説明
するために示した図面である。図3(A)を参照すれば、図
1の電気的欠陥検査装置を用いる場合、1次電子ビーム
のエネルギーを大きくして半導体基板100の表面と裏面
との電位差を大きくすることにより、2次電子収率を1
より小さくする。こうすれば、前述したように半導体基
板100に印加される電子より放出される電子が少ないの
で導電性パッド114a,114bの表面には電子が蓄積され
る。特に、エッチングしていないコンタクト部150を有
する導電性パッド114bでは電子eが半導体基板100へ移動
できずオープンなコンタクト部を有する導電性パッド11
4aと比較して多くの電子eが表面に残る。
FIGS. 3 (A) and 3 (B) are shown to explain a defect image which appears when a semiconductor element having an unetched contact portion is inspected by using the electric defect inspection apparatus of FIG. It is a drawing. Referring to FIG. 3 (A), when the electrical defect inspection apparatus of FIG. 1 is used, the energy of the primary electron beam is increased to increase the potential difference between the front surface and the back surface of the semiconductor substrate 100, so that the secondary Electron yield of 1
Make it smaller. In this case, as described above, since electrons emitted are smaller than electrons applied to the semiconductor substrate 100, electrons are accumulated on the surfaces of the conductive pads 114a and 114b. In particular, in the conductive pad 114b having the contact portion 150 which has not been etched, the electron e cannot move to the semiconductor substrate 100 and the conductive pad 11 having the open contact portion does not move.
More electrons e remain on the surface compared to 4a.

【0021】次に、図1の電気的欠陥検査装置を用いて
導電性パッド114a,114bが含まれた半導体基板100の表面
に1次電子ビームを印加する。この際、エッチングして
いないコンタクト部150に多く残っている電子eは隣接す
るオープンなコンタクト部より反発力を大きくする役割
を果たす。これにより、エッチングしていないコンタク
ト部150を有する導電性パッド114bはオープンなコンタ
クト部を有する導電性パッド114aより2次電子が多く放
出されて明イメージ(明るいイメージ)を示す。
Next, a primary electron beam is applied to the surface of the semiconductor substrate 100 including the conductive pads 114a and 114b using the electrical defect inspection apparatus shown in FIG. At this time, the electrons e remaining in the contact portion 150 which has not been etched play a role of increasing the repulsive force more than the adjacent open contact portion. As a result, the conductive pad 114b having the unetched contact portion 150 emits more secondary electrons than the conductive pad 114a having the open contact portion, thereby displaying a bright image (bright image).

【0022】図3(B)を参照すれば、先ず、図1の電気的
欠陥検査装置を用いて1次電子ビームのエネルギーを小
さくして半導体基板100の表面と裏面との電位差を小さ
くすることにより、2次電子収率を1より大きくする。
こうすれば、前述したように半導体基板100に印加され
る電子より放出される電子が多いので、導電性パッド11
4c,114dの表面にはホールhが蓄積される。特に、エッチ
ングしていないコンタクト部150が存在する導電性パッ
ド114dの場合、ホールhが半導体基板100へ移動できず、
オープンなコンタクト部を有する導電性パッド114cと比
較して多くの量のホールhが表面に残る。
Referring to FIG. 3B, first, the energy of the primary electron beam is reduced using the electrical defect inspection apparatus of FIG. 1 to reduce the potential difference between the front surface and the back surface of the semiconductor substrate 100. Thereby, the secondary electron yield is made larger than 1.
In this case, as described above, since more electrons are emitted than electrons applied to the semiconductor substrate 100, the conductive pad 11
Holes h accumulate on the surfaces of 4c and 114d. In particular, in the case of the conductive pad 114d where the unetched contact portion 150 exists, the hole h cannot move to the semiconductor substrate 100,
A larger amount of holes h remain on the surface as compared to the conductive pad 114c having an open contact portion.

【0023】次に、図1の電気的欠陥検査装置を用いて
導電性パッド114c,114dが含まれた半導体基板100の表面
に1次電子ビームを印加する。この際、導電性パッド11
4c,114dの表面に存在するホールは2次電子を放出する
トラップとして作用するので、エッチングしていないコ
ンタクト部150を有する導電性パッド114dはオープンな
コンタクト部を有する導電性パッド114cより放出される
2次電子が少なく、暗(暗い)イメージを示す。
Next, a primary electron beam is applied to the surface of the semiconductor substrate 100 including the conductive pads 114c and 114d using the electrical defect inspection apparatus shown in FIG. At this time, the conductive pad 11
Since the holes existing on the surfaces of 4c and 114d act as traps for emitting secondary electrons, the conductive pad 114d having the unetched contact portion 150 is emitted from the conductive pad 114c having the open contact portion. Shows dark (dark) image with few secondary electrons.

【0024】図4(A)及び図4(B)は接合漏れソースを有す
る半導体素子を図1の電気的欠陥検査装置を用いて検査
した場合に現れる欠陥イメージを説明するために示した
図面である。図4(A)を参照すると、先ず、前述したよう
に2次電子収率を1より小さくして導電性パッド114e,1
14fの表面に電子を蓄積させる。この際、漏れソース部
分160を有する導電性パッド114fは電子が漏れ、ソース
部分160へ抜けるので表面にはわずかな電子eしか蓄積さ
れない。
FIGS. 4A and 4B are views for explaining a defect image appearing when a semiconductor device having a junction leakage source is inspected using the electric defect inspection apparatus of FIG. is there. Referring to FIG. 4A, first, as described above, the secondary pad yield is made smaller than 1 and the conductive pads 114e, 1
Accumulate electrons on the surface of 14f. At this time, the conductive pad 114f having the leakage source portion 160 leaks electrons and escapes to the source portion 160, so that only a small amount of electrons e are accumulated on the surface.

【0025】次に、図1の電気的欠陥検査装置を用いて
導電性パッド114e,114fが含まれた半導体基板100の表面
に1次電子ビームを印加する。この際、半導体基板100
がP型でありN型接合領域を有している場合、図4(A)に示
したように漏れソース部160を有する導電性パッド114f
は漏れソースを有しない導電性パッド114eに比べて放出
される2次電子の量が減少して暗イメージを示す。そし
て、半導体基板100がN型でありP型接合領域を有してい
る場合、逆方向バイアスがかかった状態になるので表面
電荷の量には変化がなく、漏れソース部160を有する導
電性パッド114fとその他の導電性パッド114eとは欠陥イ
メージからは区別できない。
Next, a primary electron beam is applied to the surface of the semiconductor substrate 100 including the conductive pads 114e and 114f by using the electrical defect inspection apparatus shown in FIG. At this time, the semiconductor substrate 100
Is a P-type and has an N-type junction region, a conductive pad 114f having a leakage source portion 160 as shown in FIG.
Shows a dark image because the amount of secondary electrons emitted is smaller than that of the conductive pad 114e having no leakage source. When the semiconductor substrate 100 is N-type and has a P-type junction region, a reverse bias is applied, so that the amount of surface charge does not change, and the conductive pad having the leakage source portion 160 is provided. 114f and other conductive pads 114e cannot be distinguished from the defect image.

【0026】図4(B)を参照すると、先ず、前述したよう
に2次電子収率を1より大きくして導電性パッド114g,1
14hの表面にホールhを蓄積させる。次に、図1の電気的
欠陥検査装置を用いて導電性パッド114g,114hが含まれ
た半導体基板100の表面に1次電子ビームを印加する。
Referring to FIG. 4B, first, as described above, the secondary pad yield is made larger than 1, and the conductive pads 114g, 1
The hole h is accumulated on the surface of 14h. Next, a primary electron beam is applied to the surface of the semiconductor substrate 100 including the conductive pads 114g and 114h using the electrical defect inspection apparatus of FIG.

【0027】この際、半導体基板100がP型でありN型接
合領域を有している場合、図4(B)に示したように逆方向
バイアスがかかった状態になるので表面電荷の量には変
化がなく、漏れソース部160を有する導電性パッド114h
とその他の導電性パッド114gとは欠陥イメージから区別
できない。そして、半導体基板100がN型でP型接合領域
を有している場合は正方向バイアスがかかった状態にな
るので、漏れソース部分160を有する導電性パッド114h
は漏れソース部分160からホールが抜けて明イメージを
示す。
At this time, when the semiconductor substrate 100 is P-type and has an N-type junction region, a reverse bias is applied as shown in FIG. Is unchanged, and the conductive pad 114h having the leakage source portion 160
And the other conductive pad 114g cannot be distinguished from the defective image. When the semiconductor substrate 100 is N-type and has a P-type junction region, a positive bias is applied, so that the conductive pad 114h having the leakage source portion 160 is provided.
Shows a bright image when a hole comes out of the leak source portion 160.

【0028】図5(A)及び図5(B)は導電性パッドと導電性
ラインとがショートされた半導体素子を図1の電気的欠
陥検査装置を用いて検査した場合現れる欠陥イメージを
説明するために示した図面である。図5(A)を参照すれ
ば、先ず、前述したように2次電子収率を1より小さく
して導電性パッド114i,114jの表面に電子を蓄積させ
る。次に、図1の電気的欠陥検査装置を用いて導電性パ
ッド114i,114jが含まれた半導体基板100の表面に1次
電子ビームを印加する。この際、導電性パッド114jが電
子を有する導電性ライン108、例えば、シリサイド膜106
とショートされた場合には導電性ライン108へ電子が抜
けられないため相対的に多くの電子が表面に残る。従っ
て、1次電子ビーム印加時の導電性ライン108とショー
トされた導電性パッド114jとはそうではない場合より放
出される2次電子の量が増加して明イメージを示す。
FIGS. 5A and 5B illustrate a defect image that appears when a semiconductor element in which a conductive pad and a conductive line are short-circuited is inspected using the electric defect inspection apparatus of FIG. FIG. Referring to FIG. 5A, first, electrons are accumulated on the surfaces of the conductive pads 114i and 114j with a secondary electron yield smaller than 1 as described above. Next, a primary electron beam is applied to the surface of the semiconductor substrate 100 including the conductive pads 114i and 114j using the electrical defect inspection apparatus of FIG. At this time, the conductive pad 114j is a conductive line 108 having electrons, for example, a silicide film 106.
When a short circuit is caused, electrons cannot escape to the conductive line 108, so that relatively many electrons remain on the surface. Therefore, when the primary electron beam is applied, the conductive line 108 and the short-circuited conductive pad 114j increase the amount of secondary electrons emitted from the conductive pad 108 and the shorted conductive pad 114j.

【0029】図5(B)を参照すれば、先ず、前述したよう
に2次電子収率を1より大きくして導電性パッド114k,1
14lの表面にホールhを蓄積させる。次に、図1の電気的
欠陥検査装置を用いて導電性パッド114k,114lが含まれ
た半導体基板100の表面に1次電子ビームを印加する。
この際、電子を有する導電性ライン108、例えば、シリ
サイド膜106とショートされた導電性パッド114lはホー
ルhが導電性ライン108へ抜けて相対的に少ない量のホー
ルhが表面に存在する。従って、1次電子ビーム印加時
のホールを有する導電性ライン108とショートされた導
電性パッド114lとは、そうではない場合より放出される
2次電子の量が増加して明イメージを示す。
Referring to FIG. 5B, first, as described above, the secondary electron yield is made greater than 1 and the conductive pads 114k, 1
The hole h is accumulated on the surface of 14l. Next, a primary electron beam is applied to the surface of the semiconductor substrate 100 including the conductive pads 114k and 114l using the electrical defect inspection apparatus of FIG.
At this time, in the conductive line 108 having electrons, for example, the conductive pad 114l short-circuited with the silicide film 106, the hole h escapes to the conductive line 108, and a relatively small amount of the hole h exists on the surface. Accordingly, the conductive line 108 having a hole when the primary electron beam is applied and the shorted conductive pad 114l show a bright image due to an increase in the amount of secondary electrons emitted from the conductive pad 108 when the primary electron beam is not applied.

【0030】以上、図3乃至図5で説明したように、導
電性パッドの表面に1次電子ビームを印加した後放出さ
れる2次電子による電圧コントラストを検出し、これを
明又は暗イメージとして半導体素子の電気的欠陥が検査
できる。図3乃至図5では導電性パッド間を比較して明
又は暗イメージを判定したが、基準値を設定し、これに
基づき明又は暗イメージに判定することもできる。そし
て、図3乃至図5で導電性パッド114a〜114lの表面に電
子やホールを積層させる方法として1次電子ビームのエ
ネルギーを調節したが、図1のイオン発生部17を用いて
直接ドーピングすることもできる。
As described above with reference to FIGS. 3 to 5, the voltage contrast due to the secondary electrons emitted after the application of the primary electron beam to the surface of the conductive pad is detected, and this is used as a bright or dark image. An electrical defect of a semiconductor element can be inspected. In FIGS. 3 to 5, the bright or dark image is determined by comparing the conductive pads. However, a bright or dark image can be determined based on a reference value. In FIGS. 3 to 5, the energy of the primary electron beam was adjusted as a method for laminating electrons and holes on the surfaces of the conductive pads 114a to 114l. Can also.

【0031】ところで、抵抗性電気的欠陥、例えば非蝕
刻されたコンタクト部を有する導電性パッド114bを有す
る半導体素子の欠陥イメージと、漏れ性電気的欠陥、例
えば導電性パッド114jと導電性ライン108との間にショ
ートされた半導体素子の欠陥イメージは導電性パッド11
4b,114jの表面に電子が蓄積された場合同一な明イメー
ジを示す。従って、半導体素子の製造工程中に電気的欠
陥が発生する場合、これがどのような電気的欠陥の種類
に応じることかを分類することが必要である。このよう
に電気的欠陥が分類できてこそ半導体素子の製造工程中
に発生する電気的欠陥を正確に治癒でき、先の製造工程
にフィードバックできる。
Incidentally, a resistive electrical defect, for example, a defect image of a semiconductor device having a conductive pad 114b having a non-etched contact portion, and a leaky electrical defect, for example, a conductive pad 114j and a conductive line 108, The defect image of the semiconductor element shorted between the conductive pads 11
4b and 114j show the same bright image when electrons are accumulated on the surface. Therefore, when an electrical defect occurs during a manufacturing process of a semiconductor device, it is necessary to classify the type of the electrical defect according to the electrical defect. Only if the electrical defects can be classified in this way, the electrical defects generated during the manufacturing process of the semiconductor element can be accurately cured and can be fed back to the previous manufacturing process.

【0032】次に図3乃至図5に説明したことに基づき
半導体素子の電気的欠陥をどのように分類し、検査でき
るかに対して図6及び図7を用いて説明する。図6及び
図7にサンプルとして使用された半導体素子は図3乃至
図5に説明したように半導体基板100上に複数本の導電
性ライン108、該導電性ライン108を絶縁させる絶縁膜11
0,112と、該絶縁膜110,112の間に形成された導電性パッ
ド114a〜114lを有する。
Next, a description will be given, with reference to FIGS. 6 and 7, of how the electrical defects of the semiconductor device can be classified and inspected based on the description of FIGS. The semiconductor element used as a sample in FIGS. 6 and 7 includes a plurality of conductive lines 108 on a semiconductor substrate 100 and an insulating film 11 for insulating the conductive lines 108 as described in FIGS.
0,112 and conductive pads 114a to 114l formed between the insulating films 110,112.

【0033】図6は、図1の半導体素子の電気的欠陥検
査装置を用いて電気的欠陥が分類できる半導体素子の電
気的欠陥検査方法の一例を示したフローチャートであ
る。具体的に、1次電子ビームエネルギーを高く調節し
て2次電子収率を1未満になるようにして導電性パッド
の表面に電子を蓄積する(ステップ201)。次いで、電子
の蓄積された導電性パッドに1次電子ビームを照射した
後放出される2次電子によって生じる導電性パッド間の
電圧コントラストから得られる欠陥イメージを1次検出
する(ステップ203)。次に、導電性パッドの表面に電子
を蓄積した後、1次検出された欠陥イメージが暗(暗い)
イメージであるか否かを判断する(ステップ205)。
FIG. 6 is a flowchart showing an example of a method for inspecting an electrical defect of a semiconductor device, which can classify electrical defects using the apparatus for inspecting an electrical defect of a semiconductor device of FIG. Specifically, electrons are accumulated on the surface of the conductive pad by adjusting the primary electron beam energy to a high value so that the secondary electron yield is less than 1 (step 201). Next, a primary electron beam is irradiated on the conductive pad in which electrons are stored, and a defect image obtained from a voltage contrast between the conductive pads caused by secondary electrons emitted is primarily detected (step 203). Next, after electrons are accumulated on the surface of the conductive pad, the primary detected defect image becomes dark (dark).
It is determined whether the image is an image (step 205).

【0034】続いて、1次検出された欠陥イメージが暗
イメージであれば、再び1次電子ビームエネルギーを低
く調節して導電性パッドの表面にホールを蓄積する(ス
テップ207)。次いで、ホールの蓄積された導電性パッド
に1次電子ビームを照射した後放出される2次電子によ
って生じる導電性パッド間の電圧コントラストから得ら
れる欠陥イメージを2次検出する(ステップ209)。導電
性パッドの表面にホールを蓄積した後、2次検出された
欠陥イメージが暗であるか否かを判断する(ステップ21
1)。2次検出された欠陥イメージが暗イメージであり、
1次電子ビームエネルギーが最低値である場合、暗イメ
ージである導電性パッドは物理的な欠陥を有することを
示す(ステップ213及び215)。2次検出された欠陥イメー
ジが暗イメージであり、1次電子ビームエネルギーが最
低値ではない場合、1次電子ビームエネルギーを低くし
て欠陥イメージを検出する段階であるステップ207及び2
09へ戻る。そして、導電性パッドの表面にホールを蓄積
した後検出された2次欠陥イメージが暗イメージではな
い導電性パッドは接合漏れソースによる欠陥イメージを
有することを示す(ステップ217)。
Subsequently, if the primary detected defect image is a dark image, the primary electron beam energy is adjusted again to accumulate holes on the surface of the conductive pad (step 207). Next, a defect image obtained from a voltage contrast between the conductive pads caused by secondary electrons emitted after irradiating the conductive pad in which the holes are accumulated with the primary electron beam is detected (step 209). After accumulating holes on the surface of the conductive pad, it is determined whether the secondary detected defect image is dark (step 21).
1). The secondary detected defect image is a dark image,
If the primary electron beam energy is at a minimum, it indicates that the conductive pad, which is a dark image, has a physical defect (steps 213 and 215). If the secondary detected defect image is a dark image and the primary electron beam energy is not the lowest value, steps 207 and 207 are steps of lowering the primary electron beam energy and detecting the defect image.
Return to 09. The secondary defect image detected after accumulating holes on the surface of the conductive pad is not a dark image, indicating that the conductive pad has a defect image due to a junction leakage source (step 217).

【0035】次に、1次検出された欠陥イメージが暗イ
メージではなければ、再び1次電子ビームエネルギーを
低く調節して導電性パッドの表面にホールを蓄積する
(ステップ307)。次いで、ホールの蓄積された導電性パ
ッドに1次電子ビームを照射した後、放出される2次電
子により導電性パッド間の電圧コントラストにより得ら
れる欠陥イメージを3次検出する(ステップ309)。導電
性パッドの表面にホールを蓄積した後、3次検出された
欠陥イメージが暗イメージであるか否かを判断する(ス
テップ311)。3次検出された欠陥イメージが暗イメージ
である導電性パッドは非蝕刻されたコンタクト部による
欠陥を有することを示す(ステップ317)。3次検出され
た欠陥イメージが暗ではない場合、1次電子ビームエネ
ルギーが最低値であるか否かを判断する(ステップ31
3)。最低値であれば、暗ではないイメージである導電性
パッドはコンタクト部と導電ラインとのショートによる
電気的欠陥を有することを示し(ステップ315)、そうで
はなければ、再び1次電子ビームエネルギーを低くして
欠陥イメージを検出する過程に戻る。
Next, if the primary detected defect image is not a dark image, the primary electron beam energy is adjusted again to accumulate holes on the surface of the conductive pad.
(Step 307). Next, after the primary electron beam is irradiated on the conductive pad in which the holes are accumulated, the defect image obtained by the voltage contrast between the conductive pads by the emitted secondary electrons is tertiarily detected (step 309). After accumulating holes on the surface of the conductive pad, it is determined whether the tertiary detected defect image is a dark image (step 311). The tertiary detected defect image is a dark image, indicating that the conductive pad has a defect due to a non-etched contact portion (step 317). If the tertiary detected defect image is not dark, it is determined whether or not the primary electron beam energy is the lowest value (step 31).
3). If the minimum value, the non-dark image indicates that the conductive pad has an electrical defect due to a short circuit between the contact portion and the conductive line (step 315); otherwise, the primary electron beam energy is again reduced. Then, the process returns to the process of detecting a defective image.

【0036】要するに、電子を蓄積した後、電気的欠陥
検査装置で欠陥を検出する時、暗イメージを有する導電
性パッドは接合漏れ又は物理的欠陥による電気的欠陥を
有することを示すが、表面にホールを蓄積した後に検査
する場合、接合漏れを有する導電性パッドの欠陥イメー
ジは反転する反面、物理的欠陥を有する導電性パッドの
欠陥イメージは反転しない。そして、電子を蓄積した
後、電気的欠陥検査装置で、欠陥を検出する場合、暗で
はない欠陥イメージを有する導電性パッドはコンタクト
部と導電性ライン若しくはエッチングしていないコンタ
クト部との間のショート回路による電気的欠陥を示す
が、表面にホールを蓄積した後に検査する場合、非蝕刻
されたコンタクト部を有する導電性パッドの欠陥イメー
ジは反転し、コンタクト部とラインとの間のショート回
路を含む導電性パッドの欠陥イメージは反転しない。
In short, when detecting defects with an electrical defect inspection apparatus after accumulating electrons, a conductive pad having a dark image indicates an electrical defect due to junction leakage or a physical defect. When inspecting after accumulating holes, the defect image of the conductive pad having the junction leakage is inverted, but the defect image of the conductive pad having the physical defect is not inverted. Then, when the defect is detected by the electrical defect inspection apparatus after the electrons are accumulated, the conductive pad having the non-dark defect image is short-circuited between the contact portion and the conductive line or the unetched contact portion. When inspecting after an electrical defect due to a circuit but accumulating holes in the surface, the defect image of the conductive pad having a non-etched contact portion is inverted and includes a short circuit between the contact portion and the line. The defect image of the conductive pad does not reverse.

【0037】図7は図1の半導体素子の電気的欠陥検査
装置を用いて電気的欠陥が分類できる半導体素子の電気
的欠陥検査方法の他の例を示したフローチャートであ
る。図1の補助チャンバ13内にローディングされた半導
体素子の導電性パッドの表面に、イオン発生器17を用い
てホールを蓄積する(ステップ401)。次いで、ホールを
蓄積した半導体素子を電気的欠陥検査装置の主チャンバ
15にローディングする(ステップ403)。次いで、電気的
欠陥検査装置の主チャンバ15からホールの蓄積された導
電性パッドに1次電子ビームを照射した後、放出される
2次電子による電圧コントラストにより得られる欠陥イ
メージを1次検出する(ステップ404)。次に、1次検出
された欠陥イメージが暗イメージであるか否かを判断す
る(ステップ405)。
FIG. 7 is a flow chart showing another example of a method for inspecting an electrical defect of a semiconductor device which can classify an electrical defect using the apparatus for inspecting an electrical defect of a semiconductor device of FIG. Holes are accumulated on the surface of the conductive pad of the semiconductor device loaded in the auxiliary chamber 13 of FIG. 1 by using the ion generator 17 (step 401). Next, the semiconductor element having accumulated holes is transferred to the main chamber of the electrical defect inspection apparatus.
Loading to 15 (step 403). Next, after the primary electron beam is irradiated from the main chamber 15 of the electrical defect inspection apparatus to the conductive pad in which the holes are accumulated, a defect image obtained by voltage contrast by secondary electrons emitted is primarily detected ( Step 404). Next, it is determined whether the primary detected defect image is a dark image (step 405).

【0038】1次検出された欠陥イメージが暗イメージ
である場合、電気的欠陥検査装置の補助チャンバ13へ半
導体素子をアンローディングする(ステップ407)。補助
チャンバ13へアンローディングされた半導体素子の導電
性パッドの表面にイオン発生器17を用いて電子を蓄積す
る(ステップ409)。次いで、電子の蓄積された導電性パ
ッドに1次電子ビームを照射した後、放出される2次電
子による電圧コントラストにより得られる欠陥イメージ
を2次検出する(ステップ410)。次いで、2次検出され
た欠陥イメージが暗であるか否かを判断する(ステップ4
11)。2次検出された欠陥イメージが暗イメージである
導電性パッドは物理的な欠陥を有することを示し(ステ
ップ413)、そうではなければ、非蝕刻されたコンタクト
部による電気的欠陥を有することを示す(ステップ51
5)。
If the primary detected defect image is a dark image, the semiconductor device is unloaded into the auxiliary chamber 13 of the electrical defect inspection device (step 407). Electrons are accumulated on the surface of the conductive pad of the semiconductor device unloaded into the auxiliary chamber 13 using the ion generator 17 (step 409). Next, after a primary electron beam is irradiated on the conductive pad in which electrons are accumulated, a defect image obtained by a voltage contrast due to the emitted secondary electrons is secondarily detected (step 410). Next, it is determined whether the secondary detected defect image is dark (step 4).
11). The conductive pad whose secondary detected defect image is a dark image indicates that the conductive pad has a physical defect (step 413), and otherwise indicates that it has an electric defect due to the non-etched contact portion. (Step 51
Five).

【0039】次に、1次検出された欠陥イメージが暗イ
メージではなければ、電気的欠陥検査装置の補助チャン
バ13に半導体素子をアンローディングする(ステップ50
7)。次いで、補助チャンバ13にアンローディングされた
半導体素子の導電性パッドの表面に、イオン発生器17を
用いて電子を蓄積する(ステップ509)。次いで、電子の
蓄積された導電性パッドに1次電子ビームを照射した
後、放出される2次電子による電圧コントラストにより
得られる欠陥イメージを3次検出する(ステップ510)。
次いで、3次検出された欠陥イメージが暗であるか否か
を判断する(ステップ511)。3次検出された欠陥イメー
ジが暗イメージである場合、導電性パッドは接合漏れソ
ースによる電気的欠陥を有することを示し(ステップ51
3)、そうではなければコンタクト部と導電ラインとの間
のショート回路による電気的欠陥を有することを示す
(ステップ515)。
Next, if the primary detected defect image is not a dark image, the semiconductor device is unloaded into the auxiliary chamber 13 of the electrical defect inspection apparatus (step 50).
7). Next, electrons are accumulated on the surface of the conductive pad of the semiconductor element unloaded into the auxiliary chamber 13 using the ion generator 17 (step 509). Next, after irradiating a primary electron beam to the conductive pad in which the electrons are accumulated, a tertiary defect image obtained by voltage contrast by the emitted secondary electrons is detected (step 510).
Next, it is determined whether the tertiary detected defect image is dark (step 511). If the tertiary detected defect image is a dark image, it indicates that the conductive pad has an electrical defect due to a junction leakage source (step 51).
3), otherwise indicate an electrical fault due to a short circuit between the contact and the conductive line
(Step 515).

【0040】要するに、ホールを蓄積した後、電気的欠
陥検査装置で欠陥を検出する場合、暗イメージである導
電性パッドは物理的欠陥又は非蝕刻されたコンタクト部
による電気的欠陥を有するが、表面に電子を蓄積した後
検査する場合、非蝕刻されたコンタクト部を有する導電
性パッドの欠陥イメージは反転する反面、物理的欠陥を
有する導電性パッドの欠陥イメージは反転しない。そし
て、ホールを蓄積した後に電気的欠陥検査装置で欠陥を
検出し、導電性パッドが暗の欠陥イメージを有していな
い場合、接合漏れソース又はコンタクト部と導電性ライ
ンとの間のショート回路による電気的欠陥を生じている
ことを示すが、表面に電子を蓄積した後に検査する場
合、コンタクト部と導電性ラインとの間のショート回路
を有する導電性パッドの欠陥イメージは暗イメージに反
転せず、接合漏れソースを有する導電性パッドは反転す
る。
In short, when a defect is detected by the electrical defect inspection apparatus after the holes are accumulated, the conductive pad, which is a dark image, has a physical defect or an electrical defect due to a non-etched contact portion. When testing after storing electrons, the defect image of the conductive pad having the non-etched contact portion is inverted, but the defect image of the conductive pad having the physical defect is not inverted. Then, after accumulating holes, a defect is detected by an electrical defect inspection device, and if the conductive pad does not have a dark defect image, a junction leakage source or a short circuit between the contact portion and the conductive line. Indicates that an electrical defect has occurred, but when inspecting after accumulating electrons on the surface, the defect image of the conductive pad having a short circuit between the contact portion and the conductive line does not reverse to a dark image The conductive pad having the junction leakage source is inverted.

【0041】[0041]

【発明の効果】前述したように、本発明の半導体素子の
電気的欠陥検査装置は電気的欠陥を検査する前に半導体
素子のパッドの表面に電子又はホールを蓄積して半導体
素子の電気的欠陥を検出し、これを種類別に分類でき
る。特に、本発明の半導体素子の電気的欠陥検査装置は
補助チャンバに連結されたイオン発生器を用いるか、或
いは1次電子ビームのエネルギーを調節して半導体素子
の導電性パッドに電子又はホールを蓄積することができ
る。
As described above, the apparatus for inspecting an electrical defect of a semiconductor device according to the present invention accumulates electrons or holes on the surface of a pad of the semiconductor device before inspecting the electrical defect, so that the electrical defect of the semiconductor device is eliminated. Can be detected and classified according to type. In particular, the apparatus for inspecting electrical defects of a semiconductor device according to the present invention uses an ion generator connected to an auxiliary chamber, or accumulates electrons or holes in conductive pads of the semiconductor device by adjusting the energy of a primary electron beam. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体素子の電気的欠陥検査装置
を説明するために示した概略図である。
FIG. 1 is a schematic view illustrating an apparatus for inspecting electrical defects of a semiconductor device according to the present invention.

【図2】図1の半導体素子の電気的欠陥検査装置を用い
る時半導体基板の表面と裏面との電位差による2次電子
収率を示したグラフである。
FIG. 2 is a graph showing a secondary electron yield depending on a potential difference between a front surface and a back surface of a semiconductor substrate when the apparatus for inspecting electrical defects of a semiconductor device of FIG. 1 is used.

【図3】エッチングしていないコンタクト部を有する半
導体素子を図1の電気的欠陥検査装置を用いて検査した
場合現れる欠陥イメージを説明するために示した図面で
ある。
FIG. 3 is a view for explaining a defect image that appears when a semiconductor device having a contact portion that has not been etched is inspected using the electrical defect inspection apparatus of FIG. 1;

【図4】接合漏れソースを有する半導体素子を図1の電
気的欠陥検査装置を用いて検査した場合現れる欠陥イメ
ージを説明するために示した図面である。
FIG. 4 is a view illustrating a defect image that appears when a semiconductor device having a junction leakage source is inspected using the electrical defect inspection apparatus of FIG. 1;

【図5】導電性パッドと導電性ラインとがショートされ
た半導体素子を図1の電気的欠陥検査装置を用いて検査
した場合現れる欠陥イメージを説明するために示した図
面である。
5 is a view illustrating a defect image that appears when a semiconductor device in which a conductive pad and a conductive line are short-circuited is inspected using the electrical defect inspection apparatus of FIG. 1;

【図6】図1の半導体素子の電気的欠陥検査装置を用い
て電気的欠陥が分類できる半導体素子の電気的欠陥検査
方法の一例を示したフローチャートである。
FIG. 6 is a flowchart illustrating an example of a method for inspecting an electrical defect of a semiconductor device, which can classify electrical defects using the apparatus for inspecting an electrical defect of a semiconductor device of FIG. 1;

【図7】図1の半導体素子の電気的欠陥検査装置を用い
て電気的欠陥が分類できる半導体素子の電気的欠陥検査
方法の他の例を示したフローチャートである。
FIG. 7 is a flowchart illustrating another example of a method for inspecting an electrical defect of a semiconductor device, which can classify electrical defects using the apparatus for inspecting an electrical defect of a semiconductor device of FIG. 1;

【符号の説明】[Explanation of symbols]

11…ハンドラ部 13…補助チャンバ 15…主チャンバ 16…真空調節部 17…イオン発生部 19…電子ビームソース部 21…信号処理部 23…画像ディスプレイ部 25…データ分析部 26…外部コンピュータ 27…中央コンピュータ 29…干渉計調節器 31…ステージ移動部 32…光学手段 33…イメージ処理部 35…パターン整列部 37…ステージ調節部 11 Handler unit 13 Auxiliary chamber 15 Main chamber 16 Vacuum control unit 17 Ion generation unit 19 Electron beam source unit 21 Signal processing unit 23 Image display unit 25 Data analysis unit 26 External computer 27 Central Computer 29 ... Interferometer adjuster 31 ... Stage moving unit 32 ... Optical means 33 ... Image processing unit 35 ... Pattern aligning unit 37 ... Stage adjusting unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 徳 容 大韓民国京畿道軍浦市当洞900番地 東亜 アパート106棟503号 Fターム(参考) 2G001 AA03 AA05 BA07 CA03 GA01 GA06 GA12 HA12 HA13 KA03 LA11 MA05 PA11 2G132 AA00 AF13 AG00 AL11 4M106 AA01 AA02 BA02 CA16 DH24 DJ03 DJ15 DJ18 DJ20 DJ24 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Kim Deok-Yong 900 Toung-dong, Gunpo-si, Gyeonggi-do, Republic of Korea No.106, 503, Toa Apartment F-term (Reference) 2G001 AA03 AA05 BA07 CA03 GA01 GA06 GA12 HA12 HA13 KA03 LA11 MA05 PA11 2G132 AA00 AF13 AG00 AL11 4M106 AA01 AA02 BA02 CA16 DH24 DJ03 DJ15 DJ18 DJ20 DJ24

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板を積載する補助チャンバと、 前記補助チャンバ内の半導体基板の表面にホール(陽イ
オン)や電子(陰イオン))をドーピングするイオン発生部
と、 前記補助チャンバと連結され前記半導体基板を積載する
ステージを含む主チャンバと、 前記主チャンバ内に位置する半導体基板に電気的欠陥を
検査するための1次電子ビームを走査する電子ビームソ
ース部と、 前記走査された1次電子ビームにより前記半導体基板か
ら発生した2次電子の電圧コントラストによる電気的信
号を検出して増幅する信号処理部と、 前記信号処理部で処理された電気的信号を分析して電気
的欠陥を判定し、統計処理するデータ分析部と、 外部コンピュータから前記半導体基板の物理的欠陥の位
置データを受け取って出力し、各構成要素を制御する中
央コンピュータと、 前記中央コンピュータから伝達される前記半導体基板の
物理的欠陥の位置を追跡するステージ調節部と、 前記信号処理部で処理された電気的信号を画像処理し、
搭載された電気的欠陥分類フローチャート手順に基づい
て前記中央コンピュータにフィードバックするイメージ
処理部とを含むことを特徴とする半導体素子の電気的欠
陥検査装置。
1. An auxiliary chamber for loading a semiconductor substrate, an ion generator for doping holes (cations) or electrons (anions) on a surface of the semiconductor substrate in the auxiliary chamber, and an auxiliary chamber connected to the auxiliary chamber. A main chamber including a stage on which the semiconductor substrate is mounted; an electron beam source for scanning a semiconductor substrate positioned in the main chamber with a primary electron beam for inspecting an electrical defect; A signal processing unit for detecting and amplifying an electrical signal based on a voltage contrast of secondary electrons generated from the semiconductor substrate by the electron beam; and analyzing the electrical signal processed by the signal processing unit to determine an electrical defect. A data analyzing unit for performing statistical processing; and receiving and outputting position data of a physical defect of the semiconductor substrate from an external computer, and controlling each component. A central computer, a stage adjusting unit to track the position of the physical defects of the semiconductor substrate transferred from the central computer, the electrical signal processed by the signal processing unit performs image processing,
And an image processing unit that feeds back to the central computer based on the installed electrical defect classification flowchart procedure.
【請求項2】 前記ステージ調節部は、主チャンバ内の
ステージを移動するステージ移動部と、これに連結され
たレーザー干渉計調節器とからなることを特徴とする請
求項1に記載の半導体素子の電気的欠陥検査装置。
2. The semiconductor device according to claim 1, wherein the stage adjuster comprises a stage mover for moving a stage in the main chamber, and a laser interferometer adjuster connected to the stage mover. Electrical defect inspection equipment.
【請求項3】 前記信号処理部に前記信号処理部で処理
された電気的信号を画像処理して可視データとして表示
する画像ディスプレイ部が連結されていることを特徴と
する請求項1に記載の半導体素子の電気的欠陥検査装
置。
3. The signal processing unit according to claim 1, wherein the signal processing unit is connected to an image display unit that performs image processing on the electric signal processed by the signal processing unit and displays the processed data as visible data. An electrical defect inspection device for semiconductor devices.
【請求項4】 半導体基板上に複数本の導電性ライン、
該導電性ラインを絶縁させる絶縁膜と該絶縁膜との間に
形成された導電性パッドを有する半導体素子を準備する
段階と、 前記導電性パッドの表面に電子又はホールを蓄積する段
階と、 前記電子又はホールの蓄積された導電性パッドに1次電
子ビームを照射する段階と、 前記1次電子ビームが照射された導電性パッドから放出
される2次電子により前記導電性パッドの電圧コントラ
ストを検出して前記半導体基板に存在する電気的欠陥を
判定する段階とを備えることを特徴とする半導体素子の
電気的欠陥検査方法。
4. A plurality of conductive lines on a semiconductor substrate,
Providing a semiconductor device having an insulating film for insulating the conductive line and a conductive pad formed between the insulating film; accumulating electrons or holes on the surface of the conductive pad; Irradiating a conductive pad with accumulated electrons or holes with a primary electron beam; and detecting a voltage contrast of the conductive pad with secondary electrons emitted from the conductive pad irradiated with the primary electron beam. Determining an electrical defect existing in the semiconductor substrate.
【請求項5】 前記導電性パッドの表面に電子又はホー
ルを蓄積する段階は、イオン発生器を用いて遂行するこ
とを特徴とする請求項4に記載の半導体素子の電気的欠
陥検査方法。
5. The method of claim 4, wherein the step of accumulating electrons or holes on the surface of the conductive pad is performed using an ion generator.
【請求項6】 前記導電性パッドの表面に電子又はホー
ルを蓄積する段階は、1次電子ビームのエネルギーを調
節して遂行することを特徴とする請求項4に記載の半導
体素子の電気的欠陥検査方法。
6. The electrical defect of a semiconductor device according to claim 4, wherein the step of accumulating electrons or holes on the surface of the conductive pad is performed by adjusting energy of a primary electron beam. Inspection methods.
【請求項7】 2次電子による電圧コントラストにより
得られる欠陥イメージが明イメージであるか、又は暗イ
メージであるかによって電気的欠陥を判断することを特
徴とする請求項4に記載の半導体素子の電気的欠陥検査
方法。
7. The semiconductor device according to claim 4, wherein the electrical defect is determined based on whether the defect image obtained by the voltage contrast due to the secondary electrons is a bright image or a dark image. Electrical defect inspection method.
【請求項8】 半導体基板上に複数本の導電性ライン、
及び前記導電性ラインを絶縁する絶縁膜同士の間に形成
された導電性パッドを有する半導体素子を備える段階
と、 前記導電性パッドの表面に電子を蓄積する段階と、 前記電子を蓄積した導電性パッドに1次電子ビームを照
射した後、放出される2次電子に応じて生じる前記導電
性パッド間の電圧コントラストにより得られる欠陥イメ
ージを1次検出する段階と、 前記1次検出された欠陥イメージが暗イメージであるか
否かを判断する段階と、 前記1次検出された欠陥イメージが暗であれば、前記導
電性パッドの表面にホールを蓄積する段階と、 前記ホールを蓄積した導電性パッドに1次電子ビームを
照射した後、放出される2次電子に応じて生じる前記導
電性パッド間の電圧コントラストにより得られる欠陥イ
メージを2次検出する段階と、 前記2次検出された欠陥イメージが暗イメージである場
合、導電性パッドは物理的な欠陥を有し、 前記2次検出された欠陥イメージが暗ではないイメージ
の場合、導電性パッドは接合漏れソースによる電気的欠
陥を有すると判断する段階と、 前記1次検出された欠陥イメージが暗イメージではなけ
れば、前記導電性パッドの表面にホールを蓄積する段階
と、 前記ホールを蓄積した導電性パッドに1次電子ビームを
照射した後、放出される2次電子に応じて生じる前記導
電性パッド間の電圧コントラストにより得られる欠陥イ
メージを3次検出する段階と、 前記3次検出した欠陥イメージが暗イメージである場
合、導電性パッドは非蝕刻されたコンタクト部による電
気的欠陥を有し、暗ではないイメージである場合、導電
性パッドは該導電性パッドと導電性ラインとの間のショ
ート回路による電気的欠陥を有すると判断する段階とを
備えることを特徴とする半導体素子の電気的欠陥検査方
法。
8. A plurality of conductive lines on a semiconductor substrate,
Providing a semiconductor element having a conductive pad formed between insulating films that insulate the conductive lines; storing electrons on the surface of the conductive pad; Irradiating the pad with a primary electron beam and primary detecting a defect image obtained by voltage contrast between the conductive pads generated according to secondary electrons emitted; and detecting the primary detected defect image. Judging whether the image is a dark image, if the primary detected defect image is dark, accumulating holes on the surface of the conductive pad; and a conductive pad accumulating the holes. Detecting a defect image obtained by voltage contrast between the conductive pads generated according to the secondary electrons emitted after irradiating a primary electron beam to the substrate. If the secondary detected defect image is a dark image, the conductive pad has a physical defect. If the secondary detected defect image is not a dark image, the conductive pad has a junction leakage. Determining that there is an electrical defect due to a source; storing the hole on the surface of the conductive pad if the primary detected defect image is not a dark image; and conductive pad storing the hole. Irradiating a primary electron beam to the semiconductor device, and tertiarily detecting a defect image obtained by a voltage contrast between the conductive pads generated according to the secondary electrons emitted; In the case of an image, the conductive pad has an electrical defect due to the non-etched contact, and in the case of a non-dark image, the conductive pad has the conductive defect. Electrical defect inspection method for a semiconductor device characterized by comprising a step of determining to have an electrical defect due to a short circuit between the sexual pad and the conductive lines.
【請求項9】 前記導電性パッドの表面に電子又はホー
ルを蓄積する段階は、1次電子ビームのエネルギーを調
節して遂行することを特徴とする請求項8に記載の半導
体素子の電気的欠陥検査方法。
9. The electrical defect of the semiconductor device according to claim 8, wherein the step of accumulating electrons or holes on the surface of the conductive pad is performed by adjusting energy of a primary electron beam. Inspection methods.
【請求項10】 半導体基板上に導電性ライン、及び前
記導電性ラインを絶縁させる絶縁膜同士の間に形成され
た導電性パッドを有する半導体素子を準備する段階と、 前記導電性パッドの表面にホールを蓄積する段階と、 前記ホールを蓄積した導電性パッドに1次電子を照射し
た後、放出される2次電子に応じて生じる電圧コントラ
ストにより得られる欠陥イメージを1次検出する段階
と、 前記1次検出された欠陥イメージが暗イメージであるか
否かを判断する段階と、 前記1次検出された欠陥イメージが暗イメージであれ
ば、前記導電性パッドの表面に電子を蓄積する段階と、 前記電子を蓄積した導電性パッドに1次電子を照射した
後、放出される2次電子に応じて生じる電圧コントラス
トにより得られる欠陥イメージを2次検出する段階と、 前記2次検出された欠陥イメージが暗イメージの場合導
電性パッドは物理的な欠陥を有し、 暗ではないイメージの場合導電性パッドは非蝕刻された
コンタクト部による電気的欠陥を有すると判断する段階
と、 前記1次検出された欠陥イメージが暗イメージではなけ
れば、前記導電性パッドの表面に電子を蓄積する段階
と、 前記電子を蓄積した導電性パッドに1次電子ビームを照
射した後、放出される2次電子に応じて生じる電圧コン
トラストにより得られる欠陥イメージを3次検出する段
階と、 前記3次検出された欠陥イメージが暗イメージの場合導
電性パッドは接合漏れソースによる電気的欠陥を有し、 暗イメージではない場合導電性パッドは前記導電性パッ
ドと導電性ラインとの間のショート回路による電気的欠
陥を有すると判断する段階とを含んで成ることを特徴と
する半導体素子の電気的欠陥検査方法。
10. A step of preparing a semiconductor device having a conductive line on a semiconductor substrate and a conductive pad formed between insulating films for insulating the conductive line; Accumulating holes, irradiating the conductive pads with accumulated holes with primary electrons, and primary detecting a defect image obtained by voltage contrast generated according to secondary electrons emitted; Determining whether the primary detected defect image is a dark image; and storing the electrons on the surface of the conductive pad if the primary detected defect image is a dark image; A step of irradiating a conductive pad storing the electrons with primary electrons and then secondary detecting a defect image obtained by a voltage contrast generated according to the secondary electrons emitted. If the second detected defect image is a dark image, the conductive pad has a physical defect, and if the image is not dark, the conductive pad has an electrical defect due to a non-etched contact portion. Judging, if the primary detected defect image is not a dark image, accumulating electrons on the surface of the conductive pad; and irradiating the conductive pad storing the electrons with a primary electron beam. Thereafter, a third step of detecting a defect image obtained by voltage contrast generated according to the emitted secondary electrons, and if the third detected defect image is a dark image, the conductive pad is electrically connected to a junction leakage source. If the conductive pad has a defect and is not a dark image, the conductive pad has an electrical defect due to a short circuit between the conductive pad and the conductive line. Electrical defect inspection method for a semiconductor device characterized by comprising the steps of disconnection.
【請求項11】 前記導電性パッドの表面に電子又はホ
ールを蓄積する段階はイオン発生器を用いて遂行するこ
とを特徴とする請求項10に記載の半導体素子の電気的欠
陥検査方法。
11. The method of claim 10, wherein the step of accumulating electrons or holes on the surface of the conductive pad is performed using an ion generator.
JP2001350215A 2000-11-23 2001-11-15 Semiconductor device electrical defect inspection method using semiconductor device electrical defect inspection apparatus Expired - Fee Related JP3833928B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-070009 2000-11-23
KR1020000070009A KR100351059B1 (en) 2000-11-23 2000-11-23 apparauts for detecting electrical defect in semiconductor device and electrical defect detection method of semiconductor device using the same

Publications (2)

Publication Number Publication Date
JP2002228608A true JP2002228608A (en) 2002-08-14
JP3833928B2 JP3833928B2 (en) 2006-10-18

Family

ID=19700921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001350215A Expired - Fee Related JP3833928B2 (en) 2000-11-23 2001-11-15 Semiconductor device electrical defect inspection method using semiconductor device electrical defect inspection apparatus

Country Status (7)

Country Link
JP (1) JP3833928B2 (en)
KR (1) KR100351059B1 (en)
CN (1) CN1193419C (en)
DE (1) DE10151127A1 (en)
FR (1) FR2817621B1 (en)
GB (1) GB2372629B (en)
TW (1) TW503504B (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720445B (en) * 2002-10-08 2010-06-16 应用材料以色列公司 Methods and systems for process monitoring using X-ray emission
KR100499160B1 (en) * 2003-01-15 2005-07-01 삼성전자주식회사 Method for wafer inspection and apparatus for the same
US7402801B2 (en) 2005-04-12 2008-07-22 Umci Ltd Inspecting method of a defect inspection device
CN100403508C (en) * 2005-06-29 2008-07-16 联华电子股份有限公司 Defect detection component and detecting and producing method thereof
KR100744234B1 (en) * 2005-12-28 2007-07-30 동부일렉트로닉스 주식회사 Method for inspection well to well junction leakage
CN102193062B (en) * 2010-03-19 2013-07-31 中芯国际集成电路制造(北京)有限公司 Method for detecting source leakage defect of PMOS (P-channel metal oxide semiconductor) device
CN101881687A (en) * 2010-05-28 2010-11-10 上海宏力半导体制造有限公司 Leak detection device of semiconductor manufacturing platform as well as use method and platform thereof
CN103456655B (en) * 2012-05-30 2016-03-23 南亚科技股份有限公司 The detection method of semiconductor blind hole
JP2015070195A (en) * 2013-09-30 2015-04-13 ソニー株式会社 Semiconductor device and test method
KR102575017B1 (en) * 2016-11-17 2023-09-05 삼성디스플레이 주식회사 Detecting method for defect of glass substrate
KR102324622B1 (en) * 2018-12-12 2021-11-12 어플라이드 머티리얼즈 이스라엘 리미티드 Process monitoring

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415851A (en) * 1981-05-26 1983-11-15 International Business Machines Corporation System for contactless testing of multi-layer ceramics
DE69227056T2 (en) * 1991-03-22 1999-05-12 Nec Corp., Tokio/Tokyo Error analysis method using an electron beam
JPH09320505A (en) * 1996-03-29 1997-12-12 Hitachi Ltd Electron beam type inspecting method, device therefor, manufacture of semiconductor, and its manufacturing line
JPH09312318A (en) * 1996-05-21 1997-12-02 Hitachi Ltd Pattern defect inspection device
JP2907146B2 (en) * 1996-09-11 1999-06-21 日本電気株式会社 Method and apparatus for searching for specific part of memory LSI
US6504393B1 (en) * 1997-07-15 2003-01-07 Applied Materials, Inc. Methods and apparatus for testing semiconductor and integrated circuit structures
KR20000027700A (en) * 1998-10-29 2000-05-15 이창세 Method for measuring crystal defect affecting electric characteristics of wafer
US6232787B1 (en) * 1999-01-08 2001-05-15 Schlumberger Technologies, Inc. Microstructure defect detection

Also Published As

Publication number Publication date
GB2372629B (en) 2003-04-23
CN1193419C (en) 2005-03-16
CN1355558A (en) 2002-06-26
GB2372629A (en) 2002-08-28
DE10151127A1 (en) 2002-06-06
KR20020040092A (en) 2002-05-30
FR2817621A1 (en) 2002-06-07
JP3833928B2 (en) 2006-10-18
TW503504B (en) 2002-09-21
FR2817621B1 (en) 2005-08-05
KR100351059B1 (en) 2002-09-05
GB0124937D0 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
US7211797B2 (en) Inspection method and inspection system using charged particle beam
JP3973372B2 (en) Substrate inspection apparatus and substrate inspection method using charged particle beam
US7876113B2 (en) Method of inspecting pattern and inspecting instrument
US7351968B1 (en) Multi-pixel electron emission die-to-die inspection
US8421008B2 (en) Pattern check device and pattern check method
JP2003151483A (en) Substrate inspection device for circuit pattern using charged particle beam and substrate inspection method
JP2006040991A (en) Method of evaluating semiconductor device and manufacturing method thereof
JP2002228608A (en) Electrical flaw inspection device for semiconductor device and method thereof for semiconductor device using the same
JP4606443B2 (en) Circuit pattern substrate inspection method and substrate inspection apparatus using charged particle beam
JP3859480B2 (en) Inspection method
JP4728361B2 (en) Substrate inspection apparatus and substrate inspection method using charged particle beam
JP2007040780A (en) Inspection method of semiconductor and inspection device of semiconductor
JP3955445B2 (en) Semiconductor device inspection method and sample inspection apparatus
US6545491B2 (en) Apparatus for detecting defects in semiconductor devices and methods of using the same
JP4320308B2 (en) Defect inspection method
JP4901154B2 (en) Semiconductor device inspection method and inspection device, and semiconductor device manufacturing method
JP4147233B2 (en) Electron beam equipment
JP2000068345A (en) Inspection of contact opening in semiconductor device
JP2005347773A5 (en)
CN110879344A (en) Shared contact hole and etching defect detection method thereof
CN110854092A (en) Shared contact hole and etching defect detection method thereof
JP2008147679A (en) Electron beam application device
JP3869840B2 (en) Inspection device
KR100576474B1 (en) Method for detecting a fine defect of semiconductor device
JP2003100248A (en) Pattern inspecting device using charged particle beam

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060720

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees