JP2002164492A - インテリジェントパワーモジュールパッケージ - Google Patents

インテリジェントパワーモジュールパッケージ

Info

Publication number
JP2002164492A
JP2002164492A JP2001119422A JP2001119422A JP2002164492A JP 2002164492 A JP2002164492 A JP 2002164492A JP 2001119422 A JP2001119422 A JP 2001119422A JP 2001119422 A JP2001119422 A JP 2001119422A JP 2002164492 A JP2002164492 A JP 2002164492A
Authority
JP
Japan
Prior art keywords
lead frame
power module
module package
semiconductor package
intelligent power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001119422A
Other languages
English (en)
Other versions
JP4676640B2 (ja
Inventor
Gosho Zen
五 燮 全
Gi-Young Jeon
基 栄 全
Seung-Yong Choi
丞 鎔 崔
Seung-Won Lim
承 園 林
Seung-Jin Kim
勝 鎮 金
Eul-Bin Im
乙 彬 任
Byeong Gon Kim
炳 坤 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Korea Semiconductor Ltd
Original Assignee
Fairchild Korea Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Korea Semiconductor Ltd filed Critical Fairchild Korea Semiconductor Ltd
Publication of JP2002164492A publication Critical patent/JP2002164492A/ja
Application granted granted Critical
Publication of JP4676640B2 publication Critical patent/JP4676640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 放熱板を含む電力部と、電力部とは別設され
て電力部にスタックされたコントロール部を有するイン
テリジェントパワーモジュールパッケージを提供する。 【解決手段】 インテリジェントパワーモジュールパッ
ケージの電力部とコントロール部とはワイヤボンディン
グが完了したリードフレーム形で互いにスタックした
り、モールディングを行ってトリミング／フォーミング
及び電気的な特性検査を完了した状態の半導体パッケー
ジ状にしてロックキング手段を利用して互いにスタック
したりする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージに
係り、より一層詳細にはインテリジェントパワーモジュ
ールパッケージに関する。
【０００２】
【従来の技術】一般的な半導体パッケージはひとつある
いは多数の半導体チップをリードフレーム内にあるチッ
プパッド上に搭載した後、封止材（エポキシモールドコ
ンパウンド（ＥＭＣ））で密封して内部を保護した後、
印刷回路基板に実装して使用する。しかし最近になって
電子機器の高速化、大容量化及び高集積化が急進展しつ
つあり、自動車、産業機器及び家電製品に適用される電
力素子も低費用であると共に小型化及び軽量化を達成し
なければならない要求に直面している。これと同時に電
力素子は低騷音と高信頼性を達成しなければならないた
めに、一つの半導体パッケージに多数の電力素子用チッ
プとコントロール素子用のチップとを搭載するインテリ
ジェントパワーモジュールパッケージが一般化してきて
いる。
【０００３】図１は従来技術によるインテリジェントパ
ワーモジュールパッケージを説明するために図示した断
面図である。図１を参照すれば、三菱電機株式会社によ
り米国に特許登録されたＵＳＰ５，７０３，３９９号
（Ｔｉｔｌｅ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｏｗｅ
ｒ Ｍｏｄｕｌｅ、Ｄａｔｅ：Ｄｅｃ．３０、１９９
７）に示されたパワーモジュールパッケージの断面図で
あり、平面一体型のリードフレーム５８に電力素子用チ
ップ５１とコントロール素子用のチップ５３とが共に搭
載され、ワイヤ５４でボンディングされた後モールディ
ングされた形を示している。図１において参照符号５２
は１次モールディング時に用いられる金型を指し、５７
は１次モールディング時に形成された封止材であるエポ
キシモールドコンパウンドを指し、５５は放熱板である
ヒートシンクを指し、５６は２次モールディング時に形
成された封止材を指し、放熱板５５と平面一体型リード
フレーム５８との間に絶縁層の役割を果たす。さらに、
参照符号５９は絶縁層５６を形成するために２次モール
ディング時に用いられる金型を指す。
【０００４】
【発明が解決しようとする課題】従来技術によるパワー
モジュールパッケージは次のような問題点をもってい
る。第一に、多くのチップが搭載されるパワーモジュー
ルパッケージにおいて、多数のチップを平面一体型リー
ドフレームに搭載すれば、リードフレームが大きくなっ
てしまい、これによりパワーモジュールパッケージもや
はり大きくなってしまう。しかし、大きいパワーモジュ
ールパッケージは、組立てのための製造費用が上昇す
る。そして、組立て工程においてチップの亀裂及びパッ
ケージ反りのような工程不良を引き起こし全体的な収率
低下、また性能劣化のような信頼性低下を招く。
【０００５】第二に、リードフレーム５８と放熱板５５
とを絶縁させるために２次モールディング工程において
絶縁層５６を形成した時、絶縁層５６は熱特性をよくす
るためにできる限り薄くしなければならない。しかし絶
縁層５６を薄くすれば、２次モールディング工程におい
て封止材の流れが悪くなりリードフレーム５８と放熱板
５５との間に封止剤を完全に充填できず、空気層（図示
せず）ができやすい。空気層はリードフレームと放熱板
との間で熱伝逹通路を遮断しパワーモジュールパッケー
ジの熱特性を低下させる主要な原因になる。反対に、絶
縁層５６を厚く形成すれば、絶縁層５６が電力素子用チ
ップ５１からリードフレーム５８及び放熱板５５につな
がる熱伝逹通路において熱を遮断する要因として作用し
てパワーモジュールパッケージの熱特性がやはり悪くな
る。
【０００６】第三に、従来技術によるパワーモジュール
パッケージは、パッケージ反りを防止するためにモール
ディングを１次と２次とに分けて行う。しかし、１次と
２次とにわたったモールディング工程は工程段階を延ば
すことになり、組立て工程の製造原価を上昇させる要因
になる。
【０００７】第四に、パワーモジュールパッケージは電
力素子用チップ５１を含む電力部と、コントロール素子
用チップを含むコントロール部とに大別される。電力部
とコントロール部との二部分からなったパワーモジュー
ルパッケージはモールディング後からトリミング／フォ
ーミング工程前までは電気的検査が不可能である。従っ
て、トリミング／フォーミング工程に進行した後、二部
分のうちいずれか一つに不良が発生すればパワーモジュ
ール全体が不良になる問題点がある。さらに、トリミン
グ／フォーミング工程前までに行う工程中の中間検査過
程において電気的検査を可能にするためにはパワーモジ
ュールパッケージを破壊するしかないため収率を低下さ
せる原因になっている。なお、本明細書において“/”
は“または”と“及び”とのうちいずれかを意味する。
【０００８】本発明は、前記技術的課題を解決するた
め、電力部とコントロール部とを別設し、これをスタッ
クする方式で一つの半導体パッケージを作ることによ
り、熱特性を改善し収率を向上させ、製造費用を節減す
ると共に信頼性を向上させることができるインテリジェ
ントパワーモジュールパッケージを提供することであ
る。
【０００９】
【課題を解決するための手段】前記技術的課題を達成す
るための本発明の一様態よるインテリジェントパワーモ
ジュールパッケージは、放熱板を含む電力部と、電力部
と別設され電力部にスタックされたコントロール部とを
具備することを特徴とする。この時、電力部とコントロ
ール部とはワイヤボンディング工程まで別設されるか、
あるいは電力部とコントロール部とはソルダ工程に進行
しない状態で、トリミング／フォーミング工程及び電気
的特性の検査工程まで別設される。
【００１０】望ましくは、ワイヤボンディング工程まで
別設されたインテリジェントパワーモジュールパッケー
ジは、ワイヤボンディングが完了した電力部用のリード
フレームに、ワイヤボンディングが完了したコントロー
ル部用のリードフレームがスタックされモールディング
されることにより、一つの半導体パッケージを形成す
る。ここで、電力部用のリードフレームとコントロール
部用のリードフレームとはモールディング工程の後続工
程であるソルダ工程を通じてリードが電気的に互いに連
結される。
【００１１】さらに望ましくは、電気的特性の検査工程
まで別設されたインテリジェントパワーモジュールパッ
ケージは、電力部用の半導体パッケージとコントロール
部用の半導体パッケージとのそれぞれに形成されたロッ
クキング手段で互いに結合されることにより一つの半導
体パッケージを形成する。この時にも電力部用の半導体
パッケージのリードとコントロール部用の半導体パッケ
ージのリードとはソルダ工程を通じて電気的に互いに連
結される。
【００１２】本発明の望ましい実施例によれば、放熱板
は初期にリードフレームに付着せずに、モールディング
工程においてリードフレームの下段に絶縁層を介して付
着する。
【００１３】本発明によれば、電力部とコントロール部
とを別設してこれをスタックする方式で一つの半導体パ
ッケージを作ることにより、インテリジェントパワーモ
ジュールパッケージの熱特性を改善し、収率を向上さ
せ、製造費用を節減すると共に信頼性を向上させること
ができる。
【００１４】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施例を詳細に説明する。本発明は実施
例の図面に示したような特定形だけに限定されるもので
はない。本発明はその技術的思想及び必須の特徴を離脱
せず他の方式で実施できる。たとえば、本明細書におい
てロッキング手段は広い意味に使用されており、次の望
ましい実施例においては、電力部用の半導体パッケージ
とコントロール部用の半導体パッケージとのロックキン
グ手段が挿入型であるが、これは挿入型でない他の形で
もさしつかえない。従って、次の望ましい実施例にて記
載した内容は例示的なものであり、その内容に限定する
意味ではない。
【００１５】本発明の第１実施例によるインテリジェン
トパワーモジュールパッケージは、電力部とコントロー
ル部とがワイヤボンディング工程まで別設されて電力部
とコントロール部とをスタックする構造であり、本発明
の第２実施例によるインテリジェントパワーモジュール
パッケージは、電力部とコントロール部とがソルダ工程
に進行しない状態で、トリミング／フォーミング工程及
び電気的特性の検査工程まで半導体パッケージの形で別
設されてそれぞれに形成されたロックキング手段により
互いにスタックする構造である。
【００１６】第１実施例：リードフレームスタック型の
インテリジェントパワーモジュールパッケージ 図２及び図３は本発明の第１実施例によるインテリジェ
ントパワーモジュールパッケージ及びその製造方法を説
明するために図示した断面図である。
【００１７】まず、図２を参照して本発明の第１実施例
によるインテリジェントパワーモジュールパッケージの
構造及び構成要素を説明する。図２を参照すれば、本発
明の第１実施例によるインテリジェントパワーモジュー
ルパッケージは電力部、放熱板１０７、コントロール部
及び封止材１２０からなる。電力部は、左右両方向に複
数のリード１０５、１０６が形成され、チップパッド領
域が１から２mmまでの範囲でダウンセット（図面のＤ
Ｈ）されている電力部用のリードフレーム１００に電力
素子用チップ１０１が接着され、電力素子用チップ１０
１は両方向にあるリード１０５とワイヤ１０４でボンデ
ィングされた構造である。ここで参照符号１０５は封止
材１２０により封止される内部リードを指し、１０６は
封止材１２０の外部で露出されてソルダ（図３の１３
０）がかぶされる外部リードを指す。
【００１８】放熱板１０７は、アルミニウムまたは銅を
含む金属及びセラミックのうち一つの材質で作られ、電
力素子用チップ１０１が動作する時に発生する熱をリー
ドフレーム１００のチップパッドを通じてインテリジェ
ントパワーモジュールパッケージの外部に放出する役割
を果たす。放熱板１０７は接着性を持った絶縁層１０８
を介してチップパッドの下面に付着する。ここで絶縁層
１０８は、チップ接着工程及びワイヤボンディング工程
において熱変形があってはならないために、３５０℃の
高温まで熱に対し耐性にすぐれた物質であるポリイミド
またはエポキシのうちいずれか一つの材質で作ることが
適している。
【００１９】コントロール部は、ワイヤボンディング工
程まで電力部と別設され、モールディング工程において
電力部用のリードフレーム１００の左右方向のうち一側
の方向、たとえば右側リードにスタックされ統合された
形のインテリジェントパワーモジュールパッケージから
作られている。コントロール部の構造は、０．５から１
mmまでの範囲のアップセット（ＵＨ）が形成されたチッ
プパッドと内部リード１１５及び外部リード１１６とか
らなったコントロール部用のリードフレーム１１０に、
コントロール素子用のチップ１１１がチップパッドに接
着され、コントロール素子用のチップ１１１のボンドパ
ッド（図示せず）と内部リード１１５とはワイヤ１１４
でそれぞれボンディングされた形である。
【００２０】封止材１２０は、一般的に用いられるエポ
キシモールドコンパウンドであり、電力部の内部リード
１０５、電力素子用チップ１０１及びワイヤ１０４を封
止し、コントロール部の内部リード１１５、コントロー
ル素子用のチップ１１１及びワイヤ１１４を封止し、放
熱板１０７の下面を除外した残りの部分と絶縁層１０８
とを封止することにより、インテリジェントパワーモジ
ュールパッケージの内部を外部の衝撃から保護する役割
を果たす。
【００２１】次いで、図３を参照して本発明の第１実施
例によるインテリジェントパワーモジュールパッケージ
の製造方法を２種類の場合に分けて説明する。図３を参
照して最初の方法を説明すれば、ポリイミドまたはエポ
キシなどの接着性絶縁層１０８を利用して放熱板１０７
を電力素子用のリードフレーム１００に付着させる。電
力素子用のリードフレーム１００は、ダウンセットが形
成され両方向に複数のリードが形成された形である。次
いで、リードフレーム１００のチップパッドに電力素子
用チップ１０１をエポキシなどの接着手段（図示せず）
を使用して接着する。その後、電力素子用チップ１０１
のボンドパッド（図示せず）と電力部用のリードフレー
ム１００の内部リード１０５とをワイヤ１０４を使用し
てボンディングする。
【００２２】次いで、コントロール部を製造するが、電
力部を製造する工程とは別の工程を通じて製造する。ま
ず、アップセットが形成され、一方向だけにリード１１
５、１１６が形成されたコントロール部用のリードフレ
ーム１１０を準備する。リードフレーム１１０にコント
ロール素子用のチップ１１１を接着し、ワイヤ１１４を
使用して内部リード１１５の端部とコントロール素子用
のチップ１１１のボンドパッド（図示せず）とをボンデ
ィングする。
【００２３】引続き、ワイヤボンディングが完了した電
力部のリードフレーム１００をモールディング装備の金
型内にローディングする。次いで、ワイヤボンディング
が完了したコントロール部のリードフレーム１１０をモ
ールディング装備の金型内にローディングするのではあ
るが、一方向に形成されたコントロール部のリードフレ
ーム１１０のリード１１５、１１６が電力部用のリード
フレーム１００の右側リード１０５、１０６にスタック
されるようにローディングする。リード同士のスタック
のために、モールディング装備に準備された別の治具を
使用する。その後、液体状の封止材１２０、たとえばエ
ポキシモールドコンパウンドをモールディング装備の金
型内部に流し、電力部とコントロール部とが統合された
インテリジェントパワーモジュールパッケージを作る。
【００２４】次いで、公知の方式通りにデフラッシュ
（樹脂バリ取り）及びトリミング／フォーミング工程に
進行し、ソルダ工程に進行する。しかし、本発明による
ソルダ工程は、ソルダ層１３０が外部リード１０６、１
１６の表面にコーディングされ、かぶされる工程だけで
なく、電力部用のリードフレーム１００とコントロール
部用のリードフレーム１１０とがスタックされた領域
（図面のＡ）において外部リード１０６、１１６の間で
互いに電気的に連結される工程まで共に進行する。ソル
ダ層１３０は鉛（Ｐｂ）と錫（Ｓｎ）との合金を材質と
することが望ましい。従って、別設された電力部とコン
トロール部とは一つの完全なインテリジェントパワーモ
ジュールパッケージ形として組立てを完了する。ソルダ
工程が終わったインテリジェントパワーモジュールパッ
ケージは通常の方法による電気的な特性検査を通じパッ
ケージング工程を完了する。
【００２５】再び、図３を参照して本発明の第１実施例
のうち２番目の方法によるインテリジェントパワーモジ
ュールパッケージの製造方法を説明する。２番目の方法
は放熱板を付着する工程が最初と異なり、残りの大部分
の製造工程は前述の最初の方法と同一なために重複を避
けて違うところだけを重点的に説明する。
【００２６】まず、前述した最初の方法と同一の方式で
電力部を作るのであるが、放熱板１０７が付着しない電
力部用のリードフレーム１００を使用して作る。次い
で、コントロール部を前述した最初の方法と同一の方式
で作る。次いで、モールディング工程を通じて電力部と
コントロール部とを統合するのであるが、モールディン
グ工程においてまず絶縁層１０８が上部に付着した放熱
板１０７をモールド金型内部の底部にローディングす
る。次いで前述した最初の方法と同一の方式で電力部用
のリードフレーム１００と、コントロール部用のリード
フレーム１１０とをローディングしてスタックし、封止
材１２０を流し、電力部、コントロール部及び放熱板が
一つの形に統合されたインテリジェントパワーモジュー
ルパッケージを作る。後続する全ての工程は前述した最
初の方法と同一なために説明を省略する。
【００２７】第２実施例：半導体パッケージスタック型
のインテリジェントパワーモジュールパッケージ 図４及び図５は本発明の第２実施例によるインテリジェ
ントパワーモジュールパッケージ及びその製造方法を説
明するために図示した断面図である。ここで、本発明の
第２実施例に用いられるリードフレームは前述した第１
実施例に使われたものと同一であり、その他第１実施例
と同一であり重複する部分に関する詳細な説明を省略す
る。
【００２８】まず、図４を参照して本発明の第２実施例
によるインテリジェントパワーモジュールパッケージの
構造及び構成要素を説明する。図４を参照すれば、本発
明の第２実施例によるインテリジェントパワーモジュー
ルパッケージはモールディング、トリミング／フォーミ
ング及び電気的な特性検査が完了した状態の電力部用の
半導体パッケージと、モールディング、トリミング／フ
ォーミング及び電気的な特性検査が完了した状態のコン
トロール部用の半導体パッケージとから構成される。こ
こで電力部用の半導体パッケージとコントロール部用の
半導体パッケージとは挿入型のロッキング手段２３０で
２つの半導体パッケージが一つの半導体パッケージに統
合された形である。
【００２９】電力部用の半導体パッケージは、ダウンセ
ットが形成されて左右両方向に形成されたリードを含む
リードフレーム２００、リードフレーム２００のダウン
セットが形成された下面に絶縁層２０８を介して付着し
た放熱板２０７、リードフレーム２００のチップパッド
上に付着した電力素子用チップ２０１、電力素子用チッ
プ２０１のボンドパッドと前記リードフレームの内部リ
ード２０５とを連結するワイヤ２０４、及び前記放熱板
２０７の下面を除外した全ての部分と前記内部リード２
０５と前記電力素子用チップ２０１とワイヤ２０４とを
封止する封止材２０９からなる。ここで、封止材２０９
は、一般的な形ではなく、電力素子用半導体パッケージ
が付着する空間が準備された形であり、ロックキング手
段２３０として挿入突起が入る穴が設けられている。
【００３０】コントロール部用の半導体パッケージは、
アップセットが形成され一方にだけ形成されたリードを
含むリードフレーム２１０、リードフレーム２１０のチ
ップパッド上に付着したコントロール素子用のチップ２
１１、コントロール素子用のチップ２１１のボンドパッ
ドとリードフレーム２１０の内部リード２１５とを連結
するワイヤ２１４、及びリードフレーム２１０の内部リ
ード２１５とコントロール素子用のチップ２１１とワイ
ヤ２１４とを封止する封止材２１９からなる。
【００３１】しかし、コントロール部用の半導体パッケ
ージの封止材２１９は、電力部用の半導体パッケージに
スタックされる適切な外観をもった構造であり、さら
に、ロックキング手段２３０として電力部用の半導体パ
ッケージのロックキング手段である穴に入る挿入突起が
形成されている。
【００３２】本実施例では電力部用の半導体パッケージ
及びコントロール部用の半導体パッケージがロックキン
グ手段で一体型に統合される前に全ての電気的な特性検
査を完了した状態で一つのインテリジェントパワーモジ
ュールパッケージに統合される。従って、一体型に統合
される以前に不良品をあらかじめ選別して除去が可能な
ためにインテリジェントパワーモジュールパッケージを
製造する過程においてコントロール部の不良、あるいは
電力部の不良のような部分的欠陥が発生することを防止
して全体的な収率を高めることができる。
【００３３】以下、図５を参照して本発明の第２実施例
によるインテリジェントパワーモジュールパッケージの
製造方法を２種類の場合に分けて説明する。本発明の第
２実施例による最初のインテリジェントパワーモジュー
ルパッケージの製造方法は、絶縁層２０８を利用して放
熱板２０７が付着させられ、ダウンセットが形成され、
両方向にリード２０５、２０６が形成された電力部用の
リードフレーム２００を準備する。次いで、電力部用の
リードフレーム２００のチップパッドに電力素子用チッ
プ２０１を付着させ、電力素子用チップ２０１のボンド
パッドとリードフレーム２００の内部リード２０５とを
ワイヤ２０４を使用してボンディングする。
【００３４】その後、コントロール部用の半導体パッケ
ージが付着させられるロックキング手段と空間とが形成
されるように封止材２０９を使用してモールディングを
行う。次いで、公知の技術を利用してデフラッシュ及び
トリミング／フォーミング工程を行い、電気的な特性検
査を行って電力部用の半導体パッケージを作ると同時に
不良製品を選別して除去する。
【００３５】次いで、電力部用の半導体パッケージを組
立てる工程とは別個の工程を通じてコントロール部用の
半導体パッケージを組立てる。まず、アップセットが形
成され、一方にだけリード２１５、２１６が形成された
コントロール部用のリードフレーム２１０を準備する。
次いで、コントロール部用のリードフレーム２１０にコ
ントロール素子用のチップ２１１を付着させ、ワイヤ２
１４を使用してコントロール素子用のチップ２１１のボ
ンドパッドとリードフレーム２１０の内部リード２１５
とを連結するボンディングを行う。
【００３６】引続き電力部用の半導体パッケージに付着
させらるロックキング手段２３０、たとえば挿入突起が
形成されるようにモールディングを行い、通常の方法を
利用してトリミング／フォーミング工程及び電気的な特
性検査を行って不良品を除去することによりコントロー
ル部用の半導体パッケージを組立てる。
【００３７】電気的な特性検査が行われた電力部用の半
導体パッケージにコントロール部用の半導体パッケージ
をロックキング手段２３０、たとえば挿入穴と挿入突起
を利用して合体させつつスタックし、一体型の統合され
たインテリジェントパワーモジュールパッケージを作
る。最後に一体型に作られたインテリジェントパワーモ
ジュールパッケージに電力部用のリードフレームとこれ
に対応するコントロール部用のリードフレームのリード
とを電気的に互いに連結させるためのソルダ工程を行
い、外部リード２０６、２１６にソルダをコーティング
しつつ、外部リード２０６、２１６を連結（図面のＢ）
するソルダ層２４０を形成する。
【００３８】本発明の第２実施例のうち２番目の場合に
よるインテリジェントパワーモジュールパッケージの製
造方法は、放熱板２０７をはじめから電力部用のリード
フレーム２００に付着させた状態で電力部用の半導体パ
ッケージを作らずに、前述した第１実施例と同一の方法
でモールディング工程において放熱板を付着させて電力
部用の半導体パッケージを作る。残りの諸工程は前述し
た最初の場合と同一なために重複を避けて説明を省略す
る。
【００３９】
【発明の効果】本発明によれば、インテリジェントパワ
ーモジュールパッケージの電力部とコントロール部とを
別設してこれをスタックする方式で一つの半導体パッケ
ージを作ることにより、第一に、インテリジェントパワ
ーモジュールパッケージにおいてポリイミドまたはエポ
キシからなった絶縁層の厚さを容易に調整することによ
りインテリジェントパワーモジュールパッケージの熱特
性を効果的に改善できる、
【００４０】第二に、半導体パッケージスタック型のイ
ンテリジェントパワーモジュールパッケージの場合には
互いに一体型に統合される前にあらかじめ電気的な特性
検査を通じて不良製品を選別して除去できるので全体的
な収率を向上させることがる、
【００４１】第三に、インテリジェントパワーモジュー
ルパッケージのリードフレームとして平面一体型を使用
せずに、電力部とコントロール部とが互いにスタックさ
れる形を使用することにより全体的なインテリジェント
パワーモジュールパッケージを小さくできる。従って相
対的に小さくなった分だけ原資材の使用量を節減して製
造費用を節約し、大きいパッケージで発生しやすいパッ
ケージ反りのような工程不良の発生を抑制することによ
り製品の信頼性を向上させることができる、という効果
が生じる。
【００４２】本発明は前記の実施例に限定されず、本発
明が属する技術的思想内で当分野の通常の知識を持った
者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】従来技術によるインテリジェントパワーモジュ
ールパッケージを説明するために図示した断面図であ
る。
【図２】本発明の第１実施例によるインテリジェントパ
ワーモジュールパッケージの構造を説明するために図示
した断面図である。
【図３】本発明の第１実施例によるインテリジェントパ
ワーモジュールパッケージの製造方法を説明するために
示した断面図である。
【図４】本発明の第２実施例によるインテリジェントパ
ワーモジュールパッケージの構造を説明するために図示
した断面図である。
【図５】本発明の第２実施例によるインテリジェントパ
ワーモジュールパッケージの製造方法を説明するために
示した断面図である。
【符号の説明】
１００ 電力部用のリードフレーム １０１ 電力素子用チップ １０４、１１４ ワイヤ １０５、１１５ 内部リード １０６、１１６ 外部リード １０７ 放熱板 １０８ 絶縁層 １１０ コントロール部用のリードフレーム １１１ コントロール素子用のチップ １２０ 封止材 １３０ ソルダ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/29 Ｈ０１Ｌ 23/30 Ｒ 23/31 (72)発明者 崔 丞 鎔 大韓民国ソウル特別市江西区加陽３洞448 −１番地 ガンナル現代アパート103棟502 号 (72)発明者 林 承 園 大韓民国京畿道安養市東安区冠陽１洞1376 −８番地 ラグァンビラ―302号 (72)発明者 金 勝 鎮 大韓民国京畿道富川市遠美区中洞３−207 番地 (72)発明者 任 乙 彬 大韓民国京畿道富川市五井区遠宗洞361− ２番地 建宇アパート401号 (72)発明者 金 炳 坤 大韓民国京畿道富川市遠美区中１洞1181番 地 931棟701号 Ｆターム(参考） 4M109 AA01 BA01 BA02 5F067 AA01 AA02 CC02

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 放熱板を含む電力部と、 前記電力部と別設されて前記電力部にスタックされたコ
    ントロール部とを具備することを特徴とするインテリジ
    ェントパワーモジュールパッケージ。
  2. 【請求項２】 前記電力部と前記コントロール部とはワ
    イヤボンディング工程まで別設されることを特徴とする
    請求項１に記載のインテリジェントパワーモジュールパ
    ッケージ。
  3. 【請求項３】 前記電力部と前記コントロール部とはソ
    ルダ工程に進行しない状態で、トリミング／フォーミン
    グ工程及び電気的特性検査工程まで別設されることを特
    徴とする請求項１に記載のインテリジェントパワーモジ
    ュールパッケージ。
  4. 【請求項４】 左右両方向にリードが形成されダウンセ
    ットされたリードフレームのチップパッド上に電力素子
    用チップが付着させられワイヤボンディングされた電力
    部と、 前記電力部のリードフレームの下面に絶縁層を介して付
    着した放熱板と、 前記電力部にあるリードフレームとは別個のリードフレ
    ームであり、前記電力部のリードフレームの左右両方向
    のリードのうち一方向のリードにスタックされ、一方に
    形成されたリードが前記電力部のリードにスタックされ
    前記電力部のリードと電気的に連結され、アップセット
    されたリードフレームであり、前記リードフレームのチ
    ップパッド上にコントロール素子用のチップが付着しワ
    イヤボンディングされたコントロール部と、 前記電力部のリードフレームの一部分及びワイヤボンデ
    ィングされた電力素子用チップを封止し、前記放熱板の
    下面を除外した全ての部分を封止し、前記コントロール
    部のリードフレームの一部分及びワイヤボンディングさ
    れたコントロール素子用のチップを封止する封止材とを
    具備することを特徴とするインテリジェントパワーモジ
    ュールパッケージ。
  5. 【請求項５】 前記電力部のリードフレームのダウンセ
    ットは１から２mmまでの範囲であることを特徴とする請
    求項４に記載のインテリジェントパワーモジュールパッ
    ケージ。
  6. 【請求項６】 前記コントロール部のリードフレームの
    アップセットは０．５から１mmまでの範囲であることを
    特徴とする請求項４に記載のインテリジェントパワーモ
    ジュールパッケージ。
  7. 【請求項７】 前記放熱板はリードフレーム製造時に付
    着したことを特徴とする請求項４に記載のインテリジェ
    ントパワーモジュールパッケージ。
  8. 【請求項８】 前記放熱板を半導体パッケージ工程中の
    モールディング工程において付着させたことを特徴とす
    る請求項４に記載のインテリジェントパワーモジュール
    パッケージ。
  9. 【請求項９】 前記放熱板はアルミニウムまたは銅を含
    む金属及びセラミックのうちから選択されたいずれか一
    つの材質であることを特徴とする請求項４に記載のイン
    テリジェントパワーモジュールパッケージ。
  10. 【請求項１０】 前記放熱板の絶縁層はポリイミドまた
    はエポキシのうちから選択されたいずれか一つの材質で
    あることを特徴とする請求項４に記載のインテリジェン
    トパワーモジュールパッケージ。
  11. 【請求項１１】 前記電力部のリードフレームに前記コ
    ントロール部のリードフレームがスタックされるのは、
    半導体パッケージ工程中のモールディング工程において
    なされることを特徴とする請求項４に記載のインテリジ
    ェントパワーモジュールパッケージ。
  12. 【請求項１２】 前記電力部のリードフレームに前記コ
    ントロール部のリードフレームが電気的に連結されるの
    は、半導体パッケージ工程中のソルダ工程においてなさ
    れることを特徴とする請求項４に記載のインテリジェン
    トパワーモジュールパッケージ。
  13. 【請求項１３】 ダウンセットが形成されて左右両方向
    に形成されたリードを含むリードフレームと、 前記リードフレームのダウンセットが形成された下面に
    絶縁層を介して付着した放熱板と、 前記ダウンセットが形成されたリードフレームのチップ
    パッドに付着した電力素子用チップと、 前記電力素子用チップと前記リードフレームのリードと
    を連結するワイヤと、前記放熱板の下面を除外した全て
    の部分、前記リードフレームの一部分、前記電力素子用
    チップ及び前記ワイヤを封止するし、封止された左また
    は右側のうちの一側にはコントロール部用の半導体パッ
    ケージが付着させられる空間とロックキング手段が形成
    された封止材とを含む電力部用の半導体パッケージと、 アップセットが形成されて一方に形成されたリードを含
    むリードフレームと、 前記リードフレームのアップセットが形成された上面の
    チップパッドに付着したコントロール素子用のチップ
    と、 前記コントロール素子用のチップと前記リードフレーム
    のリードとを連結するワイヤと、 前記リードフレームの一部分、前記コントロール素子用
    のチップ及び前記ワイヤを封止し、封止された左または
    右側のうちの一側には電力部用の半導体パッケージが付
    着させられるロックキング手段が形成され前記電力部用
    の半導体パッケージと一体型になる封止材を含むコント
    ロール部用の半導体パッケージとを具備することを特徴
    とするインテリジェントパワーモジュールパッケージ。
  14. 【請求項１４】 前記電力部用の半導体パッケージリー
    ドフレームのダウンセットは１から２mmまでの範囲であ
    ることを特徴とする請求項１３に記載のインテリジェン
    トパワーモジュールパッケージ。
  15. 【請求項１５】 前記コントロール部用の半導体パッケ
    ージリードフレームのアップセットは０．５から１mmま
    での範囲であることを特徴とする請求項１３に記載のイ
    ンテリジェントパワーモジュールパッケージ。
  16. 【請求項１６】 前記電力部用の半導体パッケージと前
    記コントロール部用の半導体パッケージとは別の工程で
    それぞれ作られ、合体工程で一つの半導体パッケージに
    作られたことを特徴とする請求項１３に記載のインテリ
    ジェントパワーモジュールパッケージ。
  17. 【請求項１７】 前記電力部用の半導体パッケージ放熱
    板は銅またはアルミニウムを含む金属及びセラミックの
    うちから選択された一つの材質であることを特徴とする
    請求項１３に記載のインテリジェントパワーモジュール
    パッケージ。
  18. 【請求項１８】 前記電力部用の半導体パッケージ放熱
    板の絶縁層はポリイミドまたはエポキシのうちから選択
    された一つの材質であることを特徴とする請求項１３に
    記載のインテリジェントパワーモジュールパッケージ。
  19. 【請求項１９】 前記合体工程はリードのトリミング／
    フォーミング工程と電気的特性の検査工程とを施した後
    に行われることを特徴とする請求項１６に記載のインテ
    リジェントパワーモジュールパッケージ。
  20. 【請求項２０】 前記電力部用の半導体パッケージのリ
    ードフレームのリードとこれに対応する前記コントロー
    ル部用の半導体パッケージのリードとは電気的に連結さ
    れることを特徴とする請求項１３に記載のインテリジェ
    ントパワーモジュールパッケージ。
  21. 【請求項２１】 前記電気的連結はソルダ工程で用いら
    れる鉛／錫の合金を使用して行われることを特徴とする
    請求項２０に記載のインテリジェントパワーモジュール
    パッケージ。
JP2001119422A 2000-11-10 2001-04-18 インテリジェントパワーモジュールパッケージ Expired - Fee Related JP4676640B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000P-66825 2000-11-10
KR10-2000-0066825A KR100403608B1 (ko) 2000-11-10 2000-11-10 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2002164492A true JP2002164492A (ja) 2002-06-07
JP4676640B2 JP4676640B2 (ja) 2011-04-27

Family

ID=19698383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001119422A Expired - Fee Related JP4676640B2 (ja) 2000-11-10 2001-04-18 インテリジェントパワーモジュールパッケージ

Country Status (3)

Country Link
US (1) US6574107B2 (ja)
JP (1) JP4676640B2 (ja)
KR (1) KR100403608B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478883B1 (ko) * 2001-10-19 2005-03-25 미쓰비시덴키 가부시키가이샤 반도체장치
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
JP2012069763A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8638006B2 (en) 2010-10-29 2014-01-28 SK Hynix Inc. Semiconductor apparatus and method of trimming voltage
DE112016006381T5 (de) 2016-02-09 2018-10-18 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und herstellungsverfahren dafür

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
TWI226110B (en) * 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US20050207115A1 (en) * 2004-03-18 2005-09-22 Hewlett-Packard Development Company, L.P. Heat dissipating arrangement
CN100386876C (zh) * 2004-03-26 2008-05-07 乾坤科技股份有限公司 多层基板堆叠封装结构
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US8120153B1 (en) 2005-09-16 2012-02-21 University Of Central Florida Research Foundation, Inc. High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7656024B2 (en) * 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
US7331720B1 (en) * 2006-10-19 2008-02-19 Avago Technologies Fiber Ip Pte Ltd Transceiver module for optical communications and method for transmitting and receiving data
US7553091B2 (en) * 2006-10-19 2009-06-30 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Stackable multi-optical fiber connector modules and devices for aligning sets of the stackable multi-optical fiber connector modules and coupling optical signals between them
US7543994B2 (en) 2006-10-19 2009-06-09 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Multi-optical fiber connector module for use with a transceiver module and method for coupling optical signals between the transceiver module and multiple optical fibers
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US20080179722A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
KR101448849B1 (ko) * 2007-11-16 2014-10-14 페어차일드코리아반도체 주식회사 전력 모듈 및 그 제조 방법
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US8106406B2 (en) * 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
KR101505552B1 (ko) * 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
TW201044547A (en) * 2009-04-02 2010-12-16 Koninkl Philips Electronics Nv An integrated circuit system with a thermally isolating frame construction and method for producing such integrated circuit system
US8299587B2 (en) * 2010-04-21 2012-10-30 Powertech Technology Inc. Lead frame package structure for side-by-side disposed chips
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US9240371B2 (en) * 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
KR101366889B1 (ko) * 2012-10-18 2014-02-24 삼성전기주식회사 반도체 패키지
KR101443972B1 (ko) * 2012-10-31 2014-09-23 삼성전기주식회사 일체형 전력 반도체 모듈
CN106601694B (zh) * 2015-10-16 2020-09-15 台达电子工业股份有限公司 堆叠结构及其制造方法
JP6771581B2 (ja) * 2016-11-15 2020-10-21 三菱電機株式会社 半導体モジュール及び半導体装置
US11158567B2 (en) 2019-08-09 2021-10-26 Texas Instruments Incorporated Package with stacked power stage and integrated control die
US11715679B2 (en) 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11302615B2 (en) 2019-12-30 2022-04-12 Texas Instruments Incorporated Semiconductor package with isolated heat spreader
KR102645308B1 (ko) 2022-09-14 2024-03-08 주식회사 아모센스 파워 모듈

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229847A (ja) * 1983-06-13 1984-12-24 Fuji Electric Co Ltd 半導体装置
JPH0266966A (ja) * 1988-08-31 1990-03-07 Toshiba Corp 集積化感応素子
JPH0254248U (ja) * 1988-10-13 1990-04-19
JPH02306656A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 樹脂封止型半導体装置
JPH05299576A (ja) * 1992-04-17 1993-11-12 Mitsubishi Electric Corp マルチチップ型半導体装置及びその製造方法
JPH06104371A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 樹脂封止半導体装置
JPH07297575A (ja) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp パワーモジュール装置
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2530157A1 (de) * 1975-07-05 1977-02-03 Bosch Gmbh Robert Elektronisches steuergeraet
US4965710A (en) * 1989-11-16 1990-10-23 International Rectifier Corporation Insulated gate bipolar transistor power module
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JPH05226575A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
JPH06181286A (ja) * 1992-12-14 1994-06-28 Toshiba Corp 半導体装置
JP3466329B2 (ja) * 1995-06-16 2003-11-10 三菱電機株式会社 半導体パワーモジュール
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3516789B2 (ja) 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
DE19645636C1 (de) * 1996-11-06 1998-03-12 Telefunken Microelectron Leistungsmodul zur Ansteuerung von Elektromotoren
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
JPH11307721A (ja) * 1998-04-23 1999-11-05 Toshiba Corp パワーモジュール装置およびその製造方法
JP2000183276A (ja) * 1998-12-15 2000-06-30 Mitsubishi Electric Corp 半導体パワーモジュール
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229847A (ja) * 1983-06-13 1984-12-24 Fuji Electric Co Ltd 半導体装置
JPH0266966A (ja) * 1988-08-31 1990-03-07 Toshiba Corp 集積化感応素子
JPH0254248U (ja) * 1988-10-13 1990-04-19
JPH02306656A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 樹脂封止型半導体装置
JPH05299576A (ja) * 1992-04-17 1993-11-12 Mitsubishi Electric Corp マルチチップ型半導体装置及びその製造方法
JPH06104371A (ja) * 1992-09-22 1994-04-15 Toshiba Corp 樹脂封止半導体装置
JPH07297575A (ja) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp パワーモジュール装置
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478883B1 (ko) * 2001-10-19 2005-03-25 미쓰비시덴키 가부시키가이샤 반도체장치
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
JP2012069763A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8638006B2 (en) 2010-10-29 2014-01-28 SK Hynix Inc. Semiconductor apparatus and method of trimming voltage
DE112016006381T5 (de) 2016-02-09 2018-10-18 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und herstellungsverfahren dafür
US11107746B2 (en) 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
DE112016006381B4 (de) 2016-02-09 2024-06-20 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und herstellungsverfahren dafür

Also Published As

Publication number Publication date
US6574107B2 (en) 2003-06-03
US20020057553A1 (en) 2002-05-16
JP4676640B2 (ja) 2011-04-27
KR20020036578A (ko) 2002-05-16
KR100403608B1 (ko) 2003-11-01

Similar Documents

Publication Publication Date Title
JP2002164492A (ja) インテリジェントパワーモジュールパッケージ
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
TWI419243B (zh) 一種積體電路封裝體及其製造方法
US6956741B2 (en) Semiconductor package with heat sink
US8203222B2 (en) Semiconductor device and method of manufacturing the same
JP2000269408A (ja) 半導体装置及びその製造方法
JP2001274316A (ja) 半導体装置及びその製造方法
US20080093725A1 (en) Semiconductor package preventing warping and wire severing defects, and method of manufacturing the semiconductor package
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
US7919853B1 (en) Semiconductor package and fabrication method thereof
JPH0794637A (ja) 樹脂封止形半導体装置
US6894384B1 (en) Semiconductor device and method of manufacturing the same
JP2001250833A (ja) 半導体装置及びその製造方法
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
US7572674B2 (en) Method for manufacturing semiconductor device
US11694950B2 (en) Semiconductor package
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
US20080088037A1 (en) Semiconductor package and method for manufacturing the same
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP2003060125A (ja) 放熱型ｂｇａパッケージ及びその製造方法
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
KR19980034119A (ko) 반도체 칩 적층형 패키지
US20060091567A1 (en) Cavity-down Package and Method for Fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees