JP2001284292A - Chip division method for semiconductor wafer - Google Patents

Chip division method for semiconductor wafer

Info

Publication number
JP2001284292A
JP2001284292A JP2000099894A JP2000099894A JP2001284292A JP 2001284292 A JP2001284292 A JP 2001284292A JP 2000099894 A JP2000099894 A JP 2000099894A JP 2000099894 A JP2000099894 A JP 2000099894A JP 2001284292 A JP2001284292 A JP 2001284292A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
groove
dividing
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000099894A
Other languages
Japanese (ja)
Inventor
Toshiya Kamimura
俊也 上村
Shinji Shimono
信治 下野
Masaki Hashimura
昌樹 橋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2000099894A priority Critical patent/JP2001284292A/en
Publication of JP2001284292A publication Critical patent/JP2001284292A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable easy division without requiring large pressure and improve yield by raising probability of division starting from a division groove. SOLUTION: A groove 5 for reducing the thickness is formed on the surface at a semiconductor layer formation side of a semiconductor wafer 1 and a scribe line 6 as a division groove is formed. After heating by casting a laser beam 21 on a groove lower part 8 only along a scribe line 6, liquid nitrogen 22 is immediately brought into contact with the entire semiconductor wafer 1, and thermal impact is given. Cracks are generated and proceed by the thermal impact starting from the bottom of the scribe line 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に半導体層
が形成されてなる半導体ウエハーを多数の半導体チップ
に分割する方法に関するものである。
The present invention relates to a method for dividing a semiconductor wafer having a semiconductor layer formed on a substrate into a number of semiconductor chips.

【0002】[0002]

【従来の技術】半導体ウエハーを分割する方法として
は、ウエハーにダイシングにより溝を形成したり又はス
クライブによりスクライブラインを形成したりした後、
ブレーキングにより前記溝又はスクライブラインを起点
とすると共にそれらに沿ってウエハーを割る方法が一般
的である。ダイシングとは、ダイサー(ダイシングソ
ー)の回転刃とウエハーとを相対移動させてウエハーに
ダイシング溝を形成する方法である。スクライブとは、
スクライバーの先鋭刃とウエハーとを相対移動させてウ
エハーにスクライブラインを形成する方法である。ブレ
ーキングとは、押圧刃や押圧ローラでウエハーを押圧し
て三点曲げを行うことによりウエハーを割る方法であ
る。
2. Description of the Related Art As a method of dividing a semiconductor wafer, a groove is formed on the wafer by dicing or a scribe line is formed by scribing.
Generally, a method of breaking the wafer along the groove or the scribe line by breaking along the groove or the scribe line is used. Dicing is a method of forming a dicing groove in a wafer by relatively moving a rotary blade of a dicer (dicing saw) and a wafer. What is scribe?
This is a method of forming a scribe line on a wafer by relatively moving a sharpened blade of a scriber and a wafer. Breaking is a method of breaking a wafer by pressing the wafer with a pressing blade or a pressing roller to perform three-point bending.

【0003】高硬度材料(例えばサファイア、GaN
等)よりなる基板を用いた半導体ウエハーにおいては、
浅いダイシング溝又はスクライブラインを形成しただけ
では、ブレーキングによりウエハーを割ることが困難な
ため、深くダイシングしたり、基板を大幅に薄肉化して
からスクライブしたりする等の工夫を加えた後に、ブレ
ーキングする必要があった。例えば、サファイア基板の
表面上に窒化ガリウム系化合物半導体が積層されたウエ
ハーをチップ状に分割する方法としては、次の各方法が
知られている。
[0003] High hardness materials (for example, sapphire, GaN
Semiconductor wafer using a substrate consisting of
Since it is difficult to break the wafer by breaking only by forming a shallow dicing groove or scribe line, the brakes are added after devising deep dicing or scribing after significantly thinning the substrate. Had to be done. For example, the following methods are known as methods for dividing a wafer in which a gallium nitride-based compound semiconductor is stacked on a sapphire substrate into chips.

【0004】(1)特許第2859478号公報に記載
された方法は次の工程を含む。 サファイア基板の厚さを200μm以下に研磨する
工程 チップの最短辺が厚さよりも長くなるように、ウエ
ハー表面をスクライブして、スクライブラインに沿って
ウエハーを分割してチップに分割する工程
(1) The method described in Japanese Patent No. 2859478 includes the following steps. Step of polishing the thickness of the sapphire substrate to 200 μm or less Step of scribing the wafer surface so that the shortest side of the chip is longer than the thickness, dividing the wafer along the scribe line, and dividing the chip into chips

【0005】(2)特許第2765644号公報に記載
された方法は次の工程を含む。 ダイサーにより窒化ガリウム系化合物半導体層の厚
さよりも深く溝を切り込むダイシング工程 サファイア基板の厚さを研磨により薄くする研磨工
程 ダイシング工程で形成された溝の上からスクライバ
ーによりサファイア基板にスクライブラインを入れるス
クライブ工程 スクライブ工程の後、ウエハーをチップ状に分割す
る分割工程
(2) The method described in Japanese Patent No. 2765644 includes the following steps. A dicing process in which a groove is cut deeper than the thickness of the gallium nitride-based compound semiconductor layer using a dicer. A polishing process in which the thickness of the sapphire substrate is reduced by polishing. Process After the scribe process, a dividing process to divide the wafer into chips

【0006】(3)特許第2914014号公報に記載
された方法は次の工程を含む。 サファイア基板を研磨して薄くする第1の工程 p型層(窒化ガリウム系化合物半導体)をn型層ま
でエッチングして、n型層の平面を露出させる第2の工
程 n型層の平面をエッチングまたはダイシングしてサ
ファイア基板の平面を露出させる第3の工程 薄くしたサファイア基板をダイシングまたはスクラ
イビングして、第3の工程において露出したサファイア
基板の平面で、ウエハーを切断する第4の工程
(3) The method described in Japanese Patent No. 2914014 includes the following steps. First step of polishing and thinning the sapphire substrate Second step of exposing the p-type layer (gallium nitride-based compound semiconductor) to the n-type layer to expose the plane of the n-type layer Etching the plane of the n-type layer Or a third step of dicing to expose the plane of the sapphire substrate, a fourth step of dicing or scribing the thinned sapphire substrate, and cutting the wafer at the plane of the sapphire substrate exposed in the third step

【0007】(4)特許第2780618号公報に記載
された方法は次の工程を含む。 窒化ガリウム系化合物半導体層側から第一の割り溝
を所望のチップ形状で線状にエッチングにより形成する
と共に、第一の割り溝の一部に電極が形成できる平面を
形成する工程 ウエハーのサファイア基板側から第一の割り溝の線
と合致する位置で、第一の割り溝の線幅よりも細い線幅
を有する第二の割り溝(スクライブが好ましい)を形成
する工程 第一の割り溝および第二の割り溝に沿って、ウエハ
ーをチップ状に分割する工程
(4) The method described in Japanese Patent No. 2780618 includes the following steps. A step of forming a first split groove from a gallium nitride-based compound semiconductor layer side in a linear manner in a desired chip shape by etching, and forming a plane on which an electrode can be formed in a part of the first split groove Wafer sapphire substrate Forming a second split groove (preferably scribe) having a line width smaller than the line width of the first split groove at a position coinciding with the line of the first split groove from the side; Dividing the wafer into chips along the second split groove

【0008】(5)特許第2861991号公報に記載
された方法は次の工程を含む。 ウエハーの窒化ガリウム系化合物半導体層側から第
一の割り溝を所望のチップ形状で線状に(エッチングに
より)形成すると共に、この第一の割り溝を窒化ガリウ
ム系化合物半導体層を貫通してサファイア基板の一部を
除く深さまで形成する工程 ウエハーのサファイア基板側から第一の割り溝の線
と合致する位置で、第一の割り溝の線幅よりも細い線幅
を有する第二の割り溝(スクライブが好ましい)を形成
する工程 第一の割り溝および第二の割り溝に沿って、ウエハ
ーをチップ状に分割する工程
(5) The method described in Japanese Patent No. 2861991 includes the following steps. A first split groove is linearly formed (by etching) in a desired chip shape from the gallium nitride compound semiconductor layer side of the wafer, and the first split groove is penetrated through the gallium nitride compound semiconductor layer to sapphire. Step of forming to a depth excluding a part of the substrate At a position matching the line of the first split groove from the sapphire substrate side of the wafer, a second split groove having a line width smaller than the line width of the first split groove Step of Forming (preferably Scribing) Step of Dividing the Wafer into Chips Along First and Second Split Grooves

【0009】[0009]

【発明が解決しようとする課題】上記のような、高硬度
材料よりなる基板を用いた半導体ウエハーの分割方法に
は、次の問題〜があった。 ブレーキングによりウエハーを割る工程は、各スク
ライブラインに対して行うので、分割に時間がかかり効
率が悪い。 たとえ、深いダイシング溝を形成したり基板を大幅
に薄肉化したりしても、ブレーキングには大きい押圧力
が必要である等、容易ではない。 ブレーキング時の機械的応力がかなり高いため、ス
クライブライン以外の箇所を起点にして割れることがあ
り、そのチップは不良品となるので歩留まりが良くな
い。
The method of dividing a semiconductor wafer using a substrate made of a high-hardness material as described above has the following problems. Since the process of breaking the wafer by breaking is performed for each scribe line, it takes time to divide the wafer and the efficiency is low. Even if a deep dicing groove is formed or the thickness of the substrate is significantly reduced, it is not easy because a large pressing force is required for braking. Since the mechanical stress at the time of braking is quite high, it may be broken starting from a portion other than the scribe line, and the chip becomes defective, resulting in poor yield.

【0010】本発明の目的は、上記課題を解決し、大き
い押圧力を要することなく容易に分割することができる
とともに、分割用溝を起点にして分割できる確率を高め
て歩留まりを上げることができる半導体ウエハーのチッ
プ分割方法を提供することにある。
[0010] An object of the present invention is to solve the above-mentioned problems, to enable easy division without requiring a large pressing force, and to increase the probability of division from the dividing groove as a starting point, thereby increasing the yield. An object of the present invention is to provide a method for dividing a semiconductor wafer into chips.

【0011】[0011]

【課題を解決するための手段】本発明は、基板上に半導
体層が形成されてなる半導体ウエハーを多数の半導体チ
ップに分割する方法であって、前記半導体ウエハーの表
面に分割用溝を形成する工程と、該半導体ウエハーに熱
衝撃を与えることにより分割用溝を起点にして半導体ウ
エハーの略厚さ方向に亀裂を発生及び進展させる工程と
含む。
According to the present invention, there is provided a method of dividing a semiconductor wafer having a semiconductor layer formed on a substrate into a plurality of semiconductor chips, wherein a dividing groove is formed on a surface of the semiconductor wafer. And a step of generating and propagating a crack in the thickness direction of the semiconductor wafer starting from the dividing groove by applying a thermal shock to the semiconductor wafer.

【0012】「分割用溝」は、半導体ウエハーの半導体
層形成側の表面に形成することもできるし、半導体ウエ
ハーの半導体層非形成側の表面に形成することもできる
し、両側の表面に形成することもできる。
The "dividing groove" may be formed on the surface of the semiconductor wafer on the side where the semiconductor layer is formed, may be formed on the surface of the semiconductor wafer on the side where the semiconductor layer is not formed, or may be formed on both surfaces. You can also.

【0013】分割用溝としては、特に限定されないが、
スクライブによる溝(スクライブライン)や、ダイシン
グ、エッチング又はブラストによる溝を例示できる。但
し、熱衝撃による応力を集中させて亀裂を発生させやす
くするために、V字状の溝(スクライブラインが代表
的)や、溝底の幅が5μm以下の溝が好ましい。
Although the dividing groove is not particularly limited,
A groove by scribe (scribe line) and a groove by dicing, etching or blast can be exemplified. However, a V-shaped groove (typically a scribe line) or a groove having a groove bottom width of 5 μm or less is preferable in order to easily generate a crack by concentrating stress due to thermal shock.

【0014】「ダイシング」は、例えばダイヤモンド砥
粒の付着した回転刃にて行う通常の方法でよい。「エッ
チング」としては、反応性イオンエッチング、イオンミ
リング、集束ビームエッチング、ECRエッチング等の
ドライエッチングや、硫酸とリン酸の混酸によるウエッ
トエッチング等を例示でき、エッチング前に、半導体ウ
エハーの表面に格子状露出部を残すパターンの耐エッチ
ング用マスクを形成する。「ブラスト」は、例えばアル
ミナ、炭化珪素、ボロン、ダイヤ等よりなる平均粒子径
1〜30μmの微粒子ブラスト材をブラスト圧力0.2
〜0.8MPaでブラストする方法を例示でき、ブラス
ト前に、半導体ウエハーの表面に格子状露出部を残すパ
ターンの耐ブラスト用マスクを形成する。高速でブラス
トされた微粒子ブラスト材の持つ運動エネルギーが半導
体層や基板の一部をミクロ的に削り取る作用を利用する
方法である。
"Dicing" may be performed by an ordinary method using, for example, a rotary blade having diamond abrasive grains attached thereto. Examples of the “etching” include dry etching such as reactive ion etching, ion milling, focused beam etching, and ECR etching, and wet etching using a mixed acid of sulfuric acid and phosphoric acid. An etching-resistant mask having a pattern that leaves an exposed portion is formed. "Blasting" means blasting a fine particle blast material having an average particle diameter of 1 to 30 [mu] m made of, for example, alumina, silicon carbide, boron, diamond or the like at a blast pressure of 0.2
A method of blasting at about 0.8 MPa can be exemplified. Before blasting, a blast-resistant mask having a pattern that leaves a grid-like exposed portion on the surface of a semiconductor wafer is formed. This is a method in which the kinetic energy of a high-speed blasted fine particle blast material is used to microscopically cut a part of a semiconductor layer or a substrate.

【0015】「熱衝撃(サーマルショック)」とは、物
体(ここでは半導体ウエハー)が大幅且つ急速な温度変
化を受けることにより、衝撃的な熱応力を発生する現象
をいう。
"Thermal shock" refers to a phenomenon in which an object (in this case, a semiconductor wafer) undergoes a large and rapid temperature change to generate a shocking thermal stress.

【0016】熱衝撃における温度変化の幅は、特に限定
されないが、100℃/秒以上が好ましく、200〜2
000℃がさらに好ましい。この温度変化の幅が小さい
と衝撃的な熱応力が小さくなって亀裂が発生しにくくな
り、この温度変化の幅が大きいと装置や媒体の点で同幅
を生じさせることが困難になる。
The width of the temperature change due to the thermal shock is not particularly limited, but is preferably 100 ° C./sec or more.
000 ° C. is more preferred. If the width of this temperature change is small, the shock thermal stress becomes small, making it difficult for cracks to occur. If the width of this temperature change is large, it becomes difficult to produce the same width in the device and medium.

【0017】熱衝撃における温度変化の速度は、特に限
定されないが、150℃/秒以上が好ましく、200〜
200000℃/秒がさらに好ましい。この温度変化の
速度が低いと衝撃的な熱応力が小さくなって亀裂が発生
しにくくなり、この温度変化の速度が高いと装置や媒体
の点で同速度を生じさせるのが困難になる。
The rate of temperature change upon thermal shock is not particularly limited, but is preferably 150 ° C./sec or more,
200,000 ° C./sec is more preferred. If the rate of this temperature change is low, the shock thermal stress is reduced and cracks are unlikely to occur. If the rate of this temperature change is high, it is difficult to produce the same rate in terms of equipment and medium.

【0018】熱衝撃を与える方法は、特に限定されず、
例えば次の(1)(2)を例示できる。 (1)半導体ウエハー(室温程度にある)に冷却媒体を
接触させること (2)半導体ウエハーを加熱した後、直ちに半導体ウエ
ハーに冷却媒体を接触させること
The method for applying the thermal shock is not particularly limited.
For example, the following (1) and (2) can be exemplified. (1) Contacting the cooling medium with the semiconductor wafer (at about room temperature) (2) Contacting the cooling medium with the semiconductor wafer immediately after heating the semiconductor wafer

【0019】ここで、「冷却媒体」としては、特に限定
されないが、低温(好ましくは極低温)の気体、液体又
は固体を例示できる。温度の低さや価格の点で最も好ま
しい冷却媒体は、液体窒素である。
Here, the "cooling medium" is not particularly limited, but may be a low-temperature (preferably extremely low-temperature) gas, liquid or solid. The most preferred cooling medium in terms of low temperature and cost is liquid nitrogen.

【0020】また、「加熱」の方法としては、特に限定
されないが、レーザービームの照射、輻射熱、又は、高
温の気体、液体若しくは固体の接触を例示できる。
The method of "heating" is not particularly limited, and examples thereof include laser beam irradiation, radiant heat, and contact with a high-temperature gas, liquid, or solid.

【0021】熱衝撃を与える方法の具体的態様として
は、次の態様を例示できる。 半導体ウエハーのうちの分割用溝に沿った溝下部分
のみにレーザービームを照射して加熱した後、直ちに該
半導体ウエハー全体に液体窒素を接触させること(液体
窒素に代えて、液体窒素等で冷却した低温の刃体等を分
割用溝に接触させてもよい) 半導体ウエハーのうちの分割用溝形成予定部分のみ
にレーザービームを照射して加熱した後、直ちに該分割
用溝形成予定部分の表面に分割用溝を形成し、その後直
ちに該半導体ウエハー全体に液体窒素を接触させること
(液体窒素に代えて、液体窒素等で冷却した低温の刃体
等を分割用溝に接触させてもよい) 半導体ウエハー全体を半導体層が劣化しない程度に
加熱した後、直ちに該半導体ウエハー全体に液体窒素を
接触させること
As a specific embodiment of the method of applying a thermal shock, the following embodiment can be exemplified. After irradiating only a portion of the semiconductor wafer below the groove along the dividing groove with a laser beam and heating, immediately contact liquid nitrogen with the entire semiconductor wafer (cooling with liquid nitrogen or the like instead of liquid nitrogen) (A low-temperature blade or the like may be brought into contact with the dividing groove.) Only the portion of the semiconductor wafer on which the dividing groove is to be formed is irradiated with a laser beam and heated, and immediately the surface of the dividing groove is to be formed. Forming a dividing groove on the substrate, and immediately contacting the entire surface of the semiconductor wafer with liquid nitrogen (instead of liquid nitrogen, a low-temperature blade cooled with liquid nitrogen or the like may be brought into contact with the dividing groove) After heating the entire semiconductor wafer to such an extent that the semiconductor layer does not deteriorate, immediately contact liquid nitrogen with the entire semiconductor wafer.

【0022】本発明は、基板の構成材料により限定され
るものではないが、基板がモース硬度8以上の高硬度材
料よりなるものである場合に特に有効である。例えば、
基板がサファイア又はGaNよりなり、半導体層が窒化
ガリウム系化合物半導体よりなる半導体ウエハーの分割
に特に有効である。
The present invention is not particularly limited by the constituent material of the substrate, but is particularly effective when the substrate is made of a high hardness material having a Mohs hardness of 8 or more. For example,
This is particularly effective for dividing a semiconductor wafer whose substrate is made of sapphire or GaN and whose semiconductor layer is made of a gallium nitride-based compound semiconductor.

【0023】[0023]

【発明の実施の形態】図1及び図2は、本発明の実施形
態に係る半導体ウエハーのチップ分割方法を示してい
る。まず、分割する半導体ウエハー1について説明する
と、同ウエハー1は、基板2とその表面上に形成された
発光素子(発光ダイオード、レーザーダイオード等)を
構成する半導体層3とからなり、同層3は主要層11〜
16と電極(図示略)とからなる。
1 and 2 show a method for dividing a semiconductor wafer into chips according to an embodiment of the present invention. First, the semiconductor wafer 1 to be divided will be described. The wafer 1 is composed of a substrate 2 and a semiconductor layer 3 constituting a light emitting element (light emitting diode, laser diode, etc.) formed on the surface of the substrate 2. Main layers 11-
16 and electrodes (not shown).

【0024】基板2は、サファイアよりなり、平面寸法
形状が例えば2インチ(約5cm)の正方形、厚さが3
50μm、半導体層を形成する表面がa面{11−2
0}のものである。なお、軸方位最適方向はC軸45°
方向である。但し、基板はこれに限定されず、材料(例
えばGaNよりなる基板を用いる等)、平面寸法形状、
厚さ、結晶面等を適宜変更できる。
The substrate 2 is made of sapphire, has a square shape of, for example, 2 inches (about 5 cm) and a thickness of 3 inches.
50 μm, the surface on which the semiconductor layer is formed is a-plane # 11-2
0}. The optimal direction of the axis direction is C-axis 45 °
Direction. However, the substrate is not limited to this, and a material (for example, using a substrate made of GaN, etc.),
The thickness, crystal plane, and the like can be appropriately changed.

【0025】主要層11〜16は、いずれも有機金属気
相成長法により形成された窒化ガリウム系化合物半導体
(バッファ層はAlNであるがGaNでもよい)であ
り、まず基板2の上にAlNバッファ層11が形成さ
れ、同層11の上にSiドープn型GaNコンタクト層
12が形成され、同層12の上にn型GaNクラッド層
13が形成され、同層13の上にGaN障壁層とInG
aN井戸層とが交互に積層された多重量子井戸構造の発
光層14が形成され、同層14の上にMgドープp型A
lGaNクラッド層15が形成され、同層15の上にM
gドープp型GaNコンタクト層16が形成されてい
る。主要層11〜16全体の厚さは、特に限定されない
が、例えば2〜15μmである。
Each of the main layers 11 to 16 is a gallium nitride-based compound semiconductor (the buffer layer is made of AlN but may be made of GaN) formed by a metal organic chemical vapor deposition method. A layer 11 is formed, a Si-doped n-type GaN contact layer 12 is formed on the layer 11, an n-type GaN cladding layer 13 is formed on the layer 12, and a GaN barrier layer is formed on the layer 13. InG
A light emitting layer 14 having a multiple quantum well structure in which an aN well layer is alternately stacked is formed, and an Mg-doped p-type A
An lGaN cladding layer 15 is formed, and M
A g-doped p-type GaN contact layer 16 is formed. The thickness of the entire main layers 11 to 16 is not particularly limited, but is, for example, 2 to 15 μm.

【0026】但し、主要層はこの構成に限定されず、各
層の組成を変更したり、発光層を例えば単一量子井戸構
造に変更したり、基板2をGaNにする場合にはバッフ
ァ層11を省いたり、レーザーダイオードの場合には共
振構造を設けたりする等、適宜変更できる。
However, the main layer is not limited to this structure. When the composition of each layer is changed, the light emitting layer is changed to, for example, a single quantum well structure, or when the substrate 2 is made of GaN, the buffer layer 11 is formed. It can be changed as appropriate, such as omitting it or providing a resonance structure in the case of a laser diode.

【0027】さて、この半導体ウエハー1を多数の半導
体チップに分割するには、次の工程により行う。 (1)図1(a)及び図2(a)に示すように、半導体
ウエハー1の例えば半導体層形成側の表面に、ダイシン
グ(エッチング又はブラストでもよい)により減厚用溝
5を形成する。この減厚用溝5は、半導体ウエハー1の
分割部位の厚さを減ずるとともに、半導体層3にチッピ
ングが生じないようにするためのものである。半導体層
3を直接スクライブすると半導体層3自体にチッピング
が生じやすいが、ダイシング、エッチング又はブラスト
により減厚用溝5を形成すると該チッピングを防止又は
軽減できる。
In order to divide the semiconductor wafer 1 into a large number of semiconductor chips, the following steps are performed. (1) As shown in FIGS. 1A and 2A, a groove 5 for reducing the thickness is formed on the surface of the semiconductor wafer 1, for example, on the semiconductor layer formation side by dicing (etching or blasting may be used). The thickness reducing groove 5 is for reducing the thickness of the divided portion of the semiconductor wafer 1 and preventing the semiconductor layer 3 from chipping. If the semiconductor layer 3 is directly scribed, chipping easily occurs in the semiconductor layer 3 itself. However, when the thickness reducing groove 5 is formed by dicing, etching or blasting, the chipping can be prevented or reduced.

【0028】減厚用溝5の幅及び深さは、後で行うスク
ライブ工程でカッターの先端が減厚用溝5に入るように
設定する。例えば、減厚用溝5の幅を30μmとし、減
厚用溝5の深さを、半導体層3は全厚分除去し、さらに
基板2における例えば約5μm深さに至るようにする。
形成された多数の減厚用溝5は平面格子状をなす。
The width and depth of the thickness reducing groove 5 are set so that the tip of the cutter enters the thickness reducing groove 5 in a scribe step performed later. For example, the width of the thinning groove 5 is set to 30 μm, the depth of the thinning groove 5 is removed by the entire thickness of the semiconductor layer 3, and the depth of the thinning groove 5 is further reduced to, for example, about 5 μm in the substrate 2.
A large number of the thinning grooves 5 formed have a plane lattice shape.

【0029】(2)図2(b)に示すように、前記の通
り厚さ350μmの基板2の半導体層非形成側の表面を
研磨盤により研磨することにより、該基板2を一様に厚
さ100μm程度にまで薄肉化する。
(2) As shown in FIG. 2 (b), the surface of the substrate 2 having a thickness of 350 μm on the side where the semiconductor layer is not formed is polished by a polishing machine to make the substrate 2 uniform in thickness. The thickness is reduced to about 100 μm.

【0030】(3)図2(c)に示すように、減厚用溝
5の溝底の幅方向中央部にカッター(ダイヤモンドポイ
ント)7によりスクライブして分割用溝としてのスクラ
イブライン6を形成する。スクライブラインの断面形状
は略V字状(ノッチ状)であり、その深さは例えば0.
5μm程度とする。分割するチップの平面寸法形状は1
辺約350μmの正方形であり、従って、隣り合うスク
ライブライン6のピッチも350μmである。
(3) As shown in FIG. 2C, a scribe line 6 as a dividing groove is formed by scribing with a cutter (diamond point) 7 at the center in the width direction of the groove bottom of the thickness reducing groove 5. I do. The cross-sectional shape of the scribe line is substantially V-shaped (notch-shaped), and its depth is, for example, 0.1 mm.
It is about 5 μm. The planar dimensions of the chip to be split are 1
It is a square with sides of about 350 μm, and therefore, the pitch between adjacent scribe lines 6 is also 350 μm.

【0031】(4)図2(d)に示すように、半導体ウ
エハーのうちのスクライブライン6に沿った溝下部分8
のみに対し、照射器20からレーザービーム21を照射
して加熱する。具体的には、例えば、CO2 レーザを用
い、出力は0.7W、ビーム径は50μmに設定する。
そして、半導体ウエハー1と照射器20とを半導体ウエ
ハー1の面方向に相対的に送りながら、照射器20から
スクライブライン6に沿ってレーザービーム21を照射
する。送り方は、例えば、半導体ウエハー1をx−y方
向に移動可能なテーブル(図示略)に支持し、このテー
ブルを移動させて半導体ウエハー1をその面方向である
x−y方向に送ればよく、送り速度は例えば50mm/
秒とする。
(4) As shown in FIG. 2D, a portion 8 below the groove along the scribe line 6 of the semiconductor wafer
Only the laser beam 21 is irradiated from the irradiator 20 to heat only the laser beam. Specifically, for example, a CO2 laser is used, the output is set to 0.7 W, and the beam diameter is set to 50 μm.
Then, the laser beam 21 is irradiated from the irradiator 20 along the scribe line 6 while relatively moving the semiconductor wafer 1 and the irradiator 20 in the surface direction of the semiconductor wafer 1. For example, the semiconductor wafer 1 may be supported on a table (not shown) movable in the x-y direction, and the table may be moved to send the semiconductor wafer 1 in the x-y direction which is the plane direction. The feed rate is, for example, 50 mm /
Seconds.

【0032】レーザービーム21の照射により、スクラ
イブライン6に沿った溝下部分8の温度は、例えば12
00℃程度となり、これはスクライブライン6の底形状
に影響を与えない程度である。また、この熱の一部は基
板2から半導体層3に伝導するが、半導体層3を劣化さ
せることはない。
By the irradiation of the laser beam 21, the temperature of the lower portion 8 along the scribe line 6 becomes, for example, 12
The temperature is about 00 ° C., which does not affect the bottom shape of the scribe line 6. A part of the heat is conducted from the substrate 2 to the semiconductor layer 3, but does not deteriorate the semiconductor layer 3.

【0033】(5)上記レーザービーム21の照射後、
直ちに、図1(b)及び図2(e)に示すように、半導
体ウエハー1全体に液体窒素22を接触させて、該半導
体ウエハー1に熱衝撃を与える。具体的には、半導体ウ
エハー1を多孔質セラミックスとの通液性台24に載
せ、上方のノズル23から噴射した液体窒素22を半導
体ウエハー1全体に接触させると同時に、余分な液体窒
素22を通液性台24から回収する。通液性台24を真
空吸引してもよい。
(5) After irradiation with the laser beam 21,
Immediately, as shown in FIG. 1 (b) and FIG. 2 (e), the semiconductor wafer 1 is brought into contact with liquid nitrogen 22 to give a thermal shock to the semiconductor wafer 1. Specifically, the semiconductor wafer 1 is placed on a liquid-permeable base 24 with porous ceramics, and the liquid nitrogen 22 jetted from the upper nozzle 23 is brought into contact with the entire semiconductor wafer 1 and, at the same time, excess liquid nitrogen 22 is passed through. Collected from the liquid base 24. The liquid permeable table 24 may be suctioned by vacuum.

【0034】この熱衝撃、すなわち半導体ウエハー1が
前記加熱状態から液体窒素温度である−196℃近傍ま
で瞬間的に冷却されるという大幅且つ急速な冷却を受け
ることにより、衝撃的な熱応力が発生し、スクライブラ
イン6の底を起点にして基板2の略厚さ方向に亀裂9が
発生し進展する。この亀裂9の伸展が半導体ウエハー1
の厚さの途中で止まる場合には、その後さらにブレーキ
ングする必要があるが、亀裂9が入っているためブレー
キングを容易化することができる。また、この亀裂9の
伸展が半導体ウエハー1の厚さの全体に及ぶ場合には、
多数の半導体チップ10への分割が達成されるので、ブ
レーキングを省略することができる。
The thermal shock, that is, the semiconductor wafer 1 undergoes a large and rapid cooling of being instantaneously cooled from the above-mentioned heated state to the vicinity of -196 ° C. which is the temperature of liquid nitrogen, so that a shock thermal stress is generated. Then, cracks 9 are generated and propagate from the bottom of the scribe line 6 substantially in the thickness direction of the substrate 2. The extension of the crack 9 indicates that the semiconductor wafer 1
In the case of stopping in the middle of the thickness, it is necessary to further brake, but since the crack 9 is formed, the braking can be facilitated. Further, when the extension of the crack 9 extends over the entire thickness of the semiconductor wafer 1,
Since division into a large number of semiconductor chips 10 is achieved, braking can be omitted.

【0035】本実施形態のチップ分割方法によれば、次
のような効果が得られる。 熱衝撃によりチップ分割が達成される場合には、分
割が一瞬にして完了するので、効率が非常に良い。 ブレーキングのような押圧力を要することなく容易
に分割できる。また、熱衝撃によりチップ分割が達成さ
れない場合でも、前記の通り亀裂9が入っているためブ
レーキングを小さい押圧力で容易に行える。 ブレーキングと異なり、スクライブライン6を起点
にして割れる確率が高いため、歩留まりが良い。
According to the chip dividing method of the present embodiment, the following effects can be obtained. When chip division is achieved by thermal shock, the division is completed in an instant, so that the efficiency is very good. It can be easily divided without requiring pressing force such as braking. Further, even when chip division is not achieved due to thermal shock, since the crack 9 is formed as described above, braking can be easily performed with a small pressing force. Unlike braking, the yield is good because the probability of cracking from the scribe line 6 is high.

【0036】[0036]

【実施例】図3(a)〜(k)に模式的に示す実施例群
は、分割用溝のバリエーションを示すもので、その他の
熱衝撃等は実施形態と同様である。同図(a)に示す実
施例1は、半導体層形成側(半導体層3に直接)に分割
用溝としてスクライブライン6を形成する例である。同
図(b)に示す実施例2は、半導体層非形成側に分割用
溝としてスクライブライン6を形成する例である。同図
(c)に示す実施例3は、半導体層形成側に分割用溝と
してダイシング、エッチング又はブラストによる溝26
を形成する例である。この溝26は幅の小さいものが好
ましい。同図(d)に示す実施例4は、半導体層非形成
側に分割用溝としてダイシング、エッチング又はブラス
トによる溝26を形成する例である。この溝26は幅の
小さいものが好ましい。同図(e)に示す実施例5は、
半導体層形成側及び半導体層非形成側に分割用溝として
スクライブライン6を形成する例である。同図(f)に
示す実施例6は、半導体層形成側及び半導体層非形成側
に分割用溝としてダイシング、エッチング又はブラスト
による溝26を形成する例である。いずれか一方(好ま
しくは半導体層形成側)の溝26は幅の小さいものが好
ましい。同図(g)に示す実施例7は、半導体層形成側
に分割用溝としてダイシング、エッチング又はブラスト
による溝26を形成し、半導体層非形成側に分割用溝と
してスクライブライン6を形成する例である。同図
(h)に示す実施例8は、半導体層形成側に分割用溝と
してスクライブライン6を形成し、半導体層非形成側に
分割用溝としてダイシング、エッチング又はブラストに
よる溝26を形成する例である。同図(i)に示す実施
例9は、半導体層形成側に減厚用溝としてダイシング、
エッチング又はブラストによる溝5を形成するととも
に、その溝底に分割用溝としてスクライブライン6を形
成し、半導体層非形成側に分割用溝としてスクライブラ
イン6を形成する例である。同図(j)に示す実施例1
0は、半導体層形成側に分割用溝としてスクライブライ
ン6を形成し、半導体層非形成側に減厚用溝としてダイ
シング、エッチング又はブラストによる溝5を形成する
とともに、その溝底に分割用溝としてスクライブライン
6を形成する例である。同図(k)に示す実施例11
は、半導体層形成側に分割用溝としてダイシング、エッ
チング又はブラストによる幅の狭い溝26を形成し、半
導体層非形成側に減厚用溝としてダイシング、エッチン
グ又はブラストによる幅の広い溝5を形成するととも
に、その溝底に分割用溝としてダイシング、エッチング
又はブラストによる幅の狭い溝26を形成する例であ
る。
EXAMPLE A group of examples schematically shown in FIGS. 3A to 3K show variations of the dividing groove, and other thermal shocks and the like are the same as those of the embodiment. Example 1 shown in FIG. 3A is an example in which a scribe line 6 is formed as a dividing groove on the semiconductor layer forming side (directly on the semiconductor layer 3). Example 2 shown in FIG. 4B is an example in which scribe lines 6 are formed as division grooves on the side where no semiconductor layer is formed. In the third embodiment shown in FIG. 3C, a groove 26 formed by dicing, etching or blasting is used as a dividing groove on the semiconductor layer forming side.
This is an example of forming. The groove 26 is preferably of a small width. Example 4 shown in FIG. 9D is an example in which a groove 26 is formed as a dividing groove by dicing, etching or blasting on the side where no semiconductor layer is formed. The groove 26 is preferably of a small width. Example 5 shown in FIG.
This is an example in which scribe lines 6 are formed as division grooves on the semiconductor layer formation side and the semiconductor layer non-formation side. Example 6 shown in FIG. 9F is an example in which grooves 26 are formed as dicing grooves by dicing, etching, or blasting on the semiconductor layer forming side and the semiconductor layer non-forming side. The groove 26 on either one (preferably on the semiconductor layer forming side) is preferably of a small width. Example 7 shown in FIG. 9G is an example in which a groove 26 formed by dicing, etching or blasting is formed as a dividing groove on the side where a semiconductor layer is formed, and a scribe line 6 is formed as a dividing groove on the side where a semiconductor layer is not formed. It is. Example 8 shown in FIG. 9H shows an example in which a scribe line 6 is formed as a dividing groove on the side where a semiconductor layer is formed and a groove 26 is formed as a dividing groove on the side where no semiconductor layer is formed by dicing, etching or blasting. It is. In Example 9 shown in FIG. 9I, dicing was performed as a groove for reducing the thickness on the semiconductor layer forming side.
In this example, a groove 5 is formed by etching or blasting, a scribe line 6 is formed as a dividing groove at the bottom of the groove, and a scribe line 6 is formed as a dividing groove on the side where no semiconductor layer is formed. Example 1 shown in FIG.
0 indicates that a scribe line 6 is formed as a dividing groove on the semiconductor layer forming side, a dicing, etching or blasting groove 5 is formed as a thickness reducing groove on the non-semiconductor layer forming side, and a dividing groove is formed at the bottom of the groove. Is an example in which the scribe line 6 is formed. Example 11 shown in FIG.
Forms a narrow groove 26 by dicing, etching or blasting as a dividing groove on the semiconductor layer forming side, and forms a wide groove 5 by dicing, etching or blasting on the non-semiconductor layer forming side as a reducing groove. In this example, a narrow groove 26 is formed at the bottom of the groove as a dividing groove by dicing, etching or blasting.

【0037】なお、本発明は前記実施形態に限定される
ものではなく、例えば以下のように、発明の趣旨から逸
脱しない範囲で適宜変更して具体化することもできる。 (1)図2(c)のスクライブ工程と、図2(d)のレ
ーザービーム照射(加熱)工程の順序を逆にすること。
すなわち、半導体ウエハー1のうちの分割用溝形成予定
部分のみにレーザービームを照射して加熱した後、直ち
に該分割用溝形成予定部分の表面に分割用溝としてのス
クライブライン6を形成すること。
It should be noted that the present invention is not limited to the above-described embodiment, and may be embodied by appropriately changing the scope of the invention as follows, for example, as follows. (1) The order of the scribing step in FIG. 2C and the laser beam irradiation (heating) step in FIG. 2D is reversed.
That is, after irradiating only a portion of the semiconductor wafer 1 on which a dividing groove is to be formed with a laser beam and heating, a scribe line 6 as a dividing groove is immediately formed on the surface of the dividing groove.

【0038】(2)図2(d)のレーザービーム照射工
程において、複数本のスクライブライン6に沿った溝下
部分8に対し、同時に複数のレーザービーム21を照射
して、本工程を迅速に行うこと。
(2) In the laser beam irradiating step of FIG. 2D, a plurality of laser beams 21 are simultaneously radiated on the lower portion 8 along the plurality of scribe lines 6 to quickly execute this step. To do.

【0039】(3)図2(d)のレーザービーム照射工
程を、半導体ウエハー全体1に加熱媒体を接触させて半
導体層3が劣化しない程度に加熱する工程に置き換える
こと。加熱媒体としては、熱板等からの輻射熱、高温の
気体(空気、窒素等)、液体(水、オイル等)又は固体
(加熱テーブル等)を使用できる。
(3) The laser beam irradiation step of FIG. 2D is replaced with a step of bringing a heating medium into contact with the entire semiconductor wafer 1 and heating the semiconductor layer 3 to such an extent that the semiconductor layer 3 is not deteriorated. As the heating medium, radiant heat from a hot plate or the like, high-temperature gas (air, nitrogen, etc.), liquid (water, oil, etc.) or solid (heating table, etc.) can be used.

【0040】(4)図2(e)の液体窒素の接触を、液
体窒素等で冷却した低温の刃体(図示略)等をスクライ
ブライン6に接触させることに置き換えること。低温の
刃体が急速に熱を奪って熱衝撃を与える。
(4) The contact of the liquid nitrogen in FIG. 2E with a low-temperature blade (not shown) cooled by liquid nitrogen or the like is brought into contact with the scribe line 6. The low-temperature blade rapidly removes heat and gives a thermal shock.

【0041】(3)半導体チップは発光素子に限定され
ず、例えば受光素子やFET等の電子デバイスでもよ
い。
(3) The semiconductor chip is not limited to the light emitting element, but may be an electronic device such as a light receiving element or an FET.

【0042】[0042]

【発明の効果】以上詳述した通り、本発明に係る半導体
ウエハーのチップ分割方法によれば、大きい押圧力を要
することなく容易に分割することができるとともに、分
割用溝を起点にして分割できる確率を高めて歩留まりを
上げることができる、という優れた効果を奏する。
As described above in detail, according to the method of dividing a semiconductor wafer into chips according to the present invention, the chip can be easily divided without requiring a large pressing force, and the chip can be divided starting from the dividing groove. It has an excellent effect that the probability can be increased to increase the yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る半導体ウエハーのチッ
プ分割方法を示す斜視図である。
FIG. 1 is a perspective view showing a method for dividing a semiconductor wafer into chips according to an embodiment of the present invention.

【図2】同チップ分割方法の工程を示す断面図である。FIG. 2 is a sectional view showing steps of the chip dividing method.

【図3】同チップ分割方法の実施例を示す断面図であ
る。
FIG. 3 is a sectional view showing an embodiment of the chip dividing method.

【符号の説明】[Explanation of symbols]

1 半導体ウエハー 2 基板 3 半導体層 5 減厚用溝 6 スクライブライン 8 溝下部分 9 亀裂 10 半導体チップ 20 照射器 21 レーザービーム 22 液体窒素 23 ノズル 24 通液性台 DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Substrate 3 Semiconductor layer 5 Thickening groove 6 Scribe line 8 Lower part of groove 9 Crack 10 Semiconductor chip 20 Irradiator 21 Laser beam 22 Liquid nitrogen 23 Nozzle 24 Liquid permeable table

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋村 昌樹 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 Fターム(参考) 4E068 AD01 DA10  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masaki Hashimura 1 Ogatai Ogatai, Kasuga-cho, Nishikasugai-gun, Aichi F-term in Toyota Gosei Co., Ltd. (reference) 4E068 AD01 DA10

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板上に半導体層が形成されてなる半導
体ウエハーを多数の半導体チップに分割する方法であっ
て、前記半導体ウエハーの表面に分割用溝を形成する工
程と、該半導体ウエハーに熱衝撃を与えることにより分
割用溝を起点にして半導体ウエハーの略厚さ方向に亀裂
を発生及び進展させる工程と含む半導体ウエハーのチッ
プ分割方法。
1. A method for dividing a semiconductor wafer having a semiconductor layer formed on a substrate into a plurality of semiconductor chips, comprising: forming a dividing groove on a surface of the semiconductor wafer; A method of dividing a semiconductor wafer into chips, the method including a step of generating and propagating a crack in a substantially thickness direction of the semiconductor wafer starting from the dividing groove by applying an impact.
【請求項2】 前記半導体ウエハーの半導体層形成側の
表面に分割用溝を形成する請求項1記載の半導体ウエハ
ーのチップ分割方法。
2. The method according to claim 1, wherein a dividing groove is formed on a surface of the semiconductor wafer on a side where a semiconductor layer is formed.
【請求項3】 前記半導体ウエハーの半導体層非形成側
の表面に分割用溝を形成する請求項1又は2記載の半導
体ウエハーのチップ分割方法。
3. The semiconductor wafer chip dividing method according to claim 1, wherein a dividing groove is formed on a surface of the semiconductor wafer on a side where the semiconductor layer is not formed.
【請求項4】 前記熱衝撃における温度変化の幅が、2
00〜2000℃である請求項1〜3のいずれか一項に
記載の半導体ウエハーのチップ分割方法。
4. The range of temperature change due to the thermal shock is 2
The method according to claim 1, wherein the temperature is from 00 to 2000 ° C. 5.
【請求項5】 前記熱衝撃における温度変化の速度が、
200〜200000℃/秒である請求項1〜4のいず
れか一項に記載の半導体ウエハーのチップ分割方法。
5. A temperature change rate in the thermal shock,
The method according to claim 1, wherein the temperature is 200 to 200,000 ° C./sec.
【請求項6】 前記熱衝撃を与える方法が、半導体ウエ
ハーに冷却媒体を接触させることである請求項1〜5の
いずれか一項に記載の半導体ウエハーのチップ分割方
法。
6. The semiconductor wafer chip dividing method according to claim 1, wherein the method of applying the thermal shock is to bring a cooling medium into contact with the semiconductor wafer.
【請求項7】 前記熱衝撃を与える方法が、半導体ウエ
ハーを加熱した後、直ちに該半導体ウエハーに冷却媒体
を接触させることである請求項1〜5のいずれか一項に
記載の半導体ウエハーのチップ分割方法。
7. The semiconductor wafer chip according to claim 1, wherein the method of applying the thermal shock comprises contacting a cooling medium with the semiconductor wafer immediately after heating the semiconductor wafer. Split method.
【請求項8】 前記冷却媒体が、低温の気体、液体又は
固体である請求項6又は7記載の半導体ウエハーのチッ
プ分割方法。
8. The method according to claim 6, wherein the cooling medium is a low-temperature gas, liquid or solid.
【請求項9】 前記冷却媒体が、液体窒素である請求項
6又は7記載の半導体ウエハーのチップ分割方法。
9. The method according to claim 6, wherein the cooling medium is liquid nitrogen.
【請求項10】 前記加熱の方法が、レーザービームの
照射、輻射熱、又は、高温の気体、液体若しくは固体の
接触である請求項7記載の半導体ウエハーのチップ分割
方法。
10. The semiconductor wafer chip dividing method according to claim 7, wherein the heating method is laser beam irradiation, radiant heat, or contact of a high-temperature gas, liquid or solid.
【請求項11】 前記熱衝撃を与える方法が、半導体ウ
エハーのうちの分割用溝に沿った溝下部分のみにレーザ
ービームを照射して加熱した後、直ちに該半導体ウエハ
ー全体に液体窒素を接触させることである請求項1〜5
のいずれか一項に記載の半導体ウエハーのチップ分割方
法。
11. A method of applying a thermal shock, comprising: irradiating a laser beam only to a portion of a semiconductor wafer below a groove along a dividing groove, heating the semiconductor wafer, and immediately bringing liquid nitrogen into contact with the entire semiconductor wafer. Claims 1 to 5
The method of dividing a semiconductor wafer into chips according to any one of the above.
【請求項12】 前記熱衝撃を与える方法が、半導体ウ
エハーのうちの分割用溝形成予定部分のみにレーザービ
ームを照射して加熱した後、直ちに該分割用溝形成予定
部分の表面に分割用溝を形成し、その後直ちに該半導体
ウエハー全体に液体窒素を接触させることである請求項
1〜5のいずれか一項に記載の半導体ウエハーのチップ
分割方法。
12. The method of applying a thermal shock, comprising: irradiating a laser beam only to a portion of a semiconductor wafer on which a dividing groove is to be formed, heating the portion, and immediately forming a dividing groove on a surface of the dividing groove to be formed. The method according to any one of claims 1 to 5, wherein liquid nitrogen is brought into contact with the entire semiconductor wafer immediately thereafter.
【請求項13】 前記熱衝撃を与える方法が、半導体ウ
エハー全体を半導体層が劣化しない程度に加熱した後、
直ちに該半導体ウエハー全体に液体窒素を接触させるこ
とである請求項1〜5のいずれか一項に記載の半導体ウ
エハーのチップ分割方法。
13. The method of applying a thermal shock, comprising: heating the entire semiconductor wafer to such an extent that the semiconductor layer is not deteriorated;
6. The method according to claim 1, wherein liquid nitrogen is immediately brought into contact with the entire semiconductor wafer.
【請求項14】 前記基板がモース硬度8以上の高硬度
材料よりなる請求項1〜13のいずれか一項に記載の半
導体ウエハーのチップ分割方法。
14. The method according to claim 1, wherein the substrate is made of a high-hardness material having a Mohs hardness of 8 or more.
【請求項15】 前記基板がサファイア又はGaNより
なり、前記半導体層が窒化ガリウム系化合物半導体より
なる請求項1〜13のいずれか一項に記載の半導体ウエ
ハーのチップ分割方法。
15. The method according to claim 1, wherein the substrate is made of sapphire or GaN, and the semiconductor layer is made of a gallium nitride-based compound semiconductor.
JP2000099894A 2000-03-31 2000-03-31 Chip division method for semiconductor wafer Pending JP2001284292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000099894A JP2001284292A (en) 2000-03-31 2000-03-31 Chip division method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000099894A JP2001284292A (en) 2000-03-31 2000-03-31 Chip division method for semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2001284292A true JP2001284292A (en) 2001-10-12

Family

ID=18614180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000099894A Pending JP2001284292A (en) 2000-03-31 2000-03-31 Chip division method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2001284292A (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183136B2 (en) 2002-06-24 2007-02-27 Toyoda Gosei Co., Ltd. Semiconductor element and method for producing the same
US7291510B2 (en) 2004-01-26 2007-11-06 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
CN100355032C (en) * 2002-03-12 2007-12-12 浜松光子学株式会社 Substrate dividing method
CN100416767C (en) * 2003-08-12 2008-09-03 株式会社迪斯科 Wafer processing method
US7772090B2 (en) * 2003-09-30 2010-08-10 Intel Corporation Methods for laser scribing wafers
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2011142329A (en) * 2002-03-12 2011-07-21 Hamamatsu Photonics Kk Method of manufacturing light emitting element
JP2011228711A (en) * 2010-04-19 2011-11-10 Tokyo Electron Ltd Method for separation and conveyance of semiconductor integrated circuit chip
WO2012113648A1 (en) * 2011-02-21 2012-08-30 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic semiconductor chips
US8409968B2 (en) 2002-12-03 2013-04-02 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
JP2013153234A (en) * 2013-05-16 2013-08-08 Sony Corp Manufacturing method of semiconductor laser
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
US8716110B2 (en) 2000-09-13 2014-05-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
JP2015046480A (en) * 2013-08-28 2015-03-12 株式会社ディスコ Method for dividing substrate
US9171760B2 (en) 2013-10-28 2015-10-27 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP2018037689A (en) * 2012-09-28 2018-03-08 プラズマ − サーム、エルエルシー Method for dicing substrate including back metal
JP2018182078A (en) * 2017-04-13 2018-11-15 株式会社ディスコ Division method
JP2018206969A (en) * 2017-06-05 2018-12-27 株式会社ディスコ Chip manufacturing method
JP2018206970A (en) * 2017-06-05 2018-12-27 株式会社ディスコ Chip manufacturing method
JP2018206971A (en) * 2017-06-05 2018-12-27 株式会社ディスコ Chip manufacturing method
JP2019036662A (en) * 2017-08-18 2019-03-07 信越半導体株式会社 Manufacturing method for light-emitting element
CN110098148A (en) * 2018-01-30 2019-08-06 株式会社迪思科 The processing method of chip
JP2020085919A (en) * 2018-11-15 2020-06-04 日本電気硝子株式会社 Method for manufacturing plate-like member and laminate
KR20210048530A (en) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of dividing a substrate with a metal film

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716110B2 (en) 2000-09-13 2014-05-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8969761B2 (en) 2000-09-13 2015-03-03 Hamamatsu Photonics K.K. Method of cutting a wafer-like object and semiconductor chip
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US8946589B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of cutting a substrate, method of cutting a wafer-like object, and method of manufacturing a semiconductor device
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8933369B2 (en) 2000-09-13 2015-01-13 Hamamatsu Photonics K.K. Method of cutting a substrate and method of manufacturing a semiconductor device
US8927900B2 (en) 2000-09-13 2015-01-06 Hamamatsu Photonics K.K. Method of cutting a substrate, method of processing a wafer-like object, and method of manufacturing a semiconductor device
US8518801B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US8518800B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8519511B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US8551865B2 (en) 2002-03-12 2013-10-08 Hamamatsu Photonics K.K. Method of cutting an object to be processed
US8598015B2 (en) 2002-03-12 2013-12-03 Hamamatsu Photonics K.K. Laser processing method
US8673745B2 (en) 2002-03-12 2014-03-18 Hamamatsu Photonics K.K. Method of cutting object to be processed
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
CN100355032C (en) * 2002-03-12 2007-12-12 浜松光子学株式会社 Substrate dividing method
US8802543B2 (en) 2002-03-12 2014-08-12 Hamamatsu Photonics K.K. Laser processing method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
JP2011142329A (en) * 2002-03-12 2011-07-21 Hamamatsu Photonics Kk Method of manufacturing light emitting element
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US7183136B2 (en) 2002-06-24 2007-02-27 Toyoda Gosei Co., Ltd. Semiconductor element and method for producing the same
US8409968B2 (en) 2002-12-03 2013-04-02 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
US8450187B2 (en) 2002-12-03 2013-05-28 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
CN100416767C (en) * 2003-08-12 2008-09-03 株式会社迪斯科 Wafer processing method
US8364304B2 (en) 2003-09-30 2013-01-29 Intel Corporation Methods and apparatus for laser scribing wafers
US7772090B2 (en) * 2003-09-30 2010-08-10 Intel Corporation Methods for laser scribing wafers
US7291510B2 (en) 2004-01-26 2007-11-06 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2011228711A (en) * 2010-04-19 2011-11-10 Tokyo Electron Ltd Method for separation and conveyance of semiconductor integrated circuit chip
WO2012113648A1 (en) * 2011-02-21 2012-08-30 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic semiconductor chips
JP2018037689A (en) * 2012-09-28 2018-03-08 プラズマ − サーム、エルエルシー Method for dicing substrate including back metal
JP2013153234A (en) * 2013-05-16 2013-08-08 Sony Corp Manufacturing method of semiconductor laser
JP2015046480A (en) * 2013-08-28 2015-03-12 株式会社ディスコ Method for dividing substrate
US9171760B2 (en) 2013-10-28 2015-10-27 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
JP2018182078A (en) * 2017-04-13 2018-11-15 株式会社ディスコ Division method
JP7217585B2 (en) 2017-04-13 2023-02-03 株式会社ディスコ Division method
JP2018206971A (en) * 2017-06-05 2018-12-27 株式会社ディスコ Chip manufacturing method
JP2018206970A (en) * 2017-06-05 2018-12-27 株式会社ディスコ Chip manufacturing method
JP2018206969A (en) * 2017-06-05 2018-12-27 株式会社ディスコ Chip manufacturing method
JP2019036662A (en) * 2017-08-18 2019-03-07 信越半導体株式会社 Manufacturing method for light-emitting element
CN110098148A (en) * 2018-01-30 2019-08-06 株式会社迪思科 The processing method of chip
KR20210048530A (en) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of dividing a substrate with a metal film
KR102557292B1 (en) 2018-09-26 2023-07-18 미쓰보시 다이야몬도 고교 가부시키가이샤 Parting method of board with metal film
JP2020085919A (en) * 2018-11-15 2020-06-04 日本電気硝子株式会社 Method for manufacturing plate-like member and laminate
CN112567539A (en) * 2018-11-15 2021-03-26 日本电气硝子株式会社 Method for manufacturing plate-like member and laminate
JP7206829B2 (en) 2018-11-15 2023-01-18 日本電気硝子株式会社 METHOD FOR MANUFACTURING PLATE MEMBER AND LAMINATE
US11975519B2 (en) 2018-11-15 2024-05-07 Nippon Electric Glass Co., Ltd. Method of manufacturing plate-like member and laminate

Similar Documents

Publication Publication Date Title
JP2001284292A (en) Chip division method for semiconductor wafer
TWI295075B (en)
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
TWI327340B (en) Production method for semiconductor device
JP3449201B2 (en) Method for manufacturing nitride semiconductor device
CN1269192C (en) Method and equipment for manufacturing semiconductor devices
KR101552607B1 (en) Wafer dicing using hybrid split-beam laser scribing process with plasma etch
TWI631665B (en) Optical device processing method
JPH10321908A (en) Nitride group compound semiconductor element and light-emitting semiconductor element and manufacture thereof
JP2006135309A (en) Manufacturing method of semiconductor device
JP2008021887A (en) Light-emitting device manufacturing method
JP2008078440A (en) Light-emitting element, and its manufacturing method
JP2001284293A (en) Chip division method for semiconductor wafer
TW201523696A (en) The generation of a crack initiation point or a crack guide for improved separation of a solid layer from a solid body
KR100789200B1 (en) Method for production of semiconductor chip and semiconductor chip
CN114453770A (en) Method for double-pulse femtosecond laser slicing of SiC substrate
JP2003151921A (en) Compound semiconductor and method of manufacturing the same
JP4639520B2 (en) Manufacturing method of nitride semiconductor chip
TWI270223B (en) A method of making a light emitting element
JPH10125958A (en) Manufacture of gallium nitride compound semiconductor chip
JP5271563B2 (en) Method of manufacturing nitride semiconductor device
JP2001284290A (en) Chip division method for semiconductor wafer
Dohnke et al. Comparison of different novel chip separation methods for 4H-SiC
KR20120102897A (en) Method for wafer dicing and drilling through anisotropic etching after local amorphization using laser beam
JP6875441B2 (en) Silicon Carbide-Containing Crystal Substrate Treatment Method, Silicon Carbide Chip, and Treatment Chamber