JP2001267224A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2001267224A
JP2001267224A JP2000076583A JP2000076583A JP2001267224A JP 2001267224 A JP2001267224 A JP 2001267224A JP 2000076583 A JP2000076583 A JP 2000076583A JP 2000076583 A JP2000076583 A JP 2000076583A JP 2001267224 A JP2001267224 A JP 2001267224A
Authority
JP
Japan
Prior art keywords
metal film
mark
semiconductor device
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000076583A
Other languages
Japanese (ja)
Inventor
Hiroyuki Toshima
宏至 戸島
Hisahiro Shoda
尚弘 庄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000076583A priority Critical patent/JP2001267224A/en
Publication of JP2001267224A publication Critical patent/JP2001267224A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7049Technique, e.g. interferometric
    • G03F9/7053Non-optical, e.g. mechanical, capacitive, using an electron beam, acoustic or thermal waves

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device, where the position of a mark can be rightly measured even if a process in which an aligning position measuring mark is buried under a metal film is used, and the mark can be accurately aligned with lower layer on the metal film. SOLUTION: A semiconductor device manufacturing method comprises a first process in which a base layer on which a position measuring mark is provided is formed, a second process in which a metal film is formed on the top surface of the base layer, and the metal film is patterned by the use of the position measuring mark, where the position of the position measuring mark provided in the base layer under the metal film is located by the use of waves that penetrate through the metal film, and the metal film is patterned by the use of the mark.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、下地層にある位置
合わせ用マークを利用して、下地層とその上層である金
属層との位置合わせを行う半導体装置の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which an alignment mark on an underlayer is used to align the underlayer with a metal layer thereon.

【0002】[0002]

【従来の技術】半導体装置の高密度化・微細化に伴い、
上下層の位置ずれの許容範囲も小さくなってきている。
また、微細化に伴い配線層の抵抗値を低減して半導体装
置の動作速度を改善していくために、配線に用いる金属
膜の成膜方法や、材質、不純物の添加、結晶性の制御、
配線の形成方法の工夫等を行っている。
2. Description of the Related Art As semiconductor devices have become denser and finer,
The permissible range of displacement between the upper and lower layers has also been reduced.
In addition, in order to improve the operation speed of the semiconductor device by reducing the resistance value of the wiring layer with miniaturization, a method of forming a metal film used for wiring, material, addition of impurities, control of crystallinity,
The method of forming wiring is devised.

【0003】図9(a)〜(d)及び図10(e)〜
(g)は、Alリフロー・スパッタ技術及び金属膜上位
置測定技術、露光技術、反応性イオンエッチング(RI
E)技術を用いた従来の配線形成方法を示す断面工程図
である。
FIGS. 9 (a) to 9 (d) and FIGS. 10 (e) to 10 (e)
(G) shows Al reflow sputtering technology, position measurement technology on metal film, exposure technology, reactive ion etching (RI
E) is a sectional process view showing a conventional wiring forming method using the technique.

【0004】まず、シリコン酸化膜111を堆積させ、
その上にTi膜112とA1−Cu合金膜113とTi
膜114を順次成膜する(図9(a))。次に、通常の
フォトリソグラフィ法及びエッチング法により配線層1
21を形成し(図9(b))、さらに層間絶縁膜131
を堆積させ、必要な平坦化を行う(図9(c))。
First, a silicon oxide film 111 is deposited,
The Ti film 112, the A1-Cu alloy film 113, and the Ti film
The films 114 are sequentially formed (FIG. 9A). Next, the wiring layer 1 is formed by ordinary photolithography and etching.
21 (FIG. 9B), and further, an interlayer insulating film 131 is formed.
Is deposited, and necessary planarization is performed (FIG. 9C).

【0005】そして、下層配線と上層配線を接続するた
めに、ビアホール142を通常のフォトリソグラフィ法
及びエッチング法により形成する(図9(d))。この
際、上層配線と下層配線の位置を合わせるためのマーク
部分141も同時に形成する。
Then, in order to connect the lower wiring and the upper wiring, a via hole 142 is formed by a usual photolithography method and an etching method (FIG. 9D). At this time, a mark portion 141 for adjusting the position of the upper layer wiring and the lower layer wiring is also formed at the same time.

【0006】続いて、リフロー・スパッタ法により、A
l−Cu膜151を形成してビアホール142を完全に
Al−Cuで充填してしまう(図10(e))。この
時、マーク部分141は、リフロー・スパッタ法の充填
性が開口径の大きな場合には低下することを利用して、
完全には充填しないでマーク部分141上のAl−Cu
膜表面に窪み152を残す。
Subsequently, A is formed by reflow sputtering.
The l-Cu film 151 is formed and the via hole 142 is completely filled with Al-Cu (FIG. 10E). At this time, the mark portion 141 utilizes the fact that the filling property of the reflow sputtering method decreases when the opening diameter is large,
Al-Cu on mark portion 141 without completely filling
The depression 152 is left on the film surface.

【0007】そして、レジストを塗った後に上部から白
色光(図中のL1)を照射するとマーク部分141のA
l−Cu膜の窪み152で光が乱反射すること(図中の
L2)を利用して、反射波の強度の強弱からマーク部分
141を検出して、下層配線12とビアホール142と
上層配線171の位置を合わせ、露光を行う(図10
(f))。
[0007] Then, when white light (L1 in the figure) is irradiated from above after applying the resist, A
Utilizing the fact that light is irregularly reflected at the depression 152 of the l-Cu film (L2 in the figure), the mark portion 141 is detected from the intensity of the reflected wave, and the lower layer wiring 12, the via hole 142, and the upper layer wiring 171 are detected. Align and perform exposure (Fig. 10
(F)).

【0008】その後、通常の反応性イオンエッチング法
によりエッチングすれば、下層配線121に対して位置
関係のあったビアホール142と上層配線171とが同
時に埋め込まれた配線層の形成が完了する(図10
(g))。
After that, if etching is performed by the ordinary reactive ion etching method, the formation of the wiring layer in which the via hole 142 and the upper wiring 171 which have a positional relationship with the lower wiring 121 are simultaneously buried is completed (FIG. 10).
(G)).

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
配線形成方法では、次のような問題点があった。
However, the conventional wiring forming method has the following problems.

【0010】リフロー・スパッタ法によりAl−Cu膜
151を形成する場合に、マーク部分141上の表面状
態を制御するのが非常に難しく、マーク部分141の大
きな窪み152を充填してしまう恐れがある。特に、ビ
アホールの形状がより微細化した時には、充填度も上げ
なければならないので、マーク部分だけ充填しないよう
にするのは不可能になってくる。このような特徴を持つ
Alリフロー・プロセスの場合では、Al上の表面状態
を目印にして位置を特定することが困難になってくる。
When the Al-Cu film 151 is formed by the reflow sputtering method, it is very difficult to control the surface condition on the mark portion 141, and there is a possibility that the large depression 152 of the mark portion 141 is filled. . In particular, when the shape of the via hole is further miniaturized, the degree of filling must be increased, and it becomes impossible to prevent only the mark portion from being filled. In the case of the Al reflow process having such characteristics, it is difficult to specify the position by using the surface state on Al as a mark.

【0011】そこで、可視光、赤外線、紫外線は、金属
膜中を透過することができず反射してしまうが、波長の
長い音波、波長の短いX線は金属膜中を透過することを
利用して、合わせ位置測定用マークの位置を特定するこ
とが考えられる。例えば、特表平11−508694号
公報には、インパルスビームをウェーハ表面に向けて照
射して、ウェーハ内に弾性波を発生させ、該弾性波に応
答して生じたウェーハ表面の変位を検出し、検出された
変位から、ウェーハ内の弾性波の時間変動特性を離散ウ
ェーブレッド変換で解析し、試料の厚さを推定する技術
が開示されている。
Therefore, visible light, infrared light, and ultraviolet light cannot be transmitted through the metal film and are reflected. However, a sound wave having a long wavelength and an X-ray having a short wavelength are transmitted through the metal film. Thus, it is conceivable to specify the position of the alignment position measurement mark. For example, Japanese Unexamined Patent Publication No. Hei 11-508694 discloses that an impulse beam is irradiated toward a wafer surface to generate an elastic wave in the wafer, and a displacement of the wafer surface generated in response to the elastic wave is detected. A technique for estimating the thickness of a sample by analyzing the time-varying characteristics of an elastic wave in a wafer from the detected displacement by a discrete wave red transform has been disclosed.

【0012】しかし、この公報には、金属膜上でその下
層との位置合わせを的確に行う位置合わせ技術について
は全く開示されておらず、金属膜の形成表面状態に全く
関係しない方法で金属膜上での位置合わせを確実に行う
ことができる半導体装置の製造方法については、従来で
は存在していなかった。
However, this publication does not disclose a positioning technique for accurately positioning a metal film with a lower layer on the metal film. Conventionally, there has not been a method of manufacturing a semiconductor device capable of reliably performing the above alignment.

【0013】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、合わせ位置測
定用マーク部分を金属膜で埋め込むようなプロセスを用
いた場合にもマーク位置を正しく測定することができ、
金属膜上でその下層との位置合わせを確実に行うことが
できる半導体装置の製造方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. An object of the present invention is to provide a method of embedding a mark position for alignment position using a metal film. Can be measured correctly,
An object of the present invention is to provide a method for manufacturing a semiconductor device, which can surely perform alignment with a lower layer on a metal film.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明に係る半導体装置の製造方法で
は、位置測定用マークがある下地層を形成する第1の工
程と、前記下地層の上面に金属膜を成膜する第2の工程
と、前記位置測定用マークを用いて前記金属膜をパター
ニングする第3の工程とを備えた半導体装置の製造方法
において、前記第3の工程は、前記金属膜を透過する波
を用いて前記金属膜の下地層にある位置測定用マークの
位置を特定し、この位置測定用マークを用いて前記金属
膜のパターニングを行うことを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a base layer having a position measurement mark; The method of manufacturing a semiconductor device, comprising: a second step of forming a metal film on the upper surface of the underlayer; and a third step of patterning the metal film using the position measurement mark. The step is characterized in that a position of a position measurement mark in an underlayer of the metal film is specified using a wave transmitted through the metal film, and patterning of the metal film is performed using the position measurement mark. I do.

【0015】請求項2記載の発明に係る半導体装置の製
造方法では、請求項1記載の半導体装置の製造方法にお
いて、前記第2の工程で成膜された前記金属膜は、その
表面で、前記下地層の位置測定用マークの形状を維持し
ていないような構造であることを特徴とする。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect of the present invention, the metal film formed in the second step is formed on the surface of the metal film. The structure is such that the shape of the position measurement mark of the underlayer is not maintained.

【0016】請求項3記載の発明に係る半導体装置の製
造方法では、請求項1または請求項2記載の半導体装置
の製造方法において、前記第2の工程で成膜された前前
記金属膜は、光を反射し、音波及びX線を透過させる材
質で構成されていることを特徴とする。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the metal film formed in the second step may be: It is made of a material that reflects light and transmits sound waves and X-rays.

【0017】請求項4記載の発明に係る半導体装置の製
造方法では、請求項1または請求項2記載の半導体装置
の製造方法において、前記金属膜を透過する波は、音波
またはX線であることを特徴とする。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, the wave transmitted through the metal film is a sound wave or an X-ray. It is characterized by.

【0018】請求項5記載の発明に係る半導体装置の製
造方法では、請求項1乃至請求項4のいずれかに記載の
半導体装置の製造方法において、前記第3の工程は、前
記金属膜を透過する波の反射波を複数の点で測定して前
記位置測定用マークの位置を特定し、この位置測定用マ
ークを用いて前記金属膜のパターニングを行うことを特
徴とする。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, the third step includes a step of transmitting through the metal film. The reflected wave of the wave to be measured is measured at a plurality of points to specify the position of the position measurement mark, and the metal film is patterned using the position measurement mark.

【0019】請求項6記載の発明に係る半導体装置の製
造方法では、請求項1乃至請求項5のいずれかに記載の
半導体装置の製造方法において、前記金属膜を透過する
波は、前記金属膜にパルスレーザを照射し、そのパルス
レーザによる金属の熱膨張により発生した波であること
を特徴とする。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, the wave transmitted through the metal film is formed of the metal film. Is irradiated with a pulse laser, and is a wave generated by thermal expansion of metal by the pulse laser.

【0020】請求項7記載の発明に係る半導体装置の製
造方法では、請求項1乃至請求項5のいずれかに記載の
半導体装置の製造方法において、前記金属膜を透過する
波は、探針状の形状を持つ針で機械的に前記金属膜の表
面を叩くことで発生した波であることを特徴とする。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, the wave transmitted through the metal film is shaped like a probe. A wave generated by mechanically hitting the surface of the metal film with a needle having the shape of

【0021】請求項8記載の発明に係る半導体装置で
は、請求項1乃至請求項7のいずれかに記載の半導体装
置の製造方法で製造されたことを特徴とする。
According to a eighth aspect of the present invention, there is provided a semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of the first to seventh aspects.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0023】[第1実施形態]図1(a)〜(d)及び
図2(e)〜(g)は、本発明の第1実施形態に係る半
導体装置の製造方法を示す工程図である。
First Embodiment FIGS. 1A to 1D and FIGS. 2E to 2G are process diagrams showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention. .

【0024】図1(a)〜(d)に示す工程は、前述し
た従来の図9(a)〜(d)に示す工程と同様である。
すなわち、まず、図1(a)に示す工程では、シリコン
酸化膜11を堆積させ、その上に配線層21を構成する
ためTi膜12とA1−Cu合金膜13とTi膜14を
順次成膜する。次に、図1(b)に示すように通常のフ
ォトリソグラフィ法及びエッチング法により配線層21
を形成する。
The steps shown in FIGS. 1A to 1D are the same as the steps shown in FIGS. 9A to 9D described above.
That is, first, in the step shown in FIG. 1A, a silicon oxide film 11 is deposited, and a Ti film 12, an A1-Cu alloy film 13, and a Ti film 14 are sequentially formed thereon to form a wiring layer 21. I do. Next, as shown in FIG. 1B, the wiring layer 21 is formed by ordinary photolithography and etching.
To form

【0025】この状態のウェーハ上に、図1(c)に示
すように層間絶縁膜31を堆積させ、必要な平坦化を行
う。さらに、図1(d)に示す工程では、下層配線と上
層配線を接続するために、ビアホール42を通常のフォ
トリソグラフィ法及びエッチング法により形成する。こ
の際、上層配線と下層配線の位置を合わせるためのマー
ク部分41も同時に形成する。
On the wafer in this state, an interlayer insulating film 31 is deposited as shown in FIG. Further, in the step shown in FIG. 1D, a via hole 42 is formed by a usual photolithography method and an etching method in order to connect the lower wiring and the upper wiring. At this time, a mark portion 41 for adjusting the position of the upper layer wiring and the lower layer wiring is also formed at the same time.

【0026】次に、図2(e)に示すようにリフロー・
スパッタ法により、Al−Cu膜51を形成してビアホ
ール42を完全にAl−Cuで充填してしまう。この
時、マーク部分41も完全に充填するため、従来のよう
なAl−Cu膜51表面の窪み(図10(e)参照)は
形成されない。
Next, as shown in FIG.
The Al-Cu film 51 is formed by the sputtering method, and the via hole 42 is completely filled with Al-Cu. At this time, since the mark portion 41 is also completely filled, a depression (see FIG. 10E) on the surface of the Al—Cu film 51 unlike the related art is not formed.

【0027】そして、下層配線21とビアホール42と
上層配線71の位置を合わせ、露光を行うべく、まず、
図2(f)に示す工程で、完全にAl−Cu膜51が埋
め込まれたマーク部分41を測定するために、図3に示
す本実施形態のマーク位置検出装置を用いてパルスレー
ザ光R1をマーク41付近に照射する。
Then, in order to align the lower wiring 21, the via hole 42, and the upper wiring 71 and perform exposure, first,
In the step shown in FIG. 2F, in order to measure the mark portion 41 in which the Al--Cu film 51 is completely embedded, the pulse laser beam R1 is applied by using the mark position detecting device of this embodiment shown in FIG. Irradiate near the mark 41.

【0028】このマーク位置検出装置は、図3に示すよ
うに、試料となる本実施形態のウェーハ2を搭載するX
Yステージ1を有し、さらに、ウェーハ2に対してパル
スレーザ光R1を照射するパルスレーザ装置3と、ウェ
ーハ2表面上の変位を検出するために対物レンズ5を通
してウェーハ2表面にレーザ光R2を照射する検出用レ
ーザ装置4とを備えている。
As shown in FIG. 3, this mark position detecting device mounts a wafer 2 of this embodiment, which is a sample,
A pulse laser device 3 having a Y stage 1 and irradiating a pulse laser beam R1 to the wafer 2; and a laser beam R2 onto the surface of the wafer 2 through an objective lens 5 to detect a displacement on the surface of the wafer 2. And a detection laser device 4 for irradiation.

【0029】そして、コントローラ6は、これらパルス
レーザ装置3と検出用レーザ装置4の駆動を制御し、こ
のコントローラ6には、マーク位置検出動作全体を制御
するコンピュータ7が接続されている。ユーザーは、コ
ンピュータ7のディスプレイ8でマーク位置検出状態を
確認しつつ、入力装置9で所定の操作を行うことができ
るようになっている。
The controller 6 controls the driving of the pulse laser device 3 and the detection laser device 4, and a computer 7 for controlling the entire mark position detection operation is connected to the controller 6. The user can perform a predetermined operation with the input device 9 while checking the mark position detection state on the display 8 of the computer 7.

【0030】かかるマーク位置検出装置を用いてパルス
レーザ光R1をウェーハ2に照射すると、図4(a)に
示すように、パルスレーザ光R1のエネルギーによりA
l−Cu膜51が一瞬体積膨張(熱膨張変位50a)す
ることで、音波(熱弾性波)S1が発生する。発生した
音波S1は、Al−Cu膜51中を伝播して層間絶縁膜
31との界面で反射する。再びAl−Cu膜51の表面
まで音波S1が達するとAl−Cu膜51の表面が体積
膨張するので、その変位(図4(b)の50b)を、検
出用レーザ装置4から照射された別のレーザ光R2で観
測する。そして、最初の音波発生から反射波の測定まで
の時間を測定することで、Al−Cu膜51の深さを推
定する。
When the wafer 2 is irradiated with the pulse laser beam R1 by using such a mark position detecting device, as shown in FIG.
When the l-Cu film 51 momentarily expands in volume (thermal expansion displacement 50a), a sound wave (thermoelastic wave) S1 is generated. The generated sound wave S1 propagates through the Al-Cu film 51 and is reflected at the interface with the interlayer insulating film 31. When the sound wave S1 reaches the surface of the Al—Cu film 51 again, the surface of the Al—Cu film 51 expands in volume, and the displacement (50b in FIG. With the laser light R2. Then, the depth of the Al—Cu film 51 is estimated by measuring the time from the first sound wave generation to the measurement of the reflected wave.

【0031】同様の測定を少しずつ場所を移動してマー
ク部分41周辺で行う。これによって、マーク部分41
でない位置は、Al−Cu膜51の膜厚が薄いので反射
波が帰ってくるまでの時間は短くなり、マーク部分41
では時間が長くなることを利用してマーク部分41の位
置を特定する。
The same measurement is performed around the mark portion 41 while moving the place little by little. Thereby, the mark portion 41
In the other positions, the time until the reflected wave returns is shortened because the thickness of the Al-Cu film 51 is thin, and the mark portion 41
Then, the position of the mark portion 41 is specified by using the fact that the time becomes long.

【0032】特定したマーク位置情報を基に、最上層の
Al−Cu膜51を通常のフォトリソグラフィ法及びエ
ッチング法により加工することで、下層配線21とビア
ホール42と位置の合った構造の上層配線71を形成す
ることができる。
Based on the specified mark position information, the uppermost Al-Cu film 51 is processed by ordinary photolithography and etching to form an upper wiring having a structure in which the lower wiring 21 and the via hole 42 are aligned. 71 can be formed.

【0033】前述したように、従来の合わせマーク位置
測定技術では、下地に形成したマーク部分を金属膜上の
表面状態の変化として認識するために、マーク上の窪み
部分を埋め込むような金属膜の成膜を行うと、正確にマ
ーク位置が認識できなくなってしまうという問題があっ
た。
As described above, in the conventional alignment mark position measurement technique, in order to recognize the mark portion formed on the base as a change in the surface state on the metal film, the metal film is formed such that the recessed portion on the mark is buried. When the film is formed, there is a problem that the mark position cannot be accurately recognized.

【0034】これに対して本実施形態では、従来技術の
ような、光の反射による金属膜の表面状態の変化ではな
く、金属中を透過する波を用いて金属膜の下の界面での
反射波を観測することで金属膜の厚さを測定することが
できるので、マーク部分が他の部分に比べて深くなって
いることからマーク位置の特定が可能になる。
On the other hand, in the present embodiment, instead of the change in the surface state of the metal film due to the reflection of light as in the prior art, the reflection at the interface below the metal film is performed by using a wave transmitted through the metal. Since the thickness of the metal film can be measured by observing the wave, the mark portion is deeper than the other portions, so that the mark position can be specified.

【0035】このように、本実施形態では、金属膜で反
射してしまう光ではなく、金属膜中を透過する波長の長
い音波を利用して、Al−Cu膜51の下にあるマーク
部分41の位置を測定するようにしたので、リフロー・
Alプロセスのようにビアホール42、マーク部分41
を金属膜で埋め込んでしまうようなプロセスを用いた場
合にも、合わせ位置測定用マーク41の位置を正確に特
定することができ、合わせずれの精度を格段に向上させ
ることが可能である。
As described above, in the present embodiment, the mark portion 41 under the Al-Cu film 51 is utilized not by the light reflected by the metal film but by a sound wave having a long wavelength transmitted through the metal film. To measure the position of
Via holes 42 and mark portions 41 as in the Al process
Even when a process of embedding is used with a metal film, the position of the alignment position measurement mark 41 can be accurately specified, and the accuracy of the alignment deviation can be significantly improved.

【0036】[第2実施形態]図5(a),(b)及び
図6(a),(b)は、本発明の第2実施形態に係る半
導体装置の製造方法を示す工程図であり、上記第1実施
形態の製造方法において、異なる部分のみ示されてい
る。
[Second Embodiment] FIGS. 5A and 5B and FIGS. 6A and 6B are process diagrams showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. In the manufacturing method of the first embodiment, only different parts are shown.

【0037】本実施形態の製造方法では、上記第1実施
形態の製造方法において、図1(a)〜(d)に示す工
程は上記同様に行い、その後は、次のような工程を経る
ことになる。
In the manufacturing method of this embodiment, the steps shown in FIGS. 1A to 1D are performed in the same manner as in the manufacturing method of the first embodiment, and thereafter, the following steps are performed. become.

【0038】すなわち、図1(d)に示す工程でビアホ
ール42とマーク部分41を同時に形成した後、図5
(a)に示す工程に移り、ウェーハ表面上にW(タング
ステン)膜75を形成してビアホール42とマーク部分
41を完全にプラグ形成用のW膜で充填するように堆積
する。
That is, after the via hole 42 and the mark portion 41 are simultaneously formed in the step shown in FIG.
In step (a), a W (tungsten) film 75 is formed on the wafer surface, and is deposited so as to completely fill the via hole 42 and the mark portion 41 with a W film for plug formation.

【0039】続く図5(b)に示す工程では、CMP
(Chemical Mechanical Poli
shing)法あるいはCDE(Chemical D
ryEtching)法により、W膜75を層間絶縁膜
31の上面に達するまで平坦化する。
In the subsequent step shown in FIG.
(Chemical Mechanical Poli
shing method or CDE (Chemical D)
The W film 75 is flattened by the (ry Etching) method until it reaches the upper surface of the interlayer insulating film 31.

【0040】その後、図6(c)に示す工程では、Al
−Cu膜51A(膜厚:1um以上)を堆積した後、合
わせ位置マーク41を検出するために、図3のマーク位
置検出装置でパルスレーザ光R1をウェーハ表面に照射
する。但し、マーク部分41及びビアホール42をそれ
ぞれWプラグ75a,75bで埋め込んだ場合は、マー
ク部分41上を含みその他の部分でもAl−Cu膜51
Aの膜厚に変化がなくなる。
Thereafter, in the step shown in FIG.
After depositing the Cu film 51A (thickness: 1 μm or more), in order to detect the alignment position mark 41, the surface of the wafer is irradiated with pulsed laser light R1 by the mark position detection device of FIG. However, when the mark portion 41 and the via hole 42 are buried with W plugs 75a and 75b, respectively, the Al-Cu film 51 is included in other portions including the mark portion 41.
There is no change in the film thickness of A.

【0041】音波が膜の密度に応じたスピードで進行す
る事で、Al中を進んできた音波がマーク部でない所で
はSiO2中を進行しSi界面で反射され、マーク部分
ではW中を進行しSiO2界面で反射される。反射波が
Al表面まで戻って来るまでの時間に差が生じる事から
Wマーク部分を認識する事が出来る。
As the sound wave travels at a speed corresponding to the density of the film, the sound wave traveling in the Al travels through the SiO2 and reflects at the Si interface where it is not a mark portion, and travels through the W at the mark portion. It is reflected at the SiO2 interface. Since there is a difference in the time required for the reflected wave to return to the Al surface, the W mark portion can be recognized.

【0042】このように、複数の金属膜種で形成された
構造物でも、反射波をWafer上の複数の点で測定す
る事で、反射波の戻ってくる時間の違いによってマーク
位置を特定する事が出来る。
As described above, even in a structure formed of a plurality of types of metal films, the mark position is specified by measuring the reflected wave at a plurality of points on the wafer based on the difference in the return time of the reflected wave. I can do things.

【0043】[第3実施形態]図7(a),(b)は、
本発明の第3実施形態に係る半導体装置の製造方法で実
施される合わせ位置測定マークの検出方法を示すイメー
ジ図である。図8は、本実施形態で用いられるマーク位
置検出装置の構成ブロック図である。
[Third Embodiment] FIGS. 7 (a) and 7 (b)
It is an image figure showing the detecting method of the alignment position measurement mark performed by the manufacturing method of the semiconductor device concerning a 3rd embodiment of the present invention. FIG. 8 is a configuration block diagram of a mark position detection device used in the present embodiment.

【0044】本実施形態では、上記第1及び第2実施形
態のように、音波の発信源として、レーザ光による金属
膜の熱膨張を利用するのでなく、図7(a)に示すよう
に、探針形状の微細な針81を用いて、ウェーハ表面を
機械的に叩いて音波S2を発生させ、図7(b)に示す
ように、その反射波によるAl−Cu膜51Aの表面の
変位50cをレーザR2で、上記第1及び第2実施形態
と同様に観測するようにして、合わせ位置測定用マーク
の位置の検出を行うものである。
In the present embodiment, as shown in FIG. 7A, the thermal expansion of the metal film by the laser beam is not used as the sound wave source as in the first and second embodiments. Using a probe-shaped fine needle 81, a sound wave S2 is generated by mechanically tapping the wafer surface, and as shown in FIG. 7B, a displacement 50c of the surface of the Al—Cu film 51A due to the reflected wave is generated. Is observed by the laser R2 in the same manner as in the first and second embodiments, and the position of the alignment position measurement mark is detected.

【0045】本実施形態に用いるマーク位置検出装置
は、図8に示すように、図3の構造において、パルスレ
ーザ装置3に置き換えた探針駆動装置80を設けた構造
となっている。
As shown in FIG. 8, the mark position detecting device used in the present embodiment has a structure in which a probe driving device 80 in which the pulse laser device 3 is replaced in the structure of FIG.

【0046】本実施形態のような構造であっても、上記
第1及び第2実施形態と同等の効果を奏する。
Even with the structure as in this embodiment, the same effects as those of the first and second embodiments can be obtained.

【0047】なお、本発明は図示の上記各実施形態に限
定されることなく、種々の変形が可能である。例えば配
線層51の金属膜は、Al−Cu膜に限らずCu、A
g、Au、W、Pt、Ru、その他の金属合金を用いて
も同様の効果を得ることができる。また、測定に用いる
波も、音波に限らず、X線等の金属膜を透過するもので
あれば同等の効果を得られる。
The present invention is not limited to the above-described embodiments, and various modifications are possible. For example, the metal film of the wiring layer 51 is not limited to the Al-Cu film, but may be Cu, A
Similar effects can be obtained by using g, Au, W, Pt, Ru, and other metal alloys. Also, the wave used for the measurement is not limited to a sound wave, and the same effect can be obtained as long as the wave transmits through a metal film such as X-ray.

【0048】[0048]

【発明の効果】以上詳細に説明したように本発明によれ
ば、従来技術のような、光の反射状態によって金属膜の
表面状態を観察するのではなく、金属中を透過する波を
用いて金属膜下の界面での反射波を観測することで金属
膜の厚さを測定することができるので、合わせ位置測定
用マークの部分の深さが他の部分に比べて異なっている
ことから位置測定用マークの位置特定が可能になる。
As described in detail above, according to the present invention, instead of observing the surface state of the metal film by the reflection state of light as in the prior art, a wave transmitted through the metal is used. Since the thickness of the metal film can be measured by observing the reflected wave at the interface below the metal film, the position of the alignment position measurement mark is different from that of the other portions. The position of the measurement mark can be specified.

【0049】従って、例えばリフロー・Alプロセスの
ようにビアホールと位置測定用マークの部分を金属膜で
埋め込んでしまうようなプロセスを用いた場合にも、合
わせ位置測定用マークの位置を正確に特定することがで
き、下地層とその上層である金属膜の合わせずれの精度
を格段に向上させることが可能である。
Therefore, even when a process in which the via hole and the position measurement mark are buried with a metal film such as a reflow / Al process is used, the position of the alignment position measurement mark is accurately specified. Accordingly, the accuracy of misalignment between the base layer and the metal film as the upper layer can be significantly improved.

【0050】また、合わせ位置測定用マークの位置を示
す構造物として、強く音波を反射する性質のある物質を
用いた場合であっても、反射波を金属膜上の多点で測定
することにより位置測定用マークの位置を正確に特定す
ることが可能である。
Further, even when a substance having the property of strongly reflecting sound waves is used as a structure indicating the position of the alignment position measurement mark, the reflected waves can be measured at multiple points on the metal film. It is possible to accurately specify the position of the position measurement mark.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る半導体装置の製造
方法を示す工程図である。
FIG. 1 is a process chart showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】図1の続きの工程図である。FIG. 2 is a process drawing following FIG. 1;

【図3】第1実施形態に係るマーク位置検出装置の構成
ブロック図である。
FIG. 3 is a configuration block diagram of a mark position detection device according to the first embodiment.

【図4】第1実施形態に係るマーク位置検出動作を示す
イメージ図である。
FIG. 4 is an image diagram showing a mark position detection operation according to the first embodiment.

【図5】本発明の第2実施形態に係る半導体装置の製造
方法を示す工程図である。
FIG. 5 is a process chart showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図6】図5の続きの工程図である。FIG. 6 is a process drawing following FIG. 5;

【図7】本発明の第3実施形態に係る半導体装置の製造
方法で実施される合わせ位置測定マークの検出方法を示
すイメージ図である。
FIG. 7 is an image diagram showing a method of detecting alignment position measurement marks, which is performed in a method of manufacturing a semiconductor device according to a third embodiment of the present invention.

【図8】本実施形態で用いられるマーク位置検出装置の
構成ブロック図である。
FIG. 8 is a configuration block diagram of a mark position detection device used in the present embodiment.

【図9】従来の半導体装置の製造方法を示す工程図であ
る。
FIG. 9 is a process chart showing a conventional method for manufacturing a semiconductor device.

【図10】図9の続きの工程図である。FIG. 10 is a process drawing following FIG. 9;

【符号の説明】[Explanation of symbols]

11 シリコン酸化膜 12 Ti膜 13,51 A1−Cu合金膜 14Ti膜 21 下層配線 31 層間絶縁膜 41 位置測定用マーク 42 ビアホール 71 上層配線 R1 パルスレーザ光 R2 検出用レーザ光 S1 音波(熱弾性波) S2 弾性波 Reference Signs List 11 silicon oxide film 12 Ti film 13, 51 A1-Cu alloy film 14 Ti film 21 lower layer wiring 31 interlayer insulating film 41 position measurement mark 42 via hole 71 upper layer wiring R1 pulse laser beam R2 detection laser beam S1 sound wave (thermoelastic wave) S2 elastic wave

フロントページの続き Fターム(参考) 5F033 HH09 JJ01 JJ09 JJ19 KK09 KK18 PP18 QQ01 QQ11 QQ37 QQ48 XX00 5F046 EA12 EA18 EA19 EB01 EB05 FA05 FA08 FA20 Continuation of the front page F term (reference) 5F033 HH09 JJ01 JJ09 JJ19 KK09 KK18 PP18 QQ01 QQ11 QQ37 QQ48 XX00 5F046 EA12 EA18 EA19 EB01 EB05 FA05 FA08 FA20

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 位置測定用マークがある下地層を形成す
る第1の工程と、前記下地層の上面に金属膜を成膜する
第2の工程と、前記位置測定用マークを用いて前記金属
膜をパターニングする第3の工程とを備えた半導体装置
の製造方法において、 前記第3の工程は、前記金属膜を透過する波を用いて前
記金属膜の下地層にある位置測定用マークの位置を特定
し、この位置測定用マークを用いて前記金属膜のパター
ニングを行うことを特徴とする半導体装置の製造方法。
A first step of forming a base layer having a mark for position measurement, a second step of forming a metal film on an upper surface of the base layer, and the step of forming a metal film using the mark for position measurement. A third step of patterning a film, the third step comprising: using a wave transmitted through the metal film to position a position measurement mark in an underlayer of the metal film. And patterning the metal film using the position measurement mark.
【請求項2】 前記第2の工程で成膜された前記金属膜
は、その表面で、前記下地層の位置測定用マークの形状
と異なる構造であることを特徴とする請求項1記載の半
導体装置の製造方法。
2. The semiconductor according to claim 1, wherein the metal film formed in the second step has a structure on a surface thereof different from a shape of a position measurement mark of the underlayer. Device manufacturing method.
【請求項3】 前記第2の工程で成膜された前記金属膜
は、光を反射し、音波及びX線を透過させる材質で構成
されていることを特徴とする請求項1または請求項2記
載の半導体装置の製造方法。
3. The metal film formed in the second step is made of a material that reflects light and transmits sound waves and X-rays. The manufacturing method of the semiconductor device described in the above.
【請求項4】 前記金属膜を透過する波は、音波または
X線であることを特徴とする請求項1または請求項2記
載の半導体装置の製造方法。
4. The method according to claim 1, wherein the wave transmitted through the metal film is a sound wave or an X-ray.
【請求項5】 前記第3の工程は、前記金属膜を透過す
る波の反射波を複数の点で測定して前記位置測定用マー
クの位置を特定し、この位置測定用マークを用いて前記
金属膜のパターニングを行うことを特徴とする請求項1
乃至請求項4のいずれかに記載の半導体装置の製造方
法。
5. The method according to claim 3, wherein the position of the position measurement mark is determined by measuring a reflected wave of the wave transmitted through the metal film at a plurality of points, and using the position measurement mark. 2. The patterning of a metal film is performed.
A method for manufacturing a semiconductor device according to claim 4.
【請求項6】 前記金属膜を透過する波は、前記金属膜
にパルスレーザを照射し、そのパルスレーザによる金属
の熱膨張により発生した波であることを特徴とする請求
項1乃至請求項5のいずれかに記載の半導体装置の製造
方法。
6. The wave transmitted through the metal film is a wave generated by irradiating a pulse laser to the metal film and generating thermal expansion of the metal by the pulse laser. The method for manufacturing a semiconductor device according to any one of the above.
【請求項7】 前記金属膜を透過する波は、探針状の形
状を持つ針で機械的に前記金属膜の表面を叩くことで発
生した波であることを特徴とする請求項1乃至請求項5
のいずれかに記載の半導体装置の製造方法。
7. The wave transmitted through the metal film is a wave generated by mechanically hitting the surface of the metal film with a probe having a probe-like shape. Item 5
The method for manufacturing a semiconductor device according to any one of the above.
【請求項8】 請求項1乃至請求項7のいずれかに記載
の半導体装置の製造方法で製造されたことを特徴とする
半導体装置。
8. A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 1.
JP2000076583A 2000-03-17 2000-03-17 Semiconductor device and its manufacturing method Pending JP2001267224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000076583A JP2001267224A (en) 2000-03-17 2000-03-17 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000076583A JP2001267224A (en) 2000-03-17 2000-03-17 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001267224A true JP2001267224A (en) 2001-09-28

Family

ID=18594304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000076583A Pending JP2001267224A (en) 2000-03-17 2000-03-17 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001267224A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1674939A1 (en) * 2004-12-27 2006-06-28 ASML Netherlands BV Level sensor, lithographic apparatus and device manufacturing method
US7148494B2 (en) 2004-12-29 2006-12-12 Asml Netherlands B.V. Level sensor, lithographic apparatus and device manufacturing method
JP2015188042A (en) * 2014-03-27 2015-10-29 株式会社ディスコ Method of manufacturing lamination device
WO2018137925A1 (en) * 2017-01-25 2018-08-02 Stichting Vu Method and apparatus for measuring a structure on a substrate
WO2019034318A1 (en) * 2017-08-16 2019-02-21 Asml Netherlands B.V. Alignment measurement system
CN111226172A (en) * 2017-10-17 2020-06-02 Asml荷兰有限公司 Scatterometer and scatterometry method using acoustic radiation
JP2021511485A (en) * 2018-01-26 2021-05-06 エーエスエムエル ネザーランズ ビー.ブイ. Equipment and methods for locating the target structure on the substrate
JP7566950B2 (en) 2018-04-26 2024-10-15 エーエスエムエル ネザーランズ ビー.ブイ. Alignment method and apparatus

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1674939A1 (en) * 2004-12-27 2006-06-28 ASML Netherlands BV Level sensor, lithographic apparatus and device manufacturing method
US7148494B2 (en) 2004-12-29 2006-12-12 Asml Netherlands B.V. Level sensor, lithographic apparatus and device manufacturing method
JP2015188042A (en) * 2014-03-27 2015-10-29 株式会社ディスコ Method of manufacturing lamination device
US10788765B2 (en) 2017-01-25 2020-09-29 Asml Netherlands B.V. Method and apparatus for measuring a structure on a substrate
WO2018137925A1 (en) * 2017-01-25 2018-08-02 Stichting Vu Method and apparatus for measuring a structure on a substrate
CN110214261A (en) * 2017-01-25 2019-09-06 Asml荷兰有限公司 Method and apparatus for measuring the structure on substrate
JP2020505638A (en) * 2017-01-25 2020-02-20 エーエスエムエル ネザーランズ ビー.ブイ. Method and apparatus for measuring structures on a substrate
WO2019034318A1 (en) * 2017-08-16 2019-02-21 Asml Netherlands B.V. Alignment measurement system
JP2020531889A (en) * 2017-08-16 2020-11-05 エーエスエムエル ネザーランズ ビー.ブイ. Alignment measurement system
US10942461B2 (en) 2017-08-16 2021-03-09 Asml Netherlands B.V. Alignment measurement system
CN111226172A (en) * 2017-10-17 2020-06-02 Asml荷兰有限公司 Scatterometer and scatterometry method using acoustic radiation
CN111226172B (en) * 2017-10-17 2023-07-14 Asml荷兰有限公司 Scatterometer and scatterometry method using acoustic radiation
JP2021511485A (en) * 2018-01-26 2021-05-06 エーエスエムエル ネザーランズ ビー.ブイ. Equipment and methods for locating the target structure on the substrate
JP7326292B2 (en) 2018-01-26 2023-08-15 エーエスエムエル ネザーランズ ビー.ブイ. Apparatus and method for determining the position of a target structure on a substrate
US11927891B2 (en) 2018-01-26 2024-03-12 Asml Netherlands B.V. Apparatus and methods for determining the position of a target structure on a substrate
JP7566950B2 (en) 2018-04-26 2024-10-15 エーエスエムエル ネザーランズ ビー.ブイ. Alignment method and apparatus

Similar Documents

Publication Publication Date Title
US5391516A (en) Method for enhancement of semiconductor device contact pads
TW490716B (en) Apparatus, method and product therefrom, for aligning die to interconnect metal on flex substrate
EP0454604A2 (en) Laser ablation for plasma etching endpoint detection
KR19980079829A (en) Method of inspecting flip chip integrated circuit through substrate
JP2001267224A (en) Semiconductor device and its manufacturing method
JP2007266030A (en) Semiconductor device and manufacturing method thereof
JPH06241777A (en) Cantilever for atomic force microscope, manufacture thereof, atomic force microscope and sample surface adhesion evacuation using this cantilever
JP4295220B2 (en) Manufacturing method of hollow microprobe using MEMS technology and microprobe using the same
JP2001264185A (en) Method and instrument for measuring internal stress of membrane of reticle and method for manufacturing semiconductor device
JP2749566B2 (en) Probe head for semiconductor LSI inspection device and method of manufacturing the same
KR100421177B1 (en) Micro heat flux sensor by using electroplating, and method of making the same
US20200043562A1 (en) Method for programming a one-time programmable structure, semiconductor component and radio frequency component
JP2000294490A (en) Semiconductor device and its manufacture
JP2815148B2 (en) Method for manufacturing semiconductor integrated circuit device
JP3019839B2 (en) Semiconductor device having overlay measurement mark and method of manufacturing the same
JP3196200B2 (en) Semiconductor device and manufacturing method thereof
JPH09270465A (en) Method of manufacturing semiconductor devices
JP2748029B2 (en) How to create alignment marks
US7675632B2 (en) Exposure apparatus and device manufacturing method
JPH033223A (en) Semiconductor device
JPH0324786A (en) Positioning structure of circuit board to be photoetched
TW200537595A (en) A method to detect photoresist residue on a semiconductor device
JPS61185930A (en) Semiconductor substrate with alignment marks for both side masks and manufacture thereof
JP2822938B2 (en) How to measure overlay accuracy
JPH05136130A (en) Manufacture of semiconductor device