JP2001257236A - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device

Info

Publication number
JP2001257236A
JP2001257236A JP2000065963A JP2000065963A JP2001257236A JP 2001257236 A JP2001257236 A JP 2001257236A JP 2000065963 A JP2000065963 A JP 2000065963A JP 2000065963 A JP2000065963 A JP 2000065963A JP 2001257236 A JP2001257236 A JP 2001257236A
Authority
JP
Japan
Prior art keywords
electrode
package
elements
joined
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000065963A
Other languages
Japanese (ja)
Inventor
Tadahiko Takada
忠彦 高田
Shigeo Tono
茂雄 東野
Shingo Iwasa
進吾 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000065963A priority Critical patent/JP2001257236A/en
Publication of JP2001257236A publication Critical patent/JP2001257236A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the manufacturing method of an electronic device that prevents fail such as damage from being generated, does not increase the allocating space of an element, and at the same time can be joined by sufficient junction force when the plurality of elements are subjected to flip chip bonding to an electrode land that is formed on the bottom surface of the recessed part of a package. SOLUTION: A plurality of elements 10 and 20 are joined to electrode lands 4 and 5 that are formed on the bottom surface of the recessed part of a package 1 having cavity structure by the flip chip bonding method. After the first element 10 is joined to the electrode land 4 of the package 1 by a tool 30 for junction, the second element 20 is joined to the electrode land 5 of the package 1 near the first element 10 by the tool 30 for junction. The thickness of the second element 20 is thicker than that of the first element 10, thus preventing the tool 30 for joining the second element 20 from coming into contact with the first element 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はキャビティ構造を有
するパッケージの凹部底面に複数の電極ランドを形成
し、これら電極ランドに複数の素子をフリップチップボ
ンディング法により接合する電子デバイスの製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic device in which a plurality of electrode lands are formed on the bottom surface of a concave portion of a package having a cavity structure, and a plurality of elements are joined to these electrode lands by flip chip bonding. is there.

【0002】[0002]

【従来の技術】近年、電子部品素子の接続方法として、
ワイヤボンディング法などに比べて、実装スペースの縮
小化と実装作業性の向上を実現できる方法として、フリ
ップチップボンディング法が用いられるようになってい
る。フリップチップボンディング法を用いて素子搭載面
に形成された電極ランドに素子を接合する場合には、通
常、素子の寸法とほぼ同一寸法の先端面を持つ接合用ツ
ールが使用される。接合用ツールは、素子の背面を真空
吸着する吸着穴を持ち、素子を吸着して素子搭載面の電
極ランドの位置まで搬送した後、素子の上面を押圧して
超音波と熱を同時に印加することにより、素子の電極パ
ッド上に形成された金属バンプを電極ランドに接合させ
るものである。
2. Description of the Related Art In recent years, as a method of connecting electronic component elements,
A flip chip bonding method has been used as a method capable of realizing a reduction in mounting space and an improvement in mounting workability as compared with a wire bonding method or the like. When an element is bonded to an electrode land formed on the element mounting surface by using a flip chip bonding method, a bonding tool having a tip surface having substantially the same dimensions as the element is usually used. The bonding tool has a suction hole that vacuum-adsorbs the back surface of the element. After adsorbing the element and transporting it to the position of the electrode land on the element mounting surface, the upper surface of the element is pressed to apply ultrasonic waves and heat simultaneously. Thereby, the metal bump formed on the electrode pad of the element is bonded to the electrode land.

【0003】ところで、キャビティ構造を有するパッケ
ージの凹部底面に複数の電極ランドを形成しておき、複
数の素子をこれら電極ランドにフリップチップボンディ
ング法により接合することがある。この場合には、でき
るだけ小さなスペースに複数の素子を収容する必要があ
るので、複数の素子が互いに近接状態で配置される。
In some cases, a plurality of electrode lands are formed on the bottom surface of a concave portion of a package having a cavity structure, and a plurality of elements are bonded to these electrode lands by a flip chip bonding method. In this case, since it is necessary to accommodate a plurality of elements in a space as small as possible, the plurality of elements are arranged close to each other.

【0004】しかしながら、上記のように素子の寸法と
ほぼ同一寸法の先端面を持つ接合用ツールを使用する
と、最初の素子は問題なく接合できるが、2個目以後の
素子を接合する際、接合用ツールの端部が先に接合され
た素子に接触し、破損等の不良を発生させることがあ
る。その対策として、素子の接合位置の間隔を広げる方
法があるが、これでは素子の配置スペースが大きくな
り、パッケージが大型化するという問題がある。
[0004] However, if a joining tool having a tip surface substantially the same as the size of the element is used as described above, the first element can be joined without any problem. The end of the tool may come into contact with the previously joined element, causing damage or other defects. As a countermeasure, there is a method of increasing the interval between the joining positions of the elements. However, this has a problem that the arrangement space of the elements becomes large and the package becomes large.

【0005】[0005]

【発明が解決しようとする課題】そこで、図1に示すよ
うに、後で接合される素子C2を接合するための接合用
ツールTの先端面寸法をこの素子C2の外形寸法より小
さくすれば、接合用ツールTの位置が多少横方向にずれ
ても(図1に二点鎖線で示す)、先に接合された素子C
1と接触するのを防止することが可能である。なお、P
はパッケージ、Rは電極ランドである。しかし、これで
は接合用ツールTの先端面の寸法が小さくなるため、超
音波や熱が金属バンプBに必ずしも効率よく伝達され
ず、接合力が低下する恐れがあった。
Therefore, as shown in FIG. 1, if the dimension of the distal end surface of the joining tool T for joining the element C2 to be joined later is made smaller than the outer dimension of the element C2, Even if the position of the joining tool T is slightly shifted in the lateral direction (shown by a two-dot chain line in FIG. 1), the element C that has been joined first
1 can be prevented from coming into contact. Note that P
Is a package, and R is an electrode land. However, in this case, since the dimension of the distal end surface of the joining tool T becomes small, ultrasonic waves and heat are not always efficiently transmitted to the metal bumps B, and there is a possibility that the joining force is reduced.

【0006】そこで、本発明の目的は、パッケージの凹
部底面に形成された電極ランドに複数の素子をフリップ
チップボンディングする場合に、破損等の不良を発生さ
せず、素子の配置スペースを大きくせず、かつ十分な接
合力をもって接合できる電子デバイスの製造方法を提供
することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a device for flip-chip bonding a plurality of devices to electrode lands formed on the bottom surface of a concave portion of a package without causing defects such as breakage and increasing a space for arranging the devices. Another object of the present invention is to provide a method of manufacturing an electronic device that can be bonded with a sufficient bonding force.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するた
め、請求項1に記載の発明は、キャビティ構造を有する
パッケージの凹部底面に複数の電極ランドを形成し、こ
れら電極ランドに複数の素子をフリップチップボンディ
ング法により接合する電子デバイスの製造方法におい
て、第1の素子をパッケージの電極ランドに接合用ツー
ルによって接合する工程と、第2の素子を第1の素子と
近接したパッケージの電極ランドに接合用ツールによっ
て接合する工程とを含み、第2の素子の厚みは第1の素
子の厚みより厚く、第2の素子が接合される電極ランド
と第1の素子が接合される電極ランドとがほぼ同一高さ
にあることを特徴とする電子デバイスの製造方法を提供
する。また、請求項2に記載の発明は、キャビティ構造
を有するパッケージの凹部底面に複数の電極ランドを形
成し、これら電極ランドに複数の素子をフリップチップ
ボンディング法により接合する電子デバイスの製造方法
において、第1の素子をパッケージの電極ランドに接合
用ツールによって接合する工程と、第2の素子を第1の
素子と近接したパッケージの電極ランドに接合用ツール
によって接合する工程とを含み、第2の素子の厚みは第
1の素子の厚みと同等またはそれより厚く、第2の素子
が接合される電極ランドは第1の素子が接合される電極
ランドに比べて高い位置にあることを特徴とする電子デ
バイスの製造方法を提供する。
In order to achieve the above object, according to the present invention, a plurality of electrode lands are formed on the bottom surface of a concave portion of a package having a cavity structure, and a plurality of elements are formed on these electrode lands. In a method of manufacturing an electronic device to be joined by a flip chip bonding method, a step of joining a first element to an electrode land of a package by a joining tool, and a step of joining a second element to an electrode land of a package adjacent to the first element. Bonding with a bonding tool, wherein the thickness of the second element is greater than the thickness of the first element, and the electrode land to which the second element is bonded and the electrode land to which the first element is bonded are formed. Provided is a method for manufacturing an electronic device, which is substantially at the same height. According to a second aspect of the present invention, in a method of manufacturing an electronic device, a plurality of electrode lands are formed on a bottom surface of a concave portion of a package having a cavity structure, and a plurality of elements are bonded to the electrode lands by a flip chip bonding method. A step of joining the first element to an electrode land of the package by a joining tool, and a step of joining the second element to an electrode land of the package adjacent to the first element by a joining tool; The thickness of the element is equal to or greater than the thickness of the first element, and the electrode land to which the second element is joined is located higher than the electrode land to which the first element is joined. Provided is a method for manufacturing an electronic device.

【0008】請求項1に記載の発明の場合、第2の素子
が接合される電極ランドと第1の素子が接合される電極
ランドとがほぼ同一高さであるが、第1の素子より第2
の素子の厚みが厚いので、第2の素子の上面が第1の素
子の上面より高い位置になる。そのため、接合用ツール
の先端面の寸法が第2の素子の寸法と同一またはそれよ
り大きな寸法であって、かつ多少横方向にずれても、ツ
ールの先端が第1の素子に接触する危険性を回避でき
る。また、接合用ツールの先端面の寸法を小さくする必
要がないので、超音波や熱を接合部(金属バンプ)に効
率よく伝達することができ、接合力の低下を防止でき
る。また、請求項2の場合には、第2の素子の厚みは第
1の素子の厚みと同等またはそれより厚く、第2の素子
が接合される電極ランドは第1の素子が接合される電極
ランドに比べて高い位置にあるので、請求項1と同様
に、第2の素子の上面が第1の素子の上面より高い位置
になる。そのため、第2の素子をフリップチップボンデ
ィングする接合用ツールの先端が第1の素子に接触する
危険性を回避できる。
According to the first aspect of the present invention, the electrode lands to which the second element is joined and the electrode lands to which the first element is joined are substantially at the same height, but the electrode lands to which the first element is joined are more distant than the first element. 2
Since the thickness of the element is thick, the upper surface of the second element is at a position higher than the upper surface of the first element. Therefore, even if the size of the tip surface of the joining tool is the same as or larger than the size of the second element, and even if it is slightly shifted in the lateral direction, there is a risk that the tip of the tool contacts the first element. Can be avoided. In addition, since it is not necessary to reduce the size of the tip surface of the joining tool, ultrasonic waves and heat can be efficiently transmitted to the joining portion (metal bump), and a decrease in joining force can be prevented. In the case of claim 2, the thickness of the second element is equal to or greater than the thickness of the first element, and the electrode land to which the second element is bonded is the electrode land to which the first element is bonded. Since the position is higher than the land, the upper surface of the second element is higher than the upper surface of the first element. Therefore, it is possible to avoid the risk that the tip of the bonding tool for flip-chip bonding the second element contacts the first element.

【0009】請求項3のように、第1,第2の素子は、
パッケージの凹部底面と対向する裏面にIDT電極が形
成された弾性表面波素子であるのが望ましい。弾性表面
波素子の場合、その表面にIDT電極と電極パッドとを
形成し、電極パッド上にバンプを形成した後、電極面を
裏返しにしてパッケージの凹部底面に形成された電極ラ
ンドにフリップチップボンディングすればよい。また、
請求項4のように、第1,第2の素子が互いに特性の異
なる弾性表面波素子である場合には、デュアルフィルタ
を構成することができる。
According to a third aspect, the first and second elements are:
It is preferable that the surface acoustic wave element has an IDT electrode formed on the back surface opposite to the bottom surface of the concave portion of the package. In the case of a surface acoustic wave device, an IDT electrode and an electrode pad are formed on the surface thereof, a bump is formed on the electrode pad, and then the electrode surface is turned over and flip chip bonding is performed on an electrode land formed on the bottom surface of the concave portion of the package. do it. Also,
When the first and second elements are surface acoustic wave elements having different characteristics from each other, a dual filter can be configured.

【0010】[0010]

【発明の実施の形態】図2は本発明にかかる電子デバイ
スの一例の弾性表面波装置を示す。この弾性表面波装置
は、平坦な素子載置面(凹部底面)2aを有するパッケ
ージ1と、パッケージ1の素子載置面2a上にフリップ
チップボンディング法により搭載された2個の弾性表面
波素子10,20とを備え、表面実装型のデュアルフィ
ルタとして構成されたものである。パッケージ1は、セ
ラミック等よりなる底壁部2と側壁部3とによってキャ
ビティ形状に形成されたものであり、パッケージ1の素
子載置面2a上には入出力用およびアース用の複数の電
極ランド4,5が形成されている。電極ランド4,5は
パッケージ1の外側下面へ延びるように形成されてい
る。側壁部3の上面にはセラミックや金属などの蓋板6
が高融点半田からなるろう材7によって接合され、パッ
ケージ1の内部が気密封止されている。なお、蓋板6の
封止方法としては、ろう付に限らず、抵抗溶接、樹脂封
止などの方法を用いてもよい。
FIG. 2 shows a surface acoustic wave device as an example of an electronic device according to the present invention. The surface acoustic wave device includes a package 1 having a flat element mounting surface (recess bottom surface) 2a and two surface acoustic wave devices 10 mounted on the element mounting surface 2a of the package 1 by a flip chip bonding method. , 20 and is configured as a surface mount type dual filter. The package 1 is formed in a cavity shape by a bottom wall portion 2 and a side wall portion 3 made of ceramic or the like, and a plurality of electrode lands for input / output and ground are formed on an element mounting surface 2a of the package 1. 4 and 5 are formed. The electrode lands 4 and 5 are formed so as to extend to the outer lower surface of the package 1. A cover plate 6 made of ceramic, metal, or the like is provided on the upper surface of the side wall portion 3.
Are joined by a brazing material 7 made of high melting point solder, and the inside of the package 1 is hermetically sealed. The method of sealing the cover plate 6 is not limited to brazing, and a method such as resistance welding or resin sealing may be used.

【0011】弾性表面波素子10,20は互いに特性の
異なる素子であり、パッケージ1の素子載置面2aに形
成された電極ランド4,5上にフリップチップボンディ
ング法により接合されている。弾性表面波素子10,2
0は、タンタル酸リチウム、ニオブ酸リチウム、水晶な
どの圧電材料よりなる圧電基板の表面に、アルミニウ
ム,アルミニウム合金などよりなるIDT電極11,2
1と、IDT電極11,21から引出電極を介して引き
出された電極パッド12,22とを形成したものであ
り、電極パッド12,22とパッケージ1の電極ランド
4,5とが、金属バンプ13,23を介して接続されて
いる。弾性表面波素子10,20と素子載置面2aとの
間には、表面波を効率よく伝播させるためギャップ8,
9が設けられている。なお、弾性表面波素子10,20
としては、圧電基板上にIDT電極を形成したものに限
らず、アルミナやガラスなどの絶縁基板上にZnOなど
の圧電薄膜を形成したものでもよい。
The surface acoustic wave elements 10 and 20 have different characteristics from each other, and are bonded to electrode lands 4 and 5 formed on the element mounting surface 2a of the package 1 by a flip chip bonding method. Surface acoustic wave devices 10, 2
Reference numeral 0 denotes IDT electrodes 11 and 12 made of aluminum, an aluminum alloy, or the like on the surface of a piezoelectric substrate made of a piezoelectric material such as lithium tantalate, lithium niobate, or quartz.
1 and electrode pads 12 and 22 drawn out from the IDT electrodes 11 and 21 via extraction electrodes. The electrode pads 12 and 22 and the electrode lands 4 and 5 of the package 1 , 23 are connected. A gap 8 is provided between the surface acoustic wave elements 10 and 20 and the element mounting surface 2a in order to efficiently propagate the surface wave.
9 are provided. The surface acoustic wave devices 10, 20
However, the present invention is not limited to the case where the IDT electrode is formed on the piezoelectric substrate, but may be the case where a piezoelectric thin film such as ZnO is formed on an insulating substrate such as alumina or glass.

【0012】この実施例では、第1の弾性表面波素子1
0の厚みt1に比べて第2の弾性表面波素子20の厚み
t2が厚く設定されている。具体的には、第1の素子1
0の厚みt1=0.25mm、第2の素子20の厚みt
2=0.35mmとしてある。そのため、素子10,2
0を素子載置面2aに搭載した状態において、2つの素
子10,20の上面に0.1mmの段差が設けられてい
る。
In this embodiment, the first surface acoustic wave element 1
The thickness t2 of the second surface acoustic wave element 20 is set to be thicker than the thickness t1 of zero. Specifically, the first element 1
0 thickness t1 = 0.25 mm, thickness t of the second element 20
2 = 0.35 mm. Therefore, the elements 10, 2
0 is mounted on the element mounting surface 2a, and a step of 0.1 mm is provided on the upper surfaces of the two elements 10 and 20.

【0013】ここで、上記構成の弾性表面波装置の製造
方法を図3に従って説明する。まず図3の(a)のよう
に、第1の素子10および第2の素子20の電極パッド
12,22上に、AuまたはAuを主成分とする金属バ
ンプ13,23をボールボンディング法により形成す
る。次に、図3の(b)に示すように、第1の素子10
の裏面を接合用ツール30の真空吸引穴31を介して吸
引し、IDT電極11等が形成された表面波伝播面を素
子載置面2aに対向させて載置し、フリップチップボン
ディング法、すなわち接合用ツール30から超音波およ
び熱を同時に印加することにより、電極パッド12上の
金属バンプ13を電極ランド4に接合する。次に、図3
の(c)のように、第2の素子20を同じくフリップチ
ップボンディング法により、金属バンプ23を介して電
極ランド5に接合する。このとき、接合用ツール30が
第2の素子20から第1の素子10方向に横ずれした状
態でボンディングが行なわれる場合があるが、第2の素
子20の厚みt2が第1の素子10の厚みt1より厚い
ので、ツール30が第1の素子10方向へはみ出して
も、第1の素子10と干渉することがない。そのため、
素子10,20間の間隔を縮小することができ、パッケ
ージ1の小型化が可能となる。この場合、ツール30と
しては、その先端面30aが第2の素子20より小さい
ものを使用する必要はなく、第2の素子20と同形また
はそれより大形のツール30を用いても、第1の素子1
0と干渉することがない。したがって、超音波と熱を金
属バンプ23に効率よく伝達でき、接合性が向上する。
第1,第2の素子10,20を接合した後、パッケージ
1の側壁部3の上面に、予めろう材7を圧延した蓋板6
を載置し、リフロー炉に投入してパッケージ1を含む全
ての部品をろう材7の融点より高温となるように均一に
加熱してろう材7を溶融し、その後、冷却してパッケー
ジ1と蓋板6とを接合する。このようにして気密封止型
のデュアルフィルタが得られる。
Here, a method of manufacturing the surface acoustic wave device having the above configuration will be described with reference to FIG. First, as shown in FIG. 3A, Au or metal bumps 13 and 23 containing Au as a main component are formed on the electrode pads 12 and 22 of the first element 10 and the second element 20 by a ball bonding method. I do. Next, as shown in FIG. 3B, the first element 10
Is sucked through the vacuum suction hole 31 of the joining tool 30, and the surface wave propagation surface on which the IDT electrode 11 and the like are formed is placed so as to face the element mounting surface 2a. The metal bumps 13 on the electrode pads 12 are bonded to the electrode lands 4 by simultaneously applying ultrasonic waves and heat from the bonding tool 30. Next, FIG.
As shown in (c), the second element 20 is joined to the electrode lands 5 via the metal bumps 23 by the same flip chip bonding method. At this time, the bonding may be performed in a state where the joining tool 30 is laterally displaced from the second element 20 in the direction of the first element 10. However, the thickness t2 of the second element 20 Since it is thicker than t1, even if the tool 30 protrudes in the direction of the first element 10, it does not interfere with the first element 10. for that reason,
The distance between the elements 10 and 20 can be reduced, and the size of the package 1 can be reduced. In this case, it is not necessary to use a tool whose tip surface 30a is smaller than the second element 20 as the tool 30. Even if a tool 30 having the same shape as or larger than the second element 20 is used, Element 1 of
There is no interference with 0. Therefore, the ultrasonic waves and the heat can be efficiently transmitted to the metal bumps 23, and the bonding property is improved.
After joining the first and second elements 10 and 20, the lid plate 6, on which the brazing material 7 is previously rolled, is placed on the upper surface of the side wall 3 of the package 1.
Is placed in a reflow furnace, and all parts including the package 1 are uniformly heated so as to have a temperature higher than the melting point of the brazing material 7, thereby melting the brazing material 7. The cover plate 6 is joined. Thus, a hermetically sealed dual filter is obtained.

【0014】図4は本発明にかかる電子デバイスの他の
実施例を示す。この実施例では、先にフリップチップボ
ンディングされる第1の素子10の素子載置面2b(電
極ランド4)に比べて、後でフリップチップボンディン
グされる第2の素子20の素子載置面2c(電極ランド
5)を高くしたものである。第1の素子10と第2の素
子20の厚みは同等であってもよいし、第2の素子20
の方が第1の素子10より厚くてもよい。この場合、第
2の素子20をフリップチップボンディングする接合用
ツール30が第1の素子10方向へはみ出しても、第1
の素子10と干渉することがない。そのため、素子1
0,20間の間隔を縮小することができ、パッケージ1
の小型化が可能となる。なお、この実施例では、素子載
置面2bに比べて素子載置面2cを0.1mm高くし、
第1,第2の素子10,20の厚みを同一としてある。
したがって、2つの素子10,20の上面に0.1mm
の段差が設けられている。
FIG. 4 shows another embodiment of the electronic device according to the present invention. In this embodiment, as compared with the element mounting surface 2b (electrode land 4) of the first element 10 which is flip-chip bonded first, the element mounting surface 2c of the second element 20 which is flip-chip bonded later. (Electrode lands 5). The first element 10 and the second element 20 may have the same thickness, or the second element 20
May be thicker than the first element 10. In this case, even if the joining tool 30 for flip chip bonding the second element 20 protrudes in the direction of the first element 10,
Does not interfere with the element 10. Therefore, element 1
The distance between 0 and 20 can be reduced, and the package 1
Can be reduced in size. In this embodiment, the element mounting surface 2c is set to be 0.1 mm higher than the element mounting surface 2b,
The thicknesses of the first and second elements 10 and 20 are the same.
Therefore, the upper surface of the two elements 10 and 20 is 0.1 mm
Is provided.

【0015】上記実施例では、弾性表面波素子をパッケ
ージ内にフリップチップボンディングする例を示した
が、弾性表面波素子以外に半導体チップや圧電素子であ
ってもよい。また、パッケージ内に2個の素子を搭載す
る場合に限らず、3個以上の素子を搭載してもよい。さ
らに、図3では同一のツール30を用いて第1の素子1
0と第2の素子20とをフリップチップボンディングし
たが、両素子10,20の形状が異なる場合には、それ
ぞれ形状の異なるツールを用いてボンディングしてもよ
い。
In the above-described embodiment, an example in which the surface acoustic wave element is flip-chip bonded in the package has been described. However, a semiconductor chip or a piezoelectric element may be used instead of the surface acoustic wave element. Further, the present invention is not limited to the case where two elements are mounted in the package, and three or more elements may be mounted. Furthermore, in FIG. 3, the first tool 1
Although the 0 element and the second element 20 are flip-chip bonded, when the elements 10 and 20 have different shapes, bonding may be performed using tools having different shapes.

【0016】[0016]

【発明の効果】以上の説明で明らかなように、請求項1
に記載の発明によれば、パッケージの凹部底面に形成さ
れた電極ランドに複数の素子をフリップチップボンディ
ング法により接合する場合に、後で接合される第2の素
子を先に接合される第1の素子に比べて厚くしたので、
第2の素子を接合するための接合用ツールが第1の素子
に接触するのを防止でき、破損などの不良を解消でき
る。また、接合用ツールが第1の素子方向へはみ出して
も、第1の素子と干渉することがないので、素子間の間
隔を縮小することができ、パッケージの小型化が可能と
なる。さらに、接合用ツールの大きさが制約されないの
で、素子に対して十分な超音波や熱を印加することがで
き、接合力が向上する利点がある。また、請求項2に記
載の発明によれば、第2の素子が接合される電極ランド
を第1の素子が接合される電極ランドより高い位置とし
たので、第2の素子を接合するための接合用ツールが第
1の素子に接触するのを確実に防止できる。そのため、
請求項1と同様に、破損などの不良の解消、パッケージ
の小型化、接合力の向上を図ることができる。
As is apparent from the above description, claim 1
According to the invention described in (1), when a plurality of elements are bonded to the electrode lands formed on the bottom surface of the concave portion of the package by the flip chip bonding method, the second element to be bonded later is first bonded to the first element. Because it was thicker than the element of
The joining tool for joining the second element can be prevented from contacting the first element, and defects such as breakage can be eliminated. Further, even if the joining tool protrudes in the direction of the first element, it does not interfere with the first element, so that the distance between the elements can be reduced, and the size of the package can be reduced. Further, since the size of the joining tool is not limited, sufficient ultrasonic waves and heat can be applied to the element, and there is an advantage that the joining force is improved. According to the second aspect of the present invention, the electrode lands to which the second element is bonded are located at positions higher than the electrode lands to which the first element is bonded. It is possible to reliably prevent the joining tool from contacting the first element. for that reason,
As in the case of the first aspect, it is possible to eliminate defects such as breakage, downsize the package, and improve the bonding force.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の接合用ツールを用いたフリップチップボ
ンディング工程を示す図である。
FIG. 1 is a diagram showing a flip chip bonding process using a conventional bonding tool.

【図2】本発明にかかる製造方法を用いた弾性表面波装
置の一例の断面図である。
FIG. 2 is a cross-sectional view of an example of a surface acoustic wave device using the manufacturing method according to the present invention.

【図3】図2に示す弾性表面波装置の製造工程を示す図
である。
FIG. 3 is a diagram showing a manufacturing process of the surface acoustic wave device shown in FIG.

【図4】本発明にかかる製造方法の第2実施例の断面図
である。
FIG. 4 is a sectional view of a second embodiment of the manufacturing method according to the present invention.

【符号の説明】[Explanation of symbols]

1 パッケージ 2a,2b,2c 素子載置面 4,5 電極ランド 10,20 弾性表面波素子 11,21 IDT電極 12,22 電極パッド 30 接合用ツール DESCRIPTION OF SYMBOLS 1 Package 2a, 2b, 2c Element mounting surface 4,5 Electrode land 10,20 Surface acoustic wave element 11,21 IDT electrode 12,22 Electrode pad 30 Joining tool

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩佐 進吾 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5F044 KK01 QQ00 RR01 5J097 AA28 AA29 AA34 BB11 HA04 HA09 JJ01 JJ09 KK10  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Shingo Iwasa 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto F-term in Murata Manufacturing Co., Ltd. (reference) 5F044 KK01 QQ00 RR01 5J097 AA28 AA29 AA34 BB11 HA04 HA09 JJ01 JJ09 KK10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】キャビティ構造を有するパッケージの凹部
底面に複数の電極ランドを形成し、これら電極ランドに
複数の素子をフリップチップボンディング法により接合
する電子デバイスの製造方法において、第1の素子をパ
ッケージの電極ランドに接合用ツールによって接合する
工程と、第2の素子を第1の素子と近接したパッケージ
の電極ランドに接合用ツールによって接合する工程とを
含み、第2の素子の厚みは第1の素子の厚みより厚く、
第2の素子が接合される電極ランドと第1の素子が接合
される電極ランドとがほぼ同一高さにあることを特徴と
する電子デバイスの製造方法。
1. A method of manufacturing an electronic device, comprising: forming a plurality of electrode lands on a bottom surface of a concave portion of a package having a cavity structure; and bonding a plurality of elements to the electrode lands by a flip-chip bonding method. And a step of joining the second element to an electrode land of a package adjacent to the first element by using a joining tool, wherein the thickness of the second element is equal to the first element. Thicker than the element's thickness,
A method for manufacturing an electronic device, wherein an electrode land to which a second element is joined and an electrode land to which a first element is joined are substantially at the same height.
【請求項2】キャビティ構造を有するパッケージの凹部
底面に複数の電極ランドを形成し、これら電極ランドに
複数の素子をフリップチップボンディング法により接合
する電子デバイスの製造方法において、第1の素子をパ
ッケージの電極ランドに接合用ツールによって接合する
工程と、第2の素子を第1の素子と近接したパッケージ
の電極ランドに接合用ツールによって接合する工程とを
含み、第2の素子の厚みは第1の素子の厚みと同等また
はそれより厚く、第2の素子が接合される電極ランドは
第1の素子が接合される電極ランドに比べて高い位置に
あることを特徴とする電子デバイスの製造方法。
2. A method of manufacturing an electronic device, comprising: forming a plurality of electrode lands on a bottom surface of a concave portion of a package having a cavity structure; and bonding a plurality of elements to the electrode lands by a flip-chip bonding method. And a step of joining the second element to an electrode land of a package adjacent to the first element by using a joining tool, wherein the thickness of the second element is equal to the first element. A method for manufacturing an electronic device, wherein the electrode land to which the second element is bonded is higher than or equal to the electrode land to which the first element is bonded.
【請求項3】前記第1,第2の素子は、パッケージの凹
部底面と対向する裏面にIDT電極が形成された弾性表
面波素子であることを特徴とする請求項1または2に記
載の電子デバイスの製造方法。
3. The electronic device according to claim 1, wherein each of the first and second elements is a surface acoustic wave element having an IDT electrode formed on a back surface facing a bottom surface of the concave portion of the package. Device manufacturing method.
【請求項4】前記第1,第2の素子は互いに特性の異な
る弾性表面波素子であることを特徴とする請求項1ない
し3のいずれかに記載の電子デバイスの製造方法。
4. The method according to claim 1, wherein said first and second elements are surface acoustic wave elements having different characteristics.
JP2000065963A 2000-03-10 2000-03-10 Manufacturing method of electronic device Pending JP2001257236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000065963A JP2001257236A (en) 2000-03-10 2000-03-10 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000065963A JP2001257236A (en) 2000-03-10 2000-03-10 Manufacturing method of electronic device

Publications (1)

Publication Number Publication Date
JP2001257236A true JP2001257236A (en) 2001-09-21

Family

ID=18585401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065963A Pending JP2001257236A (en) 2000-03-10 2000-03-10 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP2001257236A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120223789A1 (en) * 2011-03-01 2012-09-06 Takashi Inoue Elastic-wave filter device and composite device including the same
US8525615B2 (en) * 2010-01-20 2013-09-03 Murata Manufacturing Co., Ltd. Elastic wave duplexer having a sealing member that includes a recess
US20140354374A1 (en) * 2012-02-27 2014-12-04 Taiyo Yuden Co., Ltd. Acoustic wave device
CN104584210A (en) * 2012-12-21 2015-04-29 松下知识产权经营株式会社 Electronic component package and method for manufacturing same
US9748194B2 (en) 2015-11-18 2017-08-29 Murata Manufacturing Co., Ltd. Electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525615B2 (en) * 2010-01-20 2013-09-03 Murata Manufacturing Co., Ltd. Elastic wave duplexer having a sealing member that includes a recess
US20120223789A1 (en) * 2011-03-01 2012-09-06 Takashi Inoue Elastic-wave filter device and composite device including the same
US9099634B2 (en) * 2011-03-01 2015-08-04 Skyworks Panasonic Filter Solutions Japan Co., Ltd. Elastic-wave filter device and composite device including the same
US20140354374A1 (en) * 2012-02-27 2014-12-04 Taiyo Yuden Co., Ltd. Acoustic wave device
US9667221B2 (en) * 2012-02-27 2017-05-30 Taiyo Yuden Co., Ltd. Acoustic wave device
CN104584210A (en) * 2012-12-21 2015-04-29 松下知识产权经营株式会社 Electronic component package and method for manufacturing same
US9748194B2 (en) 2015-11-18 2017-08-29 Murata Manufacturing Co., Ltd. Electronic device
KR101829751B1 (en) 2015-11-18 2018-02-19 가부시키가이샤 무라타 세이사쿠쇼 Electronic device

Similar Documents

Publication Publication Date Title
JP6242597B2 (en) Elastic wave device and manufacturing method thereof
JP2004080221A (en) Elastic wave device and its manufacturing method
JP6934340B2 (en) Electronic components
JP6963445B2 (en) Electronic components
EP1041715A2 (en) Electronic component
JP2001053178A (en) Electronic component with electronic circuit device sealed and mounted on circuit board, and manufacture of the electronic component
JP3509507B2 (en) Mounting structure and mounting method of electronic component with bump
JP6433930B2 (en) Elastic wave device
JP4692024B2 (en) Surface acoustic wave device
JP3539315B2 (en) Method for mounting electronic device element and method for manufacturing surface acoustic wave device
TWI729621B (en) Piezoelectric vibration device
JP2001257236A (en) Manufacturing method of electronic device
JP2005033390A (en) Piezoelectric device and manufacturing method for the same
JP2009130665A (en) Piezoelectric oscillator
US8093101B2 (en) Electronic device and method of fabricating the same
JP2009159001A (en) Surface acoustic wave device
JP2000124767A (en) Substrate mounting method for saw filter chip and saw filter chip
JP2003060472A (en) Piezoelectric vibrator
JP2000353934A (en) Surface acoustic wave device
JP2003174107A (en) Method of assembling closed-type electronic component and enclosed saw filter
JP2008003011A (en) Piezo-electric device and its manufacturing method
JP2019036784A (en) Electronic component and method of manufacturing the same
JP3928913B2 (en) Crystal oscillator
JP6793009B2 (en) Elastic wave device and multi-chamfered substrate
JP3736226B2 (en) SAW device