JP2001230268A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001230268A
JP2001230268A JP2000038431A JP2000038431A JP2001230268A JP 2001230268 A JP2001230268 A JP 2001230268A JP 2000038431 A JP2000038431 A JP 2000038431A JP 2000038431 A JP2000038431 A JP 2000038431A JP 2001230268 A JP2001230268 A JP 2001230268A
Authority
JP
Japan
Prior art keywords
lead
tab
resin
tab suspension
qfn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000038431A
Other languages
English (en)
Inventor
Shingo Osaka
慎悟 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP2000038431A priority Critical patent/JP2001230268A/ja
Publication of JP2001230268A publication Critical patent/JP2001230268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ペリフェラル形の半導体装置におけるリード
の被実装面への樹脂付着を防止して実装性向上および外
観品質向上を図る。 【解決手段】 半導体チップを支持する四角形のタブ
と、前記タブの周囲に配置され、かつ前記タブの周囲か
ら外部に向かって延在する複数のリード１ａと、前記半
導体チップの表面電極とこれに対応するリード１ａとを
接続するワイヤと、前記半導体チップおよびリード１ａ
の一部を樹脂封止して形成された封止部３と、前記タブ
を支持するとともに、封止部３から外部に突出した突出
部１ｋに貫通孔１ｄが設けられたタブ吊りリード１ｃと
によって構成され、封止部３と繋がって一体に形成され
る残留樹脂９ａがタブ吊りリード１ｃの突出部１ｋの貫
通孔１ｄに入り込んでいることにより、残留樹脂９ａと
タブ吊りリード１ｃの突出部１ｋとの接着性を向上させ
てリード切断時の残留樹脂９ａの剥離を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ペリフェラル形の半導体装置における外観
品質向上およびリードの被実装面への樹脂付着防止に適
用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化・薄形化を図るとともにリードフレ
ームを用いて製造される半導体装置として、ＱＦＮ（Qu
ad Flat Non-leaded Package) と呼ばれる小形の半導体
パッケージが開発されている。
【０００４】このＱＦＮでは、樹脂モールドによって形
成された封止部の裏面に各リードがその被実装面を露出
して配置され、これにより、表面実装形の構造となって
おり、これをペリフェラル形の半導体装置と呼んでい
る。
【０００５】なお、ＱＦＮは、リードフレームの一方の
面側でのみモールドが行われるため、片面モールド構造
となり、これにより、各リードの一方の面（被実装面）
が封止部の裏面に露出する。
【０００６】その結果、リードの切断（ピンチカット）
工程では、封止部から突出した各リード（タブ吊りリー
ドも含む）の根元部を切断金型によって上下から挟み込
んでパンチにより切断している。
【０００７】したがって、リード切断後のＱＦＮでは、
切断時の前記切断金型の押さえ代分、タブ吊りリードを
含む各リードが僅かに封止部から突出した状態となり、
これがＱＦＮの製品形態となる。
【０００８】また、ＱＦＮ用のモールド金型には、複数
のタブ吊りリードのうちゲートに対応した箇所以外のタ
ブ吊りリードに、これに沿ってエアベントが形成され、
したがって、エアベントが形成された箇所に対応するタ
ブ吊りリードには、モールド時に、モールド金型のキャ
ビティからエアベントに向かって流出した樹脂（残留樹
脂）が付着する。
【０００９】その結果、リード切断後、タブ吊りリード
の封止部から突出した前記押さえ代に相当する突出部に
は、その表面に前記残留樹脂が付着している。
【００１０】ここで、ＱＦＮの構造とその製造方法につ
いては、例えば、株式会社プレスジャーナル１９９８年
７月２７日発行、「月刊Semiconductor World 増刊号 '
99半導体組立・検査技術」５６頁、５７頁に記載されて
いる。
【００１１】
【発明が解決しようとする課題】ところが、前記した技
術のＱＦＮにおいては、リード切断時に、タブ吊りリー
ドの突出部に付着していた残留樹脂が切断ストレスによ
って剥離する場合がある。
【００１２】これにより、タブ吊りリードの突出部の表
面が露出し、その結果、ＱＦＮの外観品質が低下するこ
とが問題となる。
【００１３】さらに、リード切断時に前記残留樹脂が剥
離すると、切断金型のダイ上に落下し、その結果、次の
リード切断時に、リードの被実装面に前記残留樹脂が付
着する。
【００１４】これにより、ＱＦＮを実装基板などに実装
する際の実装不良を引き起こすことが問題となる。
【００１５】本発明の目的は、リードの被実装面への樹
脂付着を防止して実装性向上および外観品質向上を図る
半導体装置の製造方法を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、本発明の半導体装置の製造方法
は、半導体チップを支持可能なタブと、これを支持する
タブ吊りリードと、前記タブの周囲に配置された複数の
リードとを備え、前記タブ吊りリードに貫通孔または凹
部が設けられたリードフレームを準備する工程と、前記
リードフレームの前記タブと前記半導体チップとを接合
する工程と、前記半導体チップの表面電極とこれに対応
する前記リードとを接続する工程と、前記半導体チップ
およびその周辺部を樹脂モールドして封止部を形成する
とともに、前記タブ吊りリードの前記貫通孔または前記
凹部にモールド金型のキャビティから流出した残留樹脂
を入り込ませる工程と、前記タブ吊りリードの前記封止
部から突出した突出部に前記残留樹脂を接合させて前記
リードおよび前記タブ吊りリードを前記リードフレーム
の枠部から切断分離する工程とを有するものである。
【００１９】本発明によれば、モールド時に、モールド
金型のキャビティから流出した残留樹脂がタブ吊りリー
ドの貫通孔または凹部に入り込む。したがって、残留樹
脂とタブ吊りリードとの食いつき、すなわち、接着性を
向上でき、その結果、残留樹脂をタブ吊りリードに確実
に接合させることができる。
【００２０】これにより、リード切断時の残留樹脂のタ
ブ吊りリードからの剥離を防止することができ、したが
って、タブ吊りリードの封止部からの突出部の表面露出
を防止することができる。
【００２１】その結果、半導体装置の外観品質の向上を
図ることができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２３】図１は本発明の実施の形態の半導体装置で
あるＱＦＮの構造の一例を示す図であり、（ａ）は平面
図、（ｂ）は側面図、（ｃ）は底面図、図２は図１に示
すＱＦＮの構造を示す断面図、図３は図１に示すＱＦＮ
のタブ吊りリードの突出部の構造を一部破断して示す側
面図、図４は図１に示すＱＦＮに用いられるリードフレ
ームの構造の一例を示す拡大部分平面図、図５は図１に
示すＱＦＮの製造方法におけるモールド時の状態の一例
を示す部分断面図、図６は図１に示すＱＦＮの製造方法
における組み立て手順の一例を示す製造プロセスフロー
図である。
【００２４】図１〜図３に示す本実施の形態の半導体装
置であるＱＦＮ７は、樹脂モールドによって形成された
封止部３の裏面３ａに実装基板などの基板端子と電気的
に接続する複数のリード１ａの被実装面１ｂが露出して
配置されたペリフェラル形のものである。
【００２５】したがって、ＱＦＮ７は、薄形（小形）の
樹脂封止形で、かつ面実装形のものである。
【００２６】図１〜図３を用いて、本実施の形態のＱＦ
Ｎ７（半導体装置）の構成について説明すると、主面２
ｂに半導体集積回路が形成された半導体チップ２を支持
する四角形のタブ１ｅと、タブ１ｅの周囲に配置され、
かつタブ１ｅの周囲から外部に向かって延在する複数の
リード１ａと、半導体チップ２の表面電極２ａとこれに
対応するリード１ａとを接続するボンディング用のワイ
ヤ４と、半導体チップ２、ワイヤ４およびリード１ａの
一部を樹脂封止して形成された封止部３と、タブ１ｅを
その対角線上の４つの方向から支持するとともに、封止
部３から外部に突出した突出部１ｋに貫通孔１ｄが設け
られたタブ吊りリード１ｃとによって構成され、封止部
３と繋がって一体に形成される残留樹脂９ａがタブ吊り
リード１ｃの突出部１ｋの貫通孔１ｄに入り込んでいる
ことにより、残留樹脂９ａとタブ吊りリード１ｃの突出
部１ｋとの接着性を向上させてタブ吊りリード１ｃの突
出部１ｋ上に確実に残留樹脂９ａを配置するものであ
る。
【００２７】なお、ＱＦＮ７は、各リード１ａの配置箇
所よりタブ１ｅの配置箇所を高くする構造（これをタブ
上げともいう）のものであり、したがって、図２に示す
ように、タブ１ｅの裏面１ｊ側にも封止部３が形成され
ている。
【００２８】すなわち、ＱＦＮ７は、タブ埋め込み構造
である。
【００２９】さらに、本実施の形態のＱＦＮ７は、タブ
１ｅが半導体チップ２よりも遙に小さく形成された小タ
ブ構造のものである。
【００３０】なお、各リード１ａの被実装面１ｂには、
半田めっきなどによるめっき層６が形成されている。
【００３１】また、本実施の形態のＱＦＮ７では、４つ
のタブ吊りリード１ｃのうち、図５に示すモールド金型
８のゲート８ｃに対応した箇所以外のタブ吊りリード１
ｃの突出部１ｋのみに貫通孔１ｄが形成されている。
【００３２】すなわち、モールド金型８のエアベント８
ｄに対応したタブ吊りリード１ｃのみに貫通孔１ｄが形
成されるため、本実施の形態では、図１（ｃ）および図
４に示すように、４つのタブ吊りリード１ｃのうち、ゲ
ート８ｃに対応したタブ吊りリード１ｃを除き、かつエ
アベント８ｄに対応した残り３つのタブ吊りリード１ｃ
の突出部１ｋにそれぞれ貫通孔１ｄが形成されている。
【００３３】これにより、モールド時には、図５に示す
ようにキャビティ８ｅからエアベント８ｄに向かって流
出した封止用樹脂９の残留樹脂９ａが、タブ吊りリード
１ｃの貫通孔１ｄに入り込み、この状態で硬化する。
【００３４】したがって、残留樹脂９ａとタブ吊りリー
ド１ｃとの密着性が向上し、硬化後リード切断を行って
も、残留樹脂９ａは、タブ吊りリード１ｃの突出部１ｋ
から剥離することなく、残留樹脂９ａが突出部１ｋに付
着した状態を維持することができる。
【００３５】これにより、本実施の形態のＱＦＮ７で
は、タブ吊りリード１ｃの封止部３からの突出部１ｋ上
に残留樹脂９ａが接合した構造となる。
【００３６】また、ＱＦＮ７では、半導体チップ２は、
図２に示すように、タブ１ｅのチップ支持面１ｉ上にペ
付け材５を介して固定されている。
【００３７】さらに、ＱＦＮ７における各リード１ａ
は、インナリードの機能とアウタリードの機能との両者
を兼ね備えている。すなわち、リード１ａのうち封止部
３内に埋め込まれた領域は、ワイヤ４と接続するインナ
リード領域であり、一方、封止部３の裏面３ａにおいて
この封止部３から露出した被実装面１ｂを備える領域
は、アウタリード領域である。
【００３８】また、ＱＦＮ７で用いられるボンディング
用のワイヤ４は、例えば、金線である。
【００３９】また、ＱＦＮ７における各リード１ａの被
実装面１ｂに形成された半田めっきなどによるめっき層
６は、ＱＦＮ７を実装基板（図示せず）などに半田実装
した際の半田接続強度を高めるためのものであり、モー
ルドによる樹脂封止を行った後に、半田めっき処理が行
われて形成される。
【００４０】なお、タブ１ｅ、タブ吊りリード１ｃおよ
び各リード１ａは、例えば、Ｃｕ、ＦｅまたはＦｅ−Ｎ
ｉなどによって形成され、その厚さは、例えば、０.1〜
０.2ｍｍ程度の薄板材である。
【００４１】また、タブ吊りリード１ｃのリード幅は、
例えば、０.2ｍｍ程度であり、この場合の貫通孔１ｄ
は、例えば、直径０.1ｍｍ程度である。
【００４２】さらに、貫通孔１ｄの形成位置は、各タブ
吊りリード１ｃにおいて、リード切断後に封止部３側の
タブ吊りリード１ｃに残るように、すなわち封止部３か
らの突出部１ｋに形成しておく。これは、タブ吊りリー
ド１ｃの封止部３からの突出部１ｋにおいて、例えば、
封止部３の外周端部から０.1ｍｍ以内程度の距離の位置
である。
【００４３】すなわち、リード切断では、切断金型によ
る押さえ代が、約０.1ｍｍ程度必要となるため、その結
果、突出部１ｋの突出量も約０.1ｍｍとなり、したがっ
て、封止部３の外周端部から０.1ｍｍ以内の距離の位置
に貫通孔１ｄを形成しておく。
【００４４】なお、貫通孔１ｄは、コスト的にはパンチ
ング加工によって形成されることが好ましいが、パンチ
ング加工が困難な場合には、微細加工に対応したエッチ
ング加工やレーザ加工などによって形成してもよい。
【００４５】ただし、パンチング加工やレーザ加工を行
う際には、各リード１ａの被実装面１ｂ側に加工バリが
形成されないように、裏抜き加工すなわち被実装面１ｂ
側から加工することが好ましい。
【００４６】これにより、前記加工バリが被実装面１ｂ
には形成されずにその反対側の面に形成されるため、前
記加工バリによる実装不良の発生を防ぐことができる。
【００４７】また、封止部３は、モールド方法による樹
脂封止によって形成され、その際用いられる図５に示す
封止用樹脂９は、例えば、熱硬化性のエポキシ樹脂など
である。
【００４８】次に、本実施の形態のＱＦＮ７の製造方法
を図６に示す製造プロセスフロー図にしたがって説明す
る。
【００４９】まず、ステップＳ１により、半導体チップ
２を支持可能なほぼ四角形のタブ１ｅと、これをその４
つの角部で支持するタブ吊りリード１ｃと、タブ１ｅの
周囲に配置された複数のリード１ａと、４本のタブ吊り
リード１ｃおよび各リード１ａを支持する枠部１ｆとを
有し、かつ、モールド金型８のエアベント８ｄに対応し
たタブ吊りリード１ｃそれぞれに貫通孔１ｄが設けられ
た薄板状の金属板である図４に示すリードフレーム１を
準備する。
【００５０】なお、リードフレーム１は、１枚のリード
フレーム１から複数個のＱＦＮ７を製造することが可能
な短冊状の細長い多連のものであり、１枚のリードフレ
ーム１には、１個のＱＦＮ７に対応したパッケージ領域
が複数個形成されている。
【００５１】つまり、１枚のリードフレーム１には、１
個のＱＦＮ７に対応したパッケージ領域が複数個形成さ
れており、さらに、その枠部１ｆには、チップマウント
（ダイボンディング）時やワイヤボンディング時にリー
ドフレーム１を搬送する際の複数のガイド用長孔１ｇお
よび位置決め孔１ｈが形成されている。
【００５２】なお、リードフレーム１の材料は、例え
ば、銅（Ｃｕ）、鉄（Ｆｅ）、または、鉄とニッケルと
の合金（Ｆｅ−Ｎｉ）などであり、その厚さは、例え
ば、０.1〜０.2ｍｍ程度であるが、前記材料や前記厚さ
などは、これらに限定されるものではない。
【００５３】また、貫通孔１ｄは、これの封止部３の端
部からの距離が０.1ｍｍ以内になるような箇所に形成し
ておく。
【００５４】一方、主面２ｂに半導体集積回路が形成さ
れた半導体チップ２を準備し、続いて、ステップＳ２に
よって半導体チップ２の供給を行う。
【００５５】その後、ステップＳ３により、リードフレ
ーム１のタブ１ｅと半導体チップ２の裏面２ｃとを接合
する。
【００５６】すなわち、図２に示すように、リードフレ
ーム１のタブ１ｅにペ付け材５を塗布し、主面２ｂを上
方に向けて半導体チップ２を固定するチップマウント
（ダイボンディングまたはペレットボンディングともい
う）を行う。
【００５７】その後、半導体チップ２の表面電極２ａと
これに対応する各リード１ａとを金線であるボンディン
グ用のワイヤ４を用いてワイヤボンディング（ステップ
Ｓ４）し、これにより、半導体チップ２の表面電極２ａ
と各リード１ａとを電気的に接続する。
【００５８】その後、ステップＳ５に示すように、モー
ルドによる半導体チップ２の樹脂封止を行う。
【００５９】ここでは、半導体チップ２およびその周辺
部を、図５に示す封止用樹脂９を使用したモールドによ
って樹脂封止する。その際、各リード１ａの被実装面１
ｂが、封止部３の裏面３ａに露出するように樹脂モール
ドを行って封止部３を形成する。
【００６０】まず、図５に示すように、モールド金型８
の下金型８ｂの所定箇所にワイヤボンディング済みのリ
ードフレーム１（図４参照）を配置し、その後、モール
ド金型８における上金型８ａと下金型８ｂとをクランプ
する。
【００６１】続いて、モールド金型８のゲート８ｃを介
して封止用樹脂９をキャビティ８ｅに注入し、キャビテ
ィ８ｅに封止用樹脂９を充填する。その後、キャビティ
８ｅに充填された封止用樹脂９はキャビティ８ｅから流
出し、さらに、残留樹脂９ａとなってタブ吊りリード１
ｃに沿ってエアベント８ｄに向かう。
【００６２】その際、エアベント８ｄに対応した３つの
タブ吊りリード１ｃのそれぞれの貫通孔１ｄに残留樹脂
９ａを入り込ませ、これにより、タブ吊りリード１ｃと
残留樹脂９ａとの接着性を向上させて両者を接合する。
【００６３】所定時間を経過させて封止用樹脂９および
残留樹脂９ａを硬化させ、その後、上金型８ａおよび下
金型８ｂの型開きを行ってモールド済みのリードフレー
ム１を取り出す。
【００６４】その後、封止部３の裏面３ａに露出した各
リード１ａの被実装面１ｂに半田などのめっき層６を形
成する半田めっき（ステップＳ６）を行う。
【００６５】続いて、タブ吊りリード１ｃの封止部３か
ら突出した突出部１ｋに残留樹脂９ａを接合させて各リ
ード１ａおよびタブ吊りリード１ｃをリードフレーム１
の枠部１ｆから切断によって切り離すリード切断（ステ
ップＳ７）を行う。
【００６６】すなわち、リードフレーム１の枠部１ｆか
ら封止部３を含む各リード１ａおよびタブ吊りリード１
ｃを切断（ピンチカット）分離して図１（ａ),（ｂ),
（ｃ）に示す形状とする。
【００６７】ここでは、切断金型によって、各リード１
ａおよびタブ吊りリード１ｃの封止部３寄りの際を押さ
え、これを押さえ代（約０.1ｍｍ程度）として切断す
る。
【００６８】これにより、切断によって形成された突出
部１ｋの突出量は０.1ｍｍ程度となる。
【００６９】その結果、本実施の形態のＱＦＮ７の完成
に至る（ステップＳ８）。
【００７０】本実施の形態の半導体装置（ＱＦＮ７）の
製造方法によれば、以下のような作用効果が得られる。
【００７１】すなわち、タブ吊りリード１ｃのエアベン
ト８ｄに対応した箇所に貫通孔１ｄが形成されたことに
より、モールド時に、モールド金型８のキャビティ８ｅ
から流出した残留樹脂９ａがタブ吊りリード１ｃの貫通
孔１ｄに入り込む。
【００７２】したがって、残留樹脂９ａとタブ吊りリー
ド１ｃとの食いつき、すなわち、両者の接着性を向上で
き、その結果、残留樹脂９ａをタブ吊りリード１ｃに確
実に接合させることができる。
【００７３】これにより、リード切断時の残留樹脂９ａ
のタブ吊りリード１ｃからの剥離を防止することがで
き、したがって、タブ吊りリード１ｃの封止部３からの
突出部１ｋの表面露出を防止することができる。
【００７４】その結果、ＱＦＮ７（半導体装置）の外観
品質の向上を図ることができる。
【００７５】また、リード切断時の残留樹脂９ａのタブ
吊りリード１ｃからの剥離を防止することができるた
め、ＱＦＮ７のリード１ａの被実装面１ｂへの残留樹脂
９ａの付着を防止することができる。
【００７６】その結果、ＱＦＮ７の実装基板などへの実
装不良の発生を低減でき、これにより、ＱＦＮ７の実装
性を向上できる。
【００７７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００７８】例えば、前記実施の形態では、タブ吊りリ
ード１ｃに貫通孔１ｄが形成され、この貫通孔１ｄに残
留樹脂９ａを入り込ませる場合について説明したが、図
７（ａ),（ｂ),（ｃ）に示す他の実施の形態のＱＦＮ７
のように、貫通孔１ｄの代わりとして、タブ吊りリード
１ｃの突出部１ｋに凹部１ｌが設けられていてもよい。
【００７９】ここで、図７（ａ）は、タブ吊りリード１
ｃの突出部１ｋにくさび型の凹部１ｌを設けたものであ
り、エッチング加工によって凹部１ｌをくさび型に形成
する。
【００８０】これにより、残留樹脂９ａとタブ吊りリー
ド１ｃの突出部１ｋとの接着性をさらに向上できる。
【００８１】また、図７（ｂ) に示すように、凹部１ｌ
の水平方向の形状を円形としてもよく、あるいは、図７
（ｃ) に示すように、四角形としてもよい。
【００８２】なお、図７（ｂ),（ｃ）は、突出部１ｋ上
の残留樹脂９ａ（図７（ａ）参照）を省略して示したも
のである。
【００８３】さらに、凹部１ｌは、タブ吊りリード１ｃ
の厚さの約１／２程度の深さであり、例えば、約０.0６
ｍｍの深さである。
【００８４】図７（ｂ),（ｃ）に示すＱＦＮ７によって
も、前記実施の形態で説明したＱＦＮ７とほぼ同様の作
用効果を得ることができる。
【００８５】また、前記実施の形態では、ＱＦＮ７がタ
ブ埋め込み構造の場合を説明したが、ＱＦＮ７は、タブ
露出構造であってもよい。
【００８６】さらに、前記実施の形態では、ＱＦＮ７が
小タブ構造の場合を説明したが、ＱＦＮ７は、タブ１ｅ
の大きさが半導体チップ２とほぼ等しいタイプのもので
あってもよい。
【００８７】また、前記実施の形態では、ＱＦＮ７のタ
ブ１ｅが４つのタブ吊りリード１ｃによって４方向から
支持されている場合を説明したが、ＱＦＮ７が有するタ
ブ吊りリード１ｃの数は４つに限定されずに、何個であ
ってもよい。
【００８８】また、前記実施の形態および前記他の実施
の形態では、半導体装置がＱＦＮ７の場合について説明
したが、前記半導体装置は、ペリフェラル形で、かつ樹
脂モールド形であり、モールド金型８のエアベント８ｄ
に対応する箇所のタブ吊りリード１ｃに貫通孔１ｄもし
くは凹部１ｌが設けられ、その結果、リード切断後のタ
ブ吊りリード１ｃの突出部１ｋに残留樹脂９ａが配置可
能なものであれば、ＱＦＮ７以外の他の半導体装置であ
ってもよい。
【００８９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９０】（１）．タブ吊りリードに貫通孔または凹
部が形成されたことにより、モールド時に、モールド金
型のキャビティから流出した残留樹脂がタブ吊りリード
の貫通孔または凹部に入り込む。したがって、残留樹脂
とタブ吊りリードとの接着性を向上でき、その結果、リ
ード切断時の残留樹脂のタブ吊りリードの突出部からの
剥離を防止することができる。これにより、タブ吊りリ
ードの突出部の表面露出を防止することができ、その結
果、半導体装置の外観品質の向上を図ることができる。
【００９１】（２）．リード切断時の残留樹脂のタブ吊
りリードからの剥離を防止することができるため、半導
体装置のリードの被実装面への残留樹脂の付着を防止す
ることができる。その結果、半導体装置の実装基板など
への実装不良の発生を低減でき、これにより、半導体装
置の実装性を向上できる。
【図面の簡単な説明】
【図１】（ａ),（ｂ),（ｃ）は本発明の実施の形態の半
導体装置であるＱＦＮの構造の一例を示す図であり、
（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図であ
る。
【図２】図１に示すＱＦＮの構造を示す断面図である。
【図３】図１に示すＱＦＮのタブ吊りリードの突出部の
構造を一部破断して示す側面図である。
【図４】図１に示すＱＦＮに用いられるリードフレーム
の構造の一例を示す拡大部分平面図である。
【図５】図１に示すＱＦＮの製造方法におけるモールド
時の状態の一例を示す部分断面図である。
【図６】図１に示すＱＦＮの製造方法における組み立て
手順の一例を示す製造プロセスフロー図である。
【図７】（ａ),（ｂ),（ｃ）は本発明の他の実施の形態
の半導体装置であるＱＦＮのタブ吊りリードの突出部の
構造を示す図であり、（ａ）は拡大部分断面図、（ｂ),
（ｃ）は拡大部分平面図である。
【符号の説明】
１ リードフレーム １ａ リード １ｂ 被実装面 １ｃ タブ吊りリード １ｄ 貫通孔 １ｅ タブ １ｆ 枠部 １ｇ ガイド用長孔 １ｈ 位置決め孔 １ｉ チップ支持面 １ｊ 裏面 １ｋ 突出部 １ｌ 凹部 ２ 半導体チップ ２ａ 表面電極 ２ｂ 主面 ２ｃ 裏面 ３ 封止部 ３ａ 裏面 ４ ワイヤ ５ ペ付け材 ６ めっき層 ７ ＱＦＮ（半導体装置） ８ モールド金型 ８ａ 上金型 ８ｂ 下金型 ８ｃ ゲート ８ｄ エアベント ８ｅ キャビティ ９ 封止用樹脂 ９ａ 残留樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なタブと、これを支持するタブ
    吊りリードと、前記タブの周囲に配置された複数のリー
    ドとを備え、前記タブ吊りリードに貫通孔または凹部が
    設けられたリードフレームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
    接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する工程と、 前記半導体チップおよびその周辺部を樹脂モールドして
    封止部を形成するとともに、前記タブ吊りリードの前記
    貫通孔または前記凹部にモールド金型のキャビティから
    流出した残留樹脂を入り込ませる工程と、 前記タブ吊りリードの前記封止部から突出した突出部に
    前記残留樹脂を接合させて前記リードおよび前記タブ吊
    りリードを前記リードフレームの枠部から切断分離する
    工程とを有することを特徴とする半導体装置の製造方
    法。
JP2000038431A 2000-02-16 2000-02-16 半導体装置の製造方法 Pending JP2001230268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000038431A JP2001230268A (ja) 2000-02-16 2000-02-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000038431A JP2001230268A (ja) 2000-02-16 2000-02-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001230268A true JP2001230268A (ja) 2001-08-24

Family

ID=18562165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000038431A Pending JP2001230268A (ja) 2000-02-16 2000-02-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001230268A (ja)

Similar Documents

Publication Publication Date Title
JP3839321B2 (ja) 半導体装置およびその製造方法
JP4149439B2 (ja) 半導体装置
JP3436254B2 (ja) リードフレームおよびその製造方法
JP3547704B2 (ja) リードフレーム及び半導体装置
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
KR20050084598A (ko) 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20050051572A (ko) 반도체 장치 및 그 제조 방법
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US20020048851A1 (en) Process for making a semiconductor package
JPH088385A (ja) 樹脂封止型半導体装置
JP3445930B2 (ja) 樹脂封止型半導体装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2001230268A (ja) 半導体装置の製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法