JP2001085394A - Method and device for processing surface - Google Patents

Method and device for processing surface

Info

Publication number
JP2001085394A
JP2001085394A JP25785699A JP25785699A JP2001085394A JP 2001085394 A JP2001085394 A JP 2001085394A JP 25785699 A JP25785699 A JP 25785699A JP 25785699 A JP25785699 A JP 25785699A JP 2001085394 A JP2001085394 A JP 2001085394A
Authority
JP
Japan
Prior art keywords
frequency
bias
power source
power supply
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25785699A
Other languages
Japanese (ja)
Inventor
Tetsuo Ono
哲郎 小野
Seiichi Watanabe
成一 渡辺
Masahiro Kadoya
誠浩 角屋
Takashi Sato
孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Plant Technologies Ltd
Original Assignee
Hitachi Techno Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Techno Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Techno Engineering Co Ltd
Priority to JP25785699A priority Critical patent/JP2001085394A/en
Publication of JP2001085394A publication Critical patent/JP2001085394A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Or Chemical Processes And Apparatus (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily and effectively reduce the damage on element by charged particles, by allowing the frequency of a plasma generating power source to be different from that of a bias power source for applying a high frequency to a sample, and time-modulating the two power sources periodically while the frequency of time modulation is set to a different value. SOLUTION: Both a high frequency power source 109 for discharge and a microwave power source 101 are made into pulse and the repetition frequency for on/off of both is set to a different value. The high frequency power source 109 and the microwave power source 101 are periodically time-modulated, with the frequency for time modulation set to a different value. In short, phase is not synchronized. With no synchronization, the timing when the on-period of discharge pulse overlaps with off-period of bias pulse is averaged by the micro time fluctuation in frequency, suppressing occurrence of a transient voltage. No synchronization between the high frequency power source 109 and the microwave power source 101 is required for a simple device configuration.

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体素子の表面処
理方法にかかわり、特にプラズマを用いて半導体表面の
エッチングを行なう装置に関する。 【0002】 【従来の技術】本発明は、半導体素子のエッチングに用
いられているプラズマを利用した装置に適用する。ここ
ではECR(電子サイクロトロン共鳴)方式と呼ばれる装置
を例に、従来技術を説明する。この方式では、外部より
磁場を印加した真空容器中でマイクロ波によりプラズマ
を発生する。磁場により電子はサイクロトロン運動し、
この周波数とマイクロ波の周波数を共鳴させることで効
率良くプラズマを発生できる。試料に入射するイオンを
加速するために、試料には高周波電圧が印加される。以
後、試料に印加する電力をバイアスと呼ぶ。プラズマと
なるガスには塩素やフッ素などのハロゲンガスが用いら
れる。 【0003】この装置の主に高精度化をはかる目的で特
許公報平4-69415号が知られている。この発明で
は、放電を起こすマイクロ波電力とバイアスを変調する
ことにより、プラズマ中のイオンやラジカルの比率を制
御すると同時に、イオンのエネルギーを制御でき、高精
度のエッチングができる。また、同様な技術は米国特許
USP4、585、516でも知られている。ここでは、
電極に高周波を印加して放電を発生する装置で、放電と
バイアスの少なくとも一つを繰り返しオンオフして、エ
ッチング速度の均一性を改善する方法が述べられてい
る。また、公開特許公報平1-236629号、公開特
許公報平3-130370号では、放電をパルス状にし
て、かつ、放電のオンオフとバイアスの同期を取ること
により、試料に発生する異常電圧を防ぐ手段が述べられ
ている。また、公開特許公報平8-181125号には
放電とバイアスを同期してパルス化することで、トラン
ジスタのゲート破壊を防ぐ方法が述べられている。 【0004】 【発明が解決しようとする課題】MOS(metal oxide semi
conductor)トランジスタのゲート酸化膜の厚さは256
M以降のメモリ素子では6nm以下になる。さらに加工す
る配線や溝の幅が0.3μm以下となり、加工のアスペ
クト比(縦方向と横方向の寸法比)が大きくなる。この
ような微細素子では、素子の加工に用いるプラズマ中の
荷電粒子(電子とイオン)によりMOSトランジスタのゲー
ト酸化膜が絶縁破壊する問題が生じる。 【0005】以下、従来、発明をゲート絶縁破壊の低減
に適用した際の課題を述べる。図2から4に、放電とバ
イアスをパルス化したECR方式装置で、試料処理中にウ
エハ上に発生する電位を測定した結果を示す。なお、放
電用マイクロ波の周波数は2.45GHzでバイアス用の高
周波は400kHzである。ここでは、酸化膜で覆われたS
iウエハ上にラインアンドスペース状のレジストがつい
たSiチップ(1cm角)をはりつけて、この電位をチップ
にプローブ電線を接続して測定した。 【0006】微細なラインアンドスペースパタンがつい
た試料では、イオンよりも軽いためにランダムな運動成
分が大きい電子が溝底に入れないために、溝底で電子が
不足して正に帯電する。この現象は電子シェーディング
と呼ばれ、微細素子の加工では電子シェーディングによ
るゲート酸化膜の絶縁破壊が最も深刻になる。 【0007】図2から4に示す電圧は、電子シェーディ
ングによるSiチップの電位上昇を測定しており、この値
が低いほど絶縁破壊防止効果が高い。各図で、波形20
1は放電のオンオフを、波形202はバイアスのオンオ
フをそれぞれ表している。波形203、301、401
はSiチップの電圧を表しており、振動部分はバイアス高
周波の周波数(400kHz)に対応した振動であるが、各
図では波数の正確な記述は省略している。 【0008】点線204は、放電とバイアスをパルス化
しない場合のSiチップの電圧の平均値を表している。放
電とバイアスのパルスの繰り返し周波数は10kHzで、
デューティー比は50%である。なお、放電とバイアス
ともにパルス化した際の電力の時間平均値は連続時の電
力と同じになるよう設定してある。放電とバイアスの同
期をとり、パルスの位相差を図2、3、4でそれぞれ0
度、90度、180度としている。いずれの場合も放電
とバイアスが連続の場合よりはチップの電位が低下する
が、位相差が90度と180度では放電がオフの状態で
バイアスが印加されると過渡電位304、402が発生
してゲート破壊の原因となる。位相差が0度、すなわち
放電がオフの時にバイアスもオフになり、放電がオンの
時にバイアスもオンとなるようにすると、過渡的な電位
の上昇が無くなるので結果は良好となる。この効果は、
公知例公開特許公報平1-236629に述べられてい
るものと同じである。 【0009】しかし、この方法は次の問題がある。ま
ず、同期をとる、すなわち時間が経過してもパルスの位
相差が常に一定であるようにするために、位相制御用の
別装置が必要になり価格が高くなる。また、放電オンと
バイアスオフが重ならない条件に設定するために、パル
スの周波数やデューティー比に制限ができてマージンが
狭くなる。 【0010】また、特許公報平4-69415号と米国
特許USP4、585、516では課題が異なるため、ゲ
ート酸化膜の絶縁破壊を防ぐ具体的な方法は記載されて
いない。このように、従来、放電とバイアスを同期して
パルス化する手法は知られているが、装置が複雑かつ高
価になった。 【0011】本発明の目的は、プラズマを用いた半導体
の表面処理において、プラズマによる素子加工の際の荷
電粒子による素子の損傷をより簡単にかつ効果的に低減
する方法を提供することである。 【0012】 【課題を解決するための手段】 本発明の特徴は、放電を
生成するための高周波電源とバイアス電力を共にパルス
化して、かつ、両者のオンオフの繰り返し周波数を異な
る値に設定し、かつその位相の同期をとらないようにし
たことにある。 【0013】放電用電源とバイアス用電源をオンオフす
ると、試料のゲート電極に発生する電圧を低減できるの
で、ゲート酸化膜の破壊を抑えることができるが、プラ
ズマがオフしたときにバイアスがオンするタイミングに
なると過渡電圧が発生して破壊低減効果が少なくなる。
本発明の方法によれば、プラズマのオフの時にバイアス
がオンになるタイミングが平均化されて、過渡電圧の発
生を抑えることができると同時に、従来法のように2つ
の電源の同期をとる必要がないので、簡単な装置構成で
目的の効果を得られる。 【0014】 また、さらに効果を上げるために、本発明
の他の特徴によれば両者の繰り返し
周波数に2倍以上の差をつけた。 【0015】 【発明の実施の形態】 〔実施例1〕 以下実施例を図によ
り説明する。図1は本発明を適用するプラズマエッチン
グ装置の全体構成図である。マイクロ波電源101から
導波管102と導入窓103を介して真空容器104内
にマイクロ波が導入される。導入窓103の材質は石
英、セラミックなど電磁波を透過する物質である。真空
容器104の回りには電磁石105が設置されており、
磁場強度はマイクロ波の周波数と共鳴を起こすように設
定されて、たとえば周波数が2.45GHzならば磁場強度
は875Gaussである。試料台108の上に試料107
が設置される。試料に入射するイオンを加速するため
に、高周波電圧電源109が試料台108に接続されて
いる。高周波電圧電源の周波数に特に制限はないが、通
常では周波数は200kHzから20MHzの範囲が実用的
である。マイクロ波電源101とバイアス電源109に
はそれぞれをオンオフ制御するパルス信号発生器110
と111が備えてある。放電のパルスの周波数を20kH
z 、バイアスのパルス周波数を10kHzにして、かつ、
両者の同期をとるような制御はしていない。すなわち、
パルスの位相差は点灯した時刻に依存する任意の値にな
る。 【0016】図5に、本発明の方法すなわち、放電のた
めの高周波電源とバイアス電力を共にパルス化して、か
つ、両者のオンオフの繰り返し周波数を異なる値に設定
し、かつその位相の同期をとらないようにしたきの、Si
チップの電圧波形501を示す。多少の過渡電圧502
は発生するが、小さくて問題にはならない。過渡電圧は
実験から放電の消灯とバイアスの点灯が一致したとき最
も高く発生するが、同期をとっていないために周波数の
極微小な時間変動などにより放電パルスのオンとバイア
スパルスのオフが重なるタイミングが平均化されて、過
渡電圧の発生が抑えられたためと思われる。また、放電
の変化が早くなったためにSiチップの電位の変化がつい
ていけずに平均化したことも原因と考えられる。この方
法では、周波数の設定に多少の変動があっても、位相差
が時間とともにずれて平均化されるので、周波数設定の
精度も必要なくなる利点がある。 【0017】図6に、放電とバイアスのパルス周波数の
比と過渡電圧の関係を示す。両者の差が2倍で、過渡電
圧は約1/2に減る。このレベルで256MクラスのDRAM
の加工のゲート破壊の問題はなくなる。 【0018】素子によりさらに改善が必要な場合にはパ
ルス周波数の比を4倍以上にすれば、過渡電圧はほとん
ど無くなり、図7に示す波形701の様になる。また放
電のオフ時間を50μs以下に設定すると、プラズマ中
のイオンが完全には消滅しないために、過渡電圧の発生
がより抑えられる。 【0019】図8に、本発明の効果を示すために、放電
パルス(繰り返し周波数10kHz)のデューティー比と、S
iチップに発生する電圧の平均値の関係を示す。図8に
は、連続バイアスとバイアスをパルス化(デューティー
比50%、繰り返し周波数2kHz)した場合の比較も示
す。放電のパルス化あるいはバイアスのパルス化だけで
も電圧は下がり、ゲート破壊低減に効果はあるが、両者
をパルス化することで電圧はより低減する。放電パルス
のデューティー比が20%以下になると、原因は不明だ
が電圧が上昇するので、デューティー比は20%以上6
0%以下が適当である。また、バイアスパルスのデュー
ティー比も同じ範囲が適当である。 【0020】以上の実施例では、放電パルスの周波数を
バイアスパルスの周波数より大きく設定したが、逆でも
同じ効果がある。しかし一般に、バイアス高周波の周波
数はイオンを効率的に加速するために13.56MHzより
小さく設定されて、放電の高周波の周波数はそれより大
きい。したがってパルス化したときの繰り返し周波数も
放電パルスの方をより大きくする方が、オン期間に入る
高周波電力の波数が均一化されるので、パルス幅の設定
のマージンが大きくなる。 【0021】次に、図9に、本発明を適用して実際にゲ
ートの破壊率を測定した結果を示す。評価には厚さ4nm
のゲート酸化膜にpoly Si(厚さ0.2nm)のアンテナが接
続された素子を用いた。アンテナpoly Siはラインとス
ペースの幅はそれぞれ0.5μmのレジスト(厚さが1μ
m)で覆われており、電子シェーディングによるゲート破
壊を評価できる。アンテナ比((スペース部面積)/(ゲー
ト酸化膜面積))は約8000である。このような素子を
8インチウエハ上に121個配置して、poly Siをエッ
チングした後にゲートの絶縁破壊を測定した。エッチン
グガスはCl2(80sccm)とBCl3(20sccm)の混合ガス
で、圧力を1Paとした。マイクロ波電源101の出力を
700Wとした。パルス放電時の繰り返し周波数を10k
Hz、デューティー比を50%とした。バイアス電源10
9の周波数は800KHzで、連続出力の電力を70Wとし
た。パルス時は繰返し周波数2kHz、デューティー比4
0%とした。放電もバイアスも、パルス化時の平均電力
は連続時と同じ値に合わせている。 【0022】図9(1)は連続放電と連続バイアスの場合
で約93%のゲートが破壊した(図中灰色の部分が破壊し
たゲートを表す)。図9(2)は放電とバイアスともにパ
ルス化した場合のゲート破壊を示す。図9(2)に示すよ
うに、パルス化により破壊率は0%になり、本発明の効
果が明瞭である。また、この効果は放電とバイアスを同
じ周波数でパルス化してかつ同期をとり位相差が0度に
なるように調整した場合と同じである。すなわち本発明
により、同期をとるための装置を設けなくても、同等の
効果が得られる。 【0023】次に、エッチングに用いるガスについて述
べる。この発明はアスペクトの高いラインとスペースの
加工に適している。このようなラインとスペースは主に
トランジスタのゲート電極あるいはゲートにつながった
メタル配線部分に相当する。ゲート電極はpoly Si、pol
y Siと金属の合金、タングステンなどの高融点金属ある
いはこれらの材料の多層膜でできている。これらの材料
のエッチングには塩素、HBr、塩素と酸素の混合ガス、H
Brと酸素の混合ガス、あるいは塩素とHBrと酸素の混合
ガスが適している。またメタル配線のエッチングには塩
素、塩素とBCl3の混合ガス、塩素とHClの混合ガス、あ
るいは塩素とBCl3とHClの混合ガスが適している。また
多層構造の素子では層間の絶縁膜の加工で、ゲート破壊
が問題となり、ここではCF4、CHF3、CH2F2、C4F
8、C4F5あるいはこれらCO2、CO、希ガスなどを混合
したガスが用いられる。 【0024】また本発明は、エッチングのみならずプラ
ズマを用いて基板上に膜を堆積する装置でも同じように
効果がある。 【0025】〔実施例2〕図10は、本発明を適用する
別の装置構造で、この装置では数百kHzから数十MHzのい
わゆるラジオ波帯(rf)の周波数で誘導結合によりプラ
ズマを発生させる。真空容器1001はアルミナや石英
などの電磁波を透過する物質でつくられている。その回
りに、プラズマを発生させるための電磁コイル1002
が巻いてある。コイルにはrf電源1003が接続されて
いる。真空容器1001内には試料台1004がありバ
イアス電源1005が接続されている。 【0026】この方式の装置でも、 rf電源1003と
バイアス電源1005にパルス化のための信号発生器1
006と1007をそれぞれ接続して、繰り返しオンオ
フすることでパタン電位の上昇を抑えゲート酸化膜の破
壊を防ぐことができる。 【0027】〔実施例3〕図11は、本発明を適用する
別の装置構造で、この装置ではrf電力の容量結合により
プラズマを発生させる。真空容器1101内には2枚の
電極1102、1103が平行に配置してある。電極に
はそれぞれrf電源1104とバイアス電源1105が接
続してある。電極1103は試料台をかねる。ガスは試
料と対向した電極1102に開いた穴から導入管110
6を通して容器内に入れられる。 【0028】この方式の装置でも、 rf電源1104と
バイアス電源1105にパルス化のための信号発生器1
107と1108をそれぞれ接続して、繰り返しオンオ
フすることでパタン電位の上昇を抑えゲート酸化膜の破
壊を防ぐことができる。 【0029】 【発明の効果】以上のように本発明によれば、プラズマ
のオフの時にバイアスがオンになるタイミングが平均化
されて、過渡電圧の発生を抑えることができると同時
に、従来法のように2つの電源の同期をとる必要がなく
なる。従来法のように2つの電源の同期をとる必要がな
いので、簡単な装置構成で、パタン電位の上昇を抑えて
ゲート酸化膜の絶縁破壊を防ぐことができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface treatment of a semiconductor device.
Method, especially using a plasma
The present invention relates to an apparatus for performing etching. [0002] The present invention relates to a method for etching a semiconductor device.
Applied to equipment using plasma. here
A device called ECR (Electron Cyclotron Resonance)
The conventional technology will be described with reference to an example. In this method,
Plasma by microwave in vacuum vessel with applied magnetic field
Occurs. Electrons move in a cyclotron due to the magnetic field,
It is effective by resonating this frequency with the microwave frequency.
Plasma can be generated efficiently. Ions entering the sample
To accelerate, a high frequency voltage is applied to the sample. Less than
Later, the power applied to the sample is called a bias. With plasma
Halogen gas such as chlorine and fluorine
It is. The purpose of this device is mainly to improve the accuracy.
Japanese Unexamined Patent Publication No. 4-69415 is known. With this invention
Modulates microwave power and bias causing discharge
Control the ratio of ions and radicals in the plasma.
Control the ion energy at the same time
Can be etched as much as possible. Similar technology is also a US patent
Also known in USP 4,585,516. here,
A device that generates a discharge by applying high frequency to the electrodes.
Turn on and off at least one of the biases repeatedly to
It describes how to improve the uniformity of the switching speed.
You. Also, Japanese Patent Application Laid-Open No. Hei 1-236629,
In Japanese Patent Publication No. 3-130370, the discharge is pulsed.
And synchronize the discharge on and off with the bias
Describes the means to prevent abnormal voltage generated in the sample.
ing. Also, Japanese Patent Laid-Open Publication No. Hei 8-181125 describes
By pulsing discharge and bias synchronously,
A method for preventing the gate breakdown of the transistor is described. [0004] MOS (metal oxide semi)
conductor) The gate oxide thickness of the transistor is 256
For memory elements after M, it is 6 nm or less. Further processing
The width of the wiring and grooves becomes less than 0.3 μm,
The duty ratio (the dimensional ratio between the vertical direction and the horizontal direction) increases. this
In such a fine element, the plasma in the processing of the element
Gate of MOS transistor by charged particles (electrons and ions)
This causes a problem that the oxide film breaks down. [0005] Hereinafter, the present invention will be described with reference to the reduction of gate dielectric breakdown.
The problem when applied to the system is described. 2 to 4 show the discharge and the battery.
An ECR system with pulsed ias.
The result of having measured the electric potential generated on EHA is shown. In addition,
The microwave frequency is 2.45GHz and high for bias.
The frequency is 400 kHz. Here, S covered with an oxide film
i Line-and-space resist on the wafer
And attach this Si chip (1cm square)
Was connected to a probe wire for measurement. [0006] Fine line and space patterns
Sample is lighter than ion
Electrons at the bottom of the groove do not allow large electrons to enter the bottom of the groove.
Shortage and become positively charged. This phenomenon is electronic shading
It is called electronic shading in the processing of fine elements.
Breakdown of the gate oxide film becomes the most serious. [0007] The voltages shown in FIGS.
The potential rise of the Si chip due to
The lower the value, the higher the effect of preventing dielectric breakdown. In each figure, waveform 20
1 is the discharge on / off, and waveform 202 is the bias on / off.
Respectively. Waveforms 203, 301, 401
Indicates the voltage of the Si chip, and the vibrating part indicates the high bias voltage.
Vibration corresponding to the frequency of the frequency (400kHz)
In the figure, the exact description of the wave number is omitted. [0008] Dotted line 204 pulses discharge and bias.
It shows the average value of the voltage of the Si chip in the case where it is not used. Release
The repetition frequency of the electric and bias pulses is 10 kHz,
The duty ratio is 50%. Discharge and bias
The time average of the power when both are pulsed is the
It is set to be the same as power. Discharge and bias
And the phase difference between the pulses is 0 in FIGS.
Degrees, 90 degrees, and 180 degrees. Discharge in both cases
Chip potential is lower than when the bias is continuous
However, when the phase difference is 90 degrees and 180 degrees, the discharge is off.
Transient potentials 304 and 402 occur when bias is applied
This causes gate destruction. The phase difference is 0 degree,
When the discharge is off, the bias is also off, and the discharge is on.
When the bias is also turned on sometimes, the transient potential
The result is good because the rise of the pressure is eliminated. This effect
Known examples are described in Published Japanese Patent Application No. Hei 1-263629.
Is the same as However, this method has the following problems. Ma
Synchronization, that is, the position of the pulse
In order to keep the phase difference constant, the phase control
Separate equipment is required and the price is high. In addition, discharge on
In order to set the condition that bias off does not overlap,
The frequency and duty ratio of the
Narrows. [0010] Further, Patent Publication No. 4-69415 and US Pat.
In USP 4,585,516, the tasks are different,
Specific methods to prevent dielectric breakdown of oxide film are described.
Not in. Thus, conventionally, the discharge and the bias are synchronized
Although pulsing techniques are known, the equipment is complex and expensive.
Valued. An object of the present invention is to provide a semiconductor device using a plasma.
Load during plasma device processing in surface treatment
Easily and effectively reduce damage to devices due to charged particles
Is to provide a way to [0012] [Means for Solving the Problems]  The feature of the present invention is to discharge
Pulse both high frequency power and bias power to generate
And the repetition frequency of both on and off are different.
Values and make sure that the phases are not synchronized.
That is. Turning on and off the discharge power supply and bias power supply
Then, the voltage generated at the gate electrode of the sample can be reduced.
Can prevent the gate oxide film from being destroyed.
When the bias turns on when the zuma turns off
Then, a transient voltage is generated, and the destruction reduction effect is reduced.
According to the method of the present invention, the bias is applied when the plasma is turned off.
Are turned on and the transient voltage is generated.
It is possible to suppress the life and at the same time, two
It is not necessary to synchronize the power supply of
The desired effect can be obtained. [0014] In order to further improve the effect, the present invention
According to other characteristics of the repetition of both
The frequency was more than doubled. [0015] BEST MODE FOR CARRYING OUT THE INVENTION [Example 1] Hereinafter, the embodiment will be described with reference to the drawings.
Will be described. FIG. 1 shows a plasma etchin to which the present invention is applied.
FIG. 1 is an overall configuration diagram of a logging device. From microwave power supply 101
Inside the vacuum vessel 104 via the waveguide 102 and the introduction window 103
A microwave is introduced into the. The material of the introduction window 103 is stone
It is a substance that transmits electromagnetic waves, such as English and ceramic. vacuum
An electromagnet 105 is provided around the container 104,
The magnetic field strength is set to resonate with the microwave frequency.
For example, if the frequency is 2.45GHz, the magnetic field strength
Is 875 Gauss. The sample 107 is placed on the sample stage 108
Is installed. To accelerate ions entering the sample
The high frequency voltage power supply 109 is connected to the sample stage 108
I have. There is no particular limitation on the frequency of the high frequency voltage power supply.
Normally the frequency is practically in the range of 200kHz to 20MHz
It is. Microwave power supply 101 and bias power supply 109
Is a pulse signal generator 110 for controlling on / off of each of them.
And 111 are provided. Discharge pulse frequency 20kH
z, the bias pulse frequency is set to 10 kHz, and
There is no control to synchronize the two. That is,
The pulse phase difference is an arbitrary value that depends on the lighting time.
You. FIG. 5 shows the method of the present invention, that is,
The high frequency power supply and bias power together for
Set the on / off repetition frequency to different values
To avoid synchronizing the phase
5 shows a voltage waveform 501 of a chip. Some transient voltage 502
Occurs but is small and not a problem. The transient voltage is
From the experiment, it was determined that the discharge was turned off and the bias was turned on.
Frequency is high, but because of the lack of synchronization, the frequency
Turn on and via of discharge pulse due to minute time fluctuation
The timing at which spurs turn off overlaps is averaged,
It is considered that the generation of the passing voltage was suppressed. Also discharge
Changes in the Si chip potential change
It is also considered that averaging was not possible. This one
Method, even if there is some variation in the frequency setting, the phase difference
Are averaged with a shift over time, so the frequency setting
There is an advantage that accuracy is not required. FIG. 6 shows the pulse frequency of the discharge and the bias.
4 shows the relationship between the ratio and the transient voltage. The difference between the two is twice
The pressure is reduced to about 1/2. DRAM of 256M class at this level
The problem of gate destruction in the above processing is eliminated. If further improvement is required depending on the device,
If the ratio of the loudspeaker frequency is made 4 times or more, the transient voltage will be almost
The waveform becomes like a waveform 701 shown in FIG. Also release
If the power-off time is set to 50 μs or less,
Transient voltage is generated because some ions do not completely disappear.
Is more suppressed. FIG. 8 is a graph showing the effects of the present invention.
The duty ratio of the pulse (repetition frequency 10 kHz) and S
The relationship between the average values of voltages generated in the i-chip is shown. In FIG.
Pulse continuous bias and bias (duty
Comparison with 50% ratio and 2kHz repetition frequency)
You. Just pulse discharge or bias
Voltage also decreases, which is effective in reducing gate breakdown.
The voltage is further reduced by pulsing. Discharge pulse
The cause is unknown when the duty ratio of 20% or less
Since the voltage rises, the duty ratio is 20% or more 6
0% or less is appropriate. Also, the bias pulse duty
The same range is appropriate for the tee ratio. In the above embodiment, the frequency of the discharge pulse is
Although it was set higher than the bias pulse frequency,
Has the same effect. However, in general, the frequency of the bias high frequency
The number is from 13.56MHz to accelerate ions efficiently
It is set small, the high frequency of the discharge is higher
Good. Therefore, the repetition frequency when pulsed is also
Making the discharge pulse bigger enters the on-period
Since the wave number of the high-frequency power is made uniform, the pulse width can be set.
Increases the margin. Next, FIG. 9 shows the actual application of the present invention.
The results of measuring the breaking rate of the sheet are shown. 4nm thickness for evaluation
Antenna of poly Si (0.2 nm thick) is in contact with the gate oxide film of
A continuous element was used. Antenna poly Si is line and scan
Each width of the pace is 0.5 μm resist (thickness is 1 μm).
m), and the gate is broken by electronic shading.
You can evaluate the destruction. Antenna ratio ((space area) / (game
Oxide film area)) is about 8000. Such an element
121 pieces are placed on an 8-inch wafer, and poly Si is etched.
After the etching, the dielectric breakdown of the gate was measured. Etchin
Gas is a mixed gas of Cl2 (80sccm) and BCl3 (20sccm)
To set the pressure to 1 Pa. The output of the microwave power supply 101
It was 700 W. 10k repetition frequency during pulse discharge
Hz and the duty ratio were 50%. Bias power supply 10
The frequency of 9 is 800KHz, and the power of continuous output is 70W.
Was. At pulse, repetition frequency 2kHz, duty ratio 4
0%. Discharge and bias, average power at pulse
Is set to the same value as during continuous operation. FIG. 9A shows the case of continuous discharge and continuous bias.
Approximately 93% of the gates were destroyed by the
Gates). Fig. 9 (2) shows that both discharge and bias are
This shows the gate destruction in the case of a loosening. As shown in Fig. 9 (2)
As described above, the destruction rate is reduced to 0% by pulsing.
The fruit is clear. This effect also equates discharge and bias.
Pulse at the same frequency and synchronize with zero phase difference
This is the same as the case where the adjustment is made. That is, the present invention
Therefore, even if a device for synchronization is not provided,
The effect is obtained. Next, the gas used for etching will be described.
Bell. This invention uses high aspect ratio lines and spaces.
Suitable for processing. These lines and spaces are mainly
Connected to the gate electrode or gate of the transistor
It corresponds to the metal wiring part. Gate electrode is poly Si, pol
y Si and metal alloy, high melting point metal such as tungsten
Or it is made of a multilayer film of these materials. These materials
Etching of chlorine, HBr, mixed gas of chlorine and oxygen, H
Mixed gas of Br and oxygen, or mixed gas of chlorine, HBr and oxygen
Gas is suitable. Salt is used for etching metal wiring.
Gas, mixed gas of chlorine and BCl3, mixed gas of chlorine and HCl,
Alternatively, a mixed gas of chlorine, BCl3 and HCl is suitable. Also
In the case of a multi-layer device, the gate is destroyed by processing the insulating film between layers.
Becomes a problem. Here, CF4, CHF3, CH2F2, C4F
8, C4F5 or a mixture of these CO2, CO, rare gas, etc.
The used gas is used. The present invention is not limited to etching,
The same applies to a device that deposits a film on a substrate using
effective. [0025][Example 2]FIG. 10 applies the present invention.
With another device structure, this device has a frequency of several hundred kHz to several tens of MHz.
Inductive coupling at radio frequency (rf) frequencies
Causes zuma. Vacuum container 1001 is made of alumina or quartz
It is made of materials that transmit electromagnetic waves such as. That time
In addition, an electromagnetic coil 1002 for generating plasma
Is wound. An rf power supply 1003 is connected to the coil
I have. A sample stage 1004 is provided in the vacuum
A power supply 1005 is connected. In this type of apparatus, the rf power supply 1003
Signal generator 1 for pulsing to bias power supply 1005
006 and 1007, respectively, and
To suppress the rise in pattern potential and break the gate oxide film.
Breakage can be prevented. [0027][Example 3]FIG. 11 applies the present invention
In another device structure, this device uses capacitive coupling of rf power.
Generates plasma. In the vacuum vessel 1101, two sheets
The electrodes 1102 and 1103 are arranged in parallel. On the electrode
Are connected to the rf power supply 1104 and the bias power supply 1105, respectively.
Continued. The electrode 1103 serves as a sample stage. Gas is a trial
Tube 110 through the hole opened in the electrode 1102 facing the material.
6 into the container. In this type of apparatus, the rf power supply 1104 and the
Signal generator 1 for pulsing to bias power supply 1105
107 and 1108 are connected respectively,
To suppress the rise in pattern potential and break the gate oxide film.
Breakage can be prevented. As described above, according to the present invention, the plasma
The timing when the bias is turned on when the power is off is averaged
At the same time as the transient voltage can be suppressed.
In addition, there is no need to synchronize the two power supplies as in the conventional method.
Become. There is no need to synchronize the two power supplies as in the conventional method.
Therefore, with a simple device configuration, the rise in pattern potential is suppressed.
The dielectric breakdown of the gate oxide film can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用する装置の全体構成図である。FIG. 1 is an overall configuration diagram of an apparatus to which the present invention is applied.

【図2】従来の方法による放電、バイアスのパルス波形
とSiチップに発生する電圧波形である。
FIG. 2 shows a pulse waveform of a discharge and a bias and a voltage waveform generated in a Si chip according to a conventional method.

【図3】従来の方法による放電、バイアスのパルス波形
とSiチップに発生する電圧波形である。
FIG. 3 shows a discharge and bias pulse waveform and a voltage waveform generated in a Si chip according to a conventional method.

【図4】従来の方法による放電、バイアスのパルス波形
とSiチップに発生する電圧波形である。
FIG. 4 shows a pulse waveform of discharge and bias and a voltage waveform generated in a Si chip according to a conventional method.

【図5】本発明の方法による放電、バイアスのパルス波
形とSiチップに発生する電圧波形である。
FIG. 5 shows a pulse waveform of discharge and bias and a voltage waveform generated in a Si chip according to the method of the present invention.

【図6】本発明の方法による放電パルスとバイアスパル
スの周波数の比と過渡電圧の関係を示す図である。
FIG. 6 is a diagram showing the relationship between the ratio between the frequency of the discharge pulse and the frequency of the bias pulse and the transient voltage according to the method of the present invention.

【図7】本発明の方法による放電、バイアスのパルス波
形とSiチップに発生する電圧波形を示す図である。
FIG. 7 is a diagram showing a pulse waveform of a discharge and a bias and a voltage waveform generated in a Si chip according to the method of the present invention.

【図8】本発明の効果を説明するための、パルスデュー
ティー比とSiチップに発生する電圧波形の関係を示す図
である。
FIG. 8 is a diagram illustrating a relationship between a pulse duty ratio and a voltage waveform generated in a Si chip, for describing an effect of the present invention.

【図9】本発明の効果を説明するための、ゲート酸化膜
の破壊分布を示す図である。
FIG. 9 is a diagram showing a breakdown distribution of a gate oxide film for explaining the effect of the present invention.

【図10】本発明を適用する他の装置の全体構成図を示
す図である。
FIG. 10 is a diagram showing an overall configuration diagram of another apparatus to which the present invention is applied.

【図11】本発明を適用する他の装置の全体構成図を示
す図である。
FIG. 11 is a diagram showing an overall configuration diagram of another apparatus to which the present invention is applied.

【符号の説明】[Explanation of symbols]

101−マイクロ波電源、102−導波管、103−導
入窓、104、1001、1101−真空容器、105
−磁石、106−プラズマ、107−試料、108、1
004−試料台、109、1005、1105−バイア
ス電源、110、111、1006、1007、110
7、1108ーパルス信号発生器、201、202、2
03、301、401、501、701-波形、204
ー点線、302、402、502−過渡電圧、1002
−電磁コイル、1003、1104−rf電源、110
2、1103-電極、1106-導入管。
101-microwave power supply, 102-waveguide, 103-introduction window, 104, 1001, 1101-vacuum vessel, 105
-Magnet, 106-plasma, 107-sample, 108, 1
004-sample stage, 109, 1005, 1105-bias power supply, 110, 111, 1006, 1007, 110
7, 1108-pulse signal generator, 201, 202, 2
03, 301, 401, 501, 701-waveform, 204
-Dotted line, 302, 402, 502-transient voltage, 1002
-Electromagnetic coil, 1003, 1104-rf power, 110
2, 1103-electrode, 1106-introduction tube.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 成一 山口県下松市大字東豊井794番地 株式会 社日立製作所笠戸事業所内 (72)発明者 角屋 誠浩 山口県下松市大字東豊井794番地 株式会 社日立製作所笠戸事業所内 (72)発明者 佐藤 孝 山口県下松市大字東豊井794番地 日立テ クノエンジニアリング株式会社笠戸事業所 内 Fターム(参考) 4G075 AA30 AA61 AA62 BA05 BC06 BD14 CA12 CA47 EB44 5F004 AA16 BA14 BB11 CA03 DA00 DA01 DA04 DA15 DA16 DB02 DB10 DB15 EB02  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor, Seiichi Watanabe 794, Higashi-Toyoi, Kazamatsu, Kamamatsu City, Yamaguchi Prefecture Inside Kasado Plant, Hitachi, Ltd. Hitachi, Ltd. Kasado Works (72) Inventor Takashi Sato 794, Higashi-Toyoi, Kazamatsu City, Yamaguchi Prefecture F-term (reference) 4G075 AA30 AA61 AA62 BA05 BC06 BD14 CA12 CA47 EB44 5F004 AA16 BA14 BB11 CA03 DA00 DA01 DA04 DA15 DA16 DB02 DB10 DB15 EB02

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】プラズマにより試料の表面を処理する表面
処理方法において、プラズマ発生用電源の周波数と前記
試料に高周波数を印加するバイアス電源の周波数とを異
なるものとし、該2つの電源を周期的に時間変調し、か
つ該時間変調の周波数を異なる値に設定したことを特徴
とする表面処理方法。
1. A surface treatment method for treating a surface of a sample with plasma, wherein the frequency of a power supply for plasma generation and the frequency of a bias power supply for applying a high frequency to the sample are different, and the two power supplies are periodically switched. Wherein the frequency of the time modulation is set to a different value.
【請求項2】請求項1おいて、前記2つの電源の変調周
波数を同期させないことを特徴とする表面処理方法。
2. The surface treatment method according to claim 1, wherein the modulation frequencies of the two power supplies are not synchronized.
【請求項3】請求項1または2おいて、前記2つの電源
の時間変調の周波数に2倍以上の差をつけたことを特徴
とする表面処理方法。
3. The surface treatment method according to claim 1, wherein the time modulation frequency of the two power supplies has a difference of two times or more.
【請求項4】請求項2または3において、前記プラズマ
発生用電源の時間変調周波数を前記バイアス電源の時間
変調周波数より大きくしたことを特徴とする表面処理方
法。
4. The surface treatment method according to claim 2, wherein a time modulation frequency of the power supply for plasma generation is set higher than a time modulation frequency of the bias power supply.
【請求項5】請求項1ないし4のいずれかにおいて、前
記2つの電源の時間変調のデューティー比を20%以上
60%以下にしたことを特徴とする表面処理方法。
5. The surface treatment method according to claim 1, wherein a duty ratio of time modulation of the two power supplies is set to 20% or more and 60% or less.
【請求項6】請求項1ないし5のいずれかにおいて、前
記プラズマ発生用電源の時間変調のオン時間を50μs
以下にしたことを特徴とする表面処理方法。
6. The method according to claim 1, wherein the on-time of the time modulation of the power supply for plasma generation is 50 μs.
A surface treatment method characterized by the following.
【請求項7】プラズマ発生用電源と、試料に高周波数を
印加するバイアス電源とを備え、プラズマにより前記試
料の表面を処理する表面処理装置において、 前記プラズマ発生用電源と前記バイアス電源の周波数を
異なるものとし、該2つの電源を周期的に時間変調し、
かつ該時間変調の周波数を異なる値に設定したことを特
徴とする表面処理装置。
7. A surface treatment apparatus comprising a power supply for plasma generation and a bias power supply for applying a high frequency to a sample, wherein the frequency of the power supply for plasma generation and the frequency of the bias power supply are adjusted. Be different, periodically time-modulate the two power supplies,
And a time modulation frequency set to a different value.
JP25785699A 1999-09-10 1999-09-10 Method and device for processing surface Pending JP2001085394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25785699A JP2001085394A (en) 1999-09-10 1999-09-10 Method and device for processing surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25785699A JP2001085394A (en) 1999-09-10 1999-09-10 Method and device for processing surface

Publications (1)

Publication Number Publication Date
JP2001085394A true JP2001085394A (en) 2001-03-30

Family

ID=17312128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25785699A Pending JP2001085394A (en) 1999-09-10 1999-09-10 Method and device for processing surface

Country Status (1)

Country Link
JP (1) JP2001085394A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179598A (en) * 2013-02-18 2014-09-25 Tokyo Electron Ltd Plasma processing method and plasma processing device
KR101479639B1 (en) 2012-08-24 2015-01-12 가부시키가이샤 히다치 하이테크놀로지즈 Plasma processing apparatus and method for plasma processing
US8992724B2 (en) 2012-11-27 2015-03-31 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
JP2016139792A (en) * 2015-01-05 2016-08-04 ラム リサーチ コーポレーションLam Research Corporation Method and apparatus for anisotropic tungsten etching
CN112652513A (en) * 2019-10-11 2021-04-13 东京毅力科创株式会社 Processing method and plasma processing apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101479639B1 (en) 2012-08-24 2015-01-12 가부시키가이샤 히다치 하이테크놀로지즈 Plasma processing apparatus and method for plasma processing
US8992724B2 (en) 2012-11-27 2015-03-31 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
US9502217B2 (en) 2012-11-27 2016-11-22 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method
JP2014179598A (en) * 2013-02-18 2014-09-25 Tokyo Electron Ltd Plasma processing method and plasma processing device
JP2016139792A (en) * 2015-01-05 2016-08-04 ラム リサーチ コーポレーションLam Research Corporation Method and apparatus for anisotropic tungsten etching
CN112652513A (en) * 2019-10-11 2021-04-13 东京毅力科创株式会社 Processing method and plasma processing apparatus

Similar Documents

Publication Publication Date Title
JP7551887B2 (en) Plasma processing apparatus, processor, control method, non-transitory computer-readable recording medium, and power supply system
JP7155354B2 (en) Plasma processing apparatus, processor, control method, non-transitory computer-readable recording medium and program
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
KR100521120B1 (en) Method for treating surface of semiconductor device and apparatus thereof
JP5514413B2 (en) Plasma etching method
JPH1079372A (en) Plasma treating method and plasma treating equipment
JP2012054534A (en) Plasma etching method and apparatus therefor
TWI603368B (en) Plasma processing apparatus and plasma processing method
US20150170886A1 (en) Plasma processing apparatus and plasma processing method
JPH11224796A (en) Apparatus and method for plasma treatment
JPH0992645A (en) Method and device for manufacturing semiconductor device
JPH09120957A (en) Plasma device and plasma treatment method
JPH11297679A (en) Method and equipment for surface processing of sample
JP4414518B2 (en) Surface treatment equipment
JP2001085394A (en) Method and device for processing surface
JP4653395B2 (en) Plasma processing equipment
JP2001313284A (en) Method and apparatus for plasma processing
JP2002222801A (en) Device and method for plasma processing
JP2001244250A (en) Method and apparatus for surface treatment
JP2000091325A (en) Method and device for surface treatment
JP3704423B2 (en) Surface treatment equipment
KR100521121B1 (en) Method and apparatus for treating surface of specimen
JP4167768B2 (en) Surface treatment method
JP4061691B2 (en) Surface processing method
JPH07193049A (en) Etching apparatus and etching method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060907

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060911

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201