JP2000347772A - Power consumption reduction control method for processor to be used for portable information equipment - Google Patents
Power consumption reduction control method for processor to be used for portable information equipmentInfo
- Publication number
- JP2000347772A JP2000347772A JP11158954A JP15895499A JP2000347772A JP 2000347772 A JP2000347772 A JP 2000347772A JP 11158954 A JP11158954 A JP 11158954A JP 15895499 A JP15895499 A JP 15895499A JP 2000347772 A JP2000347772 A JP 2000347772A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- power consumption
- portable information
- information device
- low power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、携帯情報機器に使
用される低消費電力制御手段を有するプロセッサの低消
費電力制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for controlling low power consumption of a processor having low power consumption control means used for portable information equipment.
【0002】[0002]
【従来の技術】モバイル、ハンドヘルドPC等の携帯情
報機器に使用されるプロセッサには、実行状態(RU
N)、休止状態(IDLE)、停止状態(SUSPEN
D)という3つの状態をもっている。以下の説明では、
実行状態とは、プログラムが実行している状態とする。
また、休止状態とは、電源を入れて、システムが立ち上
がっているが実行中のプログラムがない状態、またはユ
ーザが画面を見ていて入力が無い状態とする。また、停
止状態とは、電源を切っている状態。ただし、携帯情報
機器では本当に電源が切られているのではなく、DRA
Mメモリ内のデータが保持されている状態とする。2. Description of the Related Art Processors used in portable information devices such as mobile and handheld PCs have an execution state (RU).
N), idle state (IDLE), stop state (SUSPEN)
D). In the following description,
The execution state is a state where the program is being executed.
The hibernate state is a state in which the power is turned on and the system is started but there is no program being executed, or a state in which the user is looking at the screen and there is no input. The stopped state is a state in which the power is turned off. However, in the case of portable information devices, the power is not actually turned off.
It is assumed that data in the M memory is held.
【0003】上記の状態を持つプロセッサを内蔵した携
帯情報機器においては、バッテリの寿命を長くするため
に様々な工夫がなされている。[0003] In a portable information device incorporating a processor having the above-mentioned state, various devices have been devised in order to extend the life of the battery.
【0004】例えば、プロセッサを使用していない時に
電源を切る方式は、携帯情報機器が停止状態(サスペン
ド)に入る時の低消費電力化の工夫として既に行なわれ
ている。しかしながら、休止状態(アイドル)に入る時
には、プロセッサの入力クロックを止める程度の工夫し
かなされていなかった。[0004] For example, a method of turning off the power when the processor is not used has already been performed as a device for reducing power consumption when the portable information device enters a suspend state (suspend). However, when entering the sleep state (idle), only the input clock of the processor is stopped.
【0005】これは、携帯情報機器としての使用状態と
しては、プロセッサのクロックを止めさえすれば十分に
消費電力が少なくなるからである。しかし、半導体プロ
セス技術の進歩によって、電源を入れているだけで消費
される電力が大きくなり、休止状態での消費電力が無視
できなくなってきた。[0005] This is because the power consumption of the portable information device is sufficiently reduced only by stopping the clock of the processor. However, with the progress of semiconductor process technology, the power consumed only by turning on the power has increased, and the power consumption in the idle state cannot be ignored.
【0006】また、停止状態の際に、プロセッサを使用
していない時に電源を切ることがなされていた理由は、
通常、携帯情報機器を持ち歩いている時間(携帯機器を
使っているわけではない)において消費される電力を小
さくするためである。The reason why the power is turned off when the processor is not used in the stop state is as follows.
Usually, this is to reduce the power consumed while carrying the portable information device (not using the portable device).
【0007】[0007]
【発明が解決しようとする課題】携帯情報機器のプロセ
ッサが休止状態になった時に、プロセッサの電源を切る
ことにより、消費電力が低減されることは確かである
が、このときに問題になるのが割り込みの応答性であ
る。携帯情報機器としては、使用している状態であれ
ば、ある程度(数十マイクロ秒程度)の割り込み応答性
が必要であり、通常の割り込みの頻度は、数ミリ秒程度
が想定されている。It is certain that power consumption can be reduced by turning off the processor when the processor of the portable information device goes into a hibernation state, but this poses a problem at this time. Is the response of the interrupt. As a portable information device, a certain level of interrupt response (about several tens of microseconds) is required if it is in use, and a normal interrupt frequency is assumed to be about several milliseconds.
【0008】本発明は、プロセッサが休止状態に入る時
に、その時の機器の状態や、使用するアプリケーション
ソフトウェアによってプロセッサの電源を切るかどうか
を制御し、必要な割り込み応答性を損ねないようにしな
がら、本来の目的である消費電力を低減することを実現
する消費電力制御方法を提供することを目的とする。According to the present invention, when the processor enters a hibernation state, whether the power of the processor is turned off is controlled by the state of the device at that time and the application software to be used, so that the necessary interrupt responsiveness is not impaired. It is an object of the present invention to provide a power consumption control method that realizes reduction of power consumption, which is an original object.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の低消費電力制御方法は、携帯情報機器に使
用される低消費電力制御手段を有するプロセッサの低消
費電力の制御方法であって、ユーザによって、前記携帯
情報機器の割り込み応答性を高く設定された場合には、
それ以降前記携帯情報機器の前記プロセッサが休止状態
になっても、前記プロセッサの電源を切らないようにし
たことを特徴とする。In order to achieve the above object, a low power consumption control method according to the present invention is a low power consumption control method for a processor having a low power consumption control means used in a portable information device. When the user sets the interrupt responsiveness of the portable information device high,
Thereafter, even if the processor of the portable information device enters a hibernation state, the power of the processor is not turned off.
【0010】また、上記目的を達成するために、本発明
の低消費電力制御方法は、携帯情報機器に使用される低
消費電力制御手段を有するプロセッサの低消費電力の制
御方法であって、前記携帯情報機器に搭載される特定ア
プリケーションが割り込み応答性を要求している場合に
は、前記アプリケーションの実行中は前記プロセッサが
休止状態になっても、前記プロセッサの電源を切らない
ようにしたことを特徴とする。In order to achieve the above object, a low power consumption control method according to the present invention is a low power consumption control method for a processor having low power consumption control means used in a portable information device. When a specific application mounted on the portable information device requests interrupt responsiveness, the power of the processor is not turned off even when the processor is in a halt state during the execution of the application. Features.
【0011】また、上記目的を達成するために、本発明
の低消費電力制御方法は、携帯情報機器に使用される低
消費電力制御手段を有するプロセッサの低消費電力の制
御方法であって、前記携帯情報機器に、モデムや携帯電
話などのドライバソフトを、その機器を使用する際に始
めてロードするタイプのオペレーティングシステムが搭
載され、前記オペレーティングシステムによって、前記
モデムや携帯電話などのドライバソフトが前記携帯情報
機器にロードされていると判断された場合には、前記ド
ライバソフトがロードされている間、前記プロセッサが
休止状態になっても、前記プロセッサの電源を切らない
ようにしたことを特徴とする。In order to achieve the above object, a low power consumption control method according to the present invention is a low power consumption control method for a processor having a low power consumption control means used in a portable information device, The portable information device is equipped with an operating system of a type that loads driver software such as a modem or a mobile phone for the first time when the device is used. When it is determined that the information is loaded on the information device, the power of the processor is not turned off even if the processor is in a halt state while the driver software is being loaded. .
【0012】また、上記目的を達成するために、本発明
の低消費電力制御方法は、携帯情報機器に使用される低
消費電力制御手段を有するプロセッサの低消費電力の制
御方法であって、前記携帯情報機器に搭載されるオペレ
ーティングシステムによって、リアルタイム性の高い割
り込みがイネーブルになっているか否かを判断し、イネ
ーブルになっている場合には、前記プロセッサが休止状
態になっても、前記プロセッサの電源を切らないように
したことを特徴とする。Further, in order to achieve the above object, a low power consumption control method of the present invention is a low power consumption control method for a processor having a low power consumption control means used in a portable information device, The operating system mounted on the portable information device determines whether or not an interrupt with high real-time property is enabled. If the interrupt is enabled, even if the processor is in a halt state, the processor of the processor is disabled. It is characterized by not turning off the power.
【0013】また、上記目的を達成するために、本発明
の低消費電力制御方法は、携帯情報機器に使用される低
消費電力制御手段を有するプロセッサの低消費電力の制
御方法であって、前記携帯情報機器に搭載されるオペレ
ーティングシステムによって、起動されているプロセス
を調べ、I/O待ちの状態になっているプロセスの中に
高い割り込み応答性が求められるプロセスがするか否か
を判断し、高い割り込み応答性が求められるプロセスが
存在する場合には、前記プロセッサが休止状態になって
も、前記プロセッサの電源を切らないようにしたことを
特徴とする。According to another aspect of the present invention, there is provided a method for controlling low power consumption of a processor having low power consumption control means used in a portable information device. The operating system installed in the portable information device examines the activated processes, and determines whether any of the processes waiting for I / O requires high interrupt responsiveness, When there is a process that requires high interrupt responsiveness, the power of the processor is not turned off even when the processor is in a halt state.
【0014】[0014]
【発明の実施の形態】図1は、本発明の携帯情報機器に
適用される低消費電力制御装置の構成を示すブロック図
である。FIG. 1 is a block diagram showing a configuration of a low power consumption control device applied to a portable information device according to the present invention.
【0015】図1において、低消費電力制御装置はプロ
セッサ10と、電源制御装置20、割り込み制御装置3
0とによって構成される。電源制御装置20は制御レジ
スタ25を有する。また、割り込み制御装置30も制御
レジスタ35を有する。プロセッサ10の内部には高い
割り込み応答性を要求する場合に値が設定される設定レ
ジスタ15が設けられる。なお、設定レジスタ15はこ
れに限定されず、メモリ領域内の特定アドレスやフリッ
ププロップ等を使用しても構わない。In FIG. 1, a low power consumption control device includes a processor 10, a power supply control device 20, and an interrupt control device 3.
0. The power control device 20 has a control register 25. The interrupt control device 30 also has a control register 35. A setting register 15 in which a value is set when a high interrupt response is required is provided inside the processor 10. The setting register 15 is not limited to this, and may use a specific address, a flip-prop, or the like in the memory area.
【0016】プロセッサ10と電源制御装置20との間
は、電源制御装置20からプロセッサ10へ電源を供給
するための電源ライン12と、プロセッサ10から電源
制御装置20の制御レジスタ25へ制御情報を読み書き
するための読み書きライン14とによって接続されてい
る。Between the processor 10 and the power supply control device 20, a power supply line 12 for supplying power from the power supply control device 20 to the processor 10, and read / write control information from the processor 10 to a control register 25 of the power supply control device 20. And a read / write line 14 for performing the operations.
【0017】また、プロセッサと割り込み制御装置30
との間は、プロセッサ10から割り込み制御装置30の
制御レジスタ35へ制御情報を書き込むための書き込み
ライン16と、外部割り込みライン40からの外部割り
込みを割り込み制御装置30によって受信し、プロセッ
サ10の割り込み端子またはリセット端子へ入力する割
り込みライン18と、リセットライン19とによって接
続されている。The processor and the interrupt controller 30
The write line 16 for writing control information from the processor 10 to the control register 35 of the interrupt control device 30 and an external interrupt from the external interrupt line 40 are received by the interrupt control device 30, and the interrupt terminal of the processor 10 Alternatively, they are connected by an interrupt line 18 input to a reset terminal and a reset line 19.
【0018】また、割り込み制御装置30と電源制御装
置20との間は、割り込み制御装置30からの制御信号
を電源制御装置20に出力する信号ライン50とによっ
て接続されている。The interrupt control device 30 and the power control device 20 are connected by a signal line 50 for outputting a control signal from the interrupt control device 30 to the power control device 20.
【0019】図2は、上記した低消費電力制御装置の動
作を示すフローチャートである。FIG. 2 is a flowchart showing the operation of the low power consumption control device described above.
【0020】プロセッサ10において実行されるオペレ
ーティングシステムOSは、携帯情報機器が休止状態
(または停止状態)に入ると判断すると、設定レジスタ
15に高い割り込み応答性の値が設定されているか否か
判断する(ステップS10)。もし、設定レジスタ15
に高い割り込み応答性の値が設定されていれば、休止状
態ではプロセッサ10の電源を遮断しないようにする
(ステップS11)。なお、設定レジスタ15への設定
動作については後述する。When the operating system OS executed in the processor 10 determines that the portable information device enters a hibernation state (or a halt state), the operating system OS determines whether a high interrupt responsiveness value is set in the setting register 15 or not. (Step S10). If the setting register 15
If a high interrupt responsiveness value is set in step S11, the power of the processor 10 is not cut off in the sleep state (step S11). The setting operation to the setting register 15 will be described later.
【0021】一方、設定レジスタ15に高い割り込み応
答性の値が設定されていなければ、OSは書き込みライ
ン16を介して割り込み制御装置30の制御レジスタ3
5の設定を書き換える。これを受けて、割り込み制御装
置30は外部割り込みライン40からの割り込み信号を
リセットライン19に切り替える(ステップS12)。
通常の状態は、プロセッサ10の割り込みライン18に
繋がっている。On the other hand, if the value of the high interrupt response is not set in the setting register 15, the OS sends the control register 3 of the interrupt control device 30 through the write line 16.
Rewrite the setting of 5. In response, the interrupt control device 30 switches the interrupt signal from the external interrupt line 40 to the reset line 19 (Step S12).
The normal state is connected to the interrupt line 18 of the processor 10.
【0022】引き続き、OSは読み書きライン14を介
して、電源制御装置20の制御レジスタ25へ制御情報
の書き込みを行い、これを認識した電源制御装置20
は、電源ライン12への電力供給を中止し、プロセッサ
10に対する電源を遮断する(ステップS13)。Subsequently, the OS writes control information to the control register 25 of the power supply control device 20 via the read / write line 14, and recognizes the control information.
Stops the power supply to the power supply line 12 and shuts off the power supply to the processor 10 (step S13).
【0023】この時、プロセッサ以外のハードウェアの
電源は遮断しないので、それらの制御レジスタに設定さ
れた情報等は失われない。また、メモリ(図示せず)に
関しても、DRAMメモリのセルフリフレッシュモード
を使用するなどして、その内容が失われないように設計
されているものとする。At this time, since the power of hardware other than the processor is not cut off, information set in the control registers is not lost. It is also assumed that the memory (not shown) is designed so that its contents are not lost by using the self-refresh mode of the DRAM memory.
【0024】その後、外部割り込み信号が発生して外部
割り込みライン40から入力されると、割り込み制御装
置30から信号ライン50を介して電源制御装置20に
対してプロセッサ10に電源を供給するための指示信号
が送られる。更に、プロセッサ10に対してはリセット
ライン19によってリセットが掛かる(ステップS1
4)。Thereafter, when an external interrupt signal is generated and input from the external interrupt line 40, an instruction for supplying power to the processor 10 from the interrupt control device 30 to the power control device 20 via the signal line 50 is issued. A signal is sent. Further, the processor 10 is reset by the reset line 19 (step S1).
4).
【0025】電源供給が再開されたプロセッサ10は、
通常のパワーオンリセットと同様に、リセットシーケン
ス(OSプログラム)を実行し始めるが、この時、OS
は電源制御装置20の制御レジスタ25の内容を読み込
んで、通常のパワーオンリセットからの復帰か、休止状
態(または停止状態)からの復帰かを判断する(ステッ
プS15)。そして、パワーオンリセットからの復帰の
場合は、そのままパワーオンリセット復帰シーケンスを
実行し(ステップS16)、休止状態(または停止状
態)からの復帰の場合には、その時に必要なハードウェ
アの初期化のみを行なって、実行途中のプログラムを再
開する(ステップS17)。The processor 10 whose power supply has been resumed,
Similar to a normal power-on reset, the reset sequence (OS program) starts to be executed.
Reads the contents of the control register 25 of the power supply control device 20 and determines whether to return from the normal power-on reset or to return from the sleep state (or the stop state) (step S15). Then, in the case of the return from the power-on reset, the power-on reset return sequence is executed as it is (step S16), and in the case of the return from the sleep state (or the stop state), the necessary hardware initialization is performed. Is performed, and the program being executed is restarted (step S17).
【0026】ここで、プロセッサの実行状態から休止状
態(または停止状態)への遷移について説明する。Here, the transition from the execution state of the processor to the halt state (or halt state) will be described.
【0027】OSのプロセススケジュラは、一定時間
(数ミリ秒オーダ)毎にタイマ割り込みによって起動さ
れ、その時に実行可能になっているプロセスを検索す
る。実行可能になっているプロセスがあれば実行し、そ
れが完了すると休止状態に戻る。The process scheduler of the OS is started by a timer interrupt every predetermined time (on the order of several milliseconds) and searches for a process that can be executed at that time. Runs any processes that are enabled and returns to hibernation when complete.
【0028】例えば、テキストエディタやワープロ機能
を実行している時は、殆どの時間はキーボードの入力待
ちなど、I/O待ちの状態になっているので、そのプロ
セスは実行可能な状態にはなっていない場合が多い。こ
の場合は、実行状態になっている時間は全体の数%程度
と予想できる。For example, when a text editor or a word processing function is being executed, most of the time is in an I / O wait state such as a keyboard input wait state, so that the process becomes executable. Often not. In this case, the time in the execution state can be expected to be about several percent of the whole.
【0029】また、例えば、モデム制御等のデータ通信
を行なっている最中でも、データを受け取るためのI/
O待ちの状態になっている場合が多く、この場合でも、
プロセッサが実行状態になっている時間は全体の数十%
程度と予想できる。Also, for example, even during data communication such as modem control, an I / O
In many cases, it is waiting for O, and even in this case,
The processor is in the running state for several tens of percent of the time
Can be expected.
【0030】ただし、通信を行なっている最中などの場
合は、データが来たという外部割り込みが入ってから、
実際にそのデータが処理されるまでの時間に制限がある
場合がある。例えば、ソフトモデム通信では、ある一定
時間以内にデータ送信に対する確認応答が受信されない
と、データの損失によるエラーが発生する。また、TC
P/IP通信では、ある一定時間以内にデータ送信に対
する確認応答が受信されないと、再実行等が頻発して性
能が著しく低下する。However, during communication or the like, after receiving an external interrupt indicating that data has arrived,
There may be a limit on the time until the data is actually processed. For example, in soft modem communication, if an acknowledgment for data transmission is not received within a certain time, an error occurs due to data loss. Also, TC
In the P / IP communication, if an acknowledgment for data transmission is not received within a certain period of time, re-execution or the like frequently occurs and performance is significantly reduced.
【0031】この場合、プロセッサが休止状態から実行
状態になりデータを処理するまでの時間は、上記ステッ
プS14と、ステップS15−S16、S15−S17
の動作と、ステップS16、S17の終了後に通信プロ
セスが実行されて、実際にデータ処理が完了するまでの
時間である。In this case, the time required for the processor to change from the sleep state to the execution state and process data is determined by the above-described step S14, steps S15-S16, and S15-S17.
And the time from when the communication process is executed after steps S16 and S17 are completed until the data processing is actually completed.
【0032】プロセッサが休止状態に入って電源が切断
された場合には、電源を切らない場合に比べて、プロセ
ッサをハードウェア的にリセットするための時間、およ
びプロセッサの内部状態を復元するための時間等の時間
が余分に掛かることは周知の通りである。これは合わせ
て数十マイクロ秒程度と予想できる。When the power is turned off after the processor enters the hibernation state, the time for resetting the processor by hardware and the time for restoring the internal state of the processor are compared with the case where the power is not turned off. It is well known that extra time such as time is required. This can be expected to be several tens of microseconds in total.
【0033】この待ち時間は、機器の使用者であるユー
ザや、高い割り込み応答性を要求しないアプリケーショ
ンプログラムの場合は問題にならない。例えば、ユーザ
が画面を見てキーボードから入力操作を行なう場合は、
従来の機器に比べて応答性が数十マイクロ秒程度遅くな
ったとしても問題にならない。しかし、ある特定のアプ
リケーションプログラムや、その機器を特定の目的に使
用する場合などに問題となる場合がある。例えば、上記
に掲げたある種のデータ通信を行なっている場合などが
考えられる。This waiting time is not a problem for a user who is a user of the device or for an application program which does not require high interrupt responsiveness. For example, when the user looks at the screen and performs an input operation from the keyboard,
Even if the response is slowed down by about several tens of microseconds as compared with the conventional device, there is no problem. However, there may be a case where a particular application program or the device is used for a particular purpose. For example, a case where the above-described certain data communication is performed may be considered.
【0034】本発明では、設定レジスタ15に高い割り
込み応答性が設定される場合にのみ、休止状態に入る時
にプロセッサの電源を切らずに電源を維持する。それ以
外の場合には上述の方法等によって電源を切ることによ
って、必要な割り込み応答性を維持しながら消費電力を
低減するものである。According to the present invention, only when a high interrupt response is set in the setting register 15, the power is maintained without turning off the power of the processor when entering the sleep state. In other cases, the power is turned off by the above-described method or the like, thereby reducing the power consumption while maintaining the required interrupt responsiveness.
【0035】以下に、設定レジスタ15への高い割り込
み応答性の設定について、各種の実施態様を説明する。In the following, various embodiments for setting the high interrupt response to the setting register 15 will be described.
【0036】(第1の実施形態)図3は、第1の実施形
態の動作を示すフローチャートである。(First Embodiment) FIG. 3 is a flowchart showing the operation of the first embodiment.
【0037】ユーザによって、あるアプリケーションを
実行するに先立って、そのアプリケーションに高い割り
込み応答性を持たせるように設定指示を行なった場合に
は(ステップS20がYes)、ソフトウェア手段によ
って設定レジスタ15にその値を設定し(ステップS2
1)、そうでなければ通常の値を設定する(ステップS
22)。OSは、実行状態から休止状態に移行する時
に、図2のステップS10において、設定レジスタ15
の設定情報を読み込み、高い割り込み応答性と設定され
ている場合は、休止状態でプロセッサの電源を遮断する
ことは行なわないようにする。If the user instructs the application to give a high interrupt response before executing the application (Yes in step S20), the setting register 15 is stored in the setting register 15 by software means. Set the value (Step S2
1) Otherwise, set a normal value (step S)
22). When the OS shifts from the execution state to the sleep state, in step S10 of FIG.
When high interrupt responsiveness is set, the power supply of the processor is not cut off in the sleep state.
【0038】本発明のように、ユーザによって、携帯情
報機器の割り込み応答性を高く設定された場合には、そ
れ以降携帯情報機器のプロセッサが休止状態になって
も、プロセッサの電源を切らないように設定したことに
より、必要な割り込み応答性を維持しながら消費電力を
低減することが出来る。When the interrupt responsiveness of the portable information device is set high by the user as in the present invention, the power of the processor is not turned off even if the processor of the portable information device goes into a halt state thereafter. The power consumption can be reduced while maintaining the required interrupt responsiveness.
【0039】(第2の実施形態)図4は、第2の実施形
態の動作を示すフローチャートである。(Second Embodiment) FIG. 4 is a flowchart showing the operation of the second embodiment.
【0040】アプリケーションソフトをインストールす
る時など、各アプリケーションの属性情報として、その
アプリケーションソフトが高い割り込み応答性を求める
場合には(ステップS30がYes)、ソフトウェア手
段によって設定レジスタ15にその値を設定し(ステッ
プS31)、そうでなければ通常の値を設定する(ステ
ップS32)。OSは、実行状態から休止状態に移行す
る時に、図2のステップS10において、設定レジスタ
15の設定情報を読み込み、高い割り込み応答性と設定
されている場合は、休止状態でプロセッサの電源を遮断
することは行なわないようにする。When the application software requires high interrupt responsiveness as attribute information of each application, such as when installing the application software (Yes in step S30), the value is set in the setting register 15 by software means. (Step S31) Otherwise, a normal value is set (Step S32). When the OS transitions from the execution state to the sleep state, the OS reads the setting information of the setting register 15 in step S10 of FIG. 2 and, if high interrupt responsiveness is set, shuts down the power of the processor in the sleep state. Do not do anything.
【0041】本発明のように、システムに搭載される特
定アプリケーションの割り込み応答性を高く設定された
場合には、アプリケーションの実行中はプロセッサが休
止状態になっても、プロセッサの電源を切らないように
設定したことにより、必要な割り込み応答性を維持しな
がら消費電力を低減することが出来る。When the interrupt responsiveness of a specific application installed in the system is set high as in the present invention, the power of the processor is not turned off even if the processor is in a halt state during the execution of the application. The power consumption can be reduced while maintaining the required interrupt responsiveness.
【0042】(第3の実施形態)図5は、第3の実施形
態の動作を示すフローチャートである。(Third Embodiment) FIG. 5 is a flowchart showing the operation of the third embodiment.
【0043】OSのタイプとして、デバイスドライバを
使用する時にロードするものと、予めカーネルに組込ま
れているものとがある。OSが前者の場合に、OSは実
行状態から休止状態に移行する時に、ロードされている
デバイスドライバの一覧と、予め(OSやデバイスドラ
イバのインストール時など)設定されている高い割り込
み応答性が必要なデバイスの一覧とを比較参照して(ス
テップS40)、両者に一致するエントリがある場合に
は、休止状態でプロセッサの電源を遮断することは行な
わないようにする(ステップS41)。一致しない場合
は、図2で説明した動作と同様であるため、その説明は
省略する。As the types of the OS, there are a type loaded when a device driver is used, and a type preinstalled in a kernel. When the OS is the former, when the OS shifts from the execution state to the hibernation state, a list of loaded device drivers and a high interrupt responsiveness set in advance (for example, when the OS or the device driver is installed) are required. By comparing and referring to a list of devices (step S40), if there is an entry that matches both, the power supply of the processor is not cut off in the hibernate state (step S41). If they do not match, the operation is the same as that described with reference to FIG. 2, and a description thereof will be omitted.
【0044】本発明のように、オペレーティングシステ
ムによって、モデムや携帯電話などのドライバソフトが
前記携帯情報機器にロードされていると判断された場合
には、ドライバソフトがロードされている間、プロセッ
サが休止状態になっても、プロセッサの電源を切らない
ように設定したことにより、必要な割り込み応答性を維
持しながら消費電力を低減することが出来る。As in the present invention, when it is determined by the operating system that driver software such as a modem or a mobile phone is loaded on the portable information device, the processor operates while the driver software is loaded. By setting the power of the processor not to be turned off even in the hibernation state, it is possible to reduce power consumption while maintaining necessary interrupt responsiveness.
【0045】(第4の実施形態)図6は、第4の実施形
態の動作を示すフローチャートである。(Fourth Embodiment) FIG. 6 is a flowchart showing the operation of the fourth embodiment.
【0046】OSは、実行状態から休止状態に移行する
時に、全ての割り込みに関してそれがイネーブルになっ
ているかどうかを確認し(ステップS50)、高い割り
込み応答性が必要な割り込みがイネーブルになっている
場合には、休止状態でプロセッサの電源を遮断すること
は行なわないようにする(ステップS51)。イネーブ
ルになっていない場合は、図2で説明した動作と同様で
あるため、その説明は省略する。When shifting from the execution state to the sleep state, the OS checks whether or not all interrupts are enabled (step S50), and interrupts requiring high interrupt responsiveness are enabled. In this case, the power of the processor is not shut off in the sleep state (step S51). If it is not enabled, the operation is the same as that described with reference to FIG. 2, and a description thereof will be omitted.
【0047】本発明によれば、オペレーティングシステ
ムによって、リアルタイム性の高い割り込みがイネーブ
ルになっているか否かを判断し、イネーブルになってい
る場合には、プロセッサが休止状態になっても、プロセ
ッサの電源を切らないように設定したことにより、必要
な割り込み応答性を維持しながら消費電力を低減するこ
とが出来る。According to the present invention, it is determined by the operating system whether or not an interrupt having high real-time property is enabled. By setting the power supply not to be turned off, it is possible to reduce power consumption while maintaining necessary interrupt responsiveness.
【0048】(第5の実施形態)図7は、第5の実施形
態の動作を示すフローチャートである。(Fifth Embodiment) FIG. 7 is a flowchart showing the operation of the fifth embodiment.
【0049】OSは、実行状態から休止状態に移行する
時に、全てのプロセスの状態を調べ、I/O待ちの状態
になっているプロセスの中に、高い割り込み応答性が求
められるプロセスが存在するかどうかを確認する(ステ
ップS60)。そして、高い割り込み応答性が求められ
るプロセスが存在する場合には、休止状態でプロセッサ
の電源を遮断することは行なわないようにする(ステッ
プS61)。プロセスが存在しない場合は、図2で説明
した動作と同様であるため、その説明は省略する。When the OS shifts from the execution state to the sleep state, the OS checks the state of all processes, and among the processes in the I / O waiting state, there is a process requiring high interrupt responsiveness. It is confirmed whether or not (step S60). If there is a process that requires high interrupt responsiveness, the power of the processor is not cut off in the sleep state (step S61). If there is no process, the operation is the same as that described with reference to FIG. 2, and a description thereof will be omitted.
【0050】本発明によれば、オペレーティングシステ
ムによって、起動されているプロセスを調べ、I/O待
ちの状態になっているプロセスの中に高い割り込み応答
性が求められるプロセスがするか否かを判断し、高い割
り込み応答性が求められるプロセスが存在する場合に
は、前記プロセッサが休止状態になっても、前記プロセ
ッサの電源を切らないように設定したことにより、必要
な割り込み応答性を維持しながら消費電力を低減するこ
とが出来る。According to the present invention, the operating system checks the activated processes to determine whether any of the processes waiting for I / O requires a high interrupt responsiveness. However, if there is a process that requires high interrupt responsiveness, by setting the processor not to be turned off even if the processor goes into a halt state, it is possible to maintain the necessary interrupt responsiveness. Power consumption can be reduced.
【0051】[0051]
【発明の効果】本発明によれば、プロセッサが休止状態
に入る時に、その時の機器の状態や、使用するアプリケ
ーションソフトウェアによって電源を切るかどうかを制
御し、必要な割り込み応答性を損ねないようにしなが
ら、本来の目的である消費電力を低減することを実現す
ることが出来る。According to the present invention, when the processor enters the hibernation state, whether or not the power is turned off is controlled by the state of the device at that time and the application software to be used, so that the necessary interrupt responsiveness is not impaired. However, it is possible to reduce the power consumption, which is the original purpose.
【図1】本発明の携帯情報機器に適用される低消費電力
制御装置の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a low power consumption control device applied to a portable information device of the present invention.
【図2】本発明の携帯情報機器に適用される低消費電力
制御装置の動作を示すフローチャート。FIG. 2 is a flowchart showing an operation of the low power consumption control device applied to the portable information device of the present invention.
【図3】本発明の低消費電力制御方法の第1の実施形態
の動作を示すフローチャート。FIG. 3 is a flowchart showing the operation of the first embodiment of the low power consumption control method of the present invention.
【図4】本発明の低消費電力制御方法の第2の実施形態
の動作を示すフローチャート。FIG. 4 is a flowchart showing the operation of the second embodiment of the low power consumption control method of the present invention.
【図5】本発明の低消費電力制御方法の第3の実施形態
の動作を示すフローチャート。FIG. 5 is a flowchart showing the operation of the third embodiment of the low power consumption control method of the present invention.
【図6】本発明の低消費電力制御方法の第4の実施形態
の動作を示すフローチャート。FIG. 6 is a flowchart showing the operation of the fourth embodiment of the low power consumption control method of the present invention.
【図7】本発明の低消費電力制御方法の第5の実施形態
の動作を示すフローチャート。FIG. 7 is a flowchart showing the operation of the fifth embodiment of the low power consumption control method of the present invention.
10…プロセッサ、20…電源制御装置、30…割り込
み制御装置 15、25、35…制御レジスタ 12…電源ライン、14…読み書きライン、16…書き
込みライン 18…割り込みライン、19…リセットライン 40…外部割り込みライン、50…信号ラインDESCRIPTION OF SYMBOLS 10 ... Processor, 20 ... Power supply control device, 30 ... Interrupt control device 15, 25, 35 ... Control register 12 ... Power supply line, 14 ... Read / write line, 16 ... Write line 18 ... Interrupt line, 19 ... Reset line 40 ... External interrupt Line, 50 ... signal line
Claims (5)
御手段を有するプロセッサの低消費電力の制御方法であ
って、 ユーザによって、前記携帯情報機器の割り込み応答性を
高く設定された場合には、それ以降前記携帯情報機器の
前記プロセッサが休止状態になっても、前記プロセッサ
の電源を切らないようにしたことを特徴とする携帯情報
機器に使用されるプロセッサの低消費電力制御方法。1. A method for controlling low power consumption of a processor having low power consumption control means used in a portable information device, the method comprising the steps of: A method of controlling power consumption of a processor used in a portable information device, wherein the power of the processor is not turned off even if the processor of the portable information device is in a halt state thereafter.
御手段を有するプロセッサの低消費電力の制御方法であ
って、 前記携帯情報機器に搭載される特定アプリケーションが
割り込み応答性を要求している場合には、前記アプリケ
ーションの実行中は前記プロセッサが休止状態になって
も、前記プロセッサの電源を切らないようにしたことを
特徴とする携帯情報機器に使用されるプロセッサの低消
費電力制御方法。2. A method for controlling low power consumption of a processor having low power consumption control means used in a portable information device, wherein a specific application mounted on the portable information device requests an interrupt response. In such a case, the power of the processor is not turned off even when the processor is in a halt state during the execution of the application.
御手段を有するプロセッサの低消費電力の制御方法であ
って、 前記携帯情報機器に、モデムや携帯電話などのドライバ
ソフトを、その機器を使用する際に始めてロードするタ
イプのオペレーティングシステムが搭載され、前記オペ
レーティングシステムによって、前記モデムや携帯電話
などの前記ドライバソフトが前記携帯情報機器にロード
されていると判断された場合には、前記ドライバソフト
がロードされている間、前記プロセッサが休止状態にな
っても、前記プロセッサの電源を切らないようにしたこ
とを特徴とする携帯情報機器に使用されるプロセッサの
低消費電力制御方法。3. A method for controlling low power consumption of a processor having a low power consumption control means used for a portable information device, wherein the portable information device is provided with driver software such as a modem or a mobile phone. When an operating system of a type that is loaded for the first time when used is installed, and the operating system determines that the driver software such as the modem or the mobile phone is loaded on the portable information device, the driver A low power consumption control method for a processor used in a portable information device, wherein the processor is not turned off even when the processor is in a halt state while software is loaded.
御手段を有するプロセッサの低消費電力の制御方法であ
って、 前記携帯情報機器に搭載されるオペレーティングシステ
ムによって、リアルタイム性の高い割り込みがイネーブ
ルになっているか否かを判断し、イネーブルになってい
る場合には、前記プロセッサが休止状態になっても、前
記プロセッサの電源を切らないようにしたことを特徴と
する携帯情報機器に使用されるプロセッサの低消費電力
制御方法。4. A method for controlling low power consumption of a processor having low power consumption control means used for a portable information device, wherein an interrupt with high real-time property is enabled by an operating system mounted on the portable information device. It is determined whether or not the processor is turned off, and if the processor is enabled, the processor is not turned off even when the processor is in a hibernation state. Low power consumption control method for processors.
御手段を有するプロセッサの低消費電力の制御方法であ
って、 前記携帯情報機器に搭載されるオペレーティングシステ
ムによって、起動されているプロセスを調べ、I/O待
ちの状態になっているプロセスの中に高い割り込み応答
性が求められるプロセスがするか否かを判断し、高い割
り込み応答性が求められるプロセスが存在する場合に
は、前記プロセッサが休止状態になっても、前記プロセ
ッサの電源を切らないようにしたことを特徴とする携帯
情報機器に使用されるプロセッサの低消費電力制御方
法。5. A method for controlling low power consumption of a processor having low power consumption control means used in a portable information device, wherein a process activated by an operating system mounted on the portable information device is checked. It is determined whether there is a process requiring high interrupt responsiveness among the processes waiting for I / O, and if there is a process requiring high interrupt responsiveness, the processor A low power consumption control method for a processor used in a portable information device, wherein the power of the processor is not turned off even in a hibernation state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11158954A JP2000347772A (en) | 1999-06-07 | 1999-06-07 | Power consumption reduction control method for processor to be used for portable information equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11158954A JP2000347772A (en) | 1999-06-07 | 1999-06-07 | Power consumption reduction control method for processor to be used for portable information equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000347772A true JP2000347772A (en) | 2000-12-15 |
Family
ID=15682982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11158954A Pending JP2000347772A (en) | 1999-06-07 | 1999-06-07 | Power consumption reduction control method for processor to be used for portable information equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000347772A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008152708A (en) * | 2006-12-20 | 2008-07-03 | Toshiba Corp | Resume method, program, and information processor |
WO2009004757A1 (en) | 2007-07-05 | 2009-01-08 | Panasonic Corporation | Data processing device, data processing method, data processing program, recording medium, and integrated circuit |
JP2009122828A (en) * | 2007-11-13 | 2009-06-04 | Fuji Xerox Co Ltd | Central processing unit, controller and program |
-
1999
- 1999-06-07 JP JP11158954A patent/JP2000347772A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008152708A (en) * | 2006-12-20 | 2008-07-03 | Toshiba Corp | Resume method, program, and information processor |
WO2009004757A1 (en) | 2007-07-05 | 2009-01-08 | Panasonic Corporation | Data processing device, data processing method, data processing program, recording medium, and integrated circuit |
US8127168B2 (en) | 2007-07-05 | 2012-02-28 | Panasonic Corporation | Data processing device for reducing power consumption while operating a virtualized environment, and a non-transitory computer-readable recording medium and integrated circuit for performing the same |
JP2009122828A (en) * | 2007-11-13 | 2009-06-04 | Fuji Xerox Co Ltd | Central processing unit, controller and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3507822B2 (en) | Computer device and power saving control method thereof | |
JP3799130B2 (en) | Method for switching power saving mode of computer having power saving function while using network | |
US5805910A (en) | Computer hibernation system for transmitting data and command words between host and controller | |
JP4175838B2 (en) | Information processing apparatus with standby mode, standby mode start method and standby mode cancel method | |
US5784628A (en) | Method and system for controlling power consumption in a computer system | |
US8793697B2 (en) | Method and system for scheduling requests in a portable computing device | |
WO2009157178A1 (en) | Virtual computer control device, virtual computer control program, and virtual computer control circuit | |
JP2007299404A (en) | System which executes high-speed boot wake-up | |
CN111225434B (en) | Application response method, system, storage medium and communication module | |
US20040103345A1 (en) | Method, apparatus and system for ensuring reliable power down of a personal computer | |
US6249739B1 (en) | Operating vehicular processor-based systems | |
JP2000347772A (en) | Power consumption reduction control method for processor to be used for portable information equipment | |
JP3866749B2 (en) | Microprocessor | |
WO2012126345A1 (en) | Computer startup method, startup apparatus, state transition method, and state transition apparatus | |
JPH10333790A (en) | Information processor equipped with power-saving function and power saving releasing method for the information processor | |
JP3991999B2 (en) | Central processing unit and processor control method | |
JPH11102238A (en) | Computer system and suspend control method therefor | |
JP2003337634A (en) | Computer apparatus, method for controlling processor, program for running the method by computer, computer- readable recording medium with the program recorded thereon | |
JPH0883133A (en) | Computer system and clock control method for the same | |
JP2000305673A (en) | Method and device for managing power consumption | |
JPH0588775A (en) | System for switching clock | |
KR19990074097A (en) | Computer system with automatic execution of reserved command and control method thereof | |
JP2004030100A (en) | Electric power management method, and computer | |
JP2008191840A (en) | Control system and control method | |
JP2002149291A (en) | Method for initializing device and information processing apparatus allowing device to be set to save power |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |