JP2000332265A - Diode and manufacture thereof - Google Patents

Diode and manufacture thereof

Info

Publication number
JP2000332265A
JP2000332265A JP14090499A JP14090499A JP2000332265A JP 2000332265 A JP2000332265 A JP 2000332265A JP 14090499 A JP14090499 A JP 14090499A JP 14090499 A JP14090499 A JP 14090499A JP 2000332265 A JP2000332265 A JP 2000332265A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
impurity
type
diffusion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14090499A
Other languages
Japanese (ja)
Inventor
Saburo Okumura
三郎 奥村
Kenji Oki
健次 大木
Yasuo Tsuchie
康夫 土江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP14090499A priority Critical patent/JP2000332265A/en
Publication of JP2000332265A publication Critical patent/JP2000332265A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain reduced depletion characteristic and soft recovery characteristic by forming a new semiconductor during an ordinary semiconductor manufacturing step. SOLUTION: A third N-type semiconductor layer 18 having a large diffusion coefficient is diffused on and near one surface of a first N-type semiconductor layer 2, which is highly doped with an impurity having a small diffusion coefficient. Then, a lightly-doped second N-type semiconductor layer 4 is epitaxially grown on such a surface of the layer 2, and the layer 18 having a large diffusion coefficient is embedded therein. A P-type semiconductor layer 8 is formed by thermally diffusing a P-type impurity over the surface of the layer 4, and a fourth N-type semiconductor layer 20 which is doped more heavily than the layer 4 is formed from the layer 18 having a large diffusion coefficient toward the layer 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,ダイオードとその
製造方法に関するものである。特にダイオードは低損失
型のダイオードとソフトリカバリーダイオードに関する
ものである。
The present invention relates to a diode and a method for manufacturing the diode. In particular, the diode relates to a low-loss diode and a soft recovery diode.

【0002】[0002]

【従来の技術】従来,ダイオードには例えば図6に示す
ような構造のダイオード,具体的には電力用ショットキ
バリアダイオードがある。図6において2は拡散係数の
小さい砒素,アンチモン等の不純物を高濃度(例えば1
立方センチメートル当たり10の18乗アトム)に含
み,約250μmの厚みを有するN型半導体基板(第1
N型半導体層)である。この半導体基板2の上に低濃度
(例えば1立方センチメートル当たり10の15乗アト
ム)で約5μmの厚みを有する第2N型半導体層4をエ
ピタキシャル成長させている。この第2N型半導体層4
の表面からボロン等のP型不純物を酸化ドライブして,
P型半導体層のガードリング8を形成している。さらに
このP型半導体層8の一部と外縁部を覆うシリコン酸化
膜10を形成している。このシリコン酸化膜10を含
み,第2N型半導体層4の表面にモリブデン,タングス
テン,クロム等を蒸着又はスパッタリングによりショッ
トキバリア金属層12を形成している。このショットキ
バリア金属層12の表面及び第1N型半導体層2の他の
表面にアルミニウムを蒸着,スパッタリング,めっき処
理等によってアノード電極14とカソード電極16を形
成している。
2. Description of the Related Art Conventionally, there is a diode having a structure as shown in FIG. 6, for example, a Schottky barrier diode for power. In FIG. 6, reference numeral 2 denotes a high concentration of impurities such as arsenic and antimony having a small diffusion coefficient (for example, 1).
An N-type semiconductor substrate (1st to 10th power atoms per cubic centimeter) and having a thickness of about 250 μm (first
N-type semiconductor layer). On this semiconductor substrate 2, a second N-type semiconductor layer 4 having a low concentration (for example, 10 15 atoms per cubic centimeter) and a thickness of about 5 μm is epitaxially grown. This second N-type semiconductor layer 4
P-type impurities such as boron are oxidized and driven from the surface of
A guard ring 8 of a P-type semiconductor layer is formed. Further, a silicon oxide film 10 covering a part of the P-type semiconductor layer 8 and the outer edge is formed. A Schottky barrier metal layer 12 is formed on the surface of the second N-type semiconductor layer 4 including the silicon oxide film 10 by vapor deposition or sputtering of molybdenum, tungsten, chromium, or the like. The anode electrode 14 and the cathode electrode 16 are formed on the surface of the Schottky barrier metal layer 12 and the other surface of the first N-type semiconductor layer 2 by vapor deposition, sputtering, plating, or the like.

【0003】今,アノード電極14に−電位を,カソー
ド電極16に+電位を印加したとき,空乏層が図6の破
線で示すように,第1N型半導体層2と第2N型半導体
層4との接合部J1からガードリング8の外側に広が
る。そしてアノード電極14とカソード電極16に印加
している電位を大きくすると,ガードリング8の下部A
よりガードリング8の外側Bに,電界が集中して,接合
J1とガードリング8の外側Bとの間でブレークダウン
する。
Now, when a negative potential is applied to the anode electrode 14 and a positive potential is applied to the cathode electrode 16, the depletion layer is connected to the first N-type semiconductor layer 2 and the second N-type semiconductor layer 4 as shown by a broken line in FIG. From the joint J1 to the outside of the guard ring 8. When the potential applied to the anode electrode 14 and the cathode electrode 16 is increased, the lower A
The electric field concentrates more on the outer side B of the guard ring 8 and breaks down between the junction J1 and the outer side B of the guard ring 8.

【0004】また,他のダイオードには例えば図7に示
すような構造のダイオードがある。図7において2は,
拡散係数の小さい砒素,アンチモン等の不純物を高濃度
(例えば1立方センチメートル当たり10の18乗アト
ム)に含み,約250μmの厚みを有する半導体基板
(第1N型半導体層)である。この半導体基板2の上
に,低濃度(例えば1立方センチメートル当たり10の
15乗アトム)で約5μmの厚みを有する第2N型半導
体層をエピタキシャル成長させている。この第2N型半
導体層4の表面から,ボロン等の不純物を酸化ドライブ
して,P型半導体層6と,P型半導体層6を囲むP型半
導体層のガードリング8を形成している。さらにこのP
型半導体層6の一部から外縁部を覆うシリコン酸化膜1
0を形成している。このシリコン酸化膜10を含みP型
半導体層6の表面と,第1N型半導体層2の他の表面に
アルミニウムを蒸着,スパッタリング,めっき処理等に
よってアノード電極14,カソード電極16を形成して
いる。
[0004] Another diode is, for example, a diode having a structure as shown in FIG. In FIG. 7, 2 is
It is a semiconductor substrate (first N-type semiconductor layer) having a thickness of about 250 μm, containing a high concentration of impurities such as arsenic and antimony having a small diffusion coefficient (for example, 10 18 atoms per cubic centimeter). On this semiconductor substrate 2, a second N-type semiconductor layer having a low concentration (for example, 10 15 atoms per cubic centimeter) and a thickness of about 5 μm is epitaxially grown. Impurities such as boron are oxidized and driven from the surface of the second N-type semiconductor layer 4 to form a P-type semiconductor layer 6 and a P-type semiconductor layer guard ring 8 surrounding the P-type semiconductor layer 6. Furthermore, this P
Silicon oxide film 1 covering the outer edge from a part of die semiconductor layer 6
0 is formed. The anode electrode 14 and the cathode electrode 16 are formed on the surface of the P-type semiconductor layer 6 including the silicon oxide film 10 and the other surface of the first N-type semiconductor layer 2 by vapor deposition, sputtering, plating, or the like.

【0005】このようにして形成されたダイオードのア
ノード電極14に+電位を,また,カソード電極16に
−電位を印加すると,ダイオードには図8に示すような
順方向に電流IFが流れる。この電流IFが流れている
とき,アノード電極14に−電位を,カソード電極16
に+電位を印加すると,電流は図8に示すように徐々に
減少し,さらに過渡的に逆方向に流れ,最大値の逆回復
電流Irrが流れた後,残流キャリアの減少とともに0
となる。
When a positive potential is applied to the anode electrode 14 and a negative potential is applied to the cathode electrode 16 of the diode thus formed, a current IF flows through the diode in a forward direction as shown in FIG. When the current IF flows, a negative potential is applied to the anode electrode 14 and the cathode electrode 16
When a + potential is applied to the current, the current gradually decreases as shown in FIG. 8, and flows in the reverse direction transiently. After the reverse recovery current Irr having the maximum value flows, the current decreases to 0 with the decrease in the residual carrier.
Becomes

【0006】[0006]

【発明が解決しようとする課題】前者の図6に示すダイ
オードでは,接合部J1からガードリング8の下部Aま
での間隔を大きくすると,空乏層も広がり逆方向耐量も
増加することができるが,第2N型半導体層4が厚くな
り,ダイオードに順方向電流が流れたときのオン電圧及
び損失が増加することになる。
In the former diode shown in FIG. 6, when the distance from the junction J1 to the lower portion A of the guard ring 8 is increased, the depletion layer can be expanded and the reverse breakdown voltage can be increased. As the second N-type semiconductor layer 4 becomes thicker, the ON voltage and the loss when a forward current flows through the diode increase.

【0007】また,後者の図7に示すダイオードでは,
低濃度の第2N型半導体層4内の欠陥によってホールの
ライフタイムは短くなり,図8に示すように逆回復時間
trrが短くなる。このため,このダイオードと直列に
接続され配線のインダクタンスによりダイオードのアノ
ード電極14と,カソード電極16に印加する電圧VR
は,定常時に印加する電圧より高いスパイク状の電圧で
振動した電圧となる。このスパイク電圧が他の素子に与
える影響は大きく,他の素子を破壊させることがあっ
た。
In the latter diode shown in FIG.
Due to defects in the low-concentration second N-type semiconductor layer 4, the lifetime of the hole is shortened, and the reverse recovery time trr is shortened as shown in FIG. Therefore, the voltage VR applied to the anode electrode 14 and the cathode electrode 16 of the diode is connected to the diode in series and connected to the diode by the inductance of the wiring.
Is a voltage oscillated by a spike-like voltage higher than the voltage applied in a steady state. The effect of this spike voltage on other elements is large, and may destroy other elements.

【0008】[0008]

【課題を解決するための手段】請求項1記載の発明は,
拡散係数の小さい不純物が高濃度に有する第1N型半導
体層と,上記第1N型半導体層の一方の表面とその近傍
の一部に,拡散係数の大きい不純物が高濃度に形成され
た第3N型半導体層と,上記第3N型半導体層と上記第
1N型半導体層の一方の表面に,低濃度でエピタキシャ
ル成長させて形成された第2N型半導体層と,上記第3
N型半導体層より外側に形成されている第2N型半導体
層の表面からP型不純物が熱拡散されて形成されたP型
半導体層のガードリングと,第3N型半導体層の不純物
が上記第2N型半導体層に拡散して形成された第4N型
半導体層と,上記ガードリングの外側表面の外縁部を覆
うよう形成された酸化膜と,上記酸化膜を含み上記第2
N型半導体層の表面に形成されたショットキバリア金属
層とを備えたものである。
According to the first aspect of the present invention,
A first N-type semiconductor layer having a high concentration of an impurity having a low diffusion coefficient, and a third N-type semiconductor layer having an impurity having a high diffusion coefficient formed at a high concentration on one surface of the first N-type semiconductor layer and a portion near the first surface; A semiconductor layer; a second N-type semiconductor layer formed on one surface of the third N-type semiconductor layer and the first N-type semiconductor layer by epitaxial growth at a low concentration;
The guard ring of the P-type semiconductor layer formed by thermally diffusing P-type impurities from the surface of the second N-type semiconductor layer formed outside the N-type semiconductor layer, and the impurities of the third N-type semiconductor layer are formed by the second N-type semiconductor layer. A fourth N-type semiconductor layer formed by diffusing into the type semiconductor layer; an oxide film formed so as to cover an outer edge of the outer surface of the guard ring;
And a Schottky barrier metal layer formed on the surface of the N-type semiconductor layer.

【0009】すなわち,ショットキバリア金属層側に+
電位を,第1N型半導体層側に−電位を印加して電流を
流したとき,第4N型半導体層の不純物濃度が高いた
め,この間の電圧降下は小さくなる。従って,ショット
キバリア金属層と第1N型半導体層の電圧降下は小さ
く,ダイオードのオン電圧は低くなり,実装時の損失も
減少する。
That is, + is added to the Schottky barrier metal layer side.
When a negative potential is applied to the first N-type semiconductor layer side and a current flows, the voltage drop during this period is small because the impurity concentration of the fourth N-type semiconductor layer is high. Therefore, the voltage drop between the Schottky barrier metal layer and the first N-type semiconductor layer is small, the on-voltage of the diode is reduced, and the loss during mounting is reduced.

【0010】請求項2記載の発明は,拡散係数の小さい
不純物が高濃度に有する第1N型半導体層と,上記第1
半導体層の一方の表面とその近傍の一部に,拡散係数の
大きい不純物が高濃度に形成された1つ以上の第5N型
半導体層と,上記第5N型半導体層と上記第1N型半導
体層の一方の表面に低濃度でエピタキシャル成長させて
形成させた第2N型半導体層と,上記第2N型半導体層
の表面で,上記第5N型半導体層より内側に形成されて
いる表面と,外側に形成されている表面からP型不純物
を熱拡散させて形成させた第1P型半導体層と,第2P
型半導体層のガードリングと,第5N型半導体層の不純
物が上記第2N型半導体層に拡散して形成された1つ以
上の第6N型半導体層とを備えたものである。
According to a second aspect of the present invention, there is provided a first N-type semiconductor layer in which an impurity having a small diffusion coefficient has a high concentration;
One or more fifth N-type semiconductor layers in which an impurity having a large diffusion coefficient is formed at a high concentration on one surface of the semiconductor layer and a part in the vicinity thereof, the fifth N-type semiconductor layer, and the first N-type semiconductor layer A second N-type semiconductor layer formed by epitaxial growth at a low concentration on one surface of the second N-type semiconductor layer; a surface formed on the inside of the fifth N-type semiconductor layer on the surface of the second N-type semiconductor layer; A first P-type semiconductor layer formed by thermally diffusing a P-type impurity from the surface to be formed;
And a guard ring of the semiconductor layer, and one or more sixth N-type semiconductor layers formed by diffusing impurities of the fifth N-type semiconductor layer into the second N-type semiconductor layer.

【0011】すなわち,第1P型半導体層から第1N型
半導体層側に順方向に電流が流れているときに,第1P
型半導体層に−電位を,また,第1N型半導体層に+電
位を印加すると,第1P型半導体層の下部から第6半導
体層側に空乏層が広がり,濃度の高い第6N型半導体層
に達すると,横方向に広がっていく。そして第2N型半
導体層の欠陥によって電流は高速で0に達し,さらに過
渡的に逆方向に流れ,最大値の逆回復電流まで流れる。
このとき第1N型半導体層と第2N型半導体層との接合
と,空乏層との間にホールが残り,このホールが第1N
型半導体層側に徐々に抜かれて,逆回復電流は徐々に回
復し,このダイオードはソフトリカバリー特性を有す
る。
That is, when a current flows in the forward direction from the first P-type semiconductor layer to the first N-type semiconductor layer,
When a negative potential is applied to the n-type semiconductor layer and a positive potential is applied to the first n-type semiconductor layer, the depletion layer spreads from the lower part of the first p-type semiconductor layer to the sixth semiconductor layer side, and the depletion layer spreads to the highly concentrated sixth n-type semiconductor layer When it reaches, it spreads laterally. Then, the current reaches 0 at a high speed due to a defect in the second N-type semiconductor layer, further flows transiently in the opposite direction, and flows to the maximum reverse recovery current.
At this time, a hole remains between the junction between the first N-type semiconductor layer and the second N-type semiconductor layer and the depletion layer.
The reverse recovery current is gradually recovered to the type semiconductor layer side, and the diode has a soft recovery characteristic.

【0012】請求項3記載の発明は,拡散係数の小さく
不純物が高濃度に有する第1N型半導体層の一方の表面
とその近傍に拡散係数の大きく高濃度のN型不純物を拡
散させる工程と,上記第1N型半導体層の一方の表面に
低濃度の第2N型半導体層をエピタキシャル成長させる
とともに,上記拡散係数の大きいN型不純物により形成
された埋め込み型第7N型半導体層を埋め込む工程と,
上記第2N型半導体層の表面にP型不純物を熱拡散して
P型半導体層を形成させるとともに,埋め込み型N型半
導体層から上記第2N型半導体層に第2N型半導体層の
濃度より高い濃度のN型半導体層を拡散形成させる工程
により構成される。
According to a third aspect of the present invention, there is provided a method for diffusing a high-concentration N-type impurity having a large diffusion coefficient into one surface of a first N-type semiconductor layer having a small diffusion coefficient and a high impurity concentration, and the vicinity thereof. A step of epitaxially growing a low-concentration second N-type semiconductor layer on one surface of the first N-type semiconductor layer and embedding a buried type seventh N-type semiconductor layer formed by the N-type impurity having a large diffusion coefficient;
A P-type impurity is thermally diffused on the surface of the second N-type semiconductor layer to form a P-type semiconductor layer, and a concentration higher than the concentration of the second N-type semiconductor layer from the buried N-type semiconductor layer to the second N-type semiconductor layer. In which the N-type semiconductor layer is formed by diffusion.

【0013】すなわち,高濃度で拡散係数の大きいN型
半導体層が,拡散係数の小さい第1N型半導体層と低濃
度の第2N型半導体層との間に埋め込まれる。そして第
2N型半導体層の表面にP型半導体層を熱拡散させる際
に,埋め込まれた第7N型半導体層の不純物は第1N型
半導体層に移動して第2N型半導体層内に高濃度の第8
N型半導体層を形成する。この内部の高濃度の第8N型
半導体層は,順方向に電流が流れた時に電圧降下を小さ
くする。また,逆方向電圧を印加したとき,P型半導体
層側から伸びた空乏層は第8N型半導体層で横方向に広
がる。
That is, an N-type semiconductor layer having a high concentration and a large diffusion coefficient is embedded between a first N-type semiconductor layer having a small diffusion coefficient and a second N-type semiconductor layer having a low concentration. Then, when the P-type semiconductor layer is thermally diffused to the surface of the second N-type semiconductor layer, the buried impurities of the seventh N-type semiconductor layer move to the first N-type semiconductor layer and have a high concentration in the second N-type semiconductor layer. 8th
An N-type semiconductor layer is formed. The high-concentration eighth N-type semiconductor layer inside reduces the voltage drop when a current flows in the forward direction. When a reverse voltage is applied, the depletion layer extending from the P-type semiconductor layer side spreads laterally in the eighth N-type semiconductor layer.

【0014】[0014]

【発明の実施の形態】本発明に係る第1のダイオードの
実施形態について,その一例を,概略断面図を示す図1
と,形成工程を示す図2により説明する。2は拡散係数
の小さい砒素,アンチモン等の不純物を高濃度(例えば
1立方センチメートル当たり10の18乗アトム)に含
み,約250μmの厚みを有するN型半導体基板(第1
N型半導体層)である。このN型半導体基板2の一方の
表面から図2(a)に示すように,拡散係数の大きいリ
ンを高濃度(例えば1立方センチメートル当たり10の
18乗アトム)でイオン注入又は拡散して表面と表面近
傍に第3N型半導体層18を形成する。
FIG. 1 is a schematic sectional view showing an example of a first diode according to the present invention.
And FIG. 2 showing a forming process. Numeral 2 contains an impurity such as arsenic and antimony having a low diffusion coefficient at a high concentration (for example, 10 18 atoms per cubic centimeter) and has a thickness of about 250 μm.
N-type semiconductor layer). As shown in FIG. 2A, phosphorus having a large diffusion coefficient is ion-implanted or diffused from one surface of the N-type semiconductor substrate 2 at a high concentration (for example, 10 18 atoms per cubic centimeter) to form a surface and a surface. A third N-type semiconductor layer 18 is formed in the vicinity.

【0015】このように第3N型半導体層18を形成し
たN型半導体基板2の表面上に低濃度(例えば1立方セ
ンチメートル当たり10の15乗アトム)で約5μmの
厚みまでエピタキシャル成長させ,図2(b)に示すよ
うに第2N型半導体層4を形成する。このエピタキシャ
ル成長時の熱によって,第2N型半導体層4の成長とと
もに,第3N型半導体層18は,第2のN型半導体層4
内に少し拡散していく。この第2N型半導体層4の表面
で,第3N型半導体層18より外側に形成されている表
面からボロン等のP型不純物を拡散又はイオン注入した
後,熱拡散して図2(c)に示すようにP型半導体層の
ガードリング8を形成する。
On the surface of the N-type semiconductor substrate 2 on which the third N-type semiconductor layer 18 is formed, low-density (for example, 10 15 atoms per cubic centimeter) epitaxial growth is performed to a thickness of about 5 μm, as shown in FIG. 2), the second N-type semiconductor layer 4 is formed. The heat during the epitaxial growth causes the growth of the second N-type semiconductor layer 4 and the third N-type semiconductor layer 18
Spread a little inside. On the surface of the second N-type semiconductor layer 4, a P-type impurity such as boron is diffused or ion-implanted from the surface formed outside the third N-type semiconductor layer 18, and then thermally diffused, as shown in FIG. As shown, a guard ring 8 of a P-type semiconductor layer is formed.

【0016】P型半導体層のガードリング8の形成時,
熱拡散の熱によって第3のN型半導体層18の不純物
は,第2N型半導体層4内に拡散して第4N型半導体層
20を形成する。第4N型半導体層20は第3N型半導
体層18の不純物濃度より1桁低い濃度,例えば1立方
センチメートル当たり10の17乗アトムとなってい
る。なお,第1N型半導体層2の不純物の拡散係数は,
第3N型半導体層18の不純物の拡散係数よりも小さい
ため,第1半導体層2の不純物の拡散係数は,第2N型
半導体層4への拡散はない。
When forming the guard ring 8 of the P-type semiconductor layer,
The impurities of the third N-type semiconductor layer 18 diffuse into the second N-type semiconductor layer 4 by the heat of the thermal diffusion to form the fourth N-type semiconductor layer 20. The fourth N-type semiconductor layer 20 has a concentration one digit lower than the impurity concentration of the third N-type semiconductor layer 18, for example, a 10 17 atom per cubic centimeter. Note that the diffusion coefficient of the impurity in the first N-type semiconductor layer 2 is
Since the diffusion coefficient of the impurity in the third N-type semiconductor layer 18 is smaller than that of the impurity in the third N-type semiconductor layer 18, the diffusion coefficient of the impurity in the first semiconductor layer 2 does not diffuse into the second N-type semiconductor layer 4.

【0017】この後,P型半導体層8の一部と外縁部を
覆うシリコン酸化膜10を形成し,このシリコン酸化膜
を含み,第2のN型半導体層4の表面にモリブデン,タ
ングステン,クロム等の金属を蒸着又はスパッタリング
によりショットキバリア金属層12を形成する。ショッ
トキバリア金属層12の形成後,このショツトキバリア
金属層12の表面及び第1N型半導体層2の他の表面に
アルミニウムを蒸着,スパッタリング,めっき処理等に
よって,アノード電極14とカソード電極16を形成す
る。
Thereafter, a silicon oxide film 10 covering a part of the P-type semiconductor layer 8 and the outer edge is formed, and the surface of the second N-type semiconductor layer 4 including this silicon oxide film is covered with molybdenum, tungsten, and chromium. The Schottky barrier metal layer 12 is formed by vapor deposition or sputtering of such a metal. After the formation of the Schottky barrier metal layer 12, the anode electrode 14 and the cathode electrode 16 are formed on the surface of the Shottky barrier metal layer 12 and the other surface of the first N-type semiconductor layer 2 by vapor deposition, sputtering, plating, or the like. I do.

【0018】今,アノード電極14に−電位を,カソー
ド電極16に+電位を印加したとき,空乏層は図1の破
線で示すように,ガードリング8から第1N型半導体層
2と第2N型半導体層4との接合J1に向かっていく。
さらに内側の空乏層は,第4N型半導体層20と第2N
型半導体層4との接合J2に沿って広がっている。そし
て,アノード電極14とカソード電極16に印加してい
る電位を高くすると,従来のものと同じようにガードリ
ング8の下部Aよりガードリング8の外側Bに電界が集
中して,接合J1とガードリング8の外側Bとの間でブ
レークダウンする。
Now, when a negative potential is applied to the anode electrode 14 and a positive potential is applied to the cathode electrode 16, the depletion layer is separated from the guard ring 8 by the first N-type semiconductor layer 2 and the second N-type, as shown by the broken line in FIG. It goes to the junction J1 with the semiconductor layer 4.
The inner depletion layer is formed between the fourth N-type semiconductor layer 20 and the second N-type semiconductor layer 20.
It extends along the junction J2 with the mold semiconductor layer 4. When the potential applied to the anode electrode 14 and the cathode electrode 16 is increased, the electric field concentrates on the outer side B of the guard ring 8 from the lower part A of the guard ring 8 as in the conventional case, and the junction J1 and the guard J Break down with the outside B of the ring 8.

【0019】一方,アノード電極14に+電位を,カソ
ード電極16に−電位を印加して,アノード電極14か
らカソード電極16に電流を流したとき,第4N型半導
体層20,第3N型半導体層18,第1N型半導体層2
の不純物濃度が高いため,この間の電圧降下は小さくな
る。また,ショットキバリア金属層12の下部にある第
2N型半導体層4の厚みが薄くなり,電圧降下は小さ
く,ダイオードのオン電圧は低くなり,実装時の損失も
減少する。
On the other hand, when a positive potential is applied to the anode electrode 14 and a negative potential is applied to the cathode electrode 16 and a current flows from the anode electrode 14 to the cathode electrode 16, the fourth N-type semiconductor layer 20 and the third N-type semiconductor layer 18. First N-type semiconductor layer 2
, The voltage drop during this period is small. In addition, the thickness of the second N-type semiconductor layer 4 below the Schottky barrier metal layer 12 is reduced, the voltage drop is small, the on-voltage of the diode is reduced, and the mounting loss is reduced.

【0020】次に本発明に係る第2のダイオードの実施
形態について,概略断面図を示す図3と,形成工程を示
す図4及び特性図を示す図5により説明する。2は第一
のダイオードと同じように,拡散係数の小さい砒素,ア
ンモニア等の不純物を高濃度(例えば1立方センチメー
トル当たり10の18乗アトム)に含み,約250μm
の厚みを有するN型半導体基板(第1N型半導体層)で
ある。このN型半導体基板2の一方の表面から,図4
(a)に示すように拡散係数の大きいリンを高濃度(例
えば1立方センチメートル当たり10の18乗アトム)
でイオン注入又は拡散して表面と表面近傍に複数の第5
N型半導体層22a,22b,22cを形成する。
Next, an embodiment of a second diode according to the present invention will be described with reference to FIG. 3 showing a schematic sectional view, FIG. 4 showing a forming process, and FIG. 5 showing a characteristic diagram. As in the first diode, No. 2 contains a high concentration of impurities such as arsenic and ammonia having a small diffusion coefficient (for example, 10 18 atoms per cubic centimeter) and has a concentration of about 250 μm.
N-type semiconductor substrate (first N-type semiconductor layer) having a thickness of. From one surface of the N-type semiconductor substrate 2, FIG.
As shown in (a), a high concentration of phosphorus having a large diffusion coefficient (for example, 10 18 atoms per cubic centimeter)
Ion implantation or diffusion at the surface and near the surface to form a plurality of fifth
The N-type semiconductor layers 22a, 22b, 22c are formed.

【0021】このように第5N型半導体層22a.22
b.22cを形成したN型半導体基板2の表面の上に,
低濃度(例えば1立方センチメートル当たり10の15
乗アトム)で約5μmの厚みまでエピタキシャル成長さ
せ,図4(b)に示すように第2N型半導体層4を形成
する。このエピタキシャル成長時の熱によって第2N型
半導体層4の成長とともに,第5N型半導体層22a,
22b,22cは第2N型半導体層4内に少し拡散し
て,第1N型半導体層2と第2N型半導体層4の間に埋
め込まれた半導体層となっている。この第2N型半導体
層4の表面で第5N型半導体層22a,22b,22c
より内側に形成されている表面と外側に形成されている
表面とからボロン等のP型不純物を拡散又はイオン注入
した後,熱拡散して図2(c)に示すように第1P型半
導体層6と,第2P型半導体層のガードリング8を形成
する。
As described above, the fifth N-type semiconductor layers 22a. 22
b. On the surface of the N-type semiconductor substrate 2 on which the substrate 22c is formed,
Low concentrations (eg 10 to 15 per cubic centimeter)
The second N-type semiconductor layer 4 is formed as shown in FIG. The heat during the epitaxial growth causes the growth of the second N-type semiconductor layer 4 and the fifth N-type semiconductor layer 22a,
Reference numerals 22b and 22c slightly diffuse into the second N-type semiconductor layer 4 to be semiconductor layers embedded between the first N-type semiconductor layer 2 and the second N-type semiconductor layer 4. On the surface of the second N-type semiconductor layer 4, the fifth N-type semiconductor layers 22a, 22b, 22c
A P-type impurity such as boron is diffused or ion-implanted from the inner surface and the outer surface to form a first P-type semiconductor layer as shown in FIG. 6 and a guard ring 8 of the second P-type semiconductor layer.

【0022】この第1P型半導体層6と,第2P型半導
体層のガードリング8の形成時,熱拡散の熱によって,
第5N型半導体層22a,22b,22cの不純物は,
第2N型半導体層4内に拡散して埋め込まれた第5N型
半導体層22a,22b,22cの外側に第6N型半導
体層24a,24b,24cを形成する。この第6N型
半導体層24a,24b,24cの不純物濃度は,第5
N型半導体層22a,22b,22cの不純物濃度より
1桁低い濃度,例えば1立方センチメートル当たり10
の17乗アトムとなっている。なお,第1N型半導体層
2の不純物は拡散係数が小さいため,第2N型半導体層
4への拡散はない。
At the time of forming the first P-type semiconductor layer 6 and the guard ring 8 of the second P-type semiconductor layer, heat generated by thermal diffusion causes
The impurities of the fifth N-type semiconductor layers 22a, 22b, 22c are as follows:
The sixth N-type semiconductor layers 24a, 24b, 24c are formed outside the fifth N-type semiconductor layers 22a, 22b, 22c diffused and embedded in the second N-type semiconductor layer 4. The impurity concentration of the sixth N-type semiconductor layers 24a, 24b, 24c is
A concentration one order of magnitude lower than the impurity concentration of the N-type semiconductor layers 22a, 22b, 22c, for example, 10 per cubic centimeter.
Is the 17th power atom. Since the impurity of the first N-type semiconductor layer 2 has a small diffusion coefficient, it does not diffuse into the second N-type semiconductor layer 4.

【0023】第1P型半導体層6の一部から外縁部を覆
うようにシリコン酸化膜10を形成し,このシリコン酸
化膜10を含みP型半導体層6の表面と,第1N型半導
体層2の他の表面にアルミニウムを蒸着,スパッタリン
グ,めっき処理等によってアノード電極14及びカソー
ド電極16を形成する。
A silicon oxide film 10 is formed so as to cover the outer edge from a part of the first P-type semiconductor layer 6. The surface of the P-type semiconductor layer 6 including this silicon oxide film 10 and the surface of the first N-type semiconductor layer 2 are formed. An anode electrode 14 and a cathode electrode 16 are formed on another surface by depositing aluminum, sputtering, plating, or the like.

【0024】このようにして形成された第2のダイオー
ドのアノード電極14に+電位を,またカソード電極1
6に−電位を印加すると,第1P型半導体層6からホー
ルが,第2N型半導体層4,第6N型半導体層24a,
24b,24c,第5N型半導体層22a,22b,2
2c,第1N型半導体層2,カソード電極16に向か
う。また,第1N型半導体層2,第2N型半導体層4
(第5N型半導体層22a,22b,22c,第6N型
半導体層24a,24b,24c,第2N型半導体層
4)から電子がアノード電極14に向かう。その結果図
5に示すような電流IFが流れる。
A positive potential is applied to the anode electrode 14 of the second diode thus formed, and the cathode electrode 1
When a negative potential is applied to 6, the holes from the first P-type semiconductor layer 6, the second N-type semiconductor layer 4, the sixth N-type semiconductor layer 24a,
24b, 24c, fifth N-type semiconductor layer 22a, 22b, 2
2c, toward the first N-type semiconductor layer 2, and toward the cathode electrode 16. The first N-type semiconductor layer 2 and the second N-type semiconductor layer 4
Electrons from the (fifth N-type semiconductor layers 22a, 22b, 22c, sixth N-type semiconductor layers 24a, 24b, 24c, and second N-type semiconductor layer 4) travel to the anode electrode 14. As a result, a current IF flows as shown in FIG.

【0025】この状態からアノード電極14に−電位
を,またカソード電極16に+電位を印加すると,第1
P型半導体層6及びガードリング8と,第2N型半導体
層4の接合部から空乏層がカソード電極16側に広が
り,濃度の高い第6N型半導体層24a,24b,24
cに達すると,図3に示すように横方向に広がってい
く。このとき,第2N型半導体層4の欠陥によって電流
は高速で0に達し,さらに過渡的に逆方向に流れ,図5
に示すように最大値の逆回復電流Irrが流れる。
When a negative potential is applied to the anode electrode 14 and a positive potential is applied to the cathode electrode 16 in this state, the first
A depletion layer extends from the junction between the P-type semiconductor layer 6 and the guard ring 8 and the second N-type semiconductor layer 4 to the cathode electrode 16 side, and the highly-concentrated sixth N-type semiconductor layers 24a, 24b, 24
When it reaches c, it spreads out in the horizontal direction as shown in FIG. At this time, the current reaches 0 at a high speed due to the defect of the second N-type semiconductor layer 4, and further transiently flows in the opposite direction.
As shown in the figure, the maximum reverse recovery current Irr flows.

【0026】ところが,図3の斜線で示す部分,すなわ
ち第1N型半導体層2と第2のN型半導体層4との接合
J1と,破線の空乏層との間で,各第6N型半導体層2
4a,24b,24cの相互間の部分にはホールが残
り,そのホールは第1N型半導体層2を介してカソード
電極16から徐々に抜かれていく。このため,このダイ
オードに流れる電流は図5に示すように徐々に回復し,
このダイオードはソフトリカバリー特性を有することに
なる。
However, each of the sixth N-type semiconductor layers is located between a portion indicated by hatching in FIG. 3, that is, a junction J1 between the first N-type semiconductor layer 2 and the second N-type semiconductor layer 4 and a depletion layer indicated by a broken line. 2
A hole remains in a portion between 4a, 24b and 24c, and the hole is gradually removed from the cathode electrode 16 via the first N-type semiconductor layer 2. Therefore, the current flowing through this diode gradually recovers as shown in FIG.
This diode will have soft recovery characteristics.

【0027】従ってこのようなソフトリカバリー特性を
有するダイオードを,インバータ回路の制御素子に並列
に接続するダイオードとして使用した場合,高速で電流
は0となりさらにソフトリカバリーされるため,図5の
VRで示すように配線インダクタンス等が有しても大き
な振動が生じることがない。
Therefore, when a diode having such a soft recovery characteristic is used as a diode connected in parallel to the control element of the inverter circuit, the current becomes 0 at high speed and further soft recovery is performed. As described above, even if the wiring inductance or the like has a large vibration does not occur.

【0028】上記第2のダイオードでは,第5N型半導
体層6を複数個設けているが,第1P型半導体層の下部
に第1P型半導体層6の表面より小さな1つの第5N型
半導体層を設けてもよい。
In the second diode, a plurality of fifth N-type semiconductor layers 6 are provided. One fifth N-type semiconductor layer smaller than the surface of the first P-type semiconductor layer 6 is provided below the first P-type semiconductor layer. It may be provided.

【0029】[0029]

【発明の効果】請求項1記載のダイオードでは,低濃度
で,電流が流れる部分の第2N型半導体層4の厚みが薄
くなり,電流が流れたときのオン電圧が低くなる。そし
て,実装時の損失を低く抑えることができる。
According to the diode of the first aspect, the thickness of the second N-type semiconductor layer 4 at a portion where the current flows at a low concentration is thin, and the ON voltage when the current flows is reduced. And the loss at the time of mounting can be suppressed low.

【0030】請求項2記載のダイオードでは,順方向に
電流が流れている状態から逆方向に電圧を印加したと
き,第1N型半導体層と第2N型半導体層との接合と,
空乏層との間にあるホールが徐々に抜かれて,ダイオー
ドがソフトリカバリー特性を有する。このため,インバ
ータ回路の制御素子に並列に接続するダイオードとして
使用した場合,高速で電流は0となり,さらにソフトリ
カバリーされるため,配線インダクタンス等による大き
な振動は生じない。そして,従来のようにスパイク電圧
による他の素子への影響はなくなり,他の素子を破壊さ
せることがない。
In the diode according to the present invention, when a voltage is applied in a reverse direction from a state in which a current flows in a forward direction, a junction between the first N-type semiconductor layer and the second N-type semiconductor layer is reduced.
Holes between the depletion layer are gradually removed, and the diode has a soft recovery characteristic. Therefore, when the diode is used as a diode connected in parallel to the control element of the inverter circuit, the current becomes 0 at high speed, and the current is further soft-recovered. Further, unlike the related art, the spike voltage does not affect other elements, and the other elements are not destroyed.

【0031】請求項3記載の発明では,P型半導体層を
形成する拡散用の熱によって第1N型半導体層と第2N
型半導体層の間に埋め込まれた高濃度で拡散係数の高い
N型半導体層から第2N型半導体層に拡散して新しい高
濃度のN型半導体層が形成され,この新しい高濃度のN
型半導体層を形成させるための特別の装置を追加するこ
となく形成させることができ,さらにその工程は簡素化
される。
According to the third aspect of the present invention, the first N-type semiconductor layer and the second N-type semiconductor layer are formed by heat for diffusion for forming the P-type semiconductor layer.
A new high-concentration N-type semiconductor layer is formed by diffusing the high-concentration N-type semiconductor layer embedded between the high-concentration semiconductor layers into the second N-type semiconductor layer, and the new high-concentration N-type semiconductor layer is formed.
It can be formed without adding a special device for forming the mold semiconductor layer, and the process is further simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1記載の発明の一実施形態を示す概略断
面図である。
FIG. 1 is a schematic sectional view showing one embodiment of the invention described in claim 1;

【図2】図1のダイオードの形成工程における概略断面
図である。
FIG. 2 is a schematic sectional view in a step of forming the diode of FIG. 1;

【図3】請求項2記載の発明の一実施形態を示す概略断
面図である。
FIG. 3 is a schematic sectional view showing an embodiment of the invention described in claim 2;

【図4】図3のダイオードの形成工程における概略断面
図である。
FIG. 4 is a schematic cross-sectional view in a step of forming the diode of FIG. 3;

【図5】図3のダイオードの出力特性図である。5 is an output characteristic diagram of the diode of FIG.

【図6】従来のダイオードの概略断面図である。FIG. 6 is a schematic sectional view of a conventional diode.

【図7】他の従来のダイオードの概略断面図である。FIG. 7 is a schematic sectional view of another conventional diode.

【図8】図7のダイオードの出力特性図である。FIG. 8 is an output characteristic diagram of the diode of FIG. 7;

【符号の説明】[Explanation of symbols]

2 (第1)N型半導体層 4 (第2)N型半導体層 6 (第1)P型半導体層 8 ガードリング 10 シリコン酸化膜 12 ショットキバリア金属層 14 アノード電極 16 カソード電極 18 (第3)N型半導体層 20 (第4)N型半導体層 22a,22b,22c (第5)N型半導体層 24a,24b,24c (第6)N型半導体層 2 (first) N-type semiconductor layer 4 (second) N-type semiconductor layer 6 (first) P-type semiconductor layer 8 guard ring 10 silicon oxide film 12 Schottky barrier metal layer 14 anode electrode 16 cathode electrode 18 (third) N-type semiconductor layer 20 (fourth) N-type semiconductor layer 22a, 22b, 22c (fifth) N-type semiconductor layer 24a, 24b, 24c (sixth) N-type semiconductor layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB13 BB16 BB18 CC03 FF13 FF31 FF35 GG03 HH20  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 BB13 BB16 BB18 CC03 FF13 FF31 FF35 GG03 HH20

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】拡散係数の小さい不純物が高濃度に有する
第1N型半導体層と,上記第1N型半導体層の一方の表
面とその近傍の一部に,拡散係数の大きい不純物が高濃
度に形成された第3N型半導体層と,上記第3N型半導
体層と上記第1N型半導体層の一方の表面に,低濃度で
エピタキシャル成長させて形成された第2N型半導体層
と,上記第3N型半導体層より外側に形成されている第
2N型半導体層の表面からP型不純物が熱拡散されて形
成されたP型半導体層のガードリングと,第3N型半導
体層の不純物が上記第2N型半導体層に拡散して形成さ
れた第4N型半導体層と,上記ガードリングの外側表面
の外縁部を覆うよう形成された酸化膜と,上記酸化膜を
含み上記第2N型半導体層の表面に形成されたショット
キバリア金属層とを備えたダイオード。
An impurity having a high diffusion coefficient is formed at a high concentration on a first N-type semiconductor layer having an impurity having a low diffusion coefficient at a high concentration, and at one surface of the first N-type semiconductor layer and at a part thereof. A third N-type semiconductor layer, a second N-type semiconductor layer formed on one surface of the third N-type semiconductor layer and the first N-type semiconductor layer by low-density epitaxial growth, and a third N-type semiconductor layer. The guard ring of the P-type semiconductor layer formed by thermally diffusing P-type impurities from the surface of the second N-type semiconductor layer formed further outside, and the impurities of the third N-type semiconductor layer are added to the second N-type semiconductor layer. A fourth N-type semiconductor layer formed by diffusion, an oxide film formed to cover an outer edge of the outer surface of the guard ring, and a Schottky formed on the surface of the second N-type semiconductor layer including the oxide film. Barrier metal layer and A diode.
【請求項2】拡散係数の小さい不純物が高濃度に有する
第1N型半導体層と,上記第1半導体層の一方の表面と
その近傍の一部に,拡散係数の大きい不純物が高濃度に
形成された1つ以上の第5N型半導体層と,上記第5N
型半導体層と上記第1N型半導体層の一方の表面に低濃
度でエピタキシャル成長させて形成させた第2N型半導
体層と,上記第2N型半導体層の表面で,上記第5N型
半導体層より内側に形成されている表面と外側に形成さ
れている表面とからP型不純物を拡散させて形成させた
第1のP型半導体層と,第2P型半導体層のガードリン
グと,第5N型半導体層の不純物が上記第2N型半導体
層に熱拡散して形成された1つ以上の第6N型半導体層
とを備えたダイオード。
2. An impurity having a high diffusion coefficient is formed at a high concentration on a first N-type semiconductor layer having an impurity having a low diffusion coefficient at a high concentration, and at one surface of the first semiconductor layer and a part thereof. One or more fifth N-type semiconductor layers;
A second N-type semiconductor layer formed by epitaxial growth at a low concentration on one surface of the N-type semiconductor layer and the first N-type semiconductor layer; and a second N-type semiconductor layer on the surface of the second N-type semiconductor layer. A first P-type semiconductor layer formed by diffusing a P-type impurity from the surface formed and the surface formed outside; a guard ring of the second P-type semiconductor layer; A diode including one or more sixth N-type semiconductor layers formed by thermally diffusing impurities into the second N-type semiconductor layer.
【請求項3】拡散係数の小さく不純物が高濃度に有する
第1N型半導体層の一方の表面とその近傍に拡散係数の
大きく高濃度のN型不純物を拡散させる工程と,上記第
1N型半導体層の一方の表面に低濃度の第2N型半導体
層をエピタキシャル成長させるとともに,上記拡散係数
の大きいN型不純物により形成された埋め込み型第7N
型半導体層を埋め込む工程と,上記第2N型半導体層の
表面にP型不純物を熱拡散してP型半導体層を形成させ
るとともに,上記埋め込み型N型半導体層から上記第2
N型半導体層に第2N型半導体層の濃度より高い濃度の
N型半導体層を拡散形成させる工程により構成されるダ
イオードの製造方法。
3. A step of diffusing a high-concentration N-type impurity having a large diffusion coefficient into one surface of the first N-type semiconductor layer having a low diffusion coefficient and having a high impurity concentration, and the vicinity thereof, A low-concentration second N-type semiconductor layer is epitaxially grown on one surface of the semiconductor substrate, and a buried type 7N semiconductor layer formed by the N-type impurity having a large diffusion coefficient is formed.
Embedding a p-type semiconductor layer, thermally diffusing a p-type impurity into the surface of the second n-type semiconductor layer to form a p-type semiconductor layer, and removing the second n-type semiconductor layer from the embedded n-type semiconductor layer.
A method for manufacturing a diode, comprising a step of diffusing an N-type semiconductor layer having a concentration higher than that of a second N-type semiconductor layer into an N-type semiconductor layer.
JP14090499A 1999-05-21 1999-05-21 Diode and manufacture thereof Pending JP2000332265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14090499A JP2000332265A (en) 1999-05-21 1999-05-21 Diode and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14090499A JP2000332265A (en) 1999-05-21 1999-05-21 Diode and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000332265A true JP2000332265A (en) 2000-11-30

Family

ID=15279520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14090499A Pending JP2000332265A (en) 1999-05-21 1999-05-21 Diode and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000332265A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532730B1 (en) * 2000-12-12 2005-11-30 산켄덴키 가부시키가이샤 Pn junction diode and manufacturing method thereof
KR100532731B1 (en) * 2000-12-12 2005-11-30 산켄덴키 가부시키가이샤 Voltage regulator diode and the manufacturing method of the same
JP2016152346A (en) * 2015-02-18 2016-08-22 サンケン電気株式会社 Semiconductor device
JP2021158296A (en) * 2020-03-30 2021-10-07 三菱電機株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532730B1 (en) * 2000-12-12 2005-11-30 산켄덴키 가부시키가이샤 Pn junction diode and manufacturing method thereof
KR100532731B1 (en) * 2000-12-12 2005-11-30 산켄덴키 가부시키가이샤 Voltage regulator diode and the manufacturing method of the same
JP2016152346A (en) * 2015-02-18 2016-08-22 サンケン電気株式会社 Semiconductor device
JP2021158296A (en) * 2020-03-30 2021-10-07 三菱電機株式会社 Semiconductor device
JP7412246B2 (en) 2020-03-30 2024-01-12 三菱電機株式会社 semiconductor equipment

Similar Documents

Publication Publication Date Title
US6610572B1 (en) Semiconductor device and method for manufacturing the same
US7705398B2 (en) Semiconductor device preventing recovery breakdown and manufacturing method thereof
TWI520327B (en) Methods for fabricating anode shorted field stop insulated gate bipolar transistor
JPH09191110A (en) Insulated gate bipolar transistor having built-in diode and its fabrication
JP2002527889A (en) Solar cell having bypass diode and method of manufacturing solar cell
JP2002185019A (en) Semiconductor device and its manufacturing method
US20080217721A1 (en) High efficiency rectifier
JP2800827B2 (en) Optical semiconductor device and method for manufacturing the same
US20020022346A1 (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
US5654226A (en) Wafer bonding for power devices
JP2012004197A (en) Semiconductor device and method of manufacturing the same
JP2000332265A (en) Diode and manufacture thereof
JP2002185016A (en) Semiconductor device and its manufacturing method
JPH11274521A (en) Semiconductor device and its manufacture
JP3970729B2 (en) Semiconductor device and manufacturing method thereof
JP2006324431A (en) Semiconductor device and method for manufacturing same
EP0845813A1 (en) Insulated gate bipolar transistor
JP2907693B2 (en) Soft recovery diode
JPH1051010A (en) Manufacture of semiconductor device
JPH07321347A (en) Manufacture of semiconductor device containing high-concentration p-n junction plane
JPH10117000A (en) Schottky barrier semiconductor device and fabrication thereof
JPH10117002A (en) Schottky barrier semiconductor device and its manufacturing method
JPH06216373A (en) Semiconductor device
JP2002353470A (en) Variable capacitance diode and production method therefor
JP2000058874A (en) Schottky barrier semiconductor device and fabrication thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040608

A131 Notification of reasons for refusal

Effective date: 20040615

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907