FR2646584A1 - Methode de fabrication de circuits imprimes permettant le montage de composants electroniques - Google Patents

Methode de fabrication de circuits imprimes permettant le montage de composants electroniques Download PDF

Info

Publication number
FR2646584A1
FR2646584A1 FR9003966A FR9003966A FR2646584A1 FR 2646584 A1 FR2646584 A1 FR 2646584A1 FR 9003966 A FR9003966 A FR 9003966A FR 9003966 A FR9003966 A FR 9003966A FR 2646584 A1 FR2646584 A1 FR 2646584A1
Authority
FR
France
Prior art keywords
substrate layer
layer
mask
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9003966A
Other languages
English (en)
Other versions
FR2646584B1 (fr
Inventor
Takeshi Takeyama
Mitsuhiro Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of FR2646584A1 publication Critical patent/FR2646584A1/fr
Application granted granted Critical
Publication of FR2646584B1 publication Critical patent/FR2646584B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the printed circuit board [PCB] or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Ce circuit est constitué par une couche de métal 11 qui est assemblée avec une couche de substrat 12 et qui comporte une partie prédéterminée qui est exposée, cette partie prédéterminée étant fabriquée par : 1. disposition d'un masque 16 entre la couche de substrat et une partie de la couche de métal appelée à devenir la partie exposée, et ensuite assemblage de la couche de substrat avec la couche de métal; 2. projection d'un rayon laser sur la partie de la couche de substrat de la couche de métal qui entoure le masque, de manière à découper la partie de la couche de substrat qui entoure le masque; et 3. dégarnissage de ladite partie de la couche de substrat qui reste sur le masque, en même temps que le masque.

Description

La présente invention se rapporte à une méthode de
fabrication d'un circuit imprimé pour le montage de compo-
sants électroniques construit par intégration d'une couche de substrat et d'une couche de métal. Plus particulièrement, cette invention se rapporte à une méthode de fabrication d'un circuit imprimé pour le montage de composants électroniques dans lesquels une partie prédéterminée de de la couche de métal est exposée depuis la couche de
substrat par l'utilisation d'un usinage par laser.
L'invention sera mieux comprise, et d'autres buts,
caractéristiques, détails et avantages de celle-ci apparaî-
tront plus clairement au cours de la description explicative
qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: -- la figure 1 est une vue en section d'un circuit imprimé pour le montage de composants électroniques formé par une méthode de fabrication de l'art antérieur;
- les figures 2(a) à 2(d) sont des vues partielle-
ment agrandies représentant un procédé intermédiaire dans la réalisation suivant l'art antérieur du circuit imprimé pour le montage de composants électroniques tel que représenté sur la figure 1;
- les figures 3(a) et 3(b) sont des vues partielle-
ment agrandies en section qui représentent un procédé intermédiaire dans la réalisation de circuit imprimé pour le montage de composants électroniques formé suivant une autre méthode de fabrication de l'art antérieur; - les figures 4(a) à 4(c) sont des vues en section
partiellement agrandies qui représentent un procédé inter-
médiaire dans la réalisation d'un circuit imprimé pour le montage de composants électroniques,formé par une méthode de fabrication en accord avec la présente invention; - la figure 5 est une vue partiellement agrandie représentant un exemple de circuit imprimé pour le montage de composants électroniques,formé par la méthode de fabrication suivant la présente invention; - la figure 6 est une vue en section prise le long de la ligne II-II visible sur la figure 5;
- les figures 7(a) à 7(c) sont des vues partielle-
ment agrandies représentant chacune un procédé intermé- diaire dans la fabrication du circuit imprimé pour le montage de composants électroniques,tel que lisible sur
les figures 5 et 6.
- la figure 8 est une vue en perspective représen-
tant un autre exemple du circuit imprimé pour le montage de composants électroniques formé suivant la méthode de fabrication en accord avec la présente invention; et
- les figures 9(a) à 9(c) sont des vues partielle-
ment agrandies qui représentent chacune une étape intermé-
diaire dans le procédé de fabrication du circuit imprimé pour le montage de composants électroniques tel que
visible sur la figure 8.
Les composants électroniques à haute intégration réalisés ces dernières années ne peuvent pas être utilisés à cause du fait que ceux-ci sont appelés à constituer différentes parties d'équipement électronique en devant être utilisés après montage sur un circuit imprimé. A cette fin, des circuits imprimés pour le montage de composants électroniques de différents types
ont en conséquence été développés et proposés.
Un circuit imprimé pour le montage de composants électroniques du type dans lequel le composant électronique est connecté par l'intermédiaire de terminaux de connexion tels que des fils, permettant de relier ce composant à l'extérieur, est construit sous la forme d'un circuit imprimé pour le montage de composants électroniques,de telle manière qu'une couche de substrat formée de résine ou analogue et présentant d'excellentes propriétés isolantes est assemblée avec une couche de métal qui sert de couche conductrice, de fil de connexion, de couche de transmission de chaleur ou analogue, et de telle manière que les pièces du circuit conducteur ou analogues sont formées sur la surface avant ou intérieure de la couche
de substrat.
Au regard d'un tel circuit imprimé pour le montage de composants électroniques, il est de pratique courante,comme on le voit sur la figure 1,d'exposer une couche de métal 11 depuis une couche de substrat 12 de manière à former, par exemple, un renfoncement 13 pour le montage d'un composant électronique 20 dans l'espace ainsi créé et une partie d'évacuation de la chaleur 18
permettant de dissiper la chaleur produite par le compo-
sant électronique 20.
La raison de former un tel renfoncement pour le montage d'un composant électronique 13 et une partie d'évacuation de la chaleur 18 à l'aide de la couche de métal 11 exposée par rapport à la couche de substrat 12 comme on l'a mentionné plus haut, est que la chaleur produite par le fonctionnement du composant électronique peut être transférée directement à la couche de métal 11 ayant une forte conductivité thermique et de plus que l'on permet à cette chaleur d'être dissipée par cette partie d'évacuation 18 vers l'atmosphère,en améliorant ainsi la dissipation de chaleur du composant électronique 20, ou encore est que le circuit imprimé pour le montage de composants électroniques ayant une couche de métal 11 exposée par rapport à la couche de substrat 12 avec le composant électronique monté sur cette partie exposée
peut être rendu fin vers le bas,comme un trou.
Une méthode de réalisation de l'art antérieur de la partie de métal exposée 11A pour un circuit imprimé adapté au montage de composants électroniques comme il vient d'être fait état plus haut, a été utilisée couramment de la manière suivante: Comme on le voit sur les figures 2(a)2(d) qui font office d'exemple, une feuille adhésive 12a est liée par thermocompression (provisoirement liée) à l'une des faces d'une couche de substrat 12 au moyen d'une presse ou analogue, la feuille adhésive étant formée de telle façon qu'une résine thermosensible composite qui contient une résine époxy, une résine de polyester non saturée, une résine polyamide ou analogue en tant que composante principale, est moulée sous la forme d'une feuille ou d'un film et de manière que cette feuille ou ce film soit amené jusqu'à un état semi-durci par chauffage à une température adaptée appliquée pendant une période de temps adaptée. Ensuite, les parties de la couche de substrat 12 et de la feuille adhésive 12a qui correspondent à la partie de métal exposée l1A sont retirées par usinage à l'aide d'une mèche 30. l'usinage est effectué par guidage ou analogue,
et est exécuté en creusant dans la couche de substrat 12.
La couche de métal 11 est collée à la couche de substrat
12 ainsi usinée et est reliée par thermocompression (liai-
sont finale) à celle-ci au moyen d'une presse ou analogue de telle façon que le circuit imprimé pour le montage de composants électroniques que l'on souhaite obtenir soit réalisé. De manière à employer une feuille adhésive 12a comme on l'a décrit plus haut afin d'effectuer une liaison entre la couche de substrat 12 et la couche de métal 11, la résine doit impérativement présenter une faible propriété d'écoulement pour cette feuille
adhésive durant le chauffage et la compression de celle-ci.
Avec une telle propriété on peut éviter que la résine de la feuille adhésive. 12a se mette à s'écouler et à couvrir les parties de la surface de la couche de métal 11 que l'on souhaite employer pour réaliser des parties exposées liA lorsque la couche de substrat 12 et la couche de métal il sont liées par thermocompression (liaison finale)
au moyen d'une presse ou analogue.
Une feuille adhésive 12a ayant une propriété faible d'écoulement est ordinairement obtenue avec flexibilité en ajoutant à sa composition une composante équivalente au caoutchouc dans la résine thermosensible composite, ce qui permet d'obtenir une adhérence correcte et en même temps une faible propension à s'écouler. Il résulte de l'addition d'une telle composante en caoutchouc ou analogue que cependant, ce type de feuille adhésive a pour désavantage de perdre une partie de sa résistance à la chaleur, de sa résistance à l'humidité, et de sa résistance aux produits chimiques, etc. En conséquence, le circuit imprimé pour le montage de composants électroniques 10 qui est formé d'une partie métallique exposée liA par liaison d'une couche de substrat 12 et d'une couche de métal Il avec une feuille adhésive 12a ayant une faible propension à s'écouler comme l'on vient de le décrire, ne peut pas atteindre le taux de fiabilité souhaitable en ce qui concerne la résistance à la chaleur, la résistance à l'humidité, la résistance aux produits chimiques, etc. Une autre méthode de l'art antérieur va maintenant être décrite. Comme on le voit sur les figures 3(a)-3(b) par exemple, des couches de ce que l'on peut appeler "prépreg" ou couche préparée à l'avance 12b sont collées sur la couche de métal 11, la prépreg étant préparée de telle façon qu'une feuille de tissu en laine de verre ou analogue qui est imprégnée avec une résine thermosensible, un tel tissu à base de laine de verre est traité jusqu'à demi-durcissement par chauffage à une température adaptée durant une période de temps adaptée. Les couches de prépreg sont liées par thermocompression à la couche de métal Il au moyen d'une presse ou analogue, afin de former les couches de substrat 12. Ensuite, la partie de la couche de substrat 12 correspondant à l'aire que l'on souhaite pouvoir devenir la partie en métal exposée liA est soumise à ce que l'on peut appeler un"Usinage Zaguri" t meulage final] grâce auquel la partie précitée est usinée en déplaçant l'extrémité tranchante d'une mèche 30
afin d'obtenir la partie en métal exposée liA.
Dans la formation de la partie en métal exposée llA avec un tel "Usinage Zaguri" [meulage final), il est difficile en cours d'opération d'usiner seulement la partie de la couche de substrat 12 qui correspond à la partie exposée en métal liA. En général, par conséquent, la couche de métal sous-jacente 11 est simultanément soumise à l'usinage de façon que l'on enlève de façon fiable la couche de substrat 12. Avec la méthode de réalisation d'une partie en métal exposée 11A utilisant un "Usinage Zaguri" L meulage final], la mèche 30 est déplacée tout au long des parties destinées à devenir les parties exposées 11A,
sans se limiter aux parties périphériques de celles-ci.
Par conséquent,il est nécessaire de faire appel à des temps d'usinage très longs. De plus, afin de retirer de façon fiable la partie de la couche de substrat 12 qui correspond à la partie exposée l1A, une partie de la couche en métal 11 sous-jacente à celle-ci doit également être usinée et retirée. Par conséquent il s'est avéré impossible de réaliser la partie exposée 11A sans atteindre la couche de métal 11. De plus, puisque toute la surface de la partie exposée 11A ainsi que de la couche métallique 11 doit être soumise à un usinage par
la mèche 30, cette dernière entraîne souvent des endomma-
gements du circuit.
En outre, on a proposé comme méthode d'usinage afin de former un trou dans une couche de substrat 12 pour un circuit imprimer de montage de composants électroniques intitulée "Méthode de fabrication d'un circuit imprimé" qui fait appel à un rayon laser pour usiner la matière, de la manière décrite dans la gazette officielle se rapportant à la demande de brevet japonais publiée sous
le NI 61-95792. Au vu des revendications que l'on peut
lire dans la gazette officielle, la "Méthode d'usinage d'un circuit imprimé" est la suivante: "Suivant une méthode de réalisation d'un trou en utilisant un rayon laser sur une partie d'une carte comportant un circuit de connexion imprimé duquel une couche de métal a été retirée; une méthode d'usinage d'une carte comportant un circuit de connexion imprimé est caractérisée en ce que ledit trou est formé par le rayon laser dont la longueur de balayage du laser s'étend
dans une région de longueur de balayage que l'on souhaite.
refléter par ladite feuille de métal et qui comporte une aire de projection de lumière couvrant, au moins, ladite
partie avec la feuille de métal retirée depuis celle-ci."
Cette méthode est unetechniquetrès bonne pour réaliser des trous de petite taille. De manière à retirer la partie de la couche de substrat 12 ayant une aire relativement importante en comparaison et d'exposer la couche de métal 11il cependant, la couche de substrat 12 correspondant à toute la partie exposée llA doit être vaporisée par le rayon laser et ceci nécessite une durée considérable et fait appel à un fonctionnement prolongé d'un appareil d'usinage laser qui est coûteux, de telle sorte que cette méthode n'est pas utilisable comme technique d'usinage du circuit imprimé pour le montage
de composants électroniques.
Les inventeurs ont en conséquence fait différentes études sur les manières de former de façon facile une partie exposée en métal llA ayant une aire relativement grande en comparaison,dans la couche de substrat 12 du circuit imprimé pour le montage de composants électroniques O10,alors que l'usinage de la couche de substrat 12 avec le rayon laser est utilisé, in fine, avec la présente invention. La présente invention a été réalisée sur la base des circonstances qui ont été décrites plus haut, et un problème que l'on souhaite résoudre à l'aide de cette invention est la difficulté rencontrée avec les techniques de l'art antérieur pour réaliser une partie en métal exposée IiA ayant une surface relativement grande en comparaison. L'un des objets de la présente invention est de proposer une méthode suivant laquelle, même lorsque l'usinage au rayon laser n'est pas total, une partie en métal exposée llA d'un circuit imprimé pour le montage de composants électroniques 10 peut être formée avec fiabilité dans un intervalle de temps court et avec une aire relativement grande de surface en comparaison, afin d'obtenir ainsi un circuit imprimé pour le montage de composants électronique 10 réalisé de façon hautement fiable. L'un des moyens utilisés par la présente invention pour résoudre les problèmes mentionnés plus haut va être maintenant résumé en se référant aux modes de réalisation
et aux symboles utilisés pour leur description.
"Une méthode d'usinage d'un circuit imprimé pour le montage de composants électroniques 10 qui est construit en assemblant une couche de substrat 12 avec une couche de métal 11 et en exposant une partie prédéterminée de la couche de métal 11 depuis la couche de substrat 12, comprenant les étapes consistant à: (1) arranger un masque 16 entre ladite couche de substrat 12 et la partie de ladite couche de métal 11 que l'on souhaite voir devenir la partie exposée 11A, et ensuite assembler ladite couche de substrat 12 avec ladite couche de métal 11; (2) projeter un rayon laser sur cette partie de la couche de substrat 12 sur ladite couche de métal 11 qui entoure ledit masque 16 dans une direction provenant d'un côté de ladite couche 12 vers un c6té de ladite couche de métal 11, de manière à découper ladite partie de ladite couche de substrat 12 qui entoure le masque 16; et (3) dégarnir la partie de ladite couche de
métal 12 qui reste sur le masque 16 avec ledit masque 16."
De façon plus spécifique, dans la méthode suivant la présente invention, comme on le voit sur la figure 4(a), un masque 16 est tout d'abord disposé entre la couche de substrat 12 et une partie de la couche de métal 11 qui doit devenir une partie exposée 11A de manière à préserver la couche de substrat et la partie de la couche de métal en évitant que celles-ci s'assemblent, mais en permettant à la couche de substrat 12 et à l'autre partie
de la couche en métal 11 de s'assembler.
Tout type de masque 16 peut être utilisé tant qu'il ne se déforme pas même lorsqu'il est soumis à des chocs thermiques, des pressions élevées, etc., durant la série d'étapes permettant la fabrication d'un circuit imprimé pour le montage de composants électroniques 10, telles que par exemple l'étape d'assemblage de la couche de métal 11 avec la couche de substrat 12 et lorsque celui-ci doit être finalement dégarni en le retirant de la couche de métal 11 par n'importe quel moyen. On mentionnera comme exemples des films en résine ayant une résistance thermique relativement élevée en comparaison
et des feuilles de métal.
De plus, la couche de métal 11 et la couche de substrat 12 sont assemblées. de telle façon que, avant que la résine thermosensible ne soit complètement durcie, celle-ci est maintenue en contact rapproché avec la couche de métal 11, est chauffée à une température adaptée durant une période de temps déterminée de manière à lier la couche de métal 11 et la couche de substrat 12. On mentionnera ici comme méthode d'assemblage par exemple la méthode dans laquelle la couche de "prépreg" 12b est collée sur la couche de métal 11 afin d'être liée par thermocompression à l'aide d'une presse ou analogue, ce qui permet d'obtenir la couche "prépreg" 12b dans la couche de substrat 12, une méthode dans laquelle une feuille adhésive 12a ayant un état semi-durci est disposée entre la couche de métal 11 et la couche de substrat 12 afin d'être liée par thermocompression avec une presse -ou analogue, permettant ainsi d'assembler la couche de substrat 12, ou suivant une méthode appelée "moulage par injection" dans laquelle la résine thermosensible est injectée à l'intérieur d'un moule métallique supportant la couche de métal 11 à l'intérieur de celui-ci et est ensuite mise en place à l'aide de sa propriété
thermosensible dans les couches de substrat 12.
Ensuite, comme on le voit sur la figure 4(b), un rayon laser LB est projeté depuis l'extérieur de la couche de substrat 12 comme on l'a décrit plus haut, sur la partie de la couche de substrat 12 sur la couche de
métal 11 qui entoure le masque 16.
Le rayon laser LB utilisé ici devra permettre de découper de manière favorable le substrat 12 sans faire fondre la couche de métal 11. Par conséquent, il peut être souhaitable d'avoir une longueur de balayage qui présente une forte réflexion pour les métaux. Dans cet esprit, si un laser au C02 qui possède une longueur d'onde de- 10,6 microns est employé et la couche de substrat
12 peut être usinée sans infliger de quelconque endomma-
gement à la couche de métal 11.
De cette façon, la partie de la couche de substrat 12 sur la couche de métal 11 qui entoure le masque 16 est usinée par le rayon laser grâce auquel un sillon sépare de façon fiable les parties de la couche de substrat 12 qui s'étendent en dessous du masque 16 et les parties de la couche de substrat 12 qui sont formées
utour du masque 16, comme on le voit sur la figure 4(b).
Un tel sillon entourant le masque 16 a été formé, les parties de la couche de substrat 12 qui s'étendent en dessous du masque 16 sont complètement séparées des autres parties de la couche de substrat 12. De plus, le masque 16 et la couche de métal 11 ne sont pas liés comme il avait été dit tout à l'heure, de telle manière
que le masque 16 peut être dégarni facilement.
Apres avoir effectué les étapes précitées, la partie de la couche de substrat 12 qui est en dessous du masque 16 est dégarnie de la couche de métal 11 avec le masque,pour achever la réalisation de la partie en métal
exposée 11A,comme on le voit sur la figure 4(c).
Lorsque la partie en métal exposée 11A de ce circuit imprimé pour le montage de composants électroniques est formée suivant une telle méthode, les buts mentionnés plus haut sont atteints: Au niveau de la partie appelée à devenir la partie de métal exposée 11A, l'assemblage entre la couche de substrat 12 et la couche de métal 11 est empêché par le masque 16. Par exemple, même lorsqu'une feuille adhésive de résine qui présente une propriété élevée d'écoulement durant l'étape de thermocompression est choisie comme feuille adhésive 12a pour la liaison de la couche de substrat 12 et la couche de métal 11, il est possible grâce à l'utilisation du masque 16 d'éviter que cette résine formant la feuille adhésive 12a ne s'écoule sur la surface de la partie en métal exposée lIA. En conséquence, une feuille adhésive 12a qui comporte de telles propriétés comme une excellente résistance à la chaleur, à l'humidité ou aux produits chimiques, peut
être utilisée.
De plus, spécialement lorsque l'on utilise un rayon laser au C02 qui comporte une longueur d'onde pour le laser de 10,6 microns, un rayon laser présentant une forte propriété de réflexion pour les métaux peut être obtenu et ainsi on peut favorablement couper la résine, le tissu en laine de verre, etc. Il en résulte que si le rayon laser est projeté depuis le côté de la couche de substrat 12 vers une face de la couche de métal 11, seule la couche de substrat 12 est sélectivement usinée sans endommager la couche de métal 11. En accord avec ce qui vient d'être dit, même dans le cas o l'épaisseur de la couche de substrat 12 varie quelque peu, l'usinage avec le rayon laser est bloqué au niveau de la surface supérieure de la couche de métal 11 sans exception, et par conséquent, la profondeur de l'usinage est contrôlée
facilement et avec précision.
En outre, l'usinage avec un tel rayon laser peut être exécuté pour les parties de la couche de substrat sur la couche de métal 11 qui entoure le masque 16 et il n'est en conséquence pas nécessaire de faire appel à une opération particulière pour la partie de la couche de substrat 12 qui s'étend en dessous du masque 16. En conséquence, l'opération d'usinage est achevée dans un
laps de temps très court.
On ajoutera encore ici que puisque l'usinage à l'aide du rayon laser est un usinage sans contact, l'endom- magement par les outils et des outils durant l'opération d'usinage peut être complètement négligé et ainsi on peut
garantir un usinage stable.
Maintenant, la méthode de fabrication en accord avec la présente invention va être décrite en détail en se reportant aux modes de réalisation qui suivent et-font
référence aux dessins annexés.
Mode de réalisation N 1 Le mode de réalisation N 1 de la présente invention
est illustré sur les figures 5, 6, et 7(a)-7(c).
Comme on le voit sur les figures 5 et 6, un "circuit pour le montage de composants électroniques 10 dans lequel une pluralité de fils conducteurs externes 17a sont formés de façon unitaire avec des parties de connexion internes 11C à l'intérieur desdits fils de connexion externes, lesdites parties de connexion internes 11C sont prévues unitairement avec une couche de substrat 12 sur chacune des faces de ces parties de connexion internes, de manière que les fils de connexion externes individuels 17a dépassent de ladite couche de substrat 12 et les fils de connexion externes précités 17a et les pièces du circuit conducteur 14 qui sont formées sur au moins l'une des
faces du substrat sont électriquement connectés."
Le circuit imprimé pour le montage de composants électroniques 10 est du type dans lequel les connexions électriques entre les composants électroniques 20 et les
fils de connexion externes 17a sont effectuées par l'inter-
médiaire de pièces du circuit conducteur 14 formées sur la couche de substrat 12. De façon particulière, la couche de métal 11 est choisie pour que dans celle-ci les fils externes 17a et les parties de connexion internes 11C soient formés intégraux. Dans le circuit imprimé pour le montage de composants électroniques 10, en conséquence, la couche de substrat 12 est pourvue de façon unitaire sur ses deux faces,de parties de connexion internes 11C qui constituent la couche de métal 11, les fils externes 17a faisant saillie vers l'extérieur de la couche de substrat 12.
Dans ce cas, le circuit imprimé pour le montage de compo-
sants électroniques 10 est caractérisé en ce que les pièces du circuit conducteur 14 sur la couche de substrat 12 et les fils externes 17a sont connectés électriquement par des trous débouchants 15 qui sont prévus de manière à pénétrer, c'est-à-dire à s'étendre, dans les parties
de connexion internes liC.
Une méthode de fabrication d'un circuit imprimé pour le montage de composants électroniques 10 va être
décrite maintenant en faisant référence aux figures 7(a)-
7(c). (1) Un cadre en plomb 17 (qui correspond à la couche de métal 11) est formé en gravant un matériau pour cadre en plomb, et des masques 16 sont disposés de manière à couvrir les deux surfaces de chacune des parties du cadre en plomb 17 pour former des fils de connexion externes 17a. De plus, une couche préparée à l'avance de "prépreg" et un fil de cuivre sont collés à l'intérieur de chacun des masques 16 de la façon mentionnée, et les constituants ainsi collés sont soumis à un pressage avec
thermocompression, afin d'obtenir un ensemble laminé.
Ensuite, on forme un circuit imprimé ayant un contour tel que représenté sur la figure 7(a), dans lequel le cadre en plomb 17 est recouvert par la couche de substrat 12 de façon que les parties qui sont appelées à devenir les fils de connexion externes 17a sont préservées, le masque 16 étant sous la forme d'un ensemble laminé avec
le substrat 12.
Suivant un exemple du Premier Mode de réalisation, le matériau pour un cadre en plomb utilisé était une feuille d'alliage de cuivre qui avait une épaisseur de 0,25 mm et le "prépreg" utilisé était du type usuellement appelé "prépreg de verre de triazine" dans lequel un tissu à base de laine de verre était imprégné avec une résine triazine de bismaléimide qui a ensuite été traitée
jusqu'à obtenir un état semi-durci.
En outre, le masque 16 utilisé était un film de sulfure de polyphénylène, en d'autres termes ce que l'on a l'habitude d'appeler un film "PPS" ayant une épaisseur
de 50 microns.
(2) Ensuite, des trous débouchants 15 pour connecter électriquement les fils externes 17a avec les pièces du circuit conducteur 14 que l'on souhaite former sur la surface supérieure de la couche de substrat 12 ont été réalisés à l'aide d'une mèche, et leurs parois internes
ont été plaquées avec du cuivre.
Ensuite, les pièces du circuit conducteur 14 ont été formées sur la surface supérieure de la couche de substrat 12 par gravure de films de cuivre afin de former
un circuit imprimé comme celui visible sur la figure 7(b).
(3) Ensuite, ces parties de la couche de substrat 12 sur la couche de métal 11 qui entoure le masque 16 ont été coupées en utilisant un laser au C02, par lequel des sillons qui séparent de façon fiable les parties de la couche de substrat 12 en dessous du masque 16 des autres parties de la couche de substrat 12 qui sont formées autour du même masque 16. Ensuite, puisque les masques respectifs 16 et les fils externes correspondants 17a ne sont pas liés, le masque 16 et les parties de la couche de substrat 12 qui dépassent, les fils externes 17a tombent dans un état dans lequel ils sont parfaitement séparés des
autres pièces.
Lorsqu'un usinage au-laser similaire est également exécuté sur les surfaces supérieures de la couche de substrat 12, un circuit imprimé tel que celui visible sur
la figure 7(c) est réalisé.
(4) Enfin, les masques 16 et les parties de la couche de substrat 12 qui dépassent et les parties qui sont en dessous des fils externes 17a sontdégarnis. Ensuite,
le circuit imprimé pour le montage de composants électro-
niques 10 tel que visible sur la figure 6 est formé.
Dans le circuit imprimé pour un montage de compo-
sants électroniques 10 réalisé suivant une telle méthode, les fils externes 17a ne sont pas endommagés par le rayon laser, et par conséquent, des performances physiques des fils externes 17a, telles que la résistance à la flexion
et la résistance à la traction ne sont pas diminuées.
Mode de réalisation NI 2 Maintenant, le deuxième mode de réalisation de la présente invention va être décrit en faisant référence
à la figure 8, et aux figures 9(a)-9(c).
Un circuit imprimé pour le montage de composants électroniques 10 visible sur la figure 8 comporte un renfoncement 12 pour le montage d'un composant électronique sur le circuit, et des parties pour l'évacuation de la chaleur 18 permettant de dissiper la chaleur produite par
le composant électronique 20 vers l'atmosphère ambiante.
Une méthode de réalisation d'un circuit imprimé pour le montage de composants électroniques 10 va être décrite
maintenant en faisant référence aux figures 9(a)-9(c).
(1) Un masque 16 est disposé sur une partie d'une plaque d'aluminium 11B ayant une épaisseur de 1 mm qui
est appelée à devenir une partie en métal exposée 11A.
Une feuille adhésive 12a ainsi qu'une couche de substrat 12 sont collées sur chacune des faces externes de la plaque 11B en aluminium qui en résulte, et les constituants ainsi collés sont soumis à un pressage et à une thermocompression, afin d'assembler sous forme laminaire la plaque d'aluminium 11B et la couche de substrat 12. Ensuite, un circuit
imprimé tel que celui visible sur la figure 9(a) est formé.
Dans l'exemple du deuxième mode de réalisation, le masque 16 utilisé est une feuille d'aluminium de microns d'épaisseur, et la feuille adhésive utilisée est un film semi-durci qui contient une résine époxy comme principal composante. De plus, la couche de substrat 12 utilisée est un "prépreg" en verre époxy qui a été
complètement durci.
(2) ensuite, la partie de la couche de substrat 12 qui dépasse de la couche de métal 11 (plaque en aluminium 11B) et qui entoure le masque 16 est usinée en utilisant un laser au C02 afin de former un circuit imprimé tel que
visible sur la figure 9(b).
(3) Enfin, le masque 16 et la partie de la couche de substrat 12 située en dessous de la partie en métal exposée llA sont dégarnis afin de former le renfoncement de montage du composant électronique 13 ou la partie d'évacuation de la chaleur 18 dans laquelle la couche de
métal 11 est exposée, comme on le voit sur la figure 9(c).
La partie d'évacuation de la chaleur 18 peut, évidemment, être formée sur chacune des faces du circuit imprimé pour le montage de composants électroniques 10, un meilleur taux d'évacuation de la chaleur étant atteint
dans un tel cas.
Comme on l'a décrit plus haut en détail, la présente invention consiste, comme décrit pour les exemples de modes de réalisation plus haut, dans: une méthode de fabrication d'un circuit imprimé pour le montage de composants électroniques 10 qui est construit par assemblage d'une couche de substrat 12 avec une couche de métal Il et par l'exposition d'une partie déterminée de-la couche de métal 11 depuis la couche'de substrat 12, comprenant: (1) l'étape consistant à disposer un masque 16 entre ladite couche de substrat 12 et une partie de la couche de métal il qui est appelée à devenir la partie exposée lIA, et ensuite rassembler ladite couche de substrat 12 avec ladite couche de métal Il; (2) l'étape consistant à projeter un rayon laser sur ladite partie de la couche de substrat 12 sur ladite couche de métal 11 qui entoure ledit masque 16 dans une direction depuis l'un des côtés de la couche de substrat 12 vers un côté de la couche de métal 11 de façon à usiner une partie de ladite couche de substrat 12 qui entoure ledit masque 16; et (3) l'étape consistant à dégarnir la partie de ladite couche de substrat 12 qui reste sur ledit masque 16,
en même temps que ledit masque 16.
Ainsi, même lorsque l'on a obtenu seulement un découpage partiel à l'aide du rayon laser, la formation de la partie en métal exposée lIA dans le circuit imprimé pour le montage de composants électroniques 10 peut être réalisée de façon fiable et rapidement sur une aire comparativement grande sans pour cela endommager la couche
de métal 11.
De façon plus concrète, avec la méthode de fabri-
cation en accord avec la présente invention, au delà du fait que la partie en métal exposée lIA constituant une partie du circuit imprimé pour le montage de composants électroniques 10 peut être formée de façon fiable et rapidement, l'endommagement d'outils durant les opérations d'usinage peut être complètement évité grâce au fait que l'usinage se fait à l'aide d'un rayon laser, c'est-à-dire
sans contact.
De plus, le masque 16 est disposé sur la partie qui est appelée à devenir la partie en métal exposée liA afin que,lorsque la couche en métal 11 et la couche de substrat 12 sont assemblées, la résine d'adhère pas à la surface de la partie qui est appelée à devenir la partie en métal exposée liA. Il est en conséquence possible d'adopter,par exemple, une feuille métallique dont la propension à s'écouler durant la thermocompression est relativement élevée. En accord avec ce qui vient d'être dit, une feuille adhésive présentant des performances supérieures,telles qu'une haute résistance à la chaleur, aux produits chimiques et à l'humidité peut être employée avec les résultats d'un circuit imprimé pour le montage de composants électroniques 10 de haute fidélité obtenu
finalement.
26465Ba En outre, un rayon laser présente de bien meilleures capacités de découpe des résines que des métaux et ainsi la couche de métal 11 n'est pas endommagée, même lorsque la couche de substrat 12 a été complètement découpée. Par conséquent, la profondeur de la découpe peut être contrôlée de façon fiable, et la résistance physique de la couche de métal 11 peut ainsi ne pas
être dégradée.
R E VENDICATIO N S
1.- Méthode de fabrication d'un circuit imprimé pour le montage de composants électroniques du type construit par assemblage d'une couche de substrat (12) avec une couche de métal (11) et par exposition d'une partie prédéterminée de la couche de métal depuis la couche de substrat, caractérisée en ce qu'elle comprend: (1) l'étape consistant à disposer un masque (16) entre ladite couche de substrat (12) et une partie de ladite couche de métal (11) appelée à devenir la partie exposée, suite à quoi on assemble ladite couche de substrat avec ladite couche de métal; (2) l'étape consistant à projeter un rayon laser sur la partie précitée de ladite couche de substrat sur ladite couche de métal qui entoure ledit masque, dans une direction depuis un côté de ladite couche de substrat vers un côté de ladite couche de métal, de manière à ainsi découper ladite partie de ladite couche de substrat qui entoure le masque; et (3) l'étape consistant à dégarnir ladite partie de couche de substrat qui reste sur ledit masque, en
même temps que le masque.
2.- Méthode de fabrication d'un circuit imprimé pour le montage de composants électroniques selon la revendication 1, caractérisée en ce que ladite couche de substrat (12) est formée en résine vitrifiée ou prépreg ladite couche de métal est constituée par une feỉlle d'alliage de cuivre, ledit masque étant réalisé à l'aide d'un film de résine et ledit rayon laser étant émis par
un laser à C02.
3.- Méthode de fabrication d'un circuit imprimé pour le montage de composants électroniques selon la 2646bd4 revendication 1, caractérisée en ce que ladite couche de substrat (12) est constituée par une feuille de résine; ladite couche de métal est fabriquée à l'aide d'une plaque d'aluminium;ledit masque est constitué d'une feuille de métal et ledit rayon laser est émis par un
laser à Co02.
FR9003966A 1989-05-01 1990-03-28 Methode de fabrication de circuits imprimes permettant le montage de composants electroniques Expired - Lifetime FR2646584B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1113425A JP2676112B2 (ja) 1989-05-01 1989-05-01 電子部品搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
FR2646584A1 true FR2646584A1 (fr) 1990-11-02
FR2646584B1 FR2646584B1 (fr) 1993-11-26

Family

ID=14611910

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9003966A Expired - Lifetime FR2646584B1 (fr) 1989-05-01 1990-03-28 Methode de fabrication de circuits imprimes permettant le montage de composants electroniques

Country Status (6)

Country Link
US (2) US5022960A (fr)
JP (1) JP2676112B2 (fr)
KR (1) KR930004250B1 (fr)
DE (1) DE4006063C2 (fr)
FR (1) FR2646584B1 (fr)
GB (1) GB2231205B (fr)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206188A (en) * 1990-01-31 1993-04-27 Ibiden Co., Ltd. Method of manufacturing a high lead count circuit board
US5446244A (en) * 1990-07-19 1995-08-29 Toyo Communication Equipment Co., Ltd. Printed wiring pattern
US5252784A (en) * 1990-11-27 1993-10-12 Ibiden Co., Ltd. Electronic-parts mounting board and electronic-parts mounting board frame
JPH04213867A (ja) * 1990-11-27 1992-08-04 Ibiden Co Ltd 電子部品搭載用基板フレーム
JP3088175B2 (ja) * 1992-01-14 2000-09-18 日本メクトロン株式会社 可撓性回路配線基板の製造法
US5243498A (en) * 1992-05-26 1993-09-07 Motorola, Inc. Multi-chip semiconductor module and method for making and testing
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
DE69431647D1 (de) * 1993-04-14 2002-12-12 Hitachi Construction Machinery Metallfolienverarbeitungsverfahren und leiterrahmenverarbeitungsverfahren und halbleiteranordnungherstellungsverfahren
US5589668A (en) * 1993-05-12 1996-12-31 Hitachi Cable, Ltd. Multi-metal layer wiring tab tape carrier and process for fabricating the same
US5585016A (en) * 1993-07-20 1996-12-17 Integrated Device Technology, Inc. Laser patterned C-V dot
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5501761A (en) * 1994-10-18 1996-03-26 At&T Corp. Method for stripping conformal coatings from circuit boards
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US5761802A (en) * 1996-06-10 1998-06-09 Raytheon Company Multi-layer electrical interconnection method
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
US5953594A (en) * 1997-03-20 1999-09-14 International Business Machines Corporation Method of making a circuitized substrate for chip carrier structure
US6268648B1 (en) * 1997-04-30 2001-07-31 Hitachi Chemical Co., Ltd. Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device
US6110650A (en) * 1998-03-17 2000-08-29 International Business Machines Corporation Method of making a circuitized substrate
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US6207354B1 (en) 1999-04-07 2001-03-27 International Business Machines Coporation Method of making an organic chip carrier package
US6221694B1 (en) 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
US6388230B1 (en) 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
US6748644B1 (en) * 1999-11-12 2004-06-15 Fargo Electronics, Inc. Method of forming a carrier
DE10248112B4 (de) * 2002-09-09 2007-01-04 Ruwel Ag Verfahren zur Herstellung von gedruckten elektrischen Schaltungen
DE10340705B4 (de) * 2003-09-04 2008-08-07 Fela Hilzinger Gmbh Leiterplattentechnik Metallkernleiterplatte und Verfahren zum Herstellen einer solchen Metallkernleiterplatte
US8475924B2 (en) 2007-07-09 2013-07-02 E.I. Du Pont De Nemours And Company Compositions and methods for creating electronic circuitry
US20090017309A1 (en) * 2007-07-09 2009-01-15 E. I. Du Pont De Nemours And Company Compositions and methods for creating electronic circuitry
KR20100101000A (ko) * 2008-07-30 2010-09-15 이비덴 가부시키가이샤 플렉스 리지드 배선판 및 그의 제조 방법
AT12321U1 (de) * 2009-01-09 2012-03-15 Austria Tech & System Tech Multilayer-leiterplattenelement mit wenigstens einem laserstrahl-stoppelement sowie verfahren zum anbringen eines solchen laserstrahl- stoppelements in einem multilayer- leiterplattenelement
US20100193950A1 (en) * 2009-01-30 2010-08-05 E.I.Du Pont De Nemours And Company Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
US9881875B2 (en) * 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
US9545691B2 (en) * 2013-12-23 2017-01-17 Taiwan Semiconductor Manufacturing Company Limited Method of removing waste of substrate and waste removing device thereof
US9636783B2 (en) * 2014-04-30 2017-05-02 International Business Machines Corporation Method and apparatus for laser dicing of wafers
US10658772B1 (en) * 2017-08-15 2020-05-19 Adtran, Inc. Tiered circuit board for interfacing cables and connectors
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248972A (en) * 1975-10-17 1977-04-19 Seiko Instr & Electronics Ltd Circuit board for semiconductor device
FR2374818A1 (fr) * 1976-12-17 1978-07-13 Schoeller & Co Elektronik Procede pour la fabrication de circuits conducteurs imprimes a zones rigides et flexibles
DE3119884C1 (de) * 1981-05-19 1982-11-04 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten
JPS6195792A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 印刷配線板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
ZA783270B (en) * 1977-07-06 1979-06-27 Motorola Inc Molded circuit board
US4179310A (en) * 1978-07-03 1979-12-18 National Semiconductor Corporation Laser trim protection process
US4544442A (en) * 1981-04-14 1985-10-01 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components
DE3140061C1 (de) * 1981-10-08 1983-02-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten
US4480288A (en) * 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
JPS60194553A (ja) * 1984-03-16 1985-10-03 Nec Corp 混成集積回路装置
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
GB2189084B (en) * 1986-04-10 1989-11-22 Stc Plc Integrated circuit package
US4786358A (en) * 1986-08-08 1988-11-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming a pattern of a film on a substrate with a laser beam
JPS63114150A (ja) * 1986-10-30 1988-05-19 Nec Corp 混成集積回路
US4789770A (en) * 1987-07-15 1988-12-06 Westinghouse Electric Corp. Controlled depth laser drilling system
JPS6476747A (en) * 1987-09-17 1989-03-22 Ibiden Co Ltd Semiconductor mounting board
JPH01199497A (ja) * 1987-11-10 1989-08-10 Ibiden Co Ltd 電子部品塔載用基板
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
JPH06195792A (ja) * 1992-12-22 1994-07-15 Mitsubishi Electric Corp 光磁気ディスク装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248972A (en) * 1975-10-17 1977-04-19 Seiko Instr & Electronics Ltd Circuit board for semiconductor device
FR2374818A1 (fr) * 1976-12-17 1978-07-13 Schoeller & Co Elektronik Procede pour la fabrication de circuits conducteurs imprimes a zones rigides et flexibles
DE3119884C1 (de) * 1981-05-19 1982-11-04 Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten
JPS6195792A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 印刷配線板の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
FEINWERKTECHNIK + MESSTECHNIK. vol. 91, no. 2, Mars 1983, DE pages 56 - 58; HILLEBRAND: 'Laserbohren in organischem Leiterplatten-Material' *
PATENT ABSTRACTS OF JAPAN vol. 1, no. 117 (E-051)6 Octobre 1977 & JP-A-52 048 972 ( SEIKO INSTR. & ELECTRONICS LTD. ) 19 Avril 1977 *
PATENT ABSTRACTS OF JAPAN vol. 10, no. 273 (M-518)(2329) 17 Septembre 1986 & JP-A-61 095 792 ( HITACHI LTD. ) 14 Mai 1986 *

Also Published As

Publication number Publication date
JP2676112B2 (ja) 1997-11-12
DE4006063C2 (de) 1994-09-15
US5022960A (en) 1991-06-11
FR2646584B1 (fr) 1993-11-26
KR930004250B1 (ko) 1993-05-22
JPH02292846A (ja) 1990-12-04
KR900019202A (ko) 1990-12-24
GB9000550D0 (en) 1990-03-14
DE4006063A1 (de) 1990-11-08
US5088008A (en) 1992-02-11
GB2231205B (en) 1993-08-04
GB2231205A (en) 1990-11-07

Similar Documents

Publication Publication Date Title
FR2646584A1 (fr) Methode de fabrication de circuits imprimes permettant le montage de composants electroniques
EP0296019A1 (fr) Support pour circuit imprimé formant drain thermique à dilatation contrôlée, et procédé de fabrication
FR2728726A1 (fr) Composant electronique multipolaire, pouvant etre monte sur une surface
WO2012046161A1 (fr) Dispositif pour la dissipation thermique destine a au moins un composant electronique et procede correspondant
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP3089211A1 (fr) Composant electronique resistant a l'humidite et procede d'encapsulation d'un circuit electronique pour former un tel composant
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
EP0638929B1 (fr) Dissipateur thermique pour boítier plastique
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR3094565A1 (fr) Refroidissement de dispositifs électroniques
EP0068946B1 (fr) Procédé de réalisation d'un composant unitaire comportant une diode oscillatrice et une diode à capacité variable, et émetteur accordable en fréquence comprenant un tel composant unitaire
EP3017467B1 (fr) Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
FR2795201A1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
WO1989002213A1 (fr) Procede de realisation des motifs conducteurs sur un substrat
FR2755539A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur du type encapsule dans une resine et systeme de matrices pour ce procede
CH688696A5 (fr) Procédé de fabrication d'une carte comprenant au moins un élément électronique.
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
FR3142832A1 (fr) Procede de fabrication de plusieurs boitiers de circuits integres
FR3122948A1 (fr) Procédé de fabrication d’antennes pour identifiants RFID
WO2020012101A1 (fr) Procede de fabrication d'un module electronique de puissance pour une électronique embarquée sur aeronef
CH703289A2 (fr) Dispositif d'encapsulage pour MEMS.