DE9407103U1 - Verbindungsanordnung für Multilayer-Schaltungen - Google Patents

Verbindungsanordnung für Multilayer-Schaltungen

Info

Publication number
DE9407103U1
DE9407103U1 DE19949407103 DE9407103U DE9407103U1 DE 9407103 U1 DE9407103 U1 DE 9407103U1 DE 19949407103 DE19949407103 DE 19949407103 DE 9407103 U DE9407103 U DE 9407103U DE 9407103 U1 DE9407103 U1 DE 9407103U1
Authority
DE
Germany
Prior art keywords
hills
layer
conductive layer
multilayer
connection arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19949407103
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andus Electronic Leiterpl GmbH
Original Assignee
Andus Electronic Leiterpl GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andus Electronic Leiterpl GmbH filed Critical Andus Electronic Leiterpl GmbH
Priority to DE19949407103 priority Critical patent/DE9407103U1/de
Publication of DE9407103U1 publication Critical patent/DE9407103U1/de
Priority to DE19515159A priority patent/DE19515159A1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

WoIfE. Sajda, Dipl.-Phys., München Dr. Johannes Bohnenberger, Dipl.-Ing., München Volkmar Kruspig, Dipl.-Ing., München Dr. Claus Reinländer, Dipl.-Ing., München Dr. R. Kockläuner, Dipl.-Chem., München Hans Meissner, Dipl.-Ing. (bis 1980), Bremen
Erich Bolte, Dipl.-Ing., Bremen Meissner,Bolte & Partner · Postfach 860624 ■ D-81633 München _. ,..„,..„ „. . T „
Friedrich Moller, Dipl.-Ing., Bremen
Anmelder in; Karsten Heiland, Dipl.-Ing., Bremen
Andus Elektronic GmbH Leiterplattentechnik Görlitzer Straße 52
10997 Berlin
Ihr Zeichen
Your ref.
Unser Zeichen Our ref.
M/AEG-012-DE
RECHTSANWÄLTE
Dr. Peter Schade, München (Ohr) Dr. Frank Dettmann, Bremen Michael Grau (Notar), Berlin
ANSCHRIFT - ADDRESS:
Widenmayerstraße 48
D-80538 München Telefon: (089) 222631
Postfach/P.O.Box 860624 Telex: 5213222 epo d
D-81633 München Telefax: (0 89) 2217 21
Datum
Date
28. April 1994 KR/ab
Verbindungsanordnung für Multilayer-Schaltungen
Beschreibung
Die Erfindung betrifft eine Verbindungsanordnung für Multilayer-Schaltungen gemäß dem Oberbegriff des Schutzanspruches 1 bzw. 2.
Aufgrund der verstärkten Anwendung oberflächenmontierbarer Bauelemente und einer höheren Integrationsrate auf Baubaugruppenebene ist es bei der Fertigung elektronischer Baugruppen auf der Basis gedruckter Schaltungen erforderlich, in rationeller Weise mehrlagige Leiterplatten, sogenannte Multilayer herstellen zu können, welche fertigungstechnisch leicht realisierbare und hinsichtlich der Lebensdauer qualitcitiv hochwertige, innere Verbindungen aufweisen.
-2-
Es ist bekannt, daß die begrenzten Außenflächen der verwendeten Schaltungspads eine Verlegung der elektrischen Verbindungen in das Innere viellagig aufgebauter Multilayer erfordern. 5
Der Stand der Technik bei der Ausbildung derartiger vertikaler Kontakte, die Verbindungen zwischen einer oder mehreren Ebenen herstellen ist dadurch gekennzeichnet, daß selbige durch eine Durchgangsbohrung oder eine Sacklochbohrung erfolgen, welche anschließend metallisiert wird. Mit der Metallisierung kann dann gleichzeitig eine Ankontaktierung der entstehenden Hülse mit der jeweiligen Signal- bzw. Leiterebene realisiert werden. Besonders kritisch ist die Ausbildung von sogenannten Sackloch-Multilayern, welche auf einem Lötauge der ersten oder der zweiten Innenlage enden. Die hierfür notwendigen Sacklochbohrungen müssen sehr präzise und mit hoher Produktivität mit entsprechenden Tiefentoleranzen hergestellt werden, was in der Serienfertigung erhebliche technologische Probleme nach sich zieht.
Aus der DE-PS 38 43 528 ist es bekannt, eine Innenlage für Sackloch-Multilayer dadurch herzustellen, daß dünne hochduktile Kupferfolien gegen eine mit erhabenen Flächen im gewünschten Kontaktmuster versehene Fläche geprägt und die entstehenden Prägedrucke mit einem wärmeaushärtenden Harz ausgefüllt werden. Das sich dann ausbildende Laminat mit erhabenen Stellen kann als erste Innenlage in einem Sackloch-Multilayer verwendet werden. Da in einem derart ausgebildeten Multilayer das anzubohrende Lötauge dicht unter der Oberfläche liegt, verringert sich die Gefahr einer Kontaktierung mit einer darunterliegenden Innenlage. Unabhängig von der erweiterten Tiefentoleranz ist als nachfolgender technologischer Schritt neben dem Bohren eine Verbindungs- bzw. Kontaktmetallisierung erforderlich. Dabei ist die vorstehend beschriebene Lösung insbesondere für sehr kleine, im Zuge der Miniaturisierung wünschenswerte innere Kontakte und Verbindungen, verfahrenstechnisch aufwendig und technologisch schwer beherrschbar. Zusätzlich wirkt sich eine Lochwandmetallisierung als Lei-
-3-
tungsdiskontinuität negativ auf die zu übertragende Signalform aus.
Aus dem deutschen Gebrauchsmuster G 91 02 817.5 ist eine innenliegende Verbindung zum Aufbau von Multilayer-Schaltungen bekannt, wobei auf einem Trägermaterial Signalnetze bzw. Leiterebenen entsprechend der Schaltungsstruktur angeordnet sind.
Bei der dort gezeigten Lösung werden an den Enden des lateralen, entsprechend der Schaltungsstruktur auf einem Trägermaterial realisierten Signalnetzes an der Stelle, wo innere Verbindungen schaltungstechnisch erforderlich sind, hervorstehende, halbkugel- pyramiden- oder pyramidenstumpfförmige Hügel durch galvanisches Aufwachsen oder mittels Differenzätzung aus einer stärkeren Metallfolie oder -schicht ausgebildet.
Mindestens zwei mit gegenüberliegenden Hügeln versehene Signalebenen müssen dann zueinander positioniert werden, wobei zwischen den Signalebenen vorvernetzte Epoxid-Klebefolien, sogenannte Prepregs, eingebracht sind. Diese werden dann mittels eines Druck-Temperatur-Zeitprozesses verpreßt. Hierbei werden die Epoxid-Klebefolien durchstoßen, wobei sich gleichzeitig ein Kontakt zwischen den sich gegenüberliegenden Hügeln ausbildet. Hierdurch entsteht ein Multilayer, der innere Verbindüngen aufweist, ohne daß ein Bohren mit nachträglichem Ausbilden eines galvanischen Kontaktes erforderlich ist. Der Nachteil einer derartigen Anordnung besteht jedoch darin, daß die gegenüberliegenden Hügel exakt positioniert sein müssen und daß eine Kontaktierung zu außenliegenden Leitbahnen bzw. Signalebenen nicht möglich ist.
Es ist daher Aufgabe der Erfindung, eine Verbindungsanordnung für Multilayer-Schaltungen vorzuschlagen, welche es gestattet, in einfacher Weise auf Sacklochbohrungen zu verzichten und eine Kontaktierung von einem innenliegenden Kern zu außenliegenden Leitbahnen mit geringem technologischem Aufwand vorzunehmen .
-4-
Die Lösung der Aufgabe der Erfindung erfolgt mit den Merkmalen der Schutzansprüche 1 und 2, wobei die Unteransprüche mindestens zweckmäßige Ausgestaltungen und Weiterbildungen des Grundgedankens der Erfindung zeigen.
5
Dieser Grundgedanke der Erfindung besteht darin, auf einem innenliegenden Kern an entsprechenden Kontaktierungsstellen, z. B. galvanisch, speziell geformte Hügel aufzuwachsen, wobei diese Hügel dann bei der Laminierung eine Isolationsschicht hin zu einer darüberliegenden Leitschicht durchstoßen und die Leitschicht an vorgesehenen Stellen kontaktieren.
Alternativ kann die äußere, über der Isolierschicht befindliche Leitschicht an den Kontaktstellen freigeätzt oder auch vollständig entfernt werden, um mit einem darauffolgenden Schritt eine stromlose Ankontaktierung zwischen dem Hügel und dem umgebenden, freigeätzten Bereich der äußeren Leitschicht bzw. weiteren inneren Leitschichten vorzunehmen.
Die Erfindung soll nunmehr anhand eines Ausführungsbeispieles und unter Zuhilfenahme einer Figur näher erläutert werden.
Die Figur zeigt hierbei einen Querschnitt durch eine viellagige, mit einer innenliegenden Durchkontaktierung versehenen Multilayer-Struktur..
Der innenliegende Kern 1 ist beim gezeigten Ausführungsbeispiel als Bilayer gefertigt, d. h. er weist zweiseitg vorhandene Leitbahnen auf, die mit Durchkontaktierungen 2 versehen bzw. verbunden sind..
Auf diesem innenliecjenden Kern 1 ist dann beispielsweise chemisch Kupfer und Mattkupfer zur Schaffung einer Verbindung nach außen für die erforderliche galvanische Metallisierung bzw. Hügelausbildung abgeschieden. Nachdem ein Photoresist aufgebracht wurde, erfolgt ein Photodruck der auszubildenden Hügelkontaktflächen..
fr
Im Ergebnis der galvanischen Abscheidung ergeben sich die vorerwähnten Hügel 3. Das Mattkupfer, welches zur galvanischen Abscheidung der Hügel 3 erforderlich war, wird anschließend entfernt.
5
Im Ergebnis der vorstehend geschilderten Schritte sind Hügel 3 mit einer vorzugsweise halbkugel-, Pyramiden- oder pyramidenstumpf förmigen Form entstanden.
Nunmehr wird der Multilayer mit einer Kupferfolie und einem isolierenden Träger verpreßt. Die Kupferfolie besitzt beispielsweise eine Dicke von 5 &mgr;&idiagr;&eegr; und die Dicke des Isolierträgers beträgt 70 &mgr;&tgr;&agr;. Der Isolierträger bzw. die Isolierschicht 4, welche gleichzeitig als Laminatklebefolie dient, wird beim Verpressen von den Hügeln 3 durchstoßen, wobei diese in Kontakt mit der darüberliegenden Leitbahn 5 bzw. Kupferfolie treten.
In einer weiteren Ausführungsform wird nach dem Laminieren bzw. Pressen des Multilayers mittels Photodruck eine Hügelkontaktstelle auf den außenliegenden Leitschichten 5 ausgebildet und es werden Öffnungen hin zu den Hügeln 3, beispielsweise mit einem Durchmesser mit mindestens 100 &mgr;&idiagr;&eegr; ausgebildet. Dann wird gegebenenfalls eine stromlose und galvanische Abscheidung vorgenommen, welche gleichzeitig eine elektrische Verbindung zwischen den Hügeln 3, den Leitschichten 5 und weiteren, innenliegenden Leitschichten sichert.
Mit der erfindungsgemäßen Anordnung können innenliegende Verbindungen ausgehend von einem innenliegenden durchkontaktierten Bilayer zu äußeren Leitschichten oder Signalebenen realisiert werden, wobei es nicht mehr erforderlich ist, mittels Bohren Sacklöcher einzubringen. Damit wird die Gefahr der Beschädigung des Bilayers bzw. des innenliegenden Kerns beim Ausbilden ansonsten erforderlicher Sacklochbohrungen vollständig beseitigt.
Die Kontakthügel bzw. Bumps besitzen beispielsweise einen Durchmesser von im wesentlichen 0,2 mm und eine Höhe von > 50 &mgr;&idiagr;&eegr;. Mit der vorgeschlagenen Verbindungsanordnung wurden vierlagige Multilayer mit ca. 1000 Kontaktübergangsstellen zwisehen dem Kern und den äußeren Leitschichten gefertigt.
Alles in allem kann mit der neuartigen Verbindungsanordnung von Multilayerschaltungen in effektiver Weise unter Nutzung ohnehin erforderlicher Laminierschritte eine elektrische Kontaktierung von einem zweiseitig mit Leitbahnen oder Leitschichten versehenen und Durchkontaktierung aufweisenden Kern hin zu darüber befindlichen bzw. äußeren Leitschichten erfolgen, ohne daß ein aufwendiges und qualitätseinschränkendes Sacklochbohren notwendig wird.
• ·

Claims (5)

1. Verbindungsanordnung für Multilayerschaltungen, wobei auf einem innenliegenden Kern an notwendigen elektrischen Verbindungsstellen durch galvanisches Aufwachsen oder durch Differenzätzung aus einer stärkeren Metallfolie hervorstehende halbkugel-, pyramiden-, pyramidenstumpfförmige oder dergleichen Hügel ausgebildet sind,
dadurch gekennzeichnet, daß zur Kontaktierung des innenliegenden Kerns (1) hin zu äußeren Leitschichten (5) der Multilayerschaltung mittels Laminieren mindestens eine Isolierschicht (4) und eine Leitschicht (5) vorgesehen ist, wobei die Hügel (3) die Isolierschicht (4) durchstoßen und eine elektrische Verbindung mit
-2-
der über der Isolierschicht (4) befindlichen Leitschicht (5) eingehen.
2. Verbindungsanordnung für Multilayerschaltungen, wobei auf einem innenliegenden Kern an notwendigen elektrischen Verbindungsstellen durch galvanisches Aufwachsen oder durch Differenzätzung aus einer stärkeren Metallfolie hervorstehende halbkugel-, pyramiden, pyramidenstumpfförmige oder dergleichen Hügel ausgebildet sind,
dadurch gekennzeichnet, daß zur Kontaktierung des innenliegenden Kerns (1) hin zu äußeren Leitschichten (5) der Multilayerschaltung mittels Laminieren mindestens eine Isolierschicht (4) und eine Leitschicht (5) vorgesehen ist, wobei die Stellen der außenliegenden Leitschicht (5) im Bereich der Hügel (3) freigeätzt und zur elektrischen Kontaktierung mit der Leitschicht (5) eine Verbindungsschicht im Bereich zwischen Hügel (3) und Leitschicht (5) vorgesehen ist.
3. Verbindungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Verbindungsschicht chemisch abgeschieden ist.
4. Verbindungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Multilayerschaltung mindestens vierlagig ausgebildet ist.
5. Verbindungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Hügel (3) eine Durchmesser von im wesentlichen < 0,2 mm und eine Höhe von im wesentlichen > 50 &mgr;&pgr;&igr; aufweisen.
DE19949407103 1994-04-28 1994-04-28 Verbindungsanordnung für Multilayer-Schaltungen Expired - Lifetime DE9407103U1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19949407103 DE9407103U1 (de) 1994-04-28 1994-04-28 Verbindungsanordnung für Multilayer-Schaltungen
DE19515159A DE19515159A1 (de) 1994-04-28 1995-04-25 Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19949407103 DE9407103U1 (de) 1994-04-28 1994-04-28 Verbindungsanordnung für Multilayer-Schaltungen

Publications (1)

Publication Number Publication Date
DE9407103U1 true DE9407103U1 (de) 1994-09-08

Family

ID=6907998

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19949407103 Expired - Lifetime DE9407103U1 (de) 1994-04-28 1994-04-28 Verbindungsanordnung für Multilayer-Schaltungen
DE19515159A Withdrawn DE19515159A1 (de) 1994-04-28 1995-04-25 Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19515159A Withdrawn DE19515159A1 (de) 1994-04-28 1995-04-25 Verbindungsanordnung und Verfahren zur Herstellung einer Verbindungsanordnung für Multilayer-Schaltungen

Country Status (1)

Country Link
DE (2) DE9407103U1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0805614B1 (de) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
DE10354118A1 (de) * 2003-11-19 2005-06-02 Ruwel Ag Verfahren zur Herstellung von Leiterplatten und Leiterplatte
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3843528C1 (de) * 1988-12-23 1990-05-23 Schoeller & Co Elektronik Gmbh, 3552 Wetter, De
DE9102817U1 (de) * 1991-03-07 1991-09-05 Andus Electronic GmbH Leiterplattentechnik, 10997 Berlin Innenliegende Verbindung zum Aufbau von Multilayerschaltungen
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same

Also Published As

Publication number Publication date
DE19515159A1 (de) 1995-11-02

Similar Documents

Publication Publication Date Title
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE4100233A1 (de) Verfahren zum herstellen gedruckter schaltungen
EP0926929A1 (de) Mehrlagen-Leiterplatte
DE112006003543T5 (de) Eingebettete Wellenleiter-Leiterplatten-Struktur
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE102007008491A1 (de) Leiterplatte mit innenliegender Duchgangsbohrung und Herstellungsverfahren dafür
DE10348010A1 (de) Mehrschichtleiterplatte, Verfahren zu deren Herstellung und Mehrschichtleiterplatte verwendendes Mobilgerät
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
DE1627510A1 (de) Draht fuer Loetverbindung und Verfahren zu seiner Herstellung
DE9407103U1 (de) Verbindungsanordnung für Multilayer-Schaltungen
WO2006063822A2 (de) Mehrschichtaufbau mit temperierfluidkanal und herstellungsverfahren
DE2716545A1 (de) Gedruckte schaltungsplatte mit mindestens zwei verdrahtungslagen
DE19535490A1 (de) Schaltungsplatine sowie Verfahren zum Herstellen einer Schaltungsplatine
EP0254082A2 (de) Mehrlagige, starre und flexible Bereiche aufweisende Leiterplatte
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
EP1729555B1 (de) Verfahren zur Herstellung einer Leiterplatte und eines Leiterplattensystems sowie mittels solcher Verfahren hergestellte Leiterplattten und Leiterplattensysteme
DE9102817U1 (de) Innenliegende Verbindung zum Aufbau von Multilayerschaltungen
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
EP0394678A2 (de) Mehrlagen-Leiterplatten für Feinleiter und Verfahren zu ihrer Herstellung
DE19705003A1 (de) Bi- oder Multilayeranordnung