DE69416610T2

DE69416610T2 - Integrierter, differentieller, die Abschwächung durch Hochspannungstransistoren nutzender Hochspannungssensor

Info

Publication number: DE69416610T2
Application number: DE69416610T
Authority: DE
Inventors: Stephen Wong
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1993-04-22
Filing date: 1994-04-14
Publication date: 1999-09-16
Anticipated expiration: 2014-04-15
Also published as: JPH06314934A; TW247940B; DE69416610D1; KR100332843B1; EP0621638B1; EP0621638A1; US5424663A

Description

DER ERFINDUNG ZUGRUNDELIEGENDER ALLGEMEINER STAND DER TECHNIK

Die vorliegende Erfindung bezieht sich auf eine Schaltung zum Abtasten einer differentiellen Hochspannung, präziser gesagt, auf eine integrierte Leistungsschaltung zum Abtasten differentieller Hochspannungssignale.
Ein allgemeines Problem, welches auf dem Gebiet der integrierten Schaltkreistechnik besteht, ist dieses des Abtastens bzw. der Überwachung von Hochspannungssignalen, im besonderen differentieller Hochspannungssignale, angesichts des begrenzten Leistungsaufnahmevermögens des Chips mit integriertem Schaltkreis (IC). Es ist üblich, einen ohmschen Spannungsteiler zu verwenden, um die Hochspannungssignale in solche mit niedrigerem Pegel, auf welchem diese von einem IC-Spannungsprüfer bzw. einer Überwachungsschaltung problemlos verarbeitet werden können, umzuwandeln. Die Verwendung eines ohmschen Spannungsteilers zieht jedoch verschiedene Nachteile nach sich, welche diese Lösung bei vielen technischen Anwendungen unattraktiv machen. So resultiert zum Beispiel ein ohmscher Spannungsteiler in einem erheblichen Leistungsverlust. Diese Leistung steigt mit dem Quadrat der Spannung, wodurch der Gesamtstromkreis, in welchem sie weniger effizient eingesetzt wird, geschlossen wird. Der ohmsche Spannungsteiler belegt ebenfalls eine beträchtliche Fläche des Chips mit integriertem Schaltkreis, wodurch der IC-Chip an Größe zunimmt. Besonders dann, wenn es wünschenswert ist, eine hohe Differenzspannung, zum Beispiel im Bereich mehrerer Hundert Volt, abzutasten bzw. zu überwachen. In diesem Falle wäre es erforderlich, zwei ohmsche Spannungsteiler zu verwenden, was bei einer IC-Konfiguration undurchführbar wäre.
Die Europäische Patentanmeldung EP-A-0 176 165 offenbart einen Spannungsdifferenzdetektor mit einem Paar Stromspiegel, wobei jeder durch einen ersten, diodengeschalteten Transistor und einen zweiten Transistor mit angepaßten Widerständen in deren Kollektorkreisen gebildet wird. Es wird eine Referenzspannung an die Emitter schaltung aus zwei pegelabtastenden Transistoren angelegt, deren Basen jeweils an die Kollektoren der zweiten Transistoren der Stromspiegel angeschlossen sind.
US-Patent US-A-S 113 092 offenbart einen Differenzspannungskomparator, welcher ein differentielles Feldeffekttransistorpaar mit, an eine Vorspannungsstromquelle gekoppelten, gemeinsamen Sourceelektroden und mit an einen Stromspiegel angeschlossenen Drainelektroden aufweist.
Die Europäische Patentanmeldung EP 0 292 270 offenbart eine Spannungsdetektorschaltung mit einer Gruppe aus in Reihe geschalteten Feldeffekttransistoren, um relativ hohe Spannungen nachzuweisen. Ein Abgriff dieser Gruppe ist an ein aus MOS- Transistoren bestehendes, logisches Invertergate angeschlossen.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher Aufgabe der vorliegenden Erfindung, wie in Anspruch 1 beansprucht, einen Regelkreis bei geringer Leistungsaufnahme vorzusehen, welcher als differentieller Hochspannungssensor arbeitet.
Weiterhin ist es Aufgabe der Erfindung, einen differentiellen Hochspannungssensor vorzusehen, bei welchem die Verwendung eines ohmschen Spannungsteilers vermieden wird.
Ferner ist es Aufgabe der Erfindung, einen differentiellen Hochspannungssensor vorzusehen, welcher als integrierte Schaltung ausgeführt sein kann.
Darüber hinaus ist es Aufgabe der Erfindung, einen differentiellen Hochspannungssensor vorzusehen, welcher im Hinblick auf Leistungsverbrauch und Chipfläche effizienter ist.
Zudem ist es Aufgabe der Erfindung, eine integrierte Schaltung bei geringer Leistungsaufnahme vorzusehen, um eine hohe Differenzspannung mit Hilfe eines Schaltkreises abzutasten, welcher relativ wenige Schaltungselemente erforderlich macht.
Nach einem Aspekt der vorliegenden Erfindung sind Mittel vorgesehen, um die differentiellen Hochspannungssignale bis auf einen relativ niedrigen Spannungspegel, auf welchem die Spannungssignale unter Verwendung einer Niederspannungsschaltung überwacht werden können, abzuschwächen, ohne dabei einen ohmschen Spannungsteiler als Abschwächer zu verwenden. In einem bevorzugten Ausführungsbeispiel der Erfindung weisen die Abschwächungsmittel Hochspannungs-JFETs auf, und der Regelkreis sieht einen Niederspannungskomparator vor.
Ein Hauptvorteil der Erfindung ist, daß die JFETs und der Regelkreis zur Ausbildung einer integrierten Hochspannungsschaltung auf einfache Weise in ein gemeinsames Substrat integriert werden. Ein weiterer Vorteil ist, daß der Schaltkreis weniger Fläche der integrierten Schaltung als bei Verwendung eines ohmschen Spannungsteilers einnimmt. Ein dritter Vorteil ist, daß der Vorspannungsstrom in dem JFET, anders als im Falle des ohmschen Spannungsteilers, bei welchem der Strom mit der Spannung linear zunimmt, von der Eingangsspannung unabhängig ist. Das Resultat ist, daß die vorliegende Erfindung, im Vergleich zu der Verwendung eines ohmschen Spannungsteilers, bei welchem der Leistungsverlust eine Wirkungsweise des Quadrates der Eingangsspannung (V²/R) darstellt, einen wesentlich geringeren Leistungsbedarf verzeichnet. Dagegen stellt der Leistungsverlust bei der Schaltung der vorliegenden Erfindung eine Wirkungsweise des ersten Energiestromes der Eingangsspannung (P = VIB) dar.
In einem weiteren, bevorzugten Ausführungsbeispiel der Erfindung sind der erste und zweite Hochspannungs-JFET zwischen einem ersten und zweiten Hochspannungseingang und einer Stromquelle jeweils in Reihe geschaltet. Die Stromquelle legt die Vorspannungsströme in jedem JFET fest. Die JFETs dämpfen eine, an den ersten und zweiten Eingang angelegte, hohe Differenzspannung. Auf der Niederspannungsseite der JFETs sind, zum Beispiel in Form eines ersten und zweiten gleichwertigen Widerstandes, Pegelumsetzungsmittel jeweils mit dem ersten und zweiten JFET in Reihe geschaltet. Ein Operationsverstärker ist mit seinem negativen Eingang an den Serienwiderstand des ersten IFETs und eine Vergleichsschaltung mit einem Eingang an den Serienwiderstand des zweiten JFETs angeschlossen. Sowohl der Operationsverstärker als auch der Komparator ist mit dem zweiten Eingang an eine Referenzspannungsquelle, V ref, angeschlossen. Der Operationsverstärkerausgang wird rückgekoppelt und mit den Gates beider JFETs verbunden. Die Pegelumsetzungsmittel werden gewählt, um die JFET-Sourceelektroden zwangsweise auf einen Spannungswert zu bringen, welcher so hoch ist, daß die Gatevorspannung der JFETs innerhalb der maximalen Ausgangsspannung des Operationsverstärkers liegt. Diese Art der Vorspannung der JFETs, d. h. die Verwendung eines Operationsverstärker- Rückführkreises, ermöglicht die Unterdrückung von Gleichtaktsignalen in der Schaltung.

KURZBESCHREIBUNG DER ZEICHNUNG

Die Erfindung wird unter Bezugnahme auf die beigefügte Zeichnung, deren einzige Figur eine integrierte Schaltung bei geringer Leistungsaufnahme zum Abtasten einer hohen Differenzspannung darstellt, im folgenden näher erläutert.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Die einzige Figur der Zeichnung zeigt eine integrierte Schaltung 10, welche durch gestrichelte Linien schematisch dargestellt ist und eine leistungsarme Schaltung zum Abtasten und/oder Überwachen einer, an Signalspannungseingänge 11 und 12 als Spannungen V1 bzw. V2 angelegten, hohen Differenzspannung aufweist. Der Signalspannungseingang 11 ist unmittelbar an die Drainelektrode eines durch J1 gekennzeichneten, ersten JFETs angeschlossen. Der zweite Signalspannungseingang 12 ist über einen Lastwiderstand RL mit der Drainelektrode eines durch J2 gekennzeichneten, zweiten JFETs verbunden.
Bei dem ersten und zweiten JFET handelt es sich vorzugsweise um sogenannte parasitäre JFETs, parasitär deshalb, weil diese unter Verwendung von nur bestimmten Schichten aus einem bekannten Verfahren für integrierte Leistungsschaltungen in der integrierten Schaltung 10 ausgebildet sind. Die Schichten wurden nicht optimiert, so daß der daraus resultierende JFET keine sehr hohe Leistung aufweist. Da jeder JFET eher als ein Abschwächer als ein Verstärker arbeitet, ist es wünschenswert, daß die Leistungsverstärkung jedes JFETs relativ gering ist.
Die Sourceelektrode des ersten JFETs J1 ist an eine Stromquelle 13 angeschlossen, welche einen Vorspannungsstrom IB über einen, als ein Element zur Verschiebung des Spannungspegels arbeitenden Widerstand R1 abgibt. Die Stromquelle 13 ist als ein Feldeffekttransistor dargestellt, welcher zwischen dem Spannungspegelumsetzungswiderstand R1 und der Masse geschaltet ist und dessen Gateelektrode unmittelbar mit einem Anschluß 14 der Gatevorspannung, welcher dem Gate des FETs 13 eine feste Gleichspannung zuführt, verbunden ist. Selbstverständlich könnten anstelle der in der Zeichnung dargestellten Form andere geeignete Formen gewählt werden.
Ebenso ist die Sourceelektrode des zweiten parasitären JFETs J2 über einen entsprechenden Spannungspegelumsetzungswiderstand R2 an eine Stromquelle 15 angeschlossen. Die Widerstände R1 und R2 weisen vorzugsweise den gleichen Widerstandswert auf, wobei ein geeigneter Wert 35 Kiloohm beträgt. Die Stromquelle 15 gleicht der Stromquelle 13 und besteht aus einem Feldeffekttransistor, welcher zwischen dem Widerstand R2 und der Masse geschaltet ist und dessen Gateelektrode gemeinsam mit dem Gate des FETs 13 an den Anschluß 14 der Gatevorspannung angeschlossen ist.
Eine Vergleichsschaltung 16 weist einen nichtinvertierenden Eingang (+), der mit einem Anschlußpunkt zwischen dem Widerstand R2 und dem Drain von Feldeffekttransistor 15 verbunden ist, und einen invertierenden Eingang (-) auf, welcher mit einem Anschluß 17, der dem Komparator eine Referenzspannung (Vref) zuführt, verbunden ist. Der Ausgangsanschluß des Komparators ist mit dem Ausgangsanschluß 18 der integrierten Schaltung verbunden, an welchem, wie weiter unten näher erläutert, eine Ausgangsspannung V&sub0; erzeugt wird.
Ein Operationsverstärker 19 weist einen invertierenden Eingang (-) auf, welcher an den Übergang von Widerstand R1 und die Drainelektrode des Stromquellen-FETs angeschlossen ist. Der nichtinvertierende Eigang (+) des Operationsverstärkers ist mit einem Anschluß 20 verbunden, welcher dem nichtinvertierenden Eingang des Operationsverstärkers eine Referenzspannung zuführt. Es wird angemerkt, daß die Schaltung als Alternative ebenfalls wie gewünscht arbeitet, wenn der negative Eingang der Vergleichsschaltung statt an die Referenzspannung, Vref, an den negativen Eingang des Operationsverstärkers angeschlossen wird.
Der Ausgang des Operationsverstärkers ist jeweils mit den Gateelektroden der JFETs J1 und J2 verbunden. Der Operationsverstärker sieht dadurch einen Rückführkreis vor, um die Gateelektroden beider JFETs vorzuspannen.
Bei Betrieb sind zwei Hochspannungsquellen, V1 und V2, wie in der Zeichnung dargestellt, mit den Anschlüssen 11 und 12 verbunden. Als Folge dessen fließen ein Strom IB über die Stromquelle 13 durch den Widerstand R1 und den Source-Drain- Schaltkreis des JFETs J1 und ebenfalls ein Strom IB durch den Widerstand R2, den JFET J2 und den Lastwiderstand RL. Die Widerstandswerte der Widerstände R1 und R2 werden so gewählt, daß, wenn sich die Spannung V&sub2;' an dem Drain des JFETs J2 und die Spannung V&sub1; gleichen, die Spannung V&sub3;' am Übergang von Widerstand R2 und FET 15 der negativen Eingangsspannung des Operationsverstärkers 19 entspricht. Bei geschlossener Rückkopplungsschleife entspricht diese Vref. In diesem Falle R1 = R2, da beide JFETs genau den gleichen Vorspannungsstrom und die gleichen Vorspannung aufweisen. Das Resultat ist, daß die Vergleichsschaltungsausgangsspannung V&sub0; null beträgt. Wenn V&sub2;' = V&sub1;, schafft V&sub2; = V&sub2;' + IBRL ebenfalls die Bedingung, unter welcher der Vergleichsschaltungsausgang null entspricht. Unter dieser Bedingung definiert V&sub2; - V&sub1; = IBRL die differentielle Schwel lenspannung zwischen den Spannungen V2 und V1, welche bewirkt, daß der Komparator den Zustand ändert.
Um das System im Gleichgewicht zu halten, wobei Gleichtaktsignale unterdrückt werden können, ist es von Vorteil, ein geeignetes Vorspannen der JFETs vorzusehen. Dieses wird erreicht, indem ein ausreichender Vorspannungsstrom IB, welcher durch die JFET-Sourceelektroden fließt, gehalten wird. Wie oben erwähnt, ist es Zweck der Widerstände R1 und R2, als Pegelumsetzer zu dienen, welche die Sourceelektroden beider JFETs zwangsweise auf einen Spannungswert bringen, welcher so hoch ist, daß die Gatevorspannung der JFETs innerhalb der maximalen Ausgangsspannung des Operationsverstärkers liegt. Der Operationsverstärker sieht einen Rückführkreis vor, um die JFET-Gates in Reaktion auf den Source-Drain-Strom der JFETs vorzuspannen.
Vorausgesetzt, daß die Spannung V&sub1; konstant bleibt und, wie erwähnt, die Spannung V&sub2; einen Wert wie V&sub1; = V&sub2;' aufweist, bleibt der Vergleichsschaltungsausgang im wesentlichen auf Null. Unter diesen Bedingungen V&sub2; - V&sub1; = IBRL und V&sub3;' = V&sub3; = Vref (vorausgesetzt R1 = R2), da beide JFETs genau den gleichen Vorspannungsstrom und die gleiche Vorspannung aufweisen.
Sollte sich jedoch V&sub2; so verändern, daß V&sub2;-V&sub1; > IBRL und somit V&sub3;' > Vref, steigt die Komparatorausgangsspannung V&sub0;. Im umgekehrten Falle, d. h. V&sub2;-V&sub1; < IBRL und V&sub3;' < Vref, nimmt die Ausgangsspannung V&sub0; ab. In sämtlichen drei Fällen bleibt die Spannung an dem negativen Eingang des Operationsverstärkers im wesentlichen gleich, dagegen bewirken die Spannungsänderungen an dem positiven Eingang des Komparators, wie angegeben, eine Änderung der Ausgangsspannungen.
Obgleich im Grunde genommen jeder Hochspannungstransistor (zum Beispiel ein LDMOS) anstelle der JFETs verwendet werden kann, werden letztere in der Praxis bevorzugt. Der Grund dafür ist, daß erfindungsgemäß der leicht erhältliche, parasitäre JFET als Abschwächer verwendet wird und eine geringe Leistungsverstärkung des JFETs wünschenswert ist. Würde die Leistungsverstärkung des JFETs zu sehr optimiert, könnte dieses in einem Dämpfungsfaktor resultieren, welcher für den Zweck der Erfindung zu gering sein könnte.
Somit zeigt sich, daß der integrierte, differentielle Hochspannungssensor der Erfindung recht einfach ist. Er sieht lediglich zwei Hochspannungs-JFETs (sogenannte parasitäre JFETs), zwei Niederspannungsstromquellen, einen Niederspannungsoperationsverstärker, einen Niederspannungskomparator und drei Widerstände vor. Die Schaltung kann hohe Spannungen, z. B. 50 V-700 V, mit Hilfe der im Bereich von 5 V-16 V arbeitenden Niederspannungsschaltungen regeln. Da der Spannungsabfall IBRL die Ansprechschwelle für die Schaltung vorsieht, kann die Schaltungsschwelle durch Änderung von IB oder RL verändert werden. Die Widerstände R1 und R2 verschieben den Spannungspegel für die Sourceelektroden der JFETs. V&sub1; bzw. V&sub2; oder V&sub1; und V&sub2; können durch eine hohe Spannung dargestellt sein. Je nach Schwellwert der JFET-Anordnungen kann auf die Widerstände R1 und R2 verzichtet oder diese können durch andere Pegelumsetzer, wie zum Beispiel Dioden, ersetzt werden.

Claims

1. Niederspannungsschaltungsabtastung, wenn eine Differenzspannung zwischen einem ersten und zweiten Hochspannungssignal von einem vorgegebenen Spannungsschwellenpegel abweicht, wobei die Niederspannungsschaltung aufweist:

einen ersten (11) und zweiten (12) Eingang zum Empfang von einem ersten (V&sub1;) bzw. zweiten (V&sub2;) Hochspannungssignal;

mindestens eine Stromquelle (13, 15);

einen ersten (J1) und zweiten (J2) JFET zur Dämpfung einer an diese angelegten Spannung;

erste Mittel zur Kopplung des ersten JFETs (J1) und der mindestens einen Stromquelle (13) in einer ersten Reihenschaltung an den ersten Eingang (11);

zweite Mittel zur Kopplung des zweiten JFETs (J2) und der mindestens einen Stromquelle (15) in einer zweiten Reihenschaltung an den zweiten Eingang (12);

eine Vergleichsschaltung (16) mit einem Eingang (+), welcher an die zweite Reihenschaltung gekoppelt ist und auf eine, durch Abschwächung des zweiten Hochspannungssignals (V2) durch den zweiten JFET (J2) abgeleitete, niedrige Spannung anspricht, wobei die Vergleichsschaltung (16) ein Ausgangssignal (Vo) erzeugt, welches auf die Abweichung der Spannungsdifferenz von dem vorgegebenen Spannungsschwellenpegel hinweist;

ein Impedanzelement (RL), welches in der zweiten Reihenschaltung geschaltet ist, wobei der vorgegebene Spannungsschwellenpegel durch einen, durch einen Strom (IB) aus der mindestens einen Stromquelle (15) erzeugten Spannungsabfall an dem Impedanzelement (RL) bestimmt wird; sowie

eine Rückkopplungsschaltung, welche einen Operationsverstärker (19) mit einem Eingang (-) aufweist, der an die erste Reihenschaltung gekoppelt ist und auf eine, durch Abschwächung des ersten Hochspannungssignals (V1) durch den ersten JFET (J1) abgeleitete, niedrige Spannung anspricht, wobei der Operationsverstärker einen Ausgang aufweist, welcher an Steuerelektroden des ersten und zweiten JFETs (J1, J2) gekoppelt ist, um den ersten und zweiten JFET (J1, J2) auf einem vorgegebenen Pegel vorzuspannen.

2. Niederspannungsabtastschaltung nach Anspruch 1, welche weiterhin aufweist:

ein erstes (R&sub1;) und zweites (R&sub2;) impedanzäquivalentes Element, welche in der ersten bzw. zweiten Reihenschaltung geschaltet sind und wobei die mindestens eine Stromquelle einen, in der ersten bzw. zweiten Reihenschaltung geschalteten, ersten (13) und zweiten (15) Feldeffekttransistor aufweist, deren Steuerelektroden gemeinsam an eine Referenzspannungsquelle (14) angeschlossen sind.

3. Niederspannungsabtastschaltung nach Anspruch 1 oder 2, welche weiterhin aufweist:

Mittel zur Kopplung eines zweiten Eingangs (-) der Vergleichsschaltung (16) und eines zweiten Eingangs (+) des Operationsverstärkers an mindestens eine weitere Referenzspannungsquelle (17, 20).

4. Niederspannungsabtastschaltung nach Anspruch 2 oder 3,

wobei die erste Reihenschaltung den ersten JFET (J1), das erste Impedanzelement (R&sub1;) und die mindestens eine Stromquelle (13) in der angegebenen Reihenfolge, zwischen dem ersten Eingang (11) und einem Referenzspannungspunkt gekoppelt, aufweist;

wobei die zweite Reihenschaltung den zweiten JFET (J2), das zweite Impedanzelement (R&sub2;) und die mindestens eine Stromquelle (15) in der angegebenen Reihenfolge, zwischen dem zweiten Eingang (12) und dem Referenzspannungspunkt gekoppelt, aufweist und wobei

der Eingang (+) der Vergleichsschaltung (16) an einen ersten Anschlußpunkt (V&sub3;') zwischen dem zweiten Impedanzelement (R&sub2;) und der mindestens einen Stromquelle (15) gekoppelt ist und

der Eingang (-) des Operationsverstärkers (19) an einen zweiten Anschlußpunkt (V&sub3;) zwischen dem ersten Impedanzelement (R&sub1;) und der mindestens einen Stromquelle (13) gekoppelt ist.

5. Niederspannungsabtastschaltung nach einem der vorangegangenen Ansprüche, wobei der erste und zweite JFET (J1, J2) durch parasitäre JFETs in einem Halbleitersubstrat dargestellt sind.

6. Niederspannungsabtastschaltung nach Anspruch 2, wobei das erste und zweite Impedanzelement durch Widerstände (R&sub1;, R&sub2;) dargestellt sind.

7. Niederspannungsabtastschaltung nach Anspruch 2, wobei das erste und zweite Impedanzelement durch Dioden dargestellt sind.