DE69319963T2 - Kontaktlöcherstruktur für eine Halbleiter-Schaltung und Herstellungsverfahren - Google Patents

Kontaktlöcherstruktur für eine Halbleiter-Schaltung und Herstellungsverfahren

Info

Publication number
DE69319963T2
DE69319963T2 DE69319963T DE69319963T DE69319963T2 DE 69319963 T2 DE69319963 T2 DE 69319963T2 DE 69319963 T DE69319963 T DE 69319963T DE 69319963 T DE69319963 T DE 69319963T DE 69319963 T2 DE69319963 T2 DE 69319963T2
Authority
DE
Germany
Prior art keywords
oxide layer
layer
planarizing
opening
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69319963T
Other languages
English (en)
Other versions
DE69319963D1 (de
Inventor
Fusen E. Milpitas California 95035 Chen
Girish A. Dallas Denton County Texas 75287 Dixit
Che-Chia Plano County Texas 75093 Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Application granted granted Critical
Publication of DE69319963D1 publication Critical patent/DE69319963D1/de
Publication of DE69319963T2 publication Critical patent/DE69319963T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft im allgemeinen integrierte Halbleiterschaltungen und speziell die Ausbildung eines Kontaktaufbaus für solche Schaltungen.
  • Bei der Herstellung von integrierten Halbleiterschaltungen ist die Integrität verschiedener Strukturen auf den Schaltungen von großer Wichtigkeit. Unerwünschte Verunreinigungen an den falschen Stellen einer Schaltung können deren Funktion negativ beeinflussen.
  • Ein Typ eines Aufbaus bzw. einer Struktur, der herkömmlicher Weise auf einer integrierten Halbleiterschaltung anzutreffen ist, ist ein Kontakt von einer oben liegenden Metallverbindungsschicht zu einer unteren leitenden Struktur über einen Kontaktdurchgang. Eine isolierende Schicht, durch welche der Kontaktdurchgang hindurchgeschnitten ist, hat oftmals eine Rückfluß-Glasschicht oder eine Schicht aus aufgeschleudertem Glas (spin-on-glass), um die Ebenheit der Oberrläche des Chips zu verbessern. Diese Glasschichten haben typischer Weise Verunreinigungen, welche in die Metallverbindung in dem Durchgang hineinwandern können und deren Betrieb negativ beeinflussen. Beispielsweise ist es bekannt, daß eine Abgabe freier Ionen aus Glasschichten in Kontakt mit Metallverbindungen Daten-Speicher-Spannungen in Speicherkreisen verschieben kann. Ebenfalls kann das Ausgasen von Lösungsmitteln in solchen Glasschichten Fehlstellen in gesputterten Metallverbindungen oder deren Oxidation hervorrufen.
  • Da die Ausbildung einer rückflußfähigen Glasschicht oder einer aufgeschleuderten Glasschicht (spin-on-glass) die Ebenheit der integrierten Schaltung verbessert, ist es wichtig, solches Material in Isolierungsschichten zu verwenden. Es wäre wünschenswert, eine Technik bereitzustellen, welche die Verbesserungen solcher Glasschichten bezüglich der Ebenheit gestattet, und zwar ohne eine Verunreinigung der Verbindung durch die im Standard-Glas verwendeten Verunreinigungen.
  • Patent Abstracts of Japan, Band 15, Nr. 114 (E-1047), 19. März 1991, offenbart einen Kontaktaufbau, bei welchem eine Siliziumoxidschicht über einer Aluminiumschicht ausgebildet wird und zwei Glasschichten über der Siliziumoxidschicht ausgebildet werden. Eine Öffnung zur Aluminiumschicht wird durch die Oxidschicht und zwei Glasschichten hindurch ausgebildet, und ein T-W-Film wird an den Seitenwänden der Öffnung ausgebildet. Eine Metallschicht wird dann in der Kontaktöffnung und auf der oberen Glasschicht abgeschieden.
  • Die europäische Patentanmeldung, Veröffentlichungsnummer 0 165 513 offenbart einen Aufbau, bei welchem Silizium in der Basis und auf den Seitenwänden einer Kontaktöffnung ausgeformt wird, bevor hierauf folgend Metall abgeschieden wird. Electronics, 22. September 1983, Seiten 48 bis 49, W.R. Iverson: "Amorphous vias in wafer link chips" offenbart einen Aufbau, bei welchem amorphes Silizium als Isolator dient, der zwischen zwei Metallschichten eingefaßt ist.
  • Die britische Patentanmeldung, Veröffentlichungsnummer 2,110,876, offenbart einen Aufbau, bei welchem eine Kontaktöffnung Seitenwände hat, auf denen Oxid ausgebildet ist. Die europäische Patentanmeldung, Veröffentlichungsnummer 0 155 699 offenbart einen Mehrschichtaufbau mit einer BPSG-Schicht.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Kontaktaufbau für eine integrierte Schaltung bereitgestellt, der aufweist: Einen unterlegenden leitenden Bereich; eine erste Umhüllungsoxydschicht, die den unterlegenden leitenden Bereich überdeckt, wobei eine derartige erste Umhüllungsoxydschicht undotiert oder leicht dotiert ist; eine einebnende Oxydschicht, die die erste Umhüllungsoxydschicht überdeckt; eine zweite Umhüllungsoxydschicht, die die einebnende Oxydschicht überdeckt, wobei eine derartige überdeckende Oxydschicht undotiert ist; eine Öffnung durch die zweite Umhüllungsoxydschicht, die einebnende Oxydschicht und die erste Umhüllungsoxydschicht, um einen Abschnitt des unterlegenden leitenden Bereichs freizulegen; dünne Seitenwände aus amorphem Silizium längsseits der Seiten der Öffnung, die die Öffnung von der ersten und der zweiten umhüllenden Oxydschicht und der einebnenden Oxydschicht trennen; und eine leitende Zwischenverbindungsschicht, die auf der zweiten Umhüllungsoxydschicht liegt und sich in die Öffnung erstreckt, und von der einebnenden Oxydschicht und der ersten und der zweiten Umhüllungsoxydschicht in der Öffnung durch die dünnen amorphen Siliziumseitenwände getrennt ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Ausbilden eines Kontaktaufbaus einer integrierten Schaltung gemäß Anspruch 9 bereitgestellt, mit den folgenden Schritten: Ein leitender Bereich wird auf einem Halbleitersubstrat ausgebildet; eine erste umhüllende undotierte oder leicht dotierte Oxydschicht wird über dem leitenden Bereich und dem Substrat ausgebildet; eine einebnende Oxydschicht wird über der ersten umhüllenden Oxydschicht ausgebildet; eine zweite umhüllende undotierte Oxydschicht wird über der einebnenden Schicht ausgebildet; eine Öffnung wird durch die erste und die zweite umhüllende Oxydschicht und die einebnende Oxydsicht hindurch ausgebildet, um einen Abschnitt des leitenden Bereichs freizulegen; die dünne Schicht aus amorphem Silizium wird über der zweiten umhüllenden undotierten Oxydschicht und in der Öffnung abgeschieden; der Kontaktaufbau der integrierten Schaltung wird rückgesputtert, um zumindest einen Abschnitt der dünnen Schicht über dem freigelegten Abschnitt des leitenden Bereichs und über der zweiten umhüllenden undotierten Oxydschicht zu entfernen, wobei dünne Seitenwandbereiche auf Seiten der Öffnung zurückbleiben; und eine leitende Metallschicht wird über der zweiten umhüllenden Oxydschicht und in der Öffnung abgeschieden.
  • Somit wird ein Verfahren zum Ausbilden eines Kontaktaufbaus einer integrierten Schaltung zur Verfügung gestellt. Ein leitender Bereich wird auf einer Halbleitervorrichtung ausgebildet. Danach wird eine isolierende Schicht über dem leitenden Bereich ausgebildet. Eine Öffnung wird dann durch den isolierenden Bereich hindurch zum leitenden Bereich ausgebildet. Eine dünne Sperrschicht wird über dem Kontaktaufbau der integrierten Schaltung abgeschieden. Ein Anteil der dünnen Sperrschicht wird durch Rücksputtern des Kontaktaufbaus der integrierten Schaltung entfernt, so daß nur eine dünne Sperrschicht-Seitenwand verbleibt. Schließlich wird eine leitende Metallschicht über dem Kontaktaufbau der integrierten Schaltung abgeschieden. Bei einer Ausführungsform wird der Kontaktaufbau der integrierten Schaltung gebacken, bevor die leitende Metallschicht abgeschieden wird.
  • Die neuen Merkmale, die als kennzeichnend für die Erfindung erachtet werden, sind in den angehängten Ansprüchen dargestellt. Die Erfindung selbst, sowie ihre bevorzugte Verwendungsform und weitere Aufgaben und Vorteile werden jedoch am besten unter Bezugnahme auf die folgende detaillierte Beschreibung einer erläuternden Ausführungsform verständlich, wenn diese in Verbindung mit den beiliegenden Zeichnungen gelesen wird. Es zeigen:
  • Figuren 1 bis 4 Querschnittsansichten einer integrierten Schaltung, die ein bevorzugtes Verfahren zur Ausbildung von Kontaktdurchgängen gemäß der vorliegenden Erfindung aufzeigen.
  • Die Verfahrensschritte und Strukturen, die unten beschrieben werden, bilden keinen vollständigen Verfahrensablauf zur Herstellung integrierter Schaltungen. Die vorliegende Erfindung kann in Verbindung mit Herstellungstechniken für integrierte Schaltungen ausgeführt werden, wie sie zur Zeit in der Technik verwendet werden, und nur so viel von den herkömmlicher Weise durchgeführten Verfahrensschritten sind umfaßt, wie es notwendig ist, um die vorliegende Erfindung zu verstehen. Die Figuren, die Querschnitte von Abschnitten einer integrierten Schaltung während der Herstellung zeigen, sind nicht maßstabsgerecht gezeichnet, sondern so, daß sie wichtige Merkmale der Erfindung aufzeigen.
  • Wie aus Figur 1 hervorgeht, soll ein Kontakt auf einem Halbleitersubstrat 10 ausgebildet werden. Das Halbleitersubstrat 10 kann einfach das Substrat sein, auf welchem eine integrierte Schaltung ausgebildet wird, oder es kann mehrere untere Schichten repräsentieren, die schon hergestellt worden sind. Die Details solcher mehrerer unterer Schichten sind für die vorliegende Erfindung nicht wichtig.
  • Ein leitender Bereich 12 wird auf dem Halbleitersubstrat 10 definiert und strukturiert bzw. gemustert. Der leitende Bereich 12 kann eine Verbindungsschicht aus Metall auf einem ersten Niveau sein, oder er kann ein polykristallines Silizium oder eine silizierte polykristalline Siliziumschicht sein. Eine anpassungsfähige isolierende Schicht 14 wird über der Oberfläche des Halbleitersubstrats 10 und dem leitenden Bereich 12 ausgebildet. Die anpassungsfähige isolierende Schicht 14 ist eine Oxidschicht, undotiert oder leicht dotiert, wie es in der Technik bekannt ist. Die anpassungsfähige isolierende Schicht 14 wird typischer Weise unter Verwendung chemischer Dampfabscheidung (CVD) oder durch chemische Niederdruck- Dampfabscheidung (LPCVD) abgeschieden.
  • Eine einebnende isolierende Schicht 16 wird als nächstes über der anpassungsfähigen isolierenden Schicht 14 ausgebildet. Die einebnende isolierende Schicht 16 kann eine aufgeschleuderte Glasschicht oder eine rückflußfähige Glasschicht sein. Wie in der Technik bekannt, kann eine rückflußfähige Glasschicht aus Phosphor-Silicatglas oder Bor-Phosphorsilicatglas aufgebaut sein. Eine undotierte Oxidschicht 18 wird dann über der einebnenden isolierenden Schicht 16 ausgebildet.
  • Wie nun aus den Figuren 1 und 2 hervorgeht, wird eine Photoresistmaske 20 verwendet, um eine Öffnung oder einen Kontaktdurchgang 22 zu definieren und zu ätzen. Die Photoresistmaske 20 wird dann entfernt. Der Kontaktdurchgang 22 stellt eine Öffnung durch die angepaßte isolierende Schicht 14 und die einebnende isolierende Schicht 16 zum leitenden Bereich 12 zur Verfügung. Der Kontaktdurchgang 22 wird dadurch ausgebildet, daß erst ein isotropes Ätzen, teilweise durch die undotierte Oxidschicht 18 hindurch, durchgeführt wird Das isotrope Ätzen bewirkt, daß die Seitenwände des Kontaktdurchgangs 20 gekrümmt werden, wie bei 24 dargestellt ist. Fachleute werden erkennen, daß dieses isotrope Ätzen scharfe Kanten entfernt, welche Stufen-Abdeckungsprobleme hervorrufen. Ein anisotropes Ätzen wird dann durch den Kontaktdurchgang 22 hindurch zum leitenden Bereich 12 hin durchgeführt.
  • Wie in Figur 3 gezeigt ist, wird eine dünne Sperrschicht 26 aus amorphem Silicium über der integrierten Schaltung abgeschieden. Die dünne Sperrschicht 26 bildet eine dünne Sperr-Seitenwand 28 entlang der Seitenwand des Kontaktdurchgangs 22. Die horizontalen Abschnitte der dünnen Sperrschicht 26 werden dann durch Rücksputtern der integrierten Schaltung entfernt, wodurch nur die dünne Sperr-Seitenwand 28 verbleibt. Dieser Rücksputter-Schritt kann einfach das normale Rücksputtern sein, das typischerweise durchgeführt wird, um die freiliegenden Oberflächen vor der Abscheidung einer nächsten leitenden Schicht zu reinigen. Auf diese Weise ist kein zusätzliches Ätzen notwendig, um die dünne Sperrschicht 26 zu entfernen und nur die dünne Sperr-Seitenwand 28 zurückzulassen.
  • Wie aus Figur 4 hervorgeht, wird eine leitende Metallschicht 30, die ein Metall wie zum Beispiel Aluminium umfaßt, über der integrierten Schaltung abgeschieden. Die einebnende isolierende Schicht 16 wird durch die dünnen Sperr-Seitenwände 28 vollständig vom Kontaktdurchgang 22 isoliert. Die leitende Metallschicht 30 wird vollständig von der einebnenden isolierenden Schicht 16 isoliert. Somit ist die leitende Metallschicht 30 vor Verunreinigungen geschützt, die in der einebnenden isolierenden Schicht 16 enthalten sind.
  • Bei einer weiteren Ausführungsform der vorliegenden Erfindung wird die integrierte Schaltung gebacken, bevor die leitende Metallschicht 30 abgeschieden wird. Der Backprozeß kann bei 250 bis 450 ºC über 15 bis 60 min stattfinden, wodurch die Menge der in der Schicht 16 aus aufgeschleudertem Glas vorhandenen Feuchtigkeit reduziert wird. Dies dient dazu, eine bessere Stufenabdeckung im Kontaktdurchgang 22 zu erreichen.
  • Wie von Fachleuten erkannt werden wird, sorgen das oben beschriebene Verfahren und der dadurch ausgebildete Aufbau für eine Isolierung einer leitenden Metallschicht und eines Kontaktes von einer einebnenden isolierenden Schicht, die aus aufgeschleudertem Glas oder rückflußfähigem Glas aufgebaut ist. Die Ausbildung einer dünnen Sperr-Seitenwand 28 wird fertiggestellt, ohne daß aus dem Rücksputtern zusätzliches Ätzen notwendig wird, um die dünne Sperrschicht 26 zu entfernen. Diese Technik ist mit Standardprozeßabläufen verwendbar, wie sie zur Zeit verwendet werden, und gestattet die verbesserte Kontaktausbildung, während die Vorteile der Verwendung eines rückflußfähigen und aufgeschleuderten Glases zur Einebnung beibehalten werden.

Claims (13)

1. Kontaktaufbau für eine integrierte Schaltung, der aufweist:
einen unterlegenden leitenden Bereich (12);
eine erste Umhüllungsoxydschicht (14), die den unterlegenden leitenden Bereich (12) überdeckt, wobei eine derartige erste Umhüllungsoxydschicht (14) undotiert oder leicht dotiert ist;
eine einebnende Oxydschicht (16), die die erste Umhüllungsoxydschicht (14) überdeckt;
eine zweite Umhüllungsoxydschicht (18), die die einebnende Oxydschicht (16) überdeckt, wobei eine derartige überdeckende Oxydschicht (18) undotiert ist;
eine Öffnung (22) durch die zweite Umhüllungsoxydschicht (18), die einebnende Oxydschicht (16) und die erste Umhüllungsoxydschicht (14), um einen Abschnitt des unterlegenden leitenden Bereichs (12) freizulegen;
dünne Seitenwände (28) aus amorphem Silizium längsseits der Seiten der Öffnung, die die Öffnung von der ersten (14) und der zweiten (18) umhüllenden Oxydschicht und der einebnenden Oxydschicht (16) trennen; und
eine leitende Zwischenverbindungsschicht (30), die auf der zweiten Umhüllungsoxydschicht (18) liegt und sich in die Öffnung (22) erstreckt, und von der einebnenden Oxydschicht (16) und der ersten (14) und der zweiten (18) Umhüllungsoxydschicht in der Öffnung (22) durch die dünnen amorphen Siliziumseitenwände (28) getrennt ist.
2. Aufbau nach Anspruch 1, wobei der unterlegende leitende Bereich (12) eine Zwischenverbindungsstruktur aufweist.
3. Aufbau nach Anspruch 1, wobei der unterlegende leitende Bereich (12) auf einem Halbleitersubstrat (10) ausgebildet ist.
4. Kontaktaufbau nach einem der Ansprüche 1 bis 3, wobei die einebnende Oxydschicht (16) eine Schicht aus aufgeschleudertem Glas bzw. Spin-on-Glas aufweist.
5. Kontaktaufbau nach einem der Ansprüche 1 bis 3, wobei die einebnende Oxydschicht (16) eine Schicht aus wiederschmelzbarem Glas aufweist.
6. Kontaktaufbau nach Anspruch 5, wobei die Schicht aus wiederschmelzbarem Glas Phosphorsilikatglas aufweist.
7. Kontaktaufbau nach Anspruch 5, wobei die Schicht aus wiederschmelzbarem Glas Borphosphorsilikatglas aufweist.
8. Kontaktaufbau nach Anspruch 4, wobei die Schicht aus aufgeschleudertem Glas Bereiche aufweist, die einen niedrigeren Wassergehalt haben.
9. Verfahren zum Ausbilden eines Kontaktaufbaus einer integrierten Schaltung, das die Schritte aufweist:
ein leitender Bereich (12) wird auf einem Halbleitersubstrat (10) ausgebildet;
eine erste umhüllende undotierte oder leicht dotierte Oxydschicht (14) wird über dem leitenden Bereich (12) und dem Substrat (10) ausgebildet;
eine einebnende Oxydschicht (16) wird über der ersten umhüllenden Oxydschicht (14) ausgebildet;
eine zweite umhüllende undotierte Oxydschicht (18) wird über der einebnenden Schicht (16) ausgebildet;
eine Öffnung (22) wird durch die erste und die zweite umhüllende Oxydschicht und die einebnende Oxydsicht hindurch ausgebildet, um einen Abschnitt des leitenden Bereichs (12) freizulegen;
die dünne Schicht (28) aus amorphem Silizium wird über der zweiten umhüllenden undotierten Oxydschicht (18) und in der Öffnung abgeschieden;
der Kontaktaufbau der integrierten Schaltung wird rückgesputtert, um zumindest einen Abschnitt der dünnen Schicht (28) über dem freigelegten Abschnitt des leitenden Bereichs (12) und über der zweiten umhüllenden undotierten Oxydschicht (18) zu entfernen, wobei dünne Seitenwandbereiche (28) auf Seiten der Öffnung (22) zurückbleiben; und
eine leitende Metallschicht (30) wird über der zweiten umhüllenden Oxydschicht (18) und in der Öffnung (22) abgeschieden.
10. Verfahren nach Anspruch 9, wobei der Schritt zum Ausbilden einer einebnenden Oxydschicht (16) den Schritt aufweist, daß eine Schicht aus aufgeschleudertem Glas abgeschieden wfrd.
11. Verfahren nach Anspruch 9, wobei der Schritt zum Ausbilden einer einebnenden Oxydschicht (16) den Schritt aufweist, daß eine Schicht aus wiederschmelzbarem Glas abgeschieden wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, wobei der Schritt zum Ausbilden einer Öffnung ferner die Schritte aufweist:
eine isotrope Ätzung wird teilweise durch die zweite umhüllende Oxydschicht (18) durchgeführt; und
eine anisotrope Ätzung wird durch den Rest der zweiten umhüllenden Oxydschicht (18), die einebnende Oxydschicht (16) und die erste umhüllende Oxydschicht (14) der isotropen Ätzung folgend durchgeführt, wobei ein Abschnitt des leitenden Bereichs (12) freigelegt wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, das ferner den Schritt aufweist, daß vor dem Schritt des Freilegens einer leitenden Metallschicht (30) der Kontaktaufbau der integrierten Schaltung gebacken bzw. erhitzt oder getempert wird, um einen Bereich auszubilden, der einen verringerten Wassergehalt innerhalb der einebnenden Oxydschicht (16) benachbart zu der Öffnung (22) hat.
DE69319963T 1992-05-06 1993-05-06 Kontaktlöcherstruktur für eine Halbleiter-Schaltung und Herstellungsverfahren Expired - Fee Related DE69319963T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/879,190 US5317192A (en) 1992-05-06 1992-05-06 Semiconductor contact via structure having amorphous silicon side walls

Publications (2)

Publication Number Publication Date
DE69319963D1 DE69319963D1 (de) 1998-09-03
DE69319963T2 true DE69319963T2 (de) 1998-12-10

Family

ID=25373606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69319963T Expired - Fee Related DE69319963T2 (de) 1992-05-06 1993-05-06 Kontaktlöcherstruktur für eine Halbleiter-Schaltung und Herstellungsverfahren

Country Status (4)

Country Link
US (2) US5317192A (de)
EP (1) EP0571108B1 (de)
JP (1) JPH0645466A (de)
DE (1) DE69319963T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297276A (ja) * 1992-09-22 1995-11-10 At & T Corp 半導体集積回路の形成方法
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US5488013A (en) * 1993-12-20 1996-01-30 International Business Machines Corporation Method of forming transverse diffusion barrier interconnect structure
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
JPH07235537A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 表面が平坦化された半導体装置およびその製造方法
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5599749A (en) * 1994-10-21 1997-02-04 Yamaha Corporation Manufacture of micro electron emitter
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
KR0138295B1 (ko) * 1994-11-30 1998-06-01 김광호 도전선 형성방법
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5757077A (en) * 1995-02-03 1998-05-26 National Semiconductor Corporation Integrated circuits with borderless vias
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
GB2333393B (en) * 1995-08-19 2000-03-29 Lg Electronics Inc Wiring structure for a liquid crystal display device and a method of manufacturing the same.
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
US5640038A (en) * 1995-11-22 1997-06-17 Vlsi Technology, Inc. Integrated circuit structure with self-planarized layers
US5683930A (en) 1995-12-06 1997-11-04 Micron Technology Inc. SRAM cell employing substantially vertically elongated pull-up resistors and methods of making, and resistor constructions and methods of making
JPH09260492A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US5723380A (en) * 1996-03-25 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of approach to improve metal lithography and via-plug integration
SG80582A1 (en) * 1997-03-20 2001-05-22 Chartered Semiconductor Mfg Use of an insulator spacer on the sidewalls of a via hole
US6015751A (en) * 1998-04-06 2000-01-18 Taiwan Semiconductor Manufacturing Company Self-aligned connection to underlayer metal lines through unlanded via holes
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6245629B1 (en) * 1999-03-25 2001-06-12 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
US7454085B2 (en) * 2005-04-29 2008-11-18 Hewlett-Packard Development Company, L.P. Method and apparatus for the creation of textures and borders for digital images

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
JPS60198847A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置およびその製造方法
US4549914A (en) * 1984-04-09 1985-10-29 At&T Bell Laboratories Integrated circuit contact technique
US4640738A (en) * 1984-06-22 1987-02-03 International Business Machines Corporation Semiconductor contact protection
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
WO1987002828A1 (en) * 1985-11-04 1987-05-07 Motorola, Inc. Glass intermetal dielectric
JPS63237441A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置
JPS63253647A (ja) * 1987-04-10 1988-10-20 Nec Corp 半導体装置
JPH0622235B2 (ja) * 1987-05-21 1994-03-23 日本電気株式会社 半導体装置の製造方法
US4982266A (en) * 1987-12-23 1991-01-01 Texas Instruments Incorporated Integrated circuit with metal interconnecting layers above and below active circuitry
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
JPH02144940A (ja) * 1988-11-28 1990-06-04 Hitachi Ltd 多層配線間の層間絶縁膜構造
JPH02165624A (ja) * 1988-12-20 1990-06-26 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
JPH03239348A (ja) * 1990-02-16 1991-10-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
US5117273A (en) * 1990-11-16 1992-05-26 Sgs-Thomson Microelectronics, Inc. Contact for integrated circuits

Also Published As

Publication number Publication date
US5317192A (en) 1994-05-31
EP0571108B1 (de) 1998-07-29
EP0571108A1 (de) 1993-11-24
DE69319963D1 (de) 1998-09-03
US5444019A (en) 1995-08-22
JPH0645466A (ja) 1994-02-18

Similar Documents

Publication Publication Date Title
DE69319963T2 (de) Kontaktlöcherstruktur für eine Halbleiter-Schaltung und Herstellungsverfahren
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE4234666C2 (de) Verbindungsstruktur und Herstellungsverfahren dafür
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
DE3922456C2 (de)
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE69418302T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Oberfläche
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
DE69014998T2 (de) Lokalverbindungen für integrierte Schaltungen.
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE19921110B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102022100822A1 (de) Verringerung der oxidation durch gesondertes ätzen der opfer- und der schutzschicht
DE4139462A1 (de) Verfahren zur verbindung von schichten in einer halbleitervorrichtung
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE3543937C2 (de)
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee